CN100370430C - 一种边界扫描链自测方法 - Google Patents
一种边界扫描链自测方法 Download PDFInfo
- Publication number
- CN100370430C CN100370430C CNB031437818A CN03143781A CN100370430C CN 100370430 C CN100370430 C CN 100370430C CN B031437818 A CNB031437818 A CN B031437818A CN 03143781 A CN03143781 A CN 03143781A CN 100370430 C CN100370430 C CN 100370430C
- Authority
- CN
- China
- Prior art keywords
- test
- scan chain
- data
- boundary scan
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种边界扫描链自测试方法，该方法首先确定边界扫描链需要测试的内容及其对应的长度位数，根据边界扫描链需要测试的内容，采用大于需要测试内容的长度位数的安全数据，使安全数据跟随在需要测试的内容的数据后面，共同组成被测试序列，然后对该被测试序列进行串行移位操作，将测试内容中的数据移出扫描链，并使被测试的寄存器或边界扫描单元中留有安全数据，最后根据移出扫描链的数据对扫描链进行是否故障的判决。使以为操作后的被测试的寄存器或边界扫描单元中保留有安全数据的内容，保证了测试安全，另外，本发明还给出了二次扫描测试和对逻辑复位线的测试方案，使测试内容更加完备。
Description
技术领域
本发明涉及集成电路的测试方法，尤其是边界扫描(BS：BoundaryScan)集成电路的测试方法。
背景技术
目前对集成电路进行测试的边界扫描系统一般由以下三个部分组成：计算机、边界扫描测试控制器和被测电路板，参考图1。在被测电路板上，边界扫描器件的测试数据输出(TDO：Test Data Output)线和测试数据输入(TDI：Test Data Input)线相互串连，测试模式输入线(TMS：TestMode Select input)、测试时钟输入线(TCK：Test Clock input)和测试逻辑复位线(/TRST：Test Logic Reset)并连，JTAG(Join Test ActionGroup)接口是边界扫描测试控制器和被测电路板的连接接口，参考图2，U1、U2、.....，Ui表示边界扫描链上的边界扫描器件，即边界扫描集成电路。在对边界扫描器件进行边界扫描测试之前，首先要保证边界扫描链是能够正常工作的，也就是需要进行边界扫描链的自测试。自测试的主要目的为：一是确定扫描链从TDO到TDI的连接是否正确，有无开路、短路等故障；二是确定其余三根信号线(TMS、TCK、/TRST)连接是否正确，有无开路、短路等故障；三是确定边界扫描器件是否能够进入边界扫描测试模式并且能够正常工作。
请参考图3，边界扫描器件包括指令寄存器和数据寄存器，其中，数据寄存器包括边界扫描单元、ID寄存器、旁路寄存器等。指令寄存器和数据寄存器的工作状态由测试存取端口(TAP：Test Access Port)控制器的信号来控制。TAP控制器是一个时序电路，由TMS和TCK信号驱动。在边界扫描器件中，指令寄存器或数据寄存器的选择由TAP控制器直接控制。TAP控制器的工作过程由图4所示的十六状态机控制。根据IEEE 1149.1标准规定，边界扫描器件进入指令寄存器捕获(Capture-IR)状态时会自动装入捕获(Capture)信号，还规定Capture信号的最低两位必定为“01”以便于用“1”检测逻辑固定为0故障，用“0”检测逻辑固定为1故障，目前通用的边界扫描链自测试正是利用这个特点完成的。
预置到指令寄存器中的Capture信号可以由器件的边界扫描描述语言(BSDL)得到，如在型号为sn74bct8244的BS器件的BSDL中有下面的描述文字：“attribute INSTRUCTION_CAPTURE of sn74bct8244：entity is″10000001″；”则可知sn74bct8244芯片在进入Capture-IR状态时，会将“10000001”装入到指令寄存器中。
目前通用的边界扫描链自测试方法如下：在边界扫描器件退出Capture-IR状态以后，进入Shift-IR状态，在此状态下对指令寄存器进行一定次数的移位操作，将Capture信号串行移出进行分析，这样可以检测到扫描链的开路和短路等故障，也能发现其余信号线的故障。例如：设扫描链由两个边界扫描器件U1和U2组成，U1的指令长度为4，Capture信号为0101，U2的指令长度为8，Capture信号为10000001。将上述指令合并成一个指令串，则通过12次指令移位操作，得到一组矢量为010110000001。如果不一致则可发现扫描链本身存在故障，或者边界扫描器件无法完成正常的边界扫描测试功能。
上述方法的主要缺点在于存在测试不完备的问题以及测试的安全性问题。所述测试不完备表现在链路测试不完备和器件本身的测试不完备。链路测试的不完备参考图5，由于移位次数等于扫描链上所有边界扫描器件指令长度之和，所以扫描链上第一个器件，即图5中的U1与JTAG接口之间连线的开路短路等故障无法检测到。对边界扫描器件本身的测试不完备是由于目前的测试方法，只有对指令寄存器的操作过程，即只有“TDI——指令寄存器——TDO”的测试通道，其它几个通道，“TDI——旁路寄存器(Bypass Register)——TDO”通道、“TDI——器件标识寄存器(ID Register)——TDO”通道、“TDI——边界扫描单元连成的扫描链——TDO”通道没有测试到。另外，现有方法也没有对异步复位线(/TRST)进行测试。
所述现有方法的测试安全性问题在于，由于现有的扫描链自测试方法是用一个数字串去将Capture信号“顶”出来，以图7为例，假设U1、U2为边界扫描器件，U1的Capture信号为010101，U2的Capture信号为1001，在移位操作中通过10个“0”将扫描链上的Capture信号顶了出来，从TDO移出来的数字如果是“0101011001”，则表明扫描链本身没有发现故障。但是在测试结束以后留在U1指令寄存器中的指令为“000000”，留在U2指令寄存器中的指令为“0000”，而按照IEEE1149.1标准规定，全0指令为外部测试(EXTEST)指令，在TAP状态机经过Update-IR状态以后，指令寄存器中的指令起作用，留在扫描单元中的数据会从引脚上传输出去，这样，如果留在扫描单元中的数据是随机的，必然存在电路的安全隐患，可能损伤电路。在JTAG指令中，能改变器件引脚状态的指令，例如外部测试指令(EXTEST)、内部测试指令(INTEST)等，这些指令可能引起安全隐患，严重时会导致损伤电路。
发明内容
本发明提供了一种边界扫描链自测试方法，以解决现有技术中存在测试不完备且安全性不高的缺点。
为此，本发明提供的边界扫描链自测试方法，包括：
步骤1：确定需要测试的边界扫描链；
步骤2：根据边界扫描链上的各个边界扫描器件中的各个需要测试的寄存器的位长以及边界扫描单元的个数，确定边界扫描链需要测试的内容及其对应的长度位数；
步骤3：根据边界扫描链需要测试的内容，采用大于需要测试的内容对应的长度位数的安全数据，使安全数据跟随在需要测试的内容的数据后面，共同组成被测试序列，然后对被测试序列进行串行移位操作，将测试内容中的数据移出扫描链；
步骤4：根据移出扫描链的数据对扫描链进行是否故障的判决。
步骤2所述的边界扫描链需要测试的内容包括：寄存器测试和边界扫描单元测试。
对于寄存器测试，所述的需要测试的内容对应的长度位数为边界扫描器件中的相应寄存器的位长之和；
对于扫描单元测试，所述的需要测试的内容对应的长度位数为边界扫描器件中的边界扫描单元的个数之和。
步骤3所述的对被测试序列进行移位操作，将测试内容中的数据移出扫描链为：对所述的被测试序列进行串行移位操作，将测试内容中的数据移出扫描链。
步骤3所述的对被测试序列进行移位操作，将测试内容中的数据移出扫描链还包括：使被测试的寄存器或边界扫描单元中留有安全数据，其中，对于寄存器测试，移位次数大于长度位数；对于边界扫描单元测试，移位次数大于长度位数加2。
步骤3所述的安全数据为无法使边界扫描器件引脚状态改变的数据。
步骤3所述的安全数据为由多位“1”构成的序列，其长度大于需要测试内容的长度位数。
步骤3所述的对被测试序列进行移位操作，将测试内容中的数据移出扫描链包括：在至少一次的测试中，对被测试序列采用二次移位的方法进行测试，在其中一次移位时的被测试序列中，在安全数据与需要测试的内容的数据之间，根据移位次数插入相应位数的“0”，在另一次移位时的被测试序列中，在安全数据与需要测试的内容的数据之间，根据移位次数插入相应位数的“1”，在插入的数据为“0”时，移位次数大于或等于长度位数与插入的“0”的位数之和。
所述的步骤2还包括：通过在边界扫描器件的指令寄存器中装入不同的指令来选择需要测试的内容。
本发明中，当步骤2所述的边界扫描器件还包括测试逻辑复位线/TRST时，需要对/TRST进行异步复位测试，且为通过给/TRST线赋低电平的方式实现。
在本发明采用的测试方案中，通过采用不能改变器件引脚状态的安全数据参与被测试内容的移位，使以为操作后的被测试的寄存器或边界扫描单元中保留有安全数据的内容，保证了测试安全；同时，采用二次扫描的方式以及测试内容选择的方式使测试内容更加完备。
附图说明
图1是边界扫描测试系统组成结构；
图2是由边界扫描器件组成的边界扫描链；
图3是边界扫描器件硬件结构图；
图4是控制图3中的TAP控制器的十六状态机；
图5是连路测试完备性说明图；
图6扫描链自测试过程中指令寄存器的变化图；
图7是本发明所述方法的实施例流程图；
图8是采用图7所述方法对指令寄存器第一次指令链路自测试示例图；
图9是采用图7所述方法对指令寄存器第一次指令链路自测试示例图；
图10是采用图7所述方法对旁路寄存器链路自测试示例图；
图11是采用图7所述方法对标识寄存器链路自测试示例图；
图12是采用图7所述方法对数据链路自测试示例图。
具体实施方式
下面结合附图对本发明做进一步的说明。
图7是本发明所述方法的实施例流程图。按照图7，首先要在步骤1确定需要测试的边界扫描链，也就是将电路板上需要测试的边界扫描器件的TDO线和TDI线相互串连，TMS、TCK和/TRST线并连连接，同时将上述连接也与JTAG接口也连接起来。然后进行步骤2，根据边界扫描链上的边界扫描器件的数量，以及各个边界扫描器件中的各个需要测试的寄存器的位长以及边界扫描单元的个数，确定边界扫描链需要测试的内容及其对应的长度位数。这里所述的测试内容包括寄存器测试和边界扫描单元测试；对于寄存器测试，所述长度位数为边界扫描器件中的相应寄存器的位长之和；对于扫描单元测试，所述长度位数为边界扫描器件中的边界扫描单元的个数之和。例如：边界扫描链上的需要测试的器件有2个，分别为U1、U2，每个器件需要测试的寄存器假设为一个8位的指令寄存器和一个1位的旁路寄存器，需要测试的边界扫描单元为16个，则寄存器测试内容有指令寄存器测试和旁路寄存器测试，其长度位数分别为16和2；边界扫描单元测试内容的长度位数为32。
基于上述步骤1、2的设定，在步骤3选择边界扫描链需要测试的内容，采用大于需要测试内容的长度位数的安全数据，使安全数据跟随在需要测试的内容的数据后面，共同组成被测试序列，然后对该被测试序列进行串行移位操作，将测试内容中的数据移出扫描链，移位次数大于长度位数。经过上述移位操作后，在被测试序列的寄存器或边界扫描单元中就会留有安全数据，从而保证测试的安全性。
这里所述的安全数据为无法使边界扫描器件引脚状态改变的数据。例如，在JTAG指令中，有一些指令会改变器件引脚状态，例如外部测试指令(EXTEST)、内部测试指令(INTEST)等，这些指令可能引起安全隐患；而有一些指令不会改变器件引脚状态，例如旁路指令(BYPASS)、器件标志码指令(IDCODE)等，这些指令是安全的，不会引起安全隐患。所以在扫描链自测试中，可以使用这些安全指令去参与测试中的移位操作，才能保证测试的安全性。设置安全数据最简洁的方法就是直接采用多位“1”构成的序列，其长度大于需要测试内容的长度位数即可。
在步骤3中，可以通过在边界扫描器件的指令寄存器中装入不同的指令来选择需要测试的内容。最后在步骤4，根据移出扫描链的数据对扫描链进行是否故障的判决。
为了解决类似图5所示的测试不完备的问题，需要在至少一次的测试中，对被测试序列采用二次移位的方法进行测试，在其中一次移位时的被测试序列中，在安全数据与需要测试的内容的数据之间，根据移位次数插入相应位数的“0”，在另一次移位时的被测试序列中，在安全数据与需要测试的内容的数据之间，根据移位次数插入相应位数的“1”。在插入的数据为“0”时，移位次数大于或等于长度位数与在安全数据与需要测试的内容的数据之间插入的“0”的位数之和。
这里所述的插入相应位数的“1”或“0”可以是一位，也可以是多位，只要通过以为操作能将这个插入的“1”或“0”移出扫描链即可，这样就可以根据这个移出的“1”或“0”判断JTAG接口与第一个边界扫描器件之间是否存在开路或短路等故障。
下面以两个参加测试的边界扫描器件U1、U2为例对上述步骤3的测试进行详细说明。
如果对指令链路进行自测试，即测试“TDI——指令寄存器——TDO”通道，并假设在本次测试中采用二次移位的方法，参考图8，其中U1的指令寄存器的位长为6，U2的指令寄存器的位长为4，则整个扫描链的指令长度为10位，测试内容的长度位数为10，U1的Capture指令为“010101”，U2的Capture指令为“1001”，则具体的测试内容为U1、U2中的Capture指令序列“0101011001”；安全数据选用由多位“1”构成的序列，本例中选用的安全数据为8位，以便于移位操作。在第一次移位时的被测试序列中，在安全数据与需要测试的内容的数据之间，插入8位的“1”，为使安全数据“1”在移位操作后能留在指令寄存器中，此时，移位次数大于被测试内容的长度位数10即可，本例的移位位数为18。
在图8所示的第一次指令链路自测试中，通过指令移位，从TDI将8个“1”紧跟被测试内容“0101011001”串行移入，在正常情况下，接收到各个器件的Capture信号，即移出扫描链的测试内容后面紧跟8个“1”，即“111111110101011001”。在图9所示的第二次指令链路自测试中，在安全数据与需要测试的内容的数据之间，插入8位的“0”，为使安全数据“1”在移位操作后能留在指令寄存器中，此时，移位次数大于长度位数与在安全数据与需要测试的内容的数据之间插入的“0”的位数之和，即大于等于18即可，本例的移位位数为18。因此，在第二次移位中，再从TDI将8个“0”紧跟被测试内容“0101011001串行移入，在正常情况下，接收到各个器件的Capture信号紧跟8个“0”。上述二次移位测试完毕时，保留在各个指令寄存器中的指令为全“1”，测试是安全的。
在图8、9的测试中，通过分析移出扫描链的测试内容后面的“1”或“0”，就可以弥补如图5中出现的漏测情况，同时测试是安全的。
如果对旁路链路或旁路寄存器自测试，需要通过“TDI——旁路寄存器(Bypass Register)——TDO”的旁路通道进行。参考图10，图10中U1、U2的旁路寄存器只有一位，则整个扫描链的长度为2位，测试内容的长度位数为2，根据IEEE1149.1标准，在捕获数据寄存器(Capture-DR)状态以后，旁路寄存器中存放的数字固定为“0”，具体的测试内容为U1、U2中的旁路寄存器中的内容“00”；安全数据选用由2位“1”构成的序列。因此，在对旁路寄存器进行测试时，先通过指令扫描，在各个边界扫描器件，即U1、U2的指令寄存器中装入旁路指令，然后通过数据扫描将移出扫描链的旁路寄存器中的数字“0”读回来，根据读回的数字进行比较和分析，即可获知旁路链路是否故障。
如果对器件标识链路或标识寄存器自测试，需要通过“TDI——器件标识寄存器(ID Register)——TDO”的旁路通道进行。参考图11，图11中U1、U2的标识寄存器都有32位，则整个扫描链的长度为64位，测试内容的长度位数为64，具体的测试内容为U1、U2中的旁路寄存器中的内容，两个32位的标识(ID)号；安全数据选用由64位“1”构成的序列。因此，在对ID寄存器进行测试时，先通过指令扫描，在各个边界扫描器件的指令寄存器中装入IDCODE指令，然后通过数据扫描将移出扫描链的ID寄存器中的两个32位ID号读回来，根据读回的数字进行比较和分析，即可获知器件标识链路是否故障。
如果对数据链路或边界扫描单元自测试，需要通过“TDI——边界扫描单元连成的扫描链——TDO”的数据通道进行。参考图12。图12中的U1的边界扫描单元的长度为200，即200位线路捕获值，U2的边界扫描单元的长度为100，即100位线路捕获值，则整个扫描链的指令长度为300位，测试内容的长度位数为300，具体的测试内容为U1、U2中边界扫描单元中的值。安全数据选用由300位“1”构成的序列，在安全数据和被测试内容之间插入IEEE1149.1标准规定的“01”此时，移位次数大于长度位数加2。因此，在对旁路寄存器进行测试时，只做数据扫描操作，观察是否能将数字“0”和“1”从数据扫描链路串行移出。具体的操作是，从TDI将数字“01”紧跟扫描链之后，后面再接300位的安全数字，串行移入扫描链，从TDO观察是否能到最后的两个数字“0”和“1”。然后通过数据扫描将移出扫描链的U1、U2中的数据读回来，根据读回的数据进行比较和分析，即可获知器件的边界扫描链路是否故障。
当所述的边界扫描器件还包括测试逻辑复位线(/TRST)时，则需要对/TRST进行异步复位测试。对于/TRST引脚的测试，为通过给/TRST信号线赋低电平的方式实现。首先异步复位该边界扫描器件，然后进行数据扫描，读取ID寄存器或者旁路寄存器中的值进行比较和分析。具体的测试原理可以根据IEEE1149.1标准规定：在边界扫描器件测试逻辑复位以后，该器件如果存在IDCODE指令，则装入IDCODE指令，如果没有IDCODE指令则装入旁路指令。所以在边界扫描器件测试逻辑复位以后，进行数据扫描读取的数据寄存器应该是IDCODE寄存器和旁路寄存器的内容，如果读取的内容不正常，则说明/TRST引脚故障。
Claims (10)
1.一种边界扫描链自测试方法，包括：
步骤1：确定需要测试的边界扫描链；
步骤2：根据边界扫描链上的各个边界扫描器件中的各个需要测试的寄存器的位长以及边界扫描单元的个数，确定边界扫描链需要测试的内容及其对应的长度位数；
步骤3：根据边界扫描链需要测试的内容，采用大于需要测试的内容对应的长度位数的安全数据，使安全数据跟随在需要测试的内容的数据后面，共同组成被测试序列，然后对被测试序列进行串行移位操作，将测试内容中的数据移出扫描链；
步骤4：根据移出扫描链的数据对扫描链进行是否故障的判决。
2.根据权利要求1所述的边界扫描链自测试方法，其特征在于，步骤2所述的边界扫描链需要测试的内容包括：寄存器测试和边界扫描单元测试。
3.根据权利要求2所述的边界扫描链自测试方法，其特征在于：
对于寄存器测试，所述的需要测试的内容对应的长度位数为边界扫描器件中的相应寄存器的位长之和；
对于扫描单元测试，所述的需要测试的内容对应的长度位数为边界扫描器件中的边界扫描单元的个数之和。
4.根据权利要求1所述的边界扫描链自测试方法，其特征在于，步骤3所述的对被测试序列进行移位操作，将测试内容中的数据移出扫描链为：对所述的被测试序列进行串行移位操作，将测试内容中的数据移出扫描链。
5.根据权利要求4所述的边界扫描链自测试方法，其特征在于步骤3所述的对被测试序列进行移位操作，将测试内容中的数据移出扫描链还包括：使被测试的寄存器或边界扫描单元中留有安全数据，其中，对于寄存器测试，移位次数大于长度位数；对于边界扫描单元测试，移位次数大于长度位数加2。
6.根据权利要求1所述的边界扫描链自测试方法，其特征在于：步骤3所述的安全数据为无法使边界扫描器件引脚状态改变的数据。
7.根据权利要求6所述的边界扫描链自测试方法，其特征在于：步骤3所述的安全数据为多位“1”构成的序列，其长度大于需要测试内容的长度位数。
8.根据权利要求1所述的边界扫描链自测试方法，其特征在于：步骤3所述的对被测试序列进行移位操作，将测试内容中的数据移出扫描链包括：在至少一次的测试中，对被测试序列采用二次移位的方法进行测试，在其中一次移位时的被测试序列中，在安全数据与需要测试的内容的数据之间，根据移位次数插入相应位数的“0”，在另一次移位时的被测试序列中，在安全数据与需要测试的内容的数据之间，根据移位次数插入相应位数的“1”，在插入的数据为“0”时，移位次数大于或等于长度位数与插入的“0”的位数之和。
9.根据权利要求1、2、3、4、5、6、7或8所述的边界扫描链自测试方法，其特征在于，所述的步骤2还包括：通过在边界扫描器件的指令寄存器中装入不同的指令来选择需要测试的内容。
10.根据权利要求9所述的边界扫描链自测试方法，其特征在于：当步骤2所述的边界扫描器件还包括测试逻辑复位线/TRST时，需要对/TRST进行异步复位测试，且为通过给/TRST线赋低电平的方式实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031437818A CN100370430C (zh) | 2003-08-05 | 2003-08-05 | 一种边界扫描链自测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031437818A CN100370430C (zh) | 2003-08-05 | 2003-08-05 | 一种边界扫描链自测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1580799A CN1580799A (zh) | 2005-02-16 |
| CN100370430C true CN100370430C (zh) | 2008-02-20 |
Family
ID=34579519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031437818A Expired - Fee Related CN100370430C (zh) | 2003-08-05 | 2003-08-05 | 一种边界扫描链自测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100370430C (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100395557C (zh) * | 2005-03-04 | 2008-06-18 | 清华大学 | 采用加权扫描选通信号的基于扫描的自测试结构的自测试方法 |
| CN101083507B (zh) * | 2006-05-31 | 2010-09-29 | 中国科学院微电子研究所 | 遵循ieee1149.1协议的通用测试ip方法 |
| CN102054078B (zh) | 2009-10-30 | 2014-11-26 | 新思科技(上海)有限公司 | 物理设计中基于双向优先选择的扫描链重构方法与装置 |
| CN103454577A (zh) * | 2012-05-31 | 2013-12-18 | 国际商业机器公司 | 扫描链结构和扫描链诊断的方法和设备 |
| US9239360B2 (en) * | 2014-01-28 | 2016-01-19 | Texas Instruments Incorporated | DFT approach to enable faster scan chain diagnosis |
| CN105301479B (zh) * | 2015-11-17 | 2017-12-01 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于开关矩阵控制的可变链长动态边界扫描结构和方法 |
| CN106597250A (zh) * | 2016-11-24 | 2017-04-26 | 深圳市紫光同创电子有限公司 | 一种可编程逻辑器件测试方法及设备 |
| CN108693466B (zh) * | 2017-04-12 | 2020-09-11 | 上海鹏武电子科技有限公司 | 一种边界扫描器件、装置及控制方法和扫描方法 |
| CN111337820A (zh) * | 2020-04-24 | 2020-06-26 | 江西联智集成电路有限公司 | 数字芯片扫描链测试方法、装置、设备及介质 |
| CN112763898A (zh) * | 2020-12-22 | 2021-05-07 | 中国电子科技集团公司第五十八研究所 | 一种基于bsc单元特性的系统级边界扫描链的集成设计方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5457699A (en) * | 1992-09-25 | 1995-10-10 | Siemens Aktiengesellschaft | Electronic component with a shift register test architecture (boundary scan) |
| US5894548A (en) * | 1994-03-29 | 1999-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device having test circuit |
| CN1246617A (zh) * | 1998-08-14 | 2000-03-08 | 索尼公司 | 具有非易失性存储器的信号处理装置及非易失性存储器的编程方法 |
| CN1315732A (zh) * | 2000-03-30 | 2001-10-03 | 华为技术有限公司 | 随机存储器的自动检测方法及其检测电路 |
-
2003
- 2003-08-05 CN CNB031437818A patent/CN100370430C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5457699A (en) * | 1992-09-25 | 1995-10-10 | Siemens Aktiengesellschaft | Electronic component with a shift register test architecture (boundary scan) |
| US5894548A (en) * | 1994-03-29 | 1999-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device having test circuit |
| CN1246617A (zh) * | 1998-08-14 | 2000-03-08 | 索尼公司 | 具有非易失性存储器的信号处理装置及非易失性存储器的编程方法 |
| CN1315732A (zh) * | 2000-03-30 | 2001-10-03 | 华为技术有限公司 | 随机存储器的自动检测方法及其检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1580799A (zh) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6141790A (en) | Instructions signature and primary input and primary output extraction within an IEEE 1149.1 compliance checker | |
| US6012155A (en) | Method and system for performing automatic extraction and compliance checking of an IEEE 1149.1 standard design within a netlist | |
| CN101911491B (zh) | 用于分析扫描链和确定扫描链中的保持时间故障的数目或位置的方法 | |
| US5682392A (en) | Method and apparatus for the automatic generation of boundary scan description language files | |
| US6868532B2 (en) | Method and program product for designing hierarchical circuit for quiescent current testing and circuit produced thereby | |
| US7269770B1 (en) | AC coupled line testing using boundary scan test methodology | |
| US9903913B2 (en) | Scan or JTAG controllable capture clock generation | |
| WO2006039637A1 (en) | Assertion checking in integrated circuits | |
| US7493434B1 (en) | Determining the value of internal signals in a malfunctioning integrated circuit | |
| US6721923B2 (en) | System and method for generating integrated circuit boundary register description data | |
| CN116224042B (zh) | 生成测试待测器件的测试向量的方法、系统、设备和介质 | |
| CN100370430C (zh) | 一种边界扫描链自测方法 | |
| US6173428B1 (en) | Apparatus and method for testing using clocked test access port controller for level sensitive scan designs | |
| CN106610462B (zh) | 电子系统、系统诊断电路与其操作方法 | |
| US6058255A (en) | JTAG instruction decode test register and method | |
| CN115562930A (zh) | 用于测试多核芯片的方法及装置、电子设备、存储介质 | |
| CN109164378A (zh) | 一种边界扫描测试链路的设计及测试方法 | |
| US7607057B2 (en) | Test wrapper including integrated scan chain for testing embedded hard macro in an integrated circuit chip | |
| CN101031809B (zh) | 电路互联测试装置及其方法 | |
| KR100694315B1 (ko) | 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기 | |
| Ungar et al. | IEEE-1149. X standards: achievements vs. expectations | |
| US6158034A (en) | Boundary scan method for terminating or modifying integrated circuit operating modes | |
| US6243843B1 (en) | Post-mission test method for checking the integrity of a boundary scan test | |
| Tekumalla | On reducing aliasing effects and improving diagnosis of logic BIST failures | |
| KR100672082B1 (ko) | 이종 코아를 가진 시스템 온 칩에서의 연결선 지연 고장점검 테스트 제어기 및 이를 구비한 시스템 온 칩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080220 Termination date: 20180805 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |