CN100369101C - 液晶显示器的驱动电路 - Google Patents

Abstract

一种液晶显示器的驱动电路，液晶显示器驱动电路包括有一时序控制器、一源极驱动电路以及一低色阶驱动电路，应用于当液晶显示器不需要高分辨率时的驱动电路，该低色阶驱动电路由一缓冲器组以及四组晶体管组组成，以根据该时序控制器输出的一第一数字信号、第二数字信号、第三数字信号以及一第四数字信号以及该极性反转信号，输出一第一模拟信号、第二模拟信号、第三模拟信号、以及一第四模拟信号，以驱动一液晶面板。使得液晶显示器在不需要多色阶显示时，可以以较低功率的方式以及电路驱动，减少功率的消耗，以解决公知驱动电路消耗功率过多的问题及瓶颈。

Description

液晶显示器的驱动电路

技术领域

本发明关于一种驱动电路，特别是一种应用于液晶显示器的低色阶驱动电路。

背景技术

液晶显示器的结构组成，通常包括上下玻璃基板、ITO(Indium Tin Oxide)膜、配向膜、偏光板等。每片基板都包含电极和配向膜上形成的沟槽，上下玻璃基板配向方向互相垂直。上下基板中间放置液晶，液晶将按照沟槽方向排列。当在上下玻璃基板分别施加电场时，液晶分子排列产生变化，变成竖立状态。当液晶分子竖立时光线无法通过，结果在显示屏上出现黑色。液晶显示器将根据电压的有无变化，控制液晶分子配列方向，使面板达到显示效果。

目前公知的液晶显示装置的驱动电路如图1所示，驱动电路100中包括有一时序控制器(timing controller)110以及一源极驱动器(source driver)120两组件(device)，其中源极驱动器120的功能是接收来自时序控制器110输出的数字图像信号(TTLdata)302及产生模拟图像信号(Analog signal)303，以控制液晶面板200；而时序控制器110的功能是将所接收图像数据转成数字图像信号302输出，时序控制器110另输出有控制信号，为一极性反转信号(polarity inverting signal)301，极性反转信号301用以控制源极驱动器输出的模拟电压的极性。

而在公知的设计上，源极驱动器的内部电路架构，为将接收到的数字数据，经由移位寄存器排列好数据后，再经由数字模拟转换器，转换成液晶之间的电压。

不论8、64、或是128种色阶的颜色显示架构，大都采用以上所描述的驱动电路架构。以256种色阶的设计而言，必须包含8、64、128、256种色阶，如此一来，使得其功率消耗(power consumption)也相对地提高。

原本色阶的多寡是影响显示效果的重要因素，但是越多的色阶却导致更多的功率消耗，对于桌上型的液晶显示器功率消耗的多寡并非最重要的考虑因素，反而是液晶画面的品质才是最重要的考虑因素。然而，近来随着液晶显示装置广泛地应用在诸如行动电话、个人数字助理或笔记型计算机等携带式信息处理装置上，由于这些携带式电子装置的屏幕显示区域与桌上型液晶显示器相比少了相当多，因此液晶显示器的功率消耗变成为最重要的考虑因素。

综上所述，低消耗功率成为液晶显示装置设计时亟待解决的技术课题。

发明内容

鉴于以上的问题，本发明的主要目的在于提供一种液晶显示器的低色阶驱动电路，使得液晶显示器在不需要多色阶显示时，可以以较低功率的方式以及电路驱动，减少功率的消耗，以解决公知驱动电路消耗功率过多的问题及瓶颈。

因此，为达到上述目的，本发明提供了一种液晶显示器的驱动电路，包括有：一时序控制器，用以产生一极性反转信号以及至少一个以上的数字信号；以及一低色阶驱动电路，根据该时序控制器输出的该至少一个以上的数字信号以及该极性反转信号，相对应输出至少一个以上的模拟信号。

本发明还提供了一种液晶显示器的驱动电路，该液晶显示器的驱动电路包括有一时序控制器、一源极驱动器以及一低色阶驱动电路，该时序控制器输出有一极性反转信号以及至少一数字信号，该低色阶驱动电路根据该时序控制器输出的至少一数字信号以及该极性反转信号，相对应输出至少一模拟信号，该低色阶驱动电路包括有：至少一个缓冲器，每一个缓冲器用以输入该极性反转信号以及与该缓冲器对应的数字信号；以及至少一个晶体管组，该晶体管组分别耦接至该缓冲器组的输出端，以输出该模拟信号。

本发明还提供了一种液晶显示器的驱动电路，该液晶显示器的驱动电路包括有一时序控制器、一源极驱动器以及一低色阶驱动电路，该时序控制器输出有一极性反转信号，该低色阶驱动电路根据该时序控制器输出的一第一数字信号、第二数字信号、第三数字信号以及一第四数字信号以及该极性反转信号，输出一第一模拟信号、第二模拟信号、第三模拟信号、以及一第四模拟信号，该低色阶驱动电路包括有：一缓冲器组，该缓冲器组中的各个缓冲器分别用以输入该极性反转信号以及该第一数字、该第二数字、该第三数字以及该第四数字信号中对应的信号；以及数个晶体管组，每一晶体管组分别耦接至该缓冲器组的输出端，以输出该第一模拟信号、该第二模拟信号、该第三模拟信号、以及该第四模拟信号。

也就是说，本发明提供的具有低色阶驱动电路的液晶显示器的驱动电路包括有一时序控制器以及一源极驱动器，其中该时序控制器用以接收一图像数据并转换成一数字图像信号输出，该时序控制器并输出有一极性反转信号，该源极驱动器用以接收该数字图像信号并产生一模拟图像信号，该低色阶驱动电路根据该时序控制器输出的一第一数字、第二数字、第三数字以及一第四数字信号以及该极性反转信号，输出一第一、第二、第三、以及一第四模拟信号，该低色阶驱动电路包括有一缓冲器组以及四组晶体管组，其中该缓冲器组包括有一第一缓冲器、一第二缓冲器、一第三缓冲器以及一第四缓冲器，其中每一缓冲器具有一第一输入端与一第二输入端以及一输出端，每一缓冲器的第一输入端用以输入一极性反转信号，该第一缓冲器的第二输入端用以输入一第一数字信号，该第二缓冲器的第二输入端用以输入一第二数字信号，该第三缓冲器的第二输入端用以输入一第三数字信号，该第四缓冲器的第二输入端用以输入一第四数字信号；四组晶体管组共有八个晶体管，分别是第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第三NMOS晶体管、第四PMOS晶体管以及第四NMOS晶体管。

根据本发明所揭示的低色阶驱动电路，能兼顾8、64种色阶的显示品质且降低其消耗功率。本发明所揭示的低色阶驱动电路架构，与公知的架构相较，当液晶显示器处于不需显示256颜色或更高分辨率时，即可节省原本不需要浪费的放大器，以及电路内部的数字模拟转换电路(DAC)，相对的时序控制器(Timing controller)也只需4个数据控制信号即可控制64色阶的颜色，远比传统数字信号(TTL signal)节省许多控制信号接脚。

有关本发明的特征与实施，现配合附图作最佳实施例详细说明如下。

附图说明

图1为公知液晶显示器的驱动电路方块图；

图2为本发明所揭示的液晶显示器的驱动电路方块图；

图3为液晶显示器驱动电路中的源极驱动器的功能方块图；以及

图4为本发明所揭示的液晶显示器的驱动电路中的低色阶驱动电路方块图。

其中，附图标记说明如下：

100-驱动电路；110-时序控制器；120-源极驱动电路；

121-第一寄存器；122-第二寄存器；123-数字模拟转换器；

124-输出电路；200-液晶显示面板；130-低色阶驱动电路；

131B1-第一缓冲器；131B2-第二缓冲器；131B3-第三缓冲器；

131B4-第四缓冲器；132P-第一PMOS晶体管；

132N-第一NMOS晶体管；133P-第二PMOS晶体管；

133N-第二NMOS晶体管；134P-第三PMOS晶体管；

134N-第三NMOS晶体管；135P-第四PMOS晶体管；

135N-第四NMOS晶体管；136A-电阻；136B-电阻；

136C-电阻；136D-电阻；136E-电阻；136F-电阻；

136G-电阻；136H-电阻；136I-电阻；136J-电阻；

136K-电阻；301-极性反转信号；302-数字图像信号；

303-模拟图像信号；304A1-第一数字信号；

304A2-第二数字信号；304A3-第三数字信号；

304A4-第四数字信号；305-模拟信号；401-输入信号；

402-输出信号；403-输出信号；404-模拟信号；

405-控制信号；406-第一调整电压；407-第二调整电压；

VDD-电源电压；VSS-接地电压；GV1-第一模拟信号；

GV2-第二模拟信号；GV3-第三模拟信号；GV4-第四模拟信号。

具体实施方式

本发明所揭示的驱动电路应用于液晶显示器的电路方块图如图2所示，该液晶显示器的驱动电路100包括有一时序控制器110、一源极驱动器120以及一低色阶驱动电路130，其中该时序控制器110用以接收一图像数据并转换成一数字图像信号输出，该时序控制器110并输出一极性反转信号，该源极驱动器120用以接收该数字图像信号并产生一模拟图像信号303，源极驱动器120的内部系统架构图如图3所示，包括有一第一寄存器121、一第二寄存器122、一数字模拟转换器123、以及一输出电路124，其中第一寄存器121为一位移寄存器(Shifter Register)，为一种数据控制单元，第二寄存器122为一加载寄存器(Load Register)。当一输入信号401经过第一寄存器121后，其输出信号402输入至第二寄存器122，并将输出信号403输出至数字模拟转换器123。数字模拟转换器123根据第二寄存器122所输出的信号输出一模拟信号404，再经过输出电路124处理后输出控制信号405。低色阶驱动电路130根据第一数字信号304A1、第二数字信号304A2、第三数字信号304A3及第四数字信号304A4以及极性反转信号301输出模拟影像信号305。也就是说，在低色阶驱动的情形下，由低色阶驱动电路130输出模拟影像信号305至液晶面板200。

由图3可知道的液晶显示装置上源极驱动器120内部的数字模拟转换器123的参考电压是极性反转信号301以决定参考第一调整电压406或第二调整电压407，输出信号即依据此电压值，决定液晶穿透率，再经由滤光片即可定义所见到的颜色。

本发明揭示的低色阶驱动电路，其电路方块图请参考图4，该低色阶驱动电路130根据该时序控制器110输出的一第一数字信号304A1、第二数字信号304A2、第三数字信号304A3及一第四数字信号304A4以及该极性反转信号301，输出一第一模拟信号GV1、第二模拟信号GV2、第三模拟信号GV3、以及一第四模拟信号GV4，该低色阶驱动电路130包括有一缓冲器组以及一第一晶体管组、一第二晶体管组、一第三晶体管组以及一第四晶体管组。也就是说，该低色阶驱动电路包括有：至少一缓冲器，用以接收该极性反转信号以及该数字信号；以及至少一个晶体管组，该晶体管组分别耦接至该缓冲器的输出端，以输出该模拟信号。

缓冲器组包括有一第一缓冲器131B1、一第二缓冲器131B2、一第三缓冲器131B3以及一第四缓冲器131B4，其中每一缓冲器具有一第一输入端与一第二输入端以及一输出端，每一缓冲器的第一输入端用以输入一极性反转信号，该第一缓冲器131B1的第二输入端用以输入一第一数字信号304A1，该第二缓冲器131B2的第二输入端用以输入一第二数字信号304A2，该第三缓冲器131B3的第二输入端用以输入一第三数字信号304A3，该第四缓冲器131B4的第二输入端用以输入一第四数字信号304A4。

第一晶体管组，包括有一第一PMOS晶体管132P以及一第一NMOS晶体管132N，该第一PMOS晶体管132P的栅极与该第一NMOS晶体管132N的栅极耦接至该第一缓冲器131B1的输出端，该第一PMOS晶体管132P的源极与该第一NMOS晶体管132N的漏极相耦接，该第一PMOS晶体管132P的漏极耦接至一电源电压VDD，该第一NMOS晶体管132N的源极耦接至一接地电压VSS，该第一模拟信号GV1自该第一PMOS晶体管132P的源极与该第一NMOS晶体管132N的漏极间输出。

第二晶体管组，包括有一第二PMOS晶体管133P以及一第二NMOS晶体管133N，该第二PMOS晶体管133P的栅极与该第二NMOS晶体管133N的栅极耦接至该第二缓冲器131B2的输出端，该第二PMOS晶体管133P的源极与该第二NMOS晶体管133N的漏极相耦接，该第二PMOS晶体管133P的漏极耦接至一电源电压VDD，该第二NMOS晶体管133N的源极耦接至一接地电压VSS，该第二模拟信号GV2自该第二PMOS晶体管133P的源极与该第二NMOS晶体管133N的漏极间输出。

第三晶体管组，包括有一第三PMOS晶体管134P以及一第三NMOS晶体管134N，该第三PMOS晶体管134P的栅极与该第三NMOS晶体管134N的栅极耦接至该第三缓冲器131B3的输出端，该第三PMOS晶体管134P的源极与该第三NMOS晶体管134N的漏极相耦接，该第三PMOS晶体管134P的漏极耦接至一电源电压VDD，该第三NMOS晶体管134N的源极耦接至一接地电压VSS，该第三模拟信号GV3自该第三PMOS晶体管134P的源极与该第三NMOS晶体管134N的漏极间输出。

第四晶体管组，包括有一第四PMOS晶体管135P以及一第四NMOS晶体管135N，该第四PMOS晶体管135P的栅极与该第四NMOS晶体管135N的栅极耦接至该第四缓冲器131B4的输出端，该第四PMOS晶体管135P的源极与该第四NMOS晶体管135N的漏极相耦接，该第四PMOS晶体管135P的漏极耦接至一电源电压VDD，该第四NMOS晶体管135N的源极耦接至一接地电压VSS，该第四模拟信号GV4自该第四PMOS晶体管135P的源极与该第四NMOS晶体管135N的漏极间输出。

此外，其中该第一PMOS晶体管132P的漏极与该第一NMOS晶体管132N的源极间还串联有三个电阻136A、136B、136C。该第一PMOS晶体管132P的漏极与该第二PMOS晶体管133P的漏极间还耦接有一电阻136D。该第二PMOS晶体管133P的漏极与该第三PMOS晶体管134P的漏极间还耦接有一电阻136E。该第三PMOS晶体管134P的漏极与该第四PMOS晶体管135P的漏极间还耦接有一电阻136F。该第四PMOS晶体管135P与该电源电压VDD间还耦接有一电阻136G。该第一NMOS晶体管132N的源极与该第二NMOS晶体管133N的源极间还耦接有一电阻136H。该第二NMOS晶体管133N的源极与该第三NMOS晶体管134N的源极间还耦接有一电阻136I。该第三NMOS晶体管134N的源极与该第四NMOS晶体管135N的源极间还耦接有一电阻136J。该第四NMOS晶体管135N源极与该接地电压VSS间还耦接有一电阻136K。

极性反转信号301可控制电压相对于Vcom电压的极性，由第一数字信号304A1、第二数字信号304A2、第三数字信号304A3以及第四数字信号304A4即可决定源极驱动器120输出第一模拟信号GV1、第二模拟信号GV2、第三模拟信号GV3、以及第四模拟信号GV4。因此红、绿、蓝三种颜色，每一种颜色有4位可以定义，包含4×4×4＝64位，还可涵盖8色阶的颜色。然而，一个原色并不一定要以四个信号来控制，而仅需要一个信号即可控制即可，因此可视实际的分辨率需要，选择符合需求的信号数即可。

本发明所揭示驱动电路架构，与公知的架构相较，当液晶显示器处于不需显示256颜色或更高分辨率时，即可节省原本不需要浪费的放大器，以及电路内部的数字模拟转换电路(DAC)，相对的时序控制器(Timing controller)也只需4个数据控制信号即可控制64色阶的颜色，远比传统数字信号(TTLsignal)节省许多控制信号接脚。

虽然本发明以前述的较佳实施例揭示如上，然而其并非用以限定本发明，任何熟悉相像技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的专利保护范围应以权利要求书为准。

Claims (8)

1.一种液晶显示器的驱动电路，该液晶显示器的驱动电路包括有一时序控制器、一源极驱动器以及一低色阶驱动电路，该时序控制器输出有一极性反转信号以及至少一数字信号，该低色阶驱动电路根据该时序控制器输出的该至少一数字信号以及该极性反转信号，相对应输出至少一模拟信号，该低色阶驱动电路包括有：

至少一个缓冲器，每一个缓冲器用以输入该极性反转信号以及与该缓冲器对应的数字信号；以及

至少一个晶体管组，该晶体管组分别耦接至该缓冲器的输出端，以输出该模拟信号。

2.如权利要求1所述的液晶显示器的驱动电路，其中该晶体管组，包括一PMOS晶体管以及一NMOS晶体管，该PMOS晶体管的栅极与该NMOS晶体管的栅极耦接至该缓冲器的输出端，该PMOS晶体管的源极与该NMOS晶体管的漏极相耦接，该PMOS晶体管的漏极耦接至一电源电压，该NMOS晶体管的源极耦接至一接地电压，该模拟信号自该PMOS晶体管的源极与该NMOS晶体管的漏极间输出。

3.一种液晶显示器的驱动电路，该液晶显示器的驱动电路包括有一时序控制器、一源极驱动器以及一低色阶驱动电路，该时序控制器输出有一极性反转信号，该低色阶驱动电路根据该时序控制器输出的一第一数字信号、第二数字信号、第三数字信号以及一第四数字信号以及该极性反转信号，输出一第一模拟信号、第二模拟信号、第三模拟信号、以及一第四模拟信号，该低色阶驱动电路包括有：

一缓冲器组，该缓冲器组中的各个缓冲器分别用以输入该极性反转信号以及该第一数字、该第二数字、该第三数字以及该第四数字信号中对应的信号；以及

数个晶体管组，每一晶体管组分别耦接至该缓冲器组的输出端，以输出该第一模拟信号、该第二模拟信号、该第三模拟信号、以及该第四模拟信号。

4.如权利要求3所述的液晶显示器的驱动电路，其中该缓冲器组包括有：一第一缓冲器、一第二缓冲器、一第三缓冲器以及一第四缓冲器，其中每一缓冲器具有一第一输入端与一第二输入端以及一输出端，每一缓冲器的第一输入端用以输入一极性反转信号，该第一缓冲器的第二输入端用以输入该第一数字信号，该第二缓冲器的第二输入端用以输入该第二数字信号，该第三缓冲器的第二输入端用以输入该第三数字信号，该第四缓冲器的第二输入端用以输入该第四数字信号。

5.如权利要求4所述的液晶显示器的驱动电路，其中该晶体管组包括有第一晶体管组，该第一晶体管组包括有一第一PMOS晶体管以及一第一NMOS晶体管，该第一PMOS晶体管的栅极与该第一NMOS晶体管的栅极耦接至该第一缓冲器的输出端，该第一PMOS晶体管的源极与该第一NMOS晶体管的漏极相耦接，该第一PMOS晶体管的漏极耦接至一电源电压，该第一NMOS晶体管的源极耦接至一接地电压，该第一模拟信号自该第一PMOS晶体管的源极与该第一NMOS晶体管的漏极间输出。

6.如权利要求5所述的液晶显示器的驱动电路，其中该晶体管组包括有第二晶体管组，该第二晶体管组包括有一第二PMOS晶体管以及一第二NMOS晶体管，该第二PMOS晶体管的栅极与该第二NMOS晶体管的栅极耦接至该第二缓冲器的输出端，该第二PMOS晶体管的源极与该第二NMOS晶体管的漏极相耦接，该第二PMOS晶体管的漏极耦接至一电源电压，该第二NMOS晶体管的源极耦接至一接地电压，该第二模拟信号自该第二PMOS晶体管的源极与该第二NMOS晶体管的漏极间输出。

7.如权利要求6所述的液晶显示器的驱动电路，其中该晶体管组包括有第三晶体管组，该第三晶体管组包括有一第三PMOS晶体管以及一第三NMOS晶体管，该第三PMOS晶体管的栅极与该第三NMOS晶体管的栅极耦接至该第三缓冲器的输出端，该第三PMOS晶体管的源极与该第三NMOS晶体管的漏极相耦接，该第三PMOS晶体管的漏极耦接至一电源电压，该第三NMOS晶体管的源极耦接至一接地电压，该第三模拟信号自该第三PMOS晶体管的源极与该第三NMOS晶体管的漏极间输出。

8.如权利要求7所述的液晶显示器的驱动电路，其中晶体管组包括有第四晶体管组，该第四晶体管组包括有一第四PMOS晶体管以及一第四NMOS晶体管，该第四PMOS晶体管的栅极与该第四NMOS晶体管的栅极耦接至该第四缓冲器的输出端，该第四PMOS晶体管的源极与该第四NMOS晶体管的漏极相耦接，该第四PMOS晶体管的漏极耦接至一电源电压，该第四NMOS晶体管的源极耦接至一接地电压，该第四模拟信号自该第四PMOS晶体管的源极与该第四NMOS晶体管的漏极间输出。

Images