CN100365812C - 半导体器件和产生高反差识别标志的方法 - Google Patents

半导体器件和产生高反差识别标志的方法 Download PDF

Info

Publication number
CN100365812C
CN100365812C CNB028275683A CN02827568A CN100365812C CN 100365812 C CN100365812 C CN 100365812C CN B028275683 A CNB028275683 A CN B028275683A CN 02827568 A CN02827568 A CN 02827568A CN 100365812 C CN100365812 C CN 100365812C
Authority
CN
China
Prior art keywords
coating
semiconductor device
color
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028275683A
Other languages
English (en)
Other versions
CN1618128A (zh
Inventor
麦克尔·赛顿
弗朗西斯·卡尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN1618128A publication Critical patent/CN1618128A/zh
Application granted granted Critical
Publication of CN100365812C publication Critical patent/CN100365812C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

一种半导体器件(50)，它包括具有用来形成电子电路的第一表面(14)的半导体管芯(20)。形成在半导体管芯第二表面(15)上的涂层(16)具有与半导体管芯的颜色形成反差的颜色。涂层被图形化，以便暴露部分第二表面，从而显现有关半导体器件的信息。借助于引入诸如激光之类的辐射线(30)以便从涂层选择性地清除材料，涂层被图形化。

Description

半导体器件和产生高反差识别标志的方法
技术领域
本发明一般涉及到半导体器件，更确切地说是涉及到具有被图形化来提供关于半导体的信息的背面涂层的半导体器件。
背景技术
电子系统制造制造厂家不断地要求减少昂贵的集成电路和其它半导体器件，以便降低电子系统的成本。响应于此，许多半导体制造厂家正在提供能够以“倒装芯片”方式用有源管芯表面直接固定到系统电路板安装的未被封装的半导体管芯或芯片。此方法降低了半导体器件的直接成本，还借助于减小引线电感和其它寄生元件而改善了其性能。但由于这种未被封装的半导体芯片显现很少或没有诸如其制造厂家或零件编号之类的关于管芯类型的信息，故“倒装芯片”技术常常提高了间接成本。在系统误操作的情况下，难以追踪缺陷的确切制造厂家或制造工艺。
为了避免此问题，某些芯片被制造具有厚的背面涂层，涂层的表面记载有关于半导体器件的信息，以便在缺陷事件中追踪到器件的制造制造厂家。其它的芯片采用被腐蚀的金涂层以提供所希望的图形。但这些方法导致信息的反差低，因而可视性低，在某些情况下即使通过显微镜或其它视力工具观看也如此。为了补偿低的反差，现有技术涂层用大号字体来标志，这减少了能够被标志的信息量，特别是在小的管芯上更是如此。结果，就降低了追踪有缺陷半导体器件到具体工艺步骤的能力，这就使之更加难以防止能够降低管芯成品率和可靠性从而降低器件和系统的总制造成本的将存在的缺陷。
因此，对于提供关于半导体器件的可容易识别的信息以便降低半导体器件的制造成本和提高其可靠性的半导体器件和方法，存在着需求。
发明内容
根据本发明的一方面，提供一种半导体器件，它包含：半导体管芯，它具有用来形成电子电路的第一表面；以及涂层，它被设置在半导体管芯的第二表面上，以便具有与半导体管芯的颜色形成反差的颜色，其中，涂层被图形化，以便暴露部分第二表面，从而显现有关半导体器件的信息。
根据本发明的另一方面，提供一种半导体器件，它包含：半导体衬底，它具有用来形成电子电路的顶部表面；第一涂层，它形成在半导体衬底的背面上并具有第一颜色；以及第二涂层，它以第二颜色形成在第一涂层表面上，并具有暴露第一涂层以提供有关半导体器件的信息的窗口。
根据本发明的另一方面，提供一种半导体器件，它包含：形成有电气元件的半导体管芯；以及半导体封装件，它具有用来包封半导体管芯的有机材料，其中，窗口被形成在有机材料中，以便暴露具有反差颜色的半导体封装件的表面，从而提供有关半导体器件的可以看到的信息。
根据本发明的另一方面，提供一种半导体器件，它包含：半导体管芯，它具有用来形成电子电路的第一表面；以及多层涂层，它被设置在半导体管芯的第二表面上，且包括分别具有第一和第二反差颜色的第一和第二层，其中，第一层被图形化，以便暴露部分第二层，从而提供有关半导体器件的可以看到的信息。
附图说明
图1是半导体晶片的等距图；
图2是剖面图，示出了部分晶片的进一步细节；
图3是剖面图，示出了第一变通实施方案中的部分晶片；
图4是剖面图，示出了第二变通实施方案中的部分晶片；
图5是剖面图，示出了第三变通实施方案中的部分晶片；
图6是包括用封装的切自半导体晶片的半导体管芯形成的半导体器件的电气系统的分解图；而
图7是安置在半导体封装件中的半导体管芯的剖面图。
具体实施方式
在各个附图中，参考号相同的元件具有相似的功能。
图1是制造成具有多个半导体管芯的半导体晶片10的等距图，每个管芯被指定为半导体衬底或管芯20。有源表面即顶部表面14被用来形成电路，可以包括晶体管和/或其它有源器件。晶片参考边12提供了关于晶片10的导电类型和晶体取向的信息。在形成电路之后，涂层材料16被涂敷到背面15。
图2是剖面图，示出了包括半导体管芯20的部分晶片10的进一步细节。注意，半导体管芯20被示为与图1取向相反的“倒装芯片”取向。
多个导电凸块18被形成在顶部表面14上，以便在顶部表面14上的电路与系统电路板(图2中未示出)之间形成电连接和机械连接。导电凸块18典型由低温焊料、电镀铜、或适合于形成必要的电和/或机械固定而不降低形成在半导体管芯20上的电路的性能的其它导电材料组成。
在形成电路和导电凸块18之后，涂层材料16被涂敷到背面15，以便产生其颜色与半导体管芯20形成反差的无光泽外貌。涂层材料16被选择成提供到下方半导体材料的强粘合性，同时满足特定的可靠性标准。用有机材料来形成涂层材料18，因为颜料能够被加入以产生所希望的颜色，且因为填充剂的数量和类型能够被改变以产生特定的温度膨胀系数，以便尽可能减小管芯或晶片的应力。涂层材料16可以具有弹性或柔顺特性，以便在特定环境和工作条件下进一步降低半导体管芯20上的应力。在一个实施方案中，涂层材料16包含可从加州Loctite公司得到的一种具有氧化硅填充剂材料的柔性环氧树脂HysolCNB876-36。涂层材料也可以包括聚合物。
若有需要，借助于加入颜料来将涂层材料构造成其颜色与半导体材料的颜色在表面15处具有视觉反差。在半导体管芯20由其颜色被描述为灰白色或棕灰色的硅组成的实施方案中，涂层材料16被形成为具有不透明的黑色。或者，涂层材料16可以被形成为实际上具有与硅的灰白色形成良好视觉反差的任何其它颜色。
涂层材料16典型地用丝网方法通过其高度决定膜厚度的网格以液体的形式被涂敷。丝网纤维可以是不锈钢或聚酯，目数约为110-230。涂层材料16被涂敷成厚度约为5-37微米。在一个实施方案中，涂层材料16的厚度约为30微米，并在150℃下被固化30分钟。这种低的固化温度不影响形成在半导体管芯20上的器件的功能，且低于焊料的回流或熔化温度。
借助于引导电磁辐射线30以选择性地从涂层材料16清除材料，以便形成暴露部分背面15的窗口21，来在背面15上标志信息。在一个实施方案中，辐射线30包含激光束，它被编程以便产生代表所需信息的字母字符或其它符号形状的窗口21。若希望在对半导体管芯20表面15的结构不产生改变或仅仅产生最微小的改变的情况下确保材料从涂层材料16被完全清除，则可以调整诸如激光器的电流电平或束强度、脉冲速率、束直径、以及激光束的扫描时间之类的参数。或者，借助于将光抗蚀剂层涂敷到涂层材料16并选择性地腐蚀以清除材料，可以形成窗口21。用标准对准工具来得到顶部表面14与背面15之间，亦即窗口21与半导体管芯20之间的对准。
由于涂层材料16的膜厚度小于大约37微米，故用小到大约250微米的字符或字体高度，能够产生高度可读的字母字符。这种小的字体使得能够提供更多的信息，且若半导体管芯20具有小的管芯面积，则是特别重要的。归咎于背面15暴露部分的高反差，使得用很小的放大或无须放大就可识别标记的信息。
在涂层材料16被固化和图形化之后，利用用来从半导体晶片10切出半导体管芯20的锯道22限制半导体管芯20。
图3是剖面图，示出了第二实施方案的部分晶片10。除了在涂层材料16中形成窗口21A之后增大辐射线30的强度和/或脉冲速率以从背面15局部清除半导体材料以便形成凹陷表面17之外，第二实施方案的各个元件具有相似于图2所述元件的特性。因此，当观察窗口21A时，背面15和凹陷表面17二者都可看到。被辐射线30清除的半导体材料在凹陷表面17上产生比背面15的抛光织构更粗糙的织构。结果，看到的凹陷表面17颜色就不同于看到的背面15的颜色，从而产生具有3种可识别的反差颜色亦即涂层材料16的颜色、背面15的颜色、以及凹陷表面17的颜色的标记方案。由凹陷表面17提供的额外颜色，提供了传递额外信息而不明显提高制造成本的机会。
图4示出了第三实施方案的部分晶片10的剖面图，此实施方案提供了不同的反差等级或变通的颜色方案。涂层材料16具有多层或叠层结构，包括第一颜色的涂层25以及与第一颜色形成反差的第二颜色的涂层26。例如，第一和第二颜色可以分别是白色和黑色、绿色和白色、或借助于将颜料加入到涂层25-26以传递诸如制造制造厂家彩色标识之类的信息而选择的反差颜色的任何其它组合。
注意，在本实施方案中，通过涂层26清除材料，窗口21被形成，从而暴露下方涂层25的表面25，以得到所希望的反差。借助于调整辐射线30的强度和/或照射的时间，来得到通过涂层26的材料清除。涂层25-26典型地以相似于图2所述的方式被涂敷在相继的叠层中，并同时被固化。涂层25-26的厚度各约为5-18微米。或者，涂层25-26被相继形成在塑料片上，并接受B级固化，使之能够被处置而不被损伤。在形成窗口21之前，用层叠工具将此塑料片与背面15接触，加热以促使粘合，然后被固化。
图5示出了第四实施方案的部分晶片10的剖面图。在本实施方案中，涂层16包含第一颜色的涂层42和与第一颜色及表面15所示半导体管芯20的颜色二者形成反差的第二颜色的涂层40。因此，在图形化之后，可看到3种反差颜色，能够被用来提供大量所希望的信息。
以相似于图4所述的方式来涂敷涂层40和42。注意，在本实施方案中，借助于通过涂层40清除材料以暴露涂层42的表面28，来形成窗口21，同时借助于从涂层40清除材料以暴露半导体管芯20的表面15，来形成窗口23。这一多层方法被容易地扩展到利用3个或更多个反差颜色涂层。
图6示出了电气系统70的分解图，它包括系统电路板60以及用根据如图4所述包括涂层40和42的第二变通实施方案的半导体管芯20形成的半导体器件50。电路板60包括用来将半导体器件50的导电凸块18安装到多个导电键合焊点62的安装区64。
借助于从涂层40和42选择性地清除材料以暴露表面28和15，有关半导体器件50的信息被如上所述提供，从而提供了多个强烈反差颜色的可看到的符号和/或字母字符。半导体器件50中所示的字符被形成为具有大约250微米的高度。
图6示出了这种信息的例子，可以包括终端拥护或系统制造制造厂家的标识或定制零件编号，从而降低半导体器件50的库存和其它成本。半导体制造厂家的标识或其它的识别标志能够被提供来方便在发现半导体器件50的缺陷时的联系。诸如批次、晶片和管芯识别、以及零件编号和/或序号之类的晶片和管芯的加工信息，使得半导体制造厂家能够追踪半导体器件50到具体的加工步骤，以便圈住缺陷的源头。许多缺陷可能与特定的加工步骤相关，常常能够借助于修正加工步骤而得到改正，从而改善了同样加工的器件的可靠性和降低了器件的总体制造成本。此外，也可以提供诸如管芯取向和/或参考引线的位置亦即插脚“1”之类的可用于终端用户或系统制造厂家的信息。除了字母字符之外，由上述结构提供的增强反差也适合于以可机读的符号或条形码的形式来提供信息。
图7是包括安置在半导体封装件82中的半导体管芯20的封装半导体器件80的剖面图。半导体管芯20被形成为双电极器件，例如二极管，其一边的尺寸小于大约1.5mm，并具有第一和第二电极分别形成在表面14和15上的垂直器件结构。
半导体封装件80是一种分别具有第一和第二引线83和84的低标高断面的表面安装封装件，排列形成一个近乎芯片尺寸的封装件。引线83和84用诸如铜或其它金属之类的高度导电材料组成。第一引线83在表面14上被电耦合到第一电极。第二引线84包括在表面15上电耦合到第一电极的内部部分85以及用来形成外部电连接的外部部分86。封装件80包括保护半导体管芯20免受环境损伤的有机包封剂82。
包封剂82被形成为在内部部分85的表面87上方区域中的厚度小于大约37微米，以便用作涂层材料16。涂层材料16如上所述被辐照以清除材料，从而形成暴露部分表面87的窗口21，以便传递有关半导体器件80的信息。若希望产生与表面87的颜色形成鲜明反差的颜色，则包封剂82由诸如其中引入了颜料的环氧树脂之类的有机材料组成。注意，依赖于封装件的应用或类型，窗口21可以被形成来暴露诸如引线框、管芯固定标记表面之类的其它封装件表面。
为了在封装件80上可得到的少量空间中提供显著数量的必要信息，窗口21被构造成具有小的字体尺寸。结果，为了提供观察信息所需的高可视性，鲜明的颜色反差是特别重要的。
总之，描述了一种半导体器件和提供有关半导体器件的信息的方法。半导体管芯具有用来形成电子电路的第一表面。其颜色与半导体管芯的颜色形成反差的涂层，被排列在第二表面上，并被图形化以便暴露第二表面，从而以符号或字母字符的形式来显现有关半导体器件的信息。用诸如编程激光束之类的直接辐照方法对涂层进行图形化，以便通过涂层清除材料。环氧树脂、聚合物、或各种其它有机化合物能够被用作涂层材料来提供所希望的反差等级。可以用丝网、层叠、喷雾、浇注、移植、或其它方法来涂敷涂层材料。涂层材料的总厚度被形成为小于大约37微米，以便得到小的字体尺寸，这提高了能够被提供的显著可识别信息的数量。

Claims (14)

1.一种半导体器件，包含：
半导体管芯，它具有用来形成电子电路的第一表面；以及
涂层，它被设置在半导体管芯的第二表面上，以便具有与半导体管芯的颜色形成反差的颜色，其中，涂层被图形化，以便暴露部分第二表面，从而显现有关半导体器件的信息，并且其中该半导体管芯在窗口中具有颜色不同于第二表面的颜色的凹陷表面。
2.权利要求1的半导体器件，其中，所述涂层被形成在第二表面上，厚度小于37微米。
3.权利要求1的半导体器件，其中，所述涂层由有机材料组成。
4.权利要求1的半导体器件，其中，所述涂层是不透明的且具有黑色颜色。
5.权利要求1的半导体器件，其中，所述信息包括高度小于300微米的字母字符。
6.权利要求1的半导体器件，还包含形成在半导体管芯第一表面上的用来形成外部电连接和机械连接的导电凸块。
7.权利要求3的半导体器件，其中该有机材料为环氧树脂。
8.一种制造半导体器件的方法，它包含下列步骤：
在半导体管芯的表面上设置具有第一颜色的涂层，其中该表面具有与第一颜色形成反差的第二颜色；
在该涂层上形成窗口，以便暴露此表面；以及
通过该窗口在该表面上形成一个凹陷部分，其中该凹陷部分具有与第一和第二颜色形成反差的第三颜色，从而提供有关半导体器件的信息。
9.权利要求8的方法，其中，所述形成窗口的步骤包括选择性地辐照涂层的步骤。
10.权利要求9的方法，其中，所述选择性地辐照的步骤包括引导激光束以便从涂层清除材料的步骤。
11.权利要求10的方法，其中，所述引导步骤包括在涂层中形成字体高度小于300微米的字母字符的步骤。
12.权利要求8的方法，其中，所述设置步骤包括形成厚度为37微米的涂层的步骤。
13.权利要求8的方法，还包含在低于175℃的温度下对涂层进行固化的步骤。
14.权利要求8的方法，其中，所述设置步骤包括将涂层涂敷到半导体晶片的步骤，还包含在涂敷步骤之后切割半导体晶片以形成半导体管芯的步骤。
CNB028275683A 2002-02-07 2002-02-07 半导体器件和产生高反差识别标志的方法 Expired - Fee Related CN100365812C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/003768 WO2003073504A1 (en) 2002-02-07 2002-02-07 Semiconductor device and method of producing high contrast identification mark

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101424129A Division CN100487891C (zh) 2002-02-07 2002-02-07 半导体器件及半导体管芯的制造方法

Publications (2)

Publication Number Publication Date
CN1618128A CN1618128A (zh) 2005-05-18
CN100365812C true CN100365812C (zh) 2008-01-30

Family

ID=27765145

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB028275683A Expired - Fee Related CN100365812C (zh) 2002-02-07 2002-02-07 半导体器件和产生高反差识别标志的方法
CNB2007101424129A Expired - Fee Related CN100487891C (zh) 2002-02-07 2002-02-07 半导体器件及半导体管芯的制造方法
CNB2006100778244A Expired - Lifetime CN100487339C (zh) 2002-02-07 2002-09-07 压缩机技术信息装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CNB2007101424129A Expired - Fee Related CN100487891C (zh) 2002-02-07 2002-02-07 半导体器件及半导体管芯的制造方法
CNB2006100778244A Expired - Lifetime CN100487339C (zh) 2002-02-07 2002-09-07 压缩机技术信息装置

Country Status (4)

Country Link
CN (3) CN100365812C (zh)
AU (1) AU2002253917A1 (zh)
HK (1) HK1076663A1 (zh)
WO (1) WO2003073504A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006019118B4 (de) 2006-04-25 2011-08-18 Epcos Ag, 81669 Bauelement mit optischer Markierung und Verfahren zur Herstellung
CN101926001A (zh) * 2008-10-15 2010-12-22 德州仪器公司 具有标记层的半导体封装
US10720360B2 (en) 2016-07-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die singulation and structures formed thereby

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061341A (en) * 1990-01-25 1991-10-29 Eastman Kodak Company Laser-ablating a marking in a coating on plastic articles
US5294812A (en) * 1990-09-14 1994-03-15 Kabushiki Kaisha Toshiba Semiconductor device having identification region for carrying out failure analysis
US5688573A (en) * 1991-12-18 1997-11-18 Minnesota Mining And Manufacturing Company Halogen-free acrylic urethane sheet material
US6023094A (en) * 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
US6169266B1 (en) * 1998-03-25 2001-01-02 Xirom, Inc. Etching of multi-layered coated surfaces to add graphic and text elements to an article
US6181017B1 (en) * 1999-04-14 2001-01-30 Advanced Micro Devices, Inc. System for marking electrophoretic dies while reducing damage due to electrostatic discharge

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432796B1 (en) * 2000-06-28 2002-08-13 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061341A (en) * 1990-01-25 1991-10-29 Eastman Kodak Company Laser-ablating a marking in a coating on plastic articles
US5294812A (en) * 1990-09-14 1994-03-15 Kabushiki Kaisha Toshiba Semiconductor device having identification region for carrying out failure analysis
US5688573A (en) * 1991-12-18 1997-11-18 Minnesota Mining And Manufacturing Company Halogen-free acrylic urethane sheet material
US6023094A (en) * 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
US6175162B1 (en) * 1998-01-14 2001-01-16 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
US6169266B1 (en) * 1998-03-25 2001-01-02 Xirom, Inc. Etching of multi-layered coated surfaces to add graphic and text elements to an article
US6181017B1 (en) * 1999-04-14 2001-01-30 Advanced Micro Devices, Inc. System for marking electrophoretic dies while reducing damage due to electrostatic discharge

Also Published As

Publication number Publication date
WO2003073504A1 (en) 2003-09-04
AU2002253917A1 (en) 2003-09-09
CN101055128A (zh) 2007-10-17
CN1618128A (zh) 2005-05-18
CN100487339C (zh) 2009-05-13
CN100487891C (zh) 2009-05-13
CN101101907A (zh) 2008-01-09
HK1076663A1 (en) 2006-01-20

Similar Documents

Publication Publication Date Title
US7265454B2 (en) Semiconductor device and method of producing high contrast identification mark
RU2196356C2 (ru) Способ изготовления электронной карточки или аналогичного электронного устройства
US6889902B2 (en) Descriptor for identifying a defective die site and methods of formation
US6888159B2 (en) Substrate mapping
US5793117A (en) Semiconductor device and method of fabricating the same
DE112005000717T5 (de) Oberflächenmontierter Mehrkanal-Optokoppler
US6729528B2 (en) Recognition device, bonding device, and method of manufacturing a circuit device
DE10008203A1 (de) Verfahren zum Herstellen elektronicher Halbleiterbauelemente
CN101796612B (zh) 包括功率半导体管芯和热沉的子组件及其形成方法
JP4257679B2 (ja) 電子ラベルおよび同製造方法
US6841857B2 (en) Electronic component having a semiconductor chip, system carrier, and methods for producing the electronic component and the semiconductor chip
US5218168A (en) Leads over tab
US20020093095A1 (en) Heat spreader hole pin 1 identifier
CN100365812C (zh) 半导体器件和产生高反差识别标志的方法
US20020110955A1 (en) Electronic device including at least one chip fixed to a support and a method for manufacturing such a device
US6948239B2 (en) Method for fabricating semiconductor apparatus using board frame
KR100862625B1 (ko) 높은 대비의 식별 마크를 갖는 반도체 장치 및 제조 방법
CN108109926B (zh) 制造半导体器件的方法
US20220375867A1 (en) Side pad anchored by next adjacent via
KR100379084B1 (ko) 반도체패키지제조방법
US6307270B1 (en) Electro-optic device and method for manufacturing the same
EP0433742A2 (de) Fotomodul
EP1087435A1 (en) Electro-optic device and method for manufacturing the same
JPH05326617A (ja) 半導体装置およびその製造方法
US20060035406A1 (en) Method of forming a composite polymer material inside trenches of a semiconductor substrate to form a composite polymer structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1076663

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1076663

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20210207

CF01 Termination of patent right due to non-payment of annual fee