CN1003149B - 半导体集成电路 - Google Patents
半导体集成电路 Download PDFInfo
- Publication number
- CN1003149B CN1003149B CN86100522.8A CN86100522A CN1003149B CN 1003149 B CN1003149 B CN 1003149B CN 86100522 A CN86100522 A CN 86100522A CN 1003149 B CN1003149 B CN 1003149B
- Authority
- CN
- China
- Prior art keywords
- base region
- region
- integrated circuit
- semiconductor integrated
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000006798 recombination Effects 0.000 abstract description 6
- 238000005215 recombination Methods 0.000 abstract description 6
- 230000008033 biological extinction Effects 0.000 abstract 1
- 239000000969 carrier Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
岛区１６上所形成的双极晶体管的ｈＦＥ值由发射极区２０和第１基极区１８的杂质浓度与基极宽度Ｂ所决定。因此用同一制造工艺扩散第１基极区１８及发射极区２０时，各晶体管的ｈＦＥ值大致相等。本发明为调整晶体管的ｈＦＥ值设置了第２基极区２３。部分第２基极区２３与发射极区２０相重叠并做得比第１基极区１８要深。这样，通过第２基极区２３使基极宽度Ｂ′增大，可使ｈＦＥ值变小。同时通过选择发射极区２０与第２基极区２３的重叠量使ｈＦＥ的值进行变化。
Description
本发明是有关半导体集成电路内部的双极晶体管，特别是关于该双极晶体管的混合参数之一的hFE值的控制问题。
以过去半导体集成电路内部的双极晶体管，即众所周知的日本国专利申请公开公报1984年-2343号中所公开的晶体管为例：
在图4中表示了上述公开公报中所公开的过去的双极晶体管结构的侧视剖面图。在图4中1为P型半导体基片、2为N+型内埋层、3为N-型外延层、4为P+型分离区、5为通过分离区4把N-型外延层分离成岛状而形成的岛区。在岛区5的表面层上P型杂质被扩散，形成第1基极区6，此后N型杂质被扩散，形成发射极区7以及集电极接点区8、从而构成NPN型晶体管。还有，在图4中仅表示了半导体集成电路中的一个岛区5部分的侧视剖面图，而通常的半导体集成电路芯片中岛区5有好几个，其余的岛区中也可以用同样的扩散工艺形成同样的NPN型晶体管。
构成上述的NPN型双极晶体管的hFE值由基极区6和发射极区7的杂质浓度以及基极宽度（图4中用B来表示）来决定。因此在同一半导体基片1上形成若干个岛区5，只要在各岛区5中同时用同一扩散工艺形成双极晶体管，那么各个晶体管都有大致相同的hFE值。
但是从用户的要求或电路构成的需要出发，也有在同一半导体集成电路芯片上希望形成具有不同hFE值的双极晶体管的情况。在这种情况下，过去对于各种不同hFE值的晶体管必须一种一种地各自添加扩散工艺，因此增加了制造工艺（扩散工艺），就产生了不能适合于成批生产的问题。
本发明的目的在于解决上述问题，提供能够在半导体集成电路芯片上使hFE值可以任意调整的双极晶体管。
简单地说本发明就是在双极晶体管的发射极区上重叠一部分并设置了比通常基极区（第1基极区）扩散得更深的第2基极区的双极晶体管。这样可以通过选择第2基极区与发射区的重迭量为所定量来得到所希望的hFE值的双极晶体管。
如上所述，在发射极区中重叠一部分并设置了比第1基极区还要深的第2基极区，由于这个第2基极区使基极的宽度增大，因此从整体上来说，在基极区中因注入载流子的消灭，使再结合电流增加。其结果是使晶体管的hFE值变小。晶体管的hFE值是根据发射极区与第2基极区之间的重叠量的多少而增减的，重叠量越大，因第2基极区产生的再结合电流也增加得越多，hFE值就变小。
因此，根据本发明，只要添加一个用来形成第2基极区的扩散工艺过程，在同一半导体集成电路芯片上就能够同时形成具有不同hFE值的双极晶体管。利用这种结果可以提供能满足用户要求并使电路设计更为容易的集成电路芯片。
图1A是本发明的第1个实施例，表示了集成电路芯片一部分的侧视剖面图。
图1B是沿图1A的X-X线的平面剖面图。
图2A是本发明的第2个实施例，表示了集成电路芯片一部分的侧视剖面图。
图2B是沿图2A的Y-Y线的平面剖面图。
图3A、图3B、图3C以及图3D是为了说明本发明的第1个实施例的制造工艺而表示的在各制造阶段的晶体管侧视剖面图。
图4是过去的双极晶体管的一个例子，表示集成电路芯片的侧视剖面图。
在图中所表示的11……为半导体基片、15、16……为岛区、17、18……为第1基极区、23……为第2基极区、19、20……为发射极区、B、B′……为基极宽度。
下面，参照附图对本发明的实施例加以说明。
以本发明为根据所构成的双极晶体管的第1个实施例表示于图1A、图1B中。特别是在图1A中表示了在集成电路芯片上形成双极晶体管部分的侧视剖面图。图1B是沿图1A的x-x线的平面剖面图。在两图中11为P型半导体基片、12为N+型内埋层、13为N型外延层、14为P+型分离区、15、16为各自通过分离区14从N型外延层分离成为岛状的岛区（分离为岛状的外延层），17、18各自为P型的第1基极区、19、20各自为N+型发射极区、21、22各自为N+型集电极接点区、23为P+型的第2基极区、24为氧化膜、25、26、27、28、29以及30各自为设置在各区上的电极。
这个实施例中岛区15上形成了在这个半导体集成电路芯片上具有最大hFE值的NPN型晶体管。另外在岛区16中通过第2基极区23的作用，形成具有比在岛区15上形成的NPN型晶体管的hFE值要小的NPN型晶体管。
本实施例的特征是在发射极区20上重叠一部分，形成了比第1基极区18还要深的第2基极区。若做成这种结构，第2基极区23的基极宽度（图1A中用“B′”表示）比第1基极区18的基极宽度B还要宽，所以在晶体管的基极区18、23中因载流子消灭，再结合电流增加，晶体管的hFE值就变小。
在本实施例中，岛区16所形成的晶体管的hFE值随三个参数的变化而变化。这三个参数即为第2基极区23的杂质浓度、第2基极区23的扩散深度以及第2基极区23与发射极区20的重叠量。不过，实际上在半导体集成电路芯片上形成双极晶体管的时候，是在多个任意的岛区上同时扩散形成第2基极区，因此所形成的第2基极区23的杂质浓度和扩散深度都变得均一。因此，为了要各自控制所形成的第2基极区23的每个晶体管的hFE值，将改变第2基极区23与发射极区20的重叠量。第2基极区23与发射极区20的重叠量若变大，如上所述因第2基极区23所产生的再结合电流增加，晶体管的hFE值就变小。
因此，根据本实施例，具有最大hFE值的晶体管不形成第2基极区23，仅由第1基极区17所构成。另外，随着具有相对来说较小的hFE值的晶体管的形成，通过更大地选择第2基极区23与发射极区20的重叠量，同一半导体集成电路芯片上能够同时形成具有种种不同hFE值的双极晶体管。
根据实验，在基极扩散深度为2.3μ、发射极扩散深度为1.8μ、hFE＝300的双极晶体管中，形成与发射极区的平面面积约重叠30%、扩散深度为4.7μ、杂质浓度为5.0×1010atoms.CM-3的第2基极区23时，就能够把晶体管的hFE值控制到100左右。
图2A和图2B表示本发明的第2个实施例。特别是图2A是本发明的第2个实施例的侧视剖面图。图2B为图2A中沿Y-Y线的平面剖面图。
参照图2A及图2B，在第2个实施例中，在第1基极区18的周围设置呈环形平面形状的第2基极区23。故这个第2基极区23与发射极区20有一部分重叠。因为第2基极区23比第1基极区18形成得更深，因此在第2基极区23的底部周围边缘部没有棱角，在底部周围边缘部的N型岛区16与P+型的第2基极区23之间的PN接合的曲率半径R比第1基极区18的更大。因此这样把第2基极区23做成呈环形平面形状的扩散形成之后，PN接合的曲率半径R大的第2基极区23完全包围了曲率半径R小的第1基极区的周围，所以能够制成使电场集中现象缓和、且承受静电破坏力强、可靠性好的晶体管。另外，决定选择发射极区20和第2基极区23的重叠量，就当然能够控制晶体管的hFE值。故如按这第2实施例进行实施，我们就能制成承受静电破坏力强和可靠性高的双极晶体管。
下面参照图3A～3D说明有关本发明的第1个实施例的制造方法。
首先，如图3A所示，P型半导体基片11上掺杂N+型内埋层12之后，采用外延生长法形成外延层13。此后通过形成的P+型分离区14必然形成双极晶体管的多个岛区15、16。
接着，如图3B所示，采用选择扩散法，扩散P型杂质例如硼，在所希望的岛区16上形成第2基极区23。这时形成的第2基极区23的扩散窗口的大小，考虑与后来形成的发射极区20的平面所看到时的重叠面积，就可根据所希望值来选择完成时的晶体管的hFE值。
再接着，如图3C所示，采用选择扩散法扩散P型杂质，在岛区15、16上各自形成第1基极区17、18。再继续下去，扩散N型杂质例如磷，各自形成发射极区19、20、集电极接点区21、22。
然后，如图3D所示，在氧化膜24上开了接触孔之后，使用大家所熟悉的蒸镀技术蒸镀电极材料如铝，并腐蚀成所希望的形状，在各个区上设置电极25、26、27、28、29及30。通过这个工艺流程双极晶体管就完成了。
此外，上述第2个实施例的制造工艺与上述第1个实施例的制造工艺相同。
Claims (3)
1、一种半导体集成电路，它包括一个在第1导电型半导体基片上形成的第1导电型和与第1导电型反向导电型的第2导电型的外延层，一个把该外延层分离为岛状所形成的数个岛区，一个在该岛区表面层上以同一扩散深度和同一杂质浓度形成为上下两层的第1导电型第1基极区和第2导电型的发射极区;其特征在于该种半导体集成电路由数个双极晶体管构成，通过设置部分重叠于一个或几个特定的晶体管发射极区且扩散深度深于第1基极区的第2基极区，使上述特定晶体管的hFE值小于通常的晶体管的值，并且通过选择的所述第2基极区和所述发射极区的重叠量为所定的量，使被集成的晶体管具有两种以上不同的hFE值。
2、根据权利要求1所述的半导体集成电路，其特征在于所述的双极晶体管第2基极区在所述第1基极区周围部分制造成呈环形平面形状。
3、根据权利要求2所述的半导体集成电路，其特征在于所述的双极晶体管环形第2基极区与所述岛区形成的结合境界的深层端缘部分形成为较深的所定的圆形。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP47829/1985 | 1985-03-11 | ||
| JP60047829A JPS61207064A (ja) | 1985-03-11 | 1985-03-11 | バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN86100522A CN86100522A (zh) | 1986-09-10 |
| CN1003149B true CN1003149B (zh) | 1989-01-25 |
Family
ID=12786241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN86100522.8A Expired CN1003149B (zh) | 1985-03-11 | 1986-03-07 | 半导体集成电路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS61207064A (zh) |
| KR (1) | KR900001244B1 (zh) |
| CN (1) | CN1003149B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1315186C (zh) * | 2004-05-01 | 2007-05-09 | 江苏长电科技股份有限公司 | 微型倒装晶体管的制造方法 |
-
1985
- 1985-03-11 JP JP60047829A patent/JPS61207064A/ja active Pending
-
1986
- 1986-01-27 KR KR1019860000499A patent/KR900001244B1/ko not_active IP Right Cessation
- 1986-03-07 CN CN86100522.8A patent/CN1003149B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61207064A (ja) | 1986-09-13 |
| KR860007726A (ko) | 1986-10-15 |
| CN86100522A (zh) | 1986-09-10 |
| KR900001244B1 (ko) | 1990-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sallagoity et al. | Analysis of width edge effects in advanced isolation schemes for deep submicron CMOS technologies | |
| US4032372A (en) | Epitaxial outdiffusion technique for integrated bipolar and field effect transistors | |
| EP0335557B1 (en) | High-speed dielectrically isolated devices utilizing buried silicide regions and fabrication thereof | |
| US4087900A (en) | Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions | |
| US5736445A (en) | Method for producing at least two transsistors in a semiconductor body | |
| EP0256315A1 (de) | Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung | |
| GB1498531A (en) | Semiconductor integrated injection logic cell | |
| US4898836A (en) | Process for forming an integrated circuit on an N type substrate comprising PNP and NPN transistors placed vertically and insulated one from another | |
| EP0536869A2 (en) | Method of fabricating P-buried layers for PNP devices | |
| EP0751573A1 (en) | Integrated power circuit and corresponding manufacturing process | |
| US4532003A (en) | Method of fabrication bipolar transistor with improved base collector breakdown voltage and collector series resistance | |
| US3607465A (en) | Method of manufacturing a semiconductor device comprising a zener diode and semiconductor device manufactured by said method | |
| CN1003149B (zh) | 半导体集成电路 | |
| US5837590A (en) | Isolated vertical PNP transistor without required buried layer | |
| US3838440A (en) | A monolithic mos/bipolar integrated circuit structure | |
| US20070138597A1 (en) | Angled implant to improve high current operation of bipolar transistors | |
| US3898107A (en) | Method of making a junction-isolated semiconductor integrated circuit device | |
| US5858826A (en) | Method of making a blanket N-well structure for SRAM data stability in P-type substrates | |
| US5273912A (en) | Method for manufacturing semiconductor device | |
| Combs | Scaleable retrograde p-well CMOS technology | |
| JPS57114282A (en) | Non-volatile semiconductor memory | |
| CN1003334B (zh) | 双极晶体管 | |
| GB2218848A (en) | A method of fabricating semiconductor devices | |
| KR100368612B1 (ko) | 수직형 트랜지스터의 제조방법 | |
| JPH0713971B2 (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C13 | Decision | ||
| GR02 | Examined patent application | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |