CH673185A5

CH673185A5 -

Info

Publication number: CH673185A5
Application number: CH180887A
Authority: CH
Inventors: Torsten Vogeler
Original assignee: Siemens Ag
Priority date: 1986-05-16
Filing date: 1987-05-13
Publication date: 1990-02-15
Also published as: DE3616556A1; DE3616556C2

Description

BESCHREIBUNG Die Erfindung betrifft eine Schaltungsanordnung zum Er-30 mittein des Synchronzustandes einer eine Datensendeeinrichtung und eine mit dieser über eine Übertragungsleitung verbundene Datenempfangseinrichtung umfassenden Datenübertragungsanlage, in deren Datensendeeinrichtung Synchronisierwörter erzeugt werden, welche in festgelegten, einander entspre-35 chenden Zeitfächern von aufeinanderfolgenden Pulsrahmen über die Übertragungsleitung übertragen werden, wobei die Pulsrahmen jeweils in eine solche Anzahl von Zeitfächern unterteilt sind, dass in ihnen jeweils zusammen mit einem Synchronisierwort eine vorgegebene Anzahl von Datensignalen 40 übertragbar ist. The invention relates to a circuit arrangement for determining the synchronous state of a data transmission device and a data transmission system comprising a data reception device connected to it via a transmission line, in the data transmission device of which synchronization words are generated, which are generated in defined, corresponding time slots of successive pulse frames over the Transmission line are transmitted, wherein the pulse frames are each divided into such a number of time slots that a predetermined number of data signals 40 can be transmitted in them together with a synchronization word.

Derartige Schaltungsanordnungen sind in der Datenübertragungstechnik allgemein bekannt. Als Beispiele seien hier PCM-Übertragungsverfahren und Multiplex-Übertragungsverfahren für eine Übertragung von Datensignalen in synchronen Daten-45 netzen (z.B. CCITT-Empfehlung X.51) genannt. Bei diesen Übertragungsverfahren werden innerhalb der einzelnen festgelegten Pulsrahmen zusammen mit den in diesen Pulsrahmen zu übertragenden Digitalsignalen der Synchronisierung dienende Rahmensynchronisierwörter übertragen. Für die Synchronisie-50 rung der jeweiligen Datenübertragungsanlage wird dabei in den zu dieser Datenübertragungsanlage gehörenden Empfangseinrichtungen das Auftreten dieser Rahmensynchronisierwörter zu bestimmten Zeitpunkten innerhalb eines Pulsrahmens überwacht. Die Synchronisierung könnte dabei in der Weise erfol-55 gen, dass in der Empfangseinrichtung mit Hilfe einer Schaltungsanordnung zur Erkennung von Rahmensynchronisierwörtern der zeitgerechte Empfang der vorgesehenen Rahmensynchronisierwörter überwacht und dabei die Anzahl der zeitgerecht empfangenen Rahmensynchronisierwörter mit Hilfe 60 einer Zähleranordnung registriert wird. Die Zähleranordnung könnte dabei bei jedem zeitgerechten Auftreten eines Rahmensynchronisierwortes ihren Zählerstand um eine Stufe erhöhen bzw. bei Ausbleiben eines erwarteten Rahmensynchronisierwortes ihren Zählerstand um eine Stufe erniedrigen. Ein bestimm-65 ter Zählerstand dieser Zähleranordnung signalisiert dann den Synchronzustand der Datenübertragungsanlage. Eine derartige Vorgehensweise hat jedoch den Nachteil, dass bei einer gestörten Signalübertragung, bei der z.Bl. Rahmensynchronisierwör- Such circuit arrangements are generally known in data transmission technology. Examples here are PCM transmission methods and multiplex transmission methods for the transmission of data signals in synchronous data networks (e.g. CCITT recommendation X.51). In these transmission methods, frame synchronization words serving for synchronization are transmitted within the individually defined pulse frames together with the digital signals to be transmitted in these pulse frames. For the synchronization of the respective data transmission system, the occurrence of these frame synchronization words is monitored at certain times within a pulse frame in the receiving devices belonging to this data transmission system. The synchronization could take place in such a way that in the receiving device, with the aid of a circuit arrangement for recognizing frame synchronization words, the timely reception of the proposed frame synchronization words is monitored and the number of frame synchronization words received in time is registered with the aid of 60 a counter arrangement. The counter arrangement could increase its counter reading by one level each time a frame synchronization word occurs, or decrease its counter reading by one level if there is no expected frame synchronization word. A certain counter reading of this counter arrangement then signals the synchronous state of the data transmission system. However, such a procedure has the disadvantage that in the event of a disturbed signal transmission, e.g. Frame sync word

3 3rd

673 185 673 185

ter nur in jedem zweiten Pulsrahmen zeitgerecht auftreten, die erwähnte Zähleranordnung ihren den Synchronzustand der Datenübertragungsanlage anzeigenden Zählerstand nicht erreichen kann, da der Zählerstand dieser Zähleranordnung alternierend stufenweise erhöht bzw. erniedrigt wird. ter occur only in time in every second pulse frame, the aforementioned counter arrangement cannot reach its counter reading indicating the synchronous state of the data transmission system, since the counter reading of this counter arrangement is alternately increased or decreased in stages.

Es ist nun Aufgabe der vorliegenden Erfindung, einen Weg zu zeigen, wie mit einer Schaltungsanordnung der eingangs genannten Art der Synchronzustand der Datenübertragungsanlage innerhalb einer relativ kurzen Zeitspanne ermittelt und dieser Synchronzustand bei Auftreten von sporadischen Störungen aufrechterhalten werden kann. It is an object of the present invention to show a way in which, with a circuit arrangement of the type mentioned at the outset, the synchronous state of the data transmission system can be determined within a relatively short period of time and this synchronous state can be maintained when sporadic faults occur.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art erfindungsge-mäss dadurch, dass in der Datenempfangseinrichtung eine Überwachungseinrichtung vorgesehen ist, welche, beginnend mit dem ersten fehlerfreien Empfang eines Synchronisierwortes, durch die Datenempfangseinrichtung, durch Abgabe von Steuersignalen in aufeinanderfolgenden Pulsrahmen diejenigen Zeitfächer bezeichnet, in denen ein Synchronisierwort im Synchronzustand der Datenempfangseinrichtung auftritt, dass mit den Steuersignalen eine Zähleranordnung beaufschlagt ist, welche periodisch wiederholt innerhalb einer vorgegebenen Überwachungszeitspanne die Anzahl der zu den durch das Auftreten der Steuersignale festgelegten Zeitpunkten auftretenden Synchronisierwörter durch eine entsprechende Änderung ihres Zählerstandes von einem Anfangszählerstand aus ermittelt, dass eine Summiereinrichtung vorgesehen ist, welche von der Zähleranordnung her periodisch bereitgestellte Angaben bezüglich deren Zählerstandes übernimmt und welche anhand der ihr nacheinander zugeführten Angaben die einzelnen Zählerstände in der Weise zu einem Summensignal akkumuliert, dass sie bei einem durch die jeweiligen Angaben wiedergegebenen, gegenüber dem Anfangszählerstand der Zähleranordnung geänderten Zählerstand das aktuelle Summensignal entsprechend diesem Zählerstand in einer vorgegebenen Richtung gewichtet verändert, während sie bei einem durch die gerade übernommenen Angaben wiedergegebenen, dem Anfangszählerstand der Zähleranordnung entsprechenden Zählerstand das aktuelle Summensignal linear in der zu der vorgegebenen Richtung entgegengesetzten Richtung verändert, und dass die Summiereinrichtung bei Erreichen eines vorgegebenen Schwellwertes durch das Summensignal ein den Synchronzustand der Datenübertragungsanlage anzeigendes und einen Datensignalempfang freigebendes Synchronsignal abgibt. The object outlined above is achieved according to the invention in a circuit arrangement of the type mentioned at the outset in that a monitoring device is provided in the data receiving device, which, starting with the first error-free reception of a synchronization word by the data receiving device, by emitting control signals in successive pulse frames Designated time slots in which a synchronization word occurs in the synchronized state of the data receiving device, that the control signals are applied to a counter arrangement, which periodically repeats within a predetermined monitoring period the number of synchronization words occurring at the times determined by the occurrence of the control signals by a corresponding change in their counter reading from an initial counter reading determines that a summing device is provided, which is provided periodically by the counter arrangement e adopts information regarding their counter reading and which, based on the information supplied to them in succession, accumulates the individual counter readings in such a way that when the counter reading is reproduced by the respective information and changed from the initial counter reading of the counter arrangement, the current total signal corresponding to this counter reading is displayed in a Weighted predefined direction changes, while it changes the current sum signal linearly in the opposite direction to the predefined direction at a counter reading corresponding to the initial counter reading of the counter arrangement, and that the summing device converts when a predetermined threshold value is reached by the summing signal Outputs synchronous state of the data transmission system and releases a synchronous signal releasing a data signal reception.

Die Erfindung bringt den Vorteil mit sich, dass bei einer störungsfreien Datensignalübertragung der Synchronzustand der Datenübertragungsanlage innerhalb einer relativ geringen Zeitspanne ermittelt werden kann, indem bei einem zeitgerechten Auftreten der der Synchronisierung dienenden Synchronisierwörter das für die Ermittlung des Synchronzustandes herangezogene Summensignal gewichtet erhöht wird. The invention has the advantage that, in the case of interference-free data signal transmission, the synchronous state of the data transmission system can be determined within a relatively short period of time, by weighting the sum signal used for determining the synchronous state when the synchronization words serving for synchronization occur in a timely manner.

Sporadische Störungen in der Datensignalübertragung wirken sich dagegen lediglich relativ gering auf die Ermittlung des Synchronzustandes aus. Denn ein nicht zeitgerechtes Auftreten von Synchronisierwörtern hat lediglich zur Folge, dass sich das Summensignal mit einer geringeren Wichtung in der vorgegebenen Richtung verändert bzw. sich linear in der der vorgegebenen Richtung entgegengesetzten Richtung verändert. Eine lineare Veränderung des Summensignals erfolgt dabei nur dann, wenn innerhalb der vorgegebenen Überwachungszeitspanne überhaupt kein Synchronisierwort zeitgerecht aufgetreten ist. Sporadic disturbances in the data signal transmission, on the other hand, have only a relatively minor effect on the determination of the synchronous state. This is because the fact that synchronization words do not appear in time only has the consequence that the sum signal changes with a lower weighting in the predetermined direction or changes linearly in the direction opposite to the predetermined direction. A linear change in the sum signal occurs only if no synchronization word has occurred in time within the specified monitoring period.

Vorteilhafte Ausgestaltungen der Überwachungseinrichtung, deren Zähleranordnung und der Summiereinrichtung ergeben sich aus den abhängigen Ansprüchen. Advantageous configurations of the monitoring device, its counter arrangement and the summing device result from the dependent claims.

Im folgenden wird nunmehr die vorliegende Erfindung anhand einer in einer Zeichnung dargestellten Datenübertragungsanlage näher erläutert. The present invention will now be explained in more detail below with the aid of a data transmission system shown in a drawing.

In der Zeichnung ist ausschnittweise eine beispielsweise für Datensignalübertragungen in Dienste integrierenden Digitalnetzen verwendbare Datenübertragungsanlage dargestellt. Diese Anlage weist u.a. eine Datensendeeinrichtung DSE und eine mit 5 dieser über eine Übertragungsleitung UE verbundene Datenempfangseinrichtung DEE auf. Über diese Übertragungsleitung sind Datensignale in aufeinanderfolgenden Pulsrahmen übertragbar. Jeder dieser Pulsrahmen möge dabei beispielsweise in 120 Zeitfächer unterteilt sein, von denen die Zeitfächer 0 bis io 108 für die Übertragung von Datensignalbits dienen, während in den verbleibenden Zeitfächern, d.h. in den Zeitfächern 109 bis 119, 11 Bits eines Synchronisierwortes übertragbar sind. Als Synchronisierwort ist bei dem hier vorliegenden Ausführungsbeispiel ein 11 Bit umfassendes Synchronisierwort im BAR-15 KER-Code verwendet. Es sind jedoch auch beliebig andere Codierungen möglich. The drawing shows a detail of a data transmission system that can be used, for example, for data signal transmissions in digital networks integrating services. Among other things, this system a data transmission device DSE and a data reception device DEE connected to 5 of these via a transmission line UE. Data signals can be transmitted in successive pulse frames via this transmission line. Each of these pulse frames may, for example, be divided into 120 time slots, of which time slots 0 to 108 serve for the transmission of data signal bits, while in the remaining time slots, i.e. in the time slots 109 to 119, 11 bits of a synchronization word can be transmitted. In the present exemplary embodiment, an 11-bit synchronization word in the BAR-15 KER code is used as the synchronization word. However, any other coding is also possible.

In der Zeichnung ist für die Erläuterung der vorliegenden Erfindung lediglich der der Ermittlung des Synchronzustandes dienende Schaltungsteil der Datenempfangseinrichtung darge-20 stellt. Dieser Schaltungsteil weist einen Synchronisierworterken-ner SER auf, der das Auftreten von Synchronisierwörtern in den empfangenen Signalen überwacht. Dieser Synchronisier-worterkenner ist ausgangsseitig mit einem ersten Eingang eines UND-Gliedes Gl verbunden. Der Ausgang dieses UND-Gliedes 25 steht mit einem Zähleingang eines im folgenden als Synchronisierwortzähler bezeichneten Zählers ZI in Verbindung. Zählausgänge dieses Zählers sind an in der Zeichnung mit ZE1 bezeichnete Eingänge einer Umsetzeinrichtung CONV, die mit einem ihr nachgeschalteten Akkumulator AKKU eine Summier-30 einrichtung bildet, angeschlossen. Von einem ODER-Glied G2 erhält schliesslich der Zähler ZI an einem Rücksetzeingang R Rücksetzsignale zugeführt. For the explanation of the present invention, only the circuit part of the data receiving device serving to determine the synchronous state is shown in the drawing. This circuit part has a synchronization word recognizer SER, which monitors the occurrence of synchronization words in the received signals. On the output side, this synchronization word recognizer is connected to a first input of an AND gate Gl. The output of this AND gate 25 is connected to a counting input of a counter ZI, hereinafter referred to as the synchronization word counter. Counting outputs of this counter are connected to inputs of a conversion device CONV, which are designated by ZE1 in the drawing and which form a summing device with a battery AKKU connected downstream of them. Finally, the counter ZI receives reset signals from an OR gate G2 at a reset input R.

Der der Ermittlung des Synchronzustandes der Datenübertragungsanlage dienende Schaltungsteil weist weiterhin einen als 35 Überwachungseinrichtung zu bezeichnenden Zähler Z2 auf welcher an einem Zähleingang den zu einem Pulsrahmen gehörenden Zeitfächern entsprechende Taktsignale T zugeführt erhält. Dieser Zähler weist zwei mit A0 und AI 19 bezeichnete Ausgänge auf. Der mit A0 bezeichnete Ausgang steht dabei mit einem 40 weiteren Eingang des bereits erwähnten UND-Gliedes Gl in Verbindung. Der zweite, mit AI 19 bezeichnete Ausgang ist dagegen einerseits mit einem Zähleingang eines im folgenden als Pulsrahmenzähler bezeichneten Zählers Z3 und andererseits mit einem nicht invertierenden Eingang eines UND-Gliedes G3 ver-45 bunden. Schliesslich weist der Zähler Z3 einen Rücksetzeingang R auf, über den dieser Zähler von einem UND-Glied G4 Rück-. setzsignale zugeführt erhält. The circuit part serving to determine the synchronous state of the data transmission system also has a counter Z2, to be designated as a monitoring device, on which counter signals corresponding to the time slots belonging to a pulse frame are supplied at a counter input. This counter has two outputs labeled A0 and AI 19. The output labeled A0 is connected to a further 40 input of the previously mentioned AND gate Gl. The second output, designated AI 19, on the other hand, is connected on the one hand to a counting input of a counter Z3, hereinafter referred to as a pulse frame counter, and on the other hand to a non-inverting input of an AND gate G3. Finally, the counter Z3 has a reset input R, via which this counter is reset by an AND gate G4. receives set signals supplied.

Der zuvor erwähnte Zähler Z3 ist mit einem Zählausgang sowohl mit einem Eingang E des bereits genannten Akkumula-50 tors AKKU als auch mit einem Eingang des bereits erwähnten ODER-Gliedes G2 verbunden. Der Ausgang dieses ODER-Gliedes steht mit einem Rücksetzeingang R des Zählers in Verbindung. The above-mentioned counter Z3 is connected to a counting output both with an input E of the already mentioned accumulator battery AKKU and with an input of the already mentioned OR gate G2. The output of this OR gate is connected to a reset input R of the counter.

Der Akkumulator AKKU ist mit einem Ausgang an jeweils 55 einem weiteren Eingang der beiden UND-Glieder G3 und G4 und des ODER-Gliedes G2 angeschlossen. Dabei handelt es sich bei dem Eingang der beiden UND-Glieder jeweils um einen ein Eingangssignal invertierenden Eingang. Ein weiterer Ausgang des Akkumulators ist in der Zeichnung mit SYN bezeich-60 net. Über diesen Ausgang wird der Synchronzustand der Datenübertragungsanlage angezeigt. The accumulator AKKU is connected with an output to 55 further inputs of the two AND gates G3 and G4 and the OR gate G2. The input of the two AND gates is an input inverting an input signal. Another output of the accumulator is labeled SYN-60 net in the drawing. The synchronous status of the data transmission system is displayed via this output.

Ausgangsseitig steht schliesslich das UND-Glied G3 mit einem in der Zeichnung mit ZE2 bezeichneten Eingang der bereits erwähnten Umsetzeinrichtung CONV in Verbindung. Die-65 se Umsetzeinrichtung weist im übrigen zwei mit S und V bezeichnete Ausgänge auf, über die die bereits erwähnte Verbindung zu dem Akkumulator hin besteht. Finally, on the output side, the AND gate G3 is connected to an input of the conversion device CONV already mentioned, which is designated ZE2 in the drawing. This conversion device also has two outputs labeled S and V, via which the connection to the accumulator already mentioned exists.

Nachdem zuvor der Aufbau des der Ermittlung des Syn After the structure of the determination of the syn

673 185 673 185

4 4th

chronzustandes der Datenübertragungsanlage dienende Schal- switching state serving the chronic state of the data transmission system

tungatoil erläutert weritn isti irirö nraiitóì eî Wirkungsweise dieses Schaltungsteils näher eingegangen. Hierzu wird davon ausgegangen, dass die Datensendeeinrichtung DSE Synchronisierwörter erzeugt, die in festgelegten, einander entsprechenden Zeitfächern von aufeinanderfolgenden Pulsrahmen über die Übertragungsleitung UE übertragen werden. Die Pulsrahmen mögen dabei in der obenangegebenen Weise gebildet sein. Mit Hilfe des Synchronisierworterkenners SER wird in der Datenempfangseinrichtung DEE das Auftreten der Synchronisierwörter überwacht und bei Erkennen eines solchen Synchronisierwortes ein entsprechendes Ausgangssignal abgegeben. Wird dabei für die Bildung der Synchronisierwörter, die untereinander gleich sein mögen, ein sogenannter BARKER-Code mit z.B. 11 Bit verwendet, so kann durch Ermittlung der Autokorrelationsfunktion für die empfangenen Signale das Auftreten der übertragenen Synchronisierwörter eindeutig überwacht werden. Darüber hinaus können aber auch als Synchronisier-worterkenner beliebige andere Zeichenerkennungsschaltungen verwendet werden. Tungatoil explains weritn isti irirö nraiitóì a mode of operation of this circuit part. For this purpose, it is assumed that the data transmission device DSE generates synchronization words which are transmitted in fixed, corresponding time slots from successive pulse frames via the transmission line UE. The pulse frames may be formed in the manner specified above. With the aid of the synchronizing word recognizer SER, the occurrence of the synchronizing words is monitored in the data receiving device DEE and a corresponding output signal is emitted when such a synchronizing word is recognized. If a so-called BARKER code is used to form the synchronization words, which may be the same as each other, e.g. 11 bits used, the occurrence of the transmitted synchronization words can be clearly monitored by determining the autocorrelation function for the received signals. In addition, any other character recognition circuits can also be used as synchronization word recognizers.

Befindet sich die Datenübertragungsanlage zunächst in ihrem Asynchronzustand, so sind die bereits obenerwähnten Zähler ZI und Z3 und der Akkumulator AKKU jeweils inaktiv. In diesem Zustand gibt der Akkumulator beispielsweise ein Summensignal «0» ab. Der Zähler Z2 zählt dagegen in diesem Asynchronzustand der Datenübertragungsanlage durch die ihm zugeführten Taktsignale T periodisch im Zeitraster der innerhalb eines Pulsrahmens vorgesehenen Zeitfächer mit einer der Anzahl der zu einem Pulsrahmen gehörenden Zeitfächer entsprechenden Periode. Wird nun von dem Synchronworterken-ner SER ein Synchronisierwort als fehlerfrei empfangen erkannt, so nimmt zunächst der Zähler Z2 durch ein am Ausgang des UND-Gliedes G4 auftretendes Signal einen definierten Zählerstand ein. Von diesem definierten Zählerstand aus, der der Zählerstand «0» sein möge, zählt er dann mit der gerade angegebenen Periode weiter. Erreicht dabei der Zähler Z2 einen Zählerstand «119», d.h. ist innerhalb einer einem Pulsrahmen entsprechenden Anzahl von Zeitfächern kein weiteres Synchronisierwort aufgetreten, welches zu einer erneuten uberführung des Zählers Z2 in dessen definierten Zählerstand geführt hat, so wird dem Eingang ZE2 der Umsetzeinrichtung CONV über das UND-Glied G3 ein Setzsignal zugeführt. Auf dieses Setzsignal hin gibt die Umsetzeinrichtung an ihren Ausgängen S und V solche Signale ab, dass der nachgeschaltete Akkumulator AKKU ein Summensignal «1» bereitstellt. Dieses Summensignal bewirkt, dass die bis zu diesem Zeitpunkt inaktiven Zähler ZI und Z3 in ihren aktiven Zustand überführt werden. In diesem aktiven Zustand zählt der als Pulsrahmenzähler bezeichnete Zähler Z3 von einem definierten Zählerstand aus, der der Zählerstand «0» sein möge, eine vorgegebene Anzahl von Pulsrahmen, in dem er mit jedem Auftreten eines Signals am Ausgang A 119 des Zählers Z2 seinen Zählerstand beispielsweise erhöht. Bei dem hier vorliegenden Ausführungsbeispiel zählt der Pulsrahmenzähler Z3 drei Pulsrahmen. If the data transmission system is initially in its asynchronous state, the counters ZI and Z3 mentioned above and the accumulator ACCU are each inactive. In this state, the accumulator emits a sum signal “0”, for example. In contrast, the counter Z2 counts in this asynchronous state of the data transmission system by the clock signals T supplied to it periodically in the time pattern of the time slots provided within a pulse frame with a period corresponding to the number of time slots belonging to a pulse frame. If a synchronizing word is now recognized by the synchronous word recognizer SER as being correctly received, the counter Z2 first assumes a defined counter reading by means of a signal occurring at the output of the AND gate G4. From this defined meter reading, which may be the meter reading "0", it then continues to count with the period just specified. If the counter Z2 reaches a counter reading «119», i.e. If no further synchronization word has occurred within a number of time slots corresponding to a pulse frame, which has led to a renewed conversion of the counter Z2 into its defined counter reading, then a setting signal is fed to the input ZE2 of the conversion device CONV via the AND gate G3. In response to this set signal, the conversion device emits signals at its outputs S and V such that the downstream accumulator AKKU provides a sum signal “1”. This sum signal has the effect that the counters ZI and Z3, which have been inactive up to this point in time, are brought into their active state. In this active state, the counter Z3, referred to as the pulse frame counter, counts a predefined number of pulse frames from a defined counter reading, which may be the counter reading “0”, in which it counts its counter reading, for example, each time a signal occurs at the output A 119 of the counter Z2 elevated. In the present embodiment, the pulse frame counter Z3 counts three pulse frames.

Der als Synchronisierwortzähler bezeichnete Zähler ZI zählt dagegen die Anzahl der von dem Synchronisierworterkenner SER zeitgerecht erkannten Synchronisierwörter, d.h. die Anzahl der Synchronisierwörter, die zu dem beim ersten fehlerfreien Empfang eines Synchronisierwortes festgelegten Zählerstand «0» des Zählers Z2 auftreten. Dies wird gesteuert durch das UND-Glied Gl, das nur dann ein von dem Synchronisierworterkenner SER abgegebenes Signal als Zählsignal an den Zähler ZI weiterleitet, wenn am Ausgang A0 des Zählers Z2 ein den Zählerstand «0» anzeigendes Signal auftritt. Der Zähler ZI zählt im übrigen auch wieder von einem definierten Zählerstand aus, der auch hier der Zählerstand «0» sein möge. The counter ZI referred to as the synchronization word counter, on the other hand, counts the number of synchronization words recognized in time by the synchronization word recognizer SER, i.e. the number of synchronization words that occur at the counter reading “0” of counter Z2 that was determined when a synchronization word was received correctly for the first time. This is controlled by the AND gate Gl, which only forwards a signal emitted by the synchronization word recognizer SER as a count signal to the counter ZI when a signal indicating the counter reading “0” occurs at the output A0 of the counter Z2. The counter ZI also counts from a defined counter reading, which may also be the counter reading "0" here.

Erreicht der zuvorgenannte Zähler Z3 (Pulsrahmenzähler) Reaches the aforementioned counter Z3 (pulse frame counter)

seinen festgelegten Zählerstand, hier den Zählerstand «3», so gibt er ein Übernahmesignal an seinem Ausgang ab. Dieses its specified counter reading, here the counter reading “3”, it emits a takeover signal at its output. This

Übernahmesignal bewirkt einerseits, dass von dem Zähler ZI her bereitgestellte Angaben bezüglich des zu diesem Zeitpunkt er-s reichten Zählerstandes über die Umsetzeinrichtung CONV in den Akkumulator AKKU in modifizierter Form übernommen werden. Andererseits werden der Zähler Z3 (Pulsrahmenzähler) und der Zähler ZI (Synchronisierwortzähler) jeweils wieder in ihren definierten Anfangszählerstand (Zählerstand «0») überführt, von io dem aus erneut in der dargestellten Weise Pulsrahmen bzw. zeitgerecht empfangene Synchronisierwörter gezählt werden. On the one hand, the takeover signal has the effect that the information provided by the counter ZI regarding the counter reading reached at that point in time is transferred to the accumulator AKKU in a modified form via the conversion device CONV. On the other hand, the counter Z3 (pulse frame counter) and the counter ZI (synchronization word counter) are each returned to their defined initial counter status (counter status “0”), from which pulse frames or synchronization words received in a timely manner are counted again in the manner shown.

Die Umsetzeinrichtung CONV modifiziert die von dem Zähler ZI bereitgestellten Angaben in der Weise, dass sie dem Akkumulator AKKU ein solches Eingangssignal zuführt, das sich 15 ein von diesem bis zu diesem Zeitpunkt bereitgestelltes Summensignal gewichtet in einer vorgegebenen Richtung verändert, beispielsweise gewichtet erhöht, bzw. in einer der vorgegebenen Richtung entgegengesetzten Richtung linear erniedrigt. Eine gewichtete Veränderung erfolgt dabei immer dann, wenn der den 2o zu modifizierenden Angaben jeweils entsprechende Zählerstand von dem definierten Anfangszählerstand, hier von dem Zählerstand «0», abweicht. Gewichtet wird bei dem vorliegenden Ausführungsbeispiel in der Weise, dass bei einem Zählerstand «1» das von dem Akkumulator AKKU gebildete Summensignal sich 25 um eine Stufe, bei einem Zählerstand «2» um vier Stufen und bei einem Zählerstand «3» um acht Stufen erhöht. Bei einem Zählerstand «0» erniedrigt sich dagegen das Summensignal um eine Stufe. Das Erhöhen bzw. Erniedrigen wird dabei dem Akkumulator durch ein entsprechendes Vorzeichen am Ausgang V 3o der Umsetzeinrichtung CONV angezeigt. Angaben bezüglich der Anzahl der Stufen, um die das Summensignal jeweils zu verändern ist, stehen dagegen am Ausgang S der Umsetzeinrichtung an. The conversion device CONV modifies the information provided by the counter ZI in such a way that it supplies the accumulator AKKU with an input signal that changes a sum signal provided by it up to this point in time in a predetermined direction, for example weightedly increased, or linearly decreased in a direction opposite to the predetermined direction. A weighted change occurs whenever the counter reading corresponding to the 2o to be modified deviates from the defined initial counter reading, here from the counter reading “0”. In the present exemplary embodiment, weighting is carried out in such a way that with a counter reading “1” the sum signal formed by the accumulator AKKU increases by one step, with a counter reading “2” by four steps and with a counter reading “3” by eight steps . With a counter reading of “0”, on the other hand, the sum signal decreases by one step. The increase or decrease is indicated to the accumulator by a corresponding sign at the output V 3o of the conversion device CONV. On the other hand, information regarding the number of stages by which the sum signal is to be changed is available at the output S of the conversion device.

Erreicht das von dem Akkumulator bereitgestellte Summen-35 signal einen einer vorgegebenen Stufenzahl entsprechenden Schwellwert, wo gibt der Akkumulator an seinem Ausgang SYN ein Synchronsignal ab, mit dem der Synchronzustand der Datenübertragungsanlage angezeigt und ein Datensignalemp-fang freigegeben wird. In entsprechender Weise tritt nach Errei-40 chen des Synchronzustandes der Datenübertragungsanlage bei einem Unterschreiten eines Schwellwertes durch das Summensignal am Ausgang SYN des Akkumulators ein Signal auf, mit dem erneut der Asynchronzustand der Datenübertragungsanlage angezeigt und ein Datensignalempfang gesperrt wird. Dabei 45 kann so vorgegangen sein, dass für den gerade genannten Schwellwert ein gegenüber dem Schwellwert für die Anzeige des Synchronzustandes niedrigerer Wert festgelegt wird. Auf diese Weise wird bei Auftreten von sporadischen Störungen der erreichte Synchronzustand länger aufrecht erhalten. If the sum signal provided by the accumulator reaches a threshold value corresponding to a predetermined number of stages, the accumulator outputs a synchronizing signal at its SYN output, with which the synchronous state of the data transmission system is displayed and a data signal reception is enabled. Correspondingly, after the synchronous state of the data transmission system has reached a signal when the sum signal falls below a threshold value at the output SYN of the accumulator, a signal occurs with which the asynchronous state of the data transmission system is displayed again and data signal reception is blocked. In this case, 45 can be done in such a way that a lower value than the threshold value for displaying the synchronous state is specified for the threshold value just mentioned. In this way, when sporadic disturbances occur, the synchronous state reached is maintained longer.

so Durch das gerade erläuterte, bei dem Ausführungsbeispiel vorgesehene gewichtete Erhöhen bzw. lineare Erniedrigen des von dem Akkumulator gebildeten Summensignal wird einerseits erreicht, dass bei einer fehlerfreien Signalübertragung über die Übertragungsleitung UE innerhalb einer relativ kurzen Zeit-55 spanne (nach einer geringen Anzahl von Pulsrahmen) der Synchronzustand der Datenübertragungsanlage ermittelt werden kann. Andererseits wirken sich sporadische Störungen bei der Signalübertragung, die ein Nichterkennen von Synchronisierwörtern durch den Synchronisierworterkenner SER zur Fol-60 ge haben, zunächst nur gering auf den Synchronzustand der Datenübertragungsanlage aus. Denn bei derartigen Störungen wird je nach deren Häufigkeit das von dem Akkumulator gebildete Summensignal langsamer erhöht bzw. stufenweise erniedrigt. Eine weitere Reduzierung der Auswirkung von sporadi-65 sehen Störungen wird dabei durch die obenerwähnte gesonderte Festsetzung der Schwellwerte für die Anzeige des Synchronzustandes und des Asynchronzustandes erreicht. So the just explained, in the exemplary embodiment provided weighted increase or linear decrease of the sum signal formed by the accumulator on the one hand ensures that error-free signal transmission via the transmission line UE takes a relatively short time (after a small number of pulse frames) ) the synchronous state of the data transmission system can be determined. On the other hand, sporadic disturbances in signal transmission, which result in a failure to recognize synchronization words by the synchronization word recognizer SER, initially have only a minor effect on the synchronous state of the data transmission system. Because in the case of such faults, depending on their frequency, the sum signal formed by the accumulator is increased more slowly or decreased in steps. A further reduction in the effect of sporadi-65 see disturbances is achieved by the above-mentioned separate setting of the threshold values for the display of the synchronous state and the asynchronous state.

v v

1 Blatt Zeichnungen 1 sheet of drawings

Claims

673 185

2nd

1. Circuit arrangement for ascertaining the synchronous state of a data transmission device (DSE) and a data transmission system comprising a data reception device (DEE) connected to it via a transmission line (UE), in whose data transmission device synchronization words are generated which are transmitted from successive pulse frames in defined, corresponding time slots the transmission line is transmitted, the pulse frames each being subdivided into such a number of time slots that a predetermined number of data signals can be transmitted in them together with a synchronization word, characterized in that a monitoring device (Z2) is provided in the data receiving device (DEE) which, starting with the first error-free reception of a synchronization word by the data receiving device,

by delivering control signals in successive pulse frames denotes those time slots in which a synchronization word occurs in the synchronous state of the data receiving device that the control signals are applied to a counter arrangement (ZI, Z3, Gl) which repeats the number of times to the periodically repeated within a predetermined monitoring period the occurrence of the control signals at defined times of synchronization words determined by a corresponding change in their counter reading from an initial counter reading that a summing device (CONV, AKKU) is provided which takes over periodically provided information from the counter arrangement (ZI, Z2, Gl) regarding their counter reading and which, on the basis of the information supplied to it one after the other, accumulates the individual counter readings in such a way as to produce a summation signal such that, in the case of a signal reproduced by the respective information, compared to the initial counter reading of the Counter arrangement changed counter reading changes the current sum signal weighted in a given direction according to this counter reading, whereas with a counter reading given by the information just accepted, which corresponds to the starting counter reading of the counter arrangement, the current adding signal changes linearly in the opposite direction to the given direction, and that the summing device (CONV, AKKU), when a predetermined threshold value is reached by the summing signal, outputs a synchronizing signal which indicates the synchronous state of the data transmission system and enables data signal reception.

2. Circuit arrangement according to claim 1, characterized in that the monitoring device (Z2) is formed from a counter which, upon the first error-free reception of a synchronization word by the data receiving device (DEE), takes a defined counter reading and from this defined counter reading with one of the Periodically counting the number of time slots belonging to a pulse frame and that the counter (Z2) emits a control signal during each counting period when the initial counter reading is taken to determine the point in time for the occurrence of a synchronization word.

3. Circuit arrangement according to claim 1 or 2, characterized in that the counter arrangement (ZI, Z3, Gl) has a pulse frame counter (Z3) and a synchronization word counter (ZI), that the synchronization word counter based on the control signals supplied to it by the monitoring device (Z2) determines the number of synchronization words that occur at the right time and that the pulse frame counter (Z3) periodically registers a number of pulse frames corresponding to the defined monitoring time period when triggered by the monitoring device (Z2) and, when a number of counters corresponding to this number is reached, emits a time signal which indicates the Transfer of information determined in the synchronization word counter (ZI) at this time into the summing device (CONV, AKKU) and then the synchronization word counter is transferred to its initial counter reading.

4. Circuit arrangement according to one of claims 1 to 3, 5 characterized in that the summing device (CONV,

AKKU) has a conversion device (CONV) which, in accordance with the information adopted by the counter arrangement (ZI, Z3, Gl), feeds an accumulator (AKKU) connected downstream to it such an input signal that the accumulator can be detached up to this point in time The sum signal provided is weighted increased or decreased linearly, and that the accumulator (ACCU) gives the synchronous signal ab-i5 indicating the synchronous state of the data transmission system when the sum signal reaches a predetermined threshold value. .

5. Circuit arrangement according to claim 4, characterized in that the accumulator (ACCU) after reaching the synchronous state of the data transmission system when falling below a threshold value for the display of

20 synchronous state lower threshold value by the sum signal emits a signal indicating the asynchronous state of the data transmission system, causing the data signal reception to be blocked.