CH662688A5

CH662688A5 - COUNTING DEVICE FOR TELEVISION SYSTEMS.

Info

Publication number: CH662688A5
Application number: CH432583A
Authority: CH
Inventors: Thomas Dipl-Ing Schaefer
Original assignee: Bosch Gmbh Robert
Priority date: 1982-11-18
Filing date: 1983-08-09
Publication date: 1987-10-15
Also published as: AT387882B; DE3242517C2; DE3242517A1; ATA401883A

Description

Die Erfindung geht aus von einer Zählvorrichtung nach der Gattung des Patentanspruchs 1. Es ist bereits allgemein bekannt, zusätzlich zum üblichen Fernsehprogramm Videotexttafeln zu übertragen. Die Informationen für die Videotexttafeln werden während der Austastlücke des Fernsehbildes zeilenweise gesendet. Ebenso ist es möglich, in einer Zeile der Austastlücke (Datenzeile) Signale zu übertragen, die Informationen über den Tag der Sendung, die Art der Sendung und des Senders selbst enthalten. Ein solches digitales Fernsehkennungssystem ist z.B. unter dem Namen «ZPS» bekannt geworden. Um nun die richtige Zeile auswerten zu können, ist jeder Zeile der Austastlücke, in der Informationen für Videotext oder die Fernsehkennung übertragen werden, ein Startwort vorgeschaltet, durch das die Steuerungselektronik des Fernsehempfängers erkennen kann, welche Information übertragen wird. Durch die Erkennung des Startwortes wird das Fernsehgerät in die Lage versetzt, bestimmte, dem Startwort folgende Informationen auszuwerten. Beispielsweise kann eine bestimmte Videotextzeile angezeigt werden oder das Fernsehgerät ist in Abhängigkeit von gespeicherten Daten ein- oder ausschaltbar. Die Auswertung des Startwortes, und das Abrufen sonstiger zu vergleichender Informationen geschieht bei den bekannten Vorrichtungen zur Auswertung von Datenzeilen mittels Zählern und/oder Mikroprozessoren. Mikroprozessorschaltungen und dazu benötigte Software sind sehr umfangreich und für einfache Anwendungsfälle recht teuer. Soll die Auswerteschaltung einer Datenzeile mit Zählern realaisiert werden, so ist der Aufwand der dafür erforderlichen Zählschaltungen recht hoch. Bekannte Vorrichtungen für die Auswertung von Datenzeilen eines Fernsehsignals weisen daher einen hohen Stromverbrauch auf, sind relativ teuer und aufgrund der Vielzahl der Kontakte störanfällig. The invention is based on a counting device according to the preamble of claim 1. It is already generally known to transmit teletext pages in addition to the usual television program. The information for the teletext pages is transmitted line by line during the blanking interval of the television picture. It is also possible to transmit signals in a line of the blanking interval (data line) which contain information about the day of the program, the type of program and the transmitter itself. Such a digital television identification system is e.g. became known under the name «ZPS». In order to be able to evaluate the correct line, each line of the blanking interval in which information for teletext or the television identifier is transmitted is preceded by a start word through which the control electronics of the television receiver can recognize which information is transmitted. By recognizing the start word, the television set is able to evaluate certain information following the start word. For example, a certain teletext line can be displayed or the television set can be switched on or off depending on stored data. The starting word is evaluated and other information to be compared is obtained in the known devices for evaluating data lines by means of counters and / or microprocessors. Microprocessor circuits and the required software are very extensive and quite expensive for simple applications. If the evaluation circuit of a data line is to be implemented with counters, the effort required for the counter circuits required for this is quite high. Known devices for evaluating data lines of a television signal therefore have a high power consumption, are relatively expensive and, due to the large number of contacts, are prone to failure.

Die erfindungsgemässe Zählvorrichtung mit den kennzeichnenden Merkmalen des Patentanspruchs 1 hat demgegenüber den Vorteil, dass die Zahl der Bauelemente durch die mehrfache Ausnutzung der Zählvorrichtung deutlich verringert ist. Als weiterer Vorteil ist anzusehen, dass es dadurch möglich ist, Datenzeilendecoder preisgünstig und störunanfällig herzustellen. The counting device according to the invention with the characterizing features of claim 1 has the advantage that the number of components is significantly reduced by the multiple use of the counting device. Another advantage is that it makes it possible to manufacture data line decoders inexpensively and without interference.

Durch die in den abhängigen Patentansprüchen aufgeführten Massnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der in Patentanspruch 1 angegebenen Zählvorrichtung möglich. Günstig ist, die Zählvorrichtung nur während einer bestimmten Datenzeile ansteuerbar auszugestalten. Dadurch können zusätzliche Massnahmen, die eine Fehlschaltung aufgrund von Störimpulsen verhindern sollen, entfallen. Vorteilhaft ist es auch, die Zählvorrichtung zuerst mit einer Vergleichsvorrichtung zur Erkennung eines Startwortes zu verbinden. Wird die Zählvorrichtung zuerst zur Erkennung des Startwortes verwendet, so ist es möglich, die Zählvorrichtung zu sperren, falls ein geeignetes Startwort nicht erkannt wird. Dadurch wird die Betriebssicherheit des Datenzeilendecoders erhöht. Eine besonders einfache Ausgestaltung eines Datenzeilendecoder erhält man, wenn die Zählvorrichtung nach der Erkennung des Startwortes zur Bestimmung von Adressen eines Speichergliedes dient. Auf diese Weise können Speicherglieder auf Übereinstimmung der Daten leicht abgefragt werden. Die Umschaltung des Zählers erfolgt vorteilhafterweise über eine Multi-plexschaltung. Zur Bestimmung von Adressen eines Speichergliedes findet vorteilhafterweise ein Hilfstakt Verwendung, der aus einem Signal der Fernsehanlage gewonnen wird. Durch diese Massnahme wird der Aufwand zur Errichtung des Datenzeilendecoders weiter reduziert. The measures listed in the dependent claims allow advantageous developments and improvements of the counting device specified in claim 1. It is favorable to design the counting device to be controllable only during a specific data line. This eliminates the need for additional measures to prevent a malfunction due to interference pulses. It is also advantageous to first connect the counting device to a comparison device for recognizing a start word. If the counting device is first used to recognize the start word, it is possible to block the counting device if a suitable start word is not recognized. This increases the operational reliability of the data line decoder. A particularly simple embodiment of a data line decoder is obtained if the counting device is used to determine the addresses of a memory element after the start word has been recognized. In this way, memory elements can easily be queried for agreement of the data. The counter is advantageously switched over a multiplex circuit. An auxiliary clock, which is obtained from a signal from the television system, is advantageously used to determine addresses of a memory element. This measure further reduces the effort required to set up the data line decoder.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen: An embodiment of the invention is shown in the drawing and explained in more detail in the following description. Show it:

Fig. 1 ein Ausführungsbeispiel nach der Erfindung, 1 shows an embodiment according to the invention,

Fig. 2 ein Impulsdiagramm zur Erläuterung der Funktionsweise des Ausführungsbeispiels. Fig. 2 is a timing diagram to explain the operation of the embodiment.

Am Eingang 1 der Schaltungsanordnung nach Fig. 1 liegen die Koinzidenzimpulse an, die beispielsweise von einem Kompa-rator für den Startcode stammen. Im Komparator für den Startcode werden die von einem Videoprozessor, beispielsweise demTyp SAA 5030 der Firma Valvo, abgegebenen Impulse mit einem Startcode verglichen, der im Datenzeilendecoder abgelegt ist. Bei einer Übereinstimmung werden von dem Komparator Impulse weitergeleitet und an den Eingang 1 der Zählschaltung angelegt. Eine solche Schaltung zur Auswertung des Startcodes ist beispielsweise in der deutschen Patentanmeldung 32 34 346.9 näher beschrieben. The coincidence pulses are present at input 1 of the circuit arrangement according to FIG. 1, which come, for example, from a comparator for the start code. In the comparator for the start code, the pulses emitted by a video processor, for example the type SAA 5030 from Valvo, are compared with a start code that is stored in the data line decoder. If there is a match, the comparator transmits pulses and applies them to input 1 of the counter circuit. Such a circuit for evaluating the start code is described in more detail, for example, in German patent application 32 34 346.9.

Vom Eingang 1 gelangen die Impulse an einen Eingang des NAND-Gliedes 7. An den Eingängen 2 und 3 liegen Impulse an, die eine spezielle Zeile kennzeichnen. Diese Impulse können aus einer Zeilenzählschaltung gewonnen werden. Das Signal am Eingang 3 liegt so lange auf einem logischen Eins-Pegel, solange eine bestimmte Zeile des Fernsehbildes übertragen wird. Das Signal am Eingang 2 ist das negierte Signal des Eingangs 3. Am Eingang 4 der Zählschaltung liegt der Takt eines Taktgenerators an, der üblicherweise im Videoprozessor integriert ist. Dieser Taktgenerator schwingt beispielsweise bei Datenzeilendecodern auf einer Frequenz von 5 MHz. From input 1, the pulses arrive at an input of NAND gate 7. At inputs 2 and 3, there are pulses that identify a special line. These pulses can be obtained from a line counter circuit. The signal at input 3 is at a logical one level as long as a certain line of the television picture is transmitted. The signal at input 2 is the negated signal of input 3. The clock of a clock generator is present at input 4 of the counter circuit and is usually integrated in the video processor. This clock generator oscillates, for example in data line decoders, at a frequency of 5 MHz.

Der Takt vom Eingang 4 der Zählschaltung wird dem Takteingang eines Teilers 5 zugeführt. Der Ausgang des Teilers 5 ist einerseits mit einem Eingang des NAND-Gliedes 9 andererseits an die Adressleitung 19 angeschlossen. Der Ausgang des Teilers 5 stellt dabei das Last significant Bit (LSB) dar. Das Signal des Eingangs 3 ist dem Rücksetzeingang eines Flip-Flops 6 zugeführt. Der nicht invertierende Ausgang des Flip-Flops 6 führt einerseits zu einem weiteren Eingang des NAND-Gliedes 9 und andererseits zu einem Kondensator 10. Der invertierende Ausgang des Flip-Flops 6 führt sowohl zum Sperreingang des Teilers 5 als auch zu einem weiteren Eingang des NAND-Gliedes 7. Die Ausgänge der NAND-Glieder 7 und 9 sind einem NAND-Glied 8 zugeführt, dessen Ausgang mit dem Takteingang eines Zählers 13 verbunden ist. Am anderen Anschluss des Kondensators 10 ist ein Widerstand 11, der gegen Masse geführt ist, sowie eine Diode 15 angeschlossen. Die Diode 15 ist an ihrem anderen Ende mit dem Clear-Eingang des Zählers 13 verbunden. Über eine weitere Diode 14 ist auch der Eingang 2 an den Clear-Eingang des Zählers 13 angeschlossen. Vom Clear-Ein- The clock from input 4 of the counter circuit is fed to the clock input of a divider 5. The output of the divider 5 is connected on the one hand to the address line 19 with an input of the NAND element 9. The output of divider 5 represents the last significant bit (LSB). The signal of input 3 is fed to the reset input of a flip-flop 6. The non-inverting output of the flip-flop 6 leads on the one hand to a further input of the NAND element 9 and on the other hand to a capacitor 10. The inverting output of the flip-flop 6 leads both to the blocking input of the divider 5 and to a further input of the NAND -Giedes 7. The outputs of the NAND gates 7 and 9 are fed to a NAND gate 8, the output of which is connected to the clock input of a counter 13. A resistor 11, which is connected to ground, and a diode 15 are connected to the other connection of the capacitor 10. The other end of the diode 15 is connected to the clear input of the counter 13. Input 2 is also connected to the clear input of counter 13 via a further diode 14. From clear-in

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

gang führt ein Widerstand 16 zur Masseleitung. Die Ausgänge Qa und Qb des Zählers 13 führen zur Adressleitung 19, wobei der Ausgang Qb das Most significant Bit (MSB) darstellt. Der Ausgang Qc ist zu einem Inverter 12 geführt, an dessen Ausgang der Setzeingang des Flip-Flops 6 und ein Eingang des NAND-Gliedes 17 angeschlossen ist. An den weiteren Eingang des NAND-Gliedes 17 ist der Ausgang Qd des Zählers 13 angeschlossen. Der Ausgang des NAND-Gliedes 17 steht mit einem Eingang eines Mikroprozessors 18 in Verbindung. Als Zähler 13 eignet sich insbesondere eine Integrierte Schaltung SN74393 der Firma Texas Instruments. Auch für den Teiler 5 kann ein als Teiler geschalteter Zähler verwendet werden. Die Adressleitung 19 führt einerseits zu einem Speicherglied 20 und andererseits zu einem Dateneingang des Mikroprozessors 18. A resistor 16 leads to the ground line. The outputs Qa and Qb of the counter 13 lead to the address line 19, the output Qb representing the most significant bit (MSB). The output Qc is led to an inverter 12, to the output of which the set input of the flip-flop 6 and an input of the NAND element 17 are connected. The output Qd of the counter 13 is connected to the further input of the NAND gate 17. The output of the NAND gate 17 is connected to an input of a microprocessor 18. An integrated circuit SN74393 from Texas Instruments is particularly suitable as counter 13. A counter connected as a divider can also be used for the divider 5. The address line 19 leads on the one hand to a memory element 20 and on the other hand to a data input of the microprocessor 18.

Die Wirkungsweise der Schaltungsanordnung ist anhand der Fig. 2 näher erläutert. Die Schaltungsanordnung selbst ist bei einem Datenzeilendecoder einsetzbar, der an verschiedenen Stellen Zähler, die verschiedene Impulse auszählen bzw. RAM-Adressen erzeugen, benötigt. So müssen beispielsweise Startworte ausgezählt werden, um eine Datenfreigabe zu erhalten. Ferner wird zur Erzeugung der Adressen für den Speicher ein Zähler benötigt. In Fig. 2a ist beispielsweise eine Datenzeile dargestellt, die Informationen über den Sendezeitpunkt einer Sendung und den Sender selbst enthält. Eine solche Datenzeile weist Run in-Impulse 31, ein Startwort 32 zur Erkennung der in der Zeile enthaltenden Daten und Datenfelder 33 bis 45 auf. Aus den Datenworten selbst wird dabei durch den Videoprozessor ein Takt von 5 MHz (Datenzeile) generiert, der in Fig. 2b dargestellt ist. Dieses Taktsignal ist am Eingang 4 angelegt. The mode of operation of the circuit arrangement is explained in more detail with reference to FIG. 2. The circuit arrangement itself can be used with a data line decoder which requires counters which count different pulses or generate RAM addresses at different points. For example, start words must be counted in order to receive data release. A counter is also required to generate the addresses for the memory. 2a shows, for example, a data line which contains information about the time of transmission of a program and the transmitter itself. Such a data line has run-in pulses 31, a start word 32 for recognizing the data and data fields 33 to 45 contained in the line. The video processor generates a clock of 5 MHz (data line) from the data words themselves, which is shown in FIG. 2b. This clock signal is applied to input 4.

Um nunmehr festzustellen, ob das richtige Startwort anliegt, wird das Startwort in Bytes unterteilt, die einzeln überprüft werden, ob das Startwort mit einem vorgegebenen Wort identisch ist. Eine solche Schaltungsanordnung, die beispielsweise in der deutschen Patentanmldung 32 34 346.9 beschrieben ist, liefert an ihren Ausgang Impulse, wenn ein Teil des Startwortes mit einem vorgegebenen Wort übereinstimmt. Beispielsweise ist das Startwort in vier äquidistante Teile zerlegt, die einzeln untersucht werden. Ist das Startwort richtig, müssen vier Impulse vorhanden sein. Diese Impulse sind in Fig. 2c dargestellt und liegen am Eingang 1 der Zählerschaltung an. In order to now determine whether the correct start word is present, the start word is divided into bytes, which are checked individually to determine whether the start word is identical to a specified word. Such a circuit arrangement, which is described, for example, in German Patent Application 32 34 346.9, provides pulses at its output when part of the start word matches a predetermined word. For example, the start word is broken down into four equidistant parts, which are examined individually. If the start word is correct, there must be four pulses. These pulses are shown in Fig. 2c and are applied to input 1 of the counter circuit.

Üblicherweise ist bekannt, welche Zeile des Fernsehbildes Informationen enthalten kann und daher untersucht werden muss. Eine Zeilenzählschaltung ist daher so einstellbar, dass sie nur für bestimmte Zeilen oder Zeilengruppen einen Freigabeimpuls liefert. Dieser Freigabeimpuls, der beispielsweise während der sechzehnten Zeile abgegeben wird, liegt am Eingang 5 an. Am Eingang 2 liegt das invertierte Signal des Freigabeimpulses an. It is usually known which line of the television picture can contain information and must therefore be examined. A line counter circuit can therefore be set so that it only delivers an enable pulse for certain lines or line groups. This release pulse, which is emitted, for example, during the sixteenth line, is present at input 5. The inverted signal of the enable pulse is present at input 2.

Das Flip-Flop 6 ist ausserhalb einer vorgegebenen Zeile daher gelöscht, so dass der nicht invertierende Ausgang des Flip-Flops 6 auf einer logischen 0 und der invertierende Ausgang des Flip-Flops 6 auf einer logischen 1 steht. Die logische 1 des invertierenden Ausgangs verhindert ein Arbeiten des Teilers 5 über den Clear-Eingang (CLR) und gibt die Koinzidenzimpulse nach Fig. 2c über das NAND-Glied 7 und das NAND-Glied 8 an den Zähler 13 frei. Vom Zähler 13 werden die vier Impulse nach Fig. 2c gezählt. In Fig. 2e ist der Ausgang Qa, in Fig. 2f The flip-flop 6 is therefore deleted outside a predetermined line, so that the non-inverting output of the flip-flop 6 is at a logic 0 and the inverting output of the flip-flop 6 is at a logic 1. The logic 1 of the inverting output prevents the divider 5 from working via the clear input (CLR) and releases the coincidence pulses according to FIG. 2c via the NAND gate 7 and the NAND gate 8 to the counter 13. The four pulses according to FIG. 2c are counted by the counter 13. In Fig. 2e the output is Qa, in Fig. 2f

662 688 662 688

der Ausgang Qb und in Fig. 2g der Ausgang Qc des Zählers 13 dargestellt. Mit der vierten abfallenden Flanke der Impulse nach Fg. 2c wird der Ausgang Qc des Zählers 13 entsprechend Fig. 2g gesetzt und damit über den Inverter 12 das Flip-Flop 6 gesetzt. Dadurch erhält der Ausgang Q eine logische 1, während der Ausgang Q eine logische 0 aufweist. Der Signalwechsel des Flip-Flops 6 wird über den Kondensator 10 und den Widerstand 11 differenziert und löscht über den Clear-Eingang den Zähler 13. Der Impuls am Ausgang Qc des Zählers 13 wird daher sofort wieder auf 0 zurückgesetzt. Durch den Zustands-wechsel des Flip-Flops 6 wird ausserdem die Sperre am Clear-Eingang des Teilers 5 aufgehoben und damit der Systemtakt von 5 MHz zum Teilen freigegeben. Gleichzeitig wird das NAND-Glied 7 gesperrt und das NAND-Glied 9 freigeschaltet. the output Qb and in FIG. 2g the output Qc of the counter 13 are shown. With the fourth falling edge of the pulses according to FIG. 2c, the output Qc of the counter 13 is set in accordance with FIG. 2g and the flip-flop 6 is thus set via the inverter 12. This gives output Q a logic 1, while output Q has a logic 0. The signal change of the flip-flop 6 is differentiated via the capacitor 10 and the resistor 11 and clears the counter 13 via the clear input. The pulse at the output Qc of the counter 13 is therefore immediately reset to 0. As a result of the change in state of the flip-flop 6, the block at the clear input of the divider 5 is also released and the system clock of 5 MHz is thus released for sharing. At the same time, the NAND link 7 is blocked and the NAND link 9 is released.

Der Teiler 5 teilt nunmehr den 5 MHz-Takt, der vom Videoprozessor kommt, durch 16 und liefert über seinen Ausgang Qd über die NAND-Glieder 9 und 8 Taktimpulse an den Zähler 13. Der Zähler 13 zählt nun aufwärts, wie dies in den Fig. 2e, 2f, 2g und 2h dargestellt ist. Die Impulse in Fig. 2h liegen am Ausgang Qd des Zählers 13 an. In Fig. 2d ist der Takt dargestellt, der am Ausgang Qd des Teilers 5 anliegt. Durch das NAND-Glied 17 wird der Torimpuls gebildet, der für die Dauer bestimmter Worte eine Weiterverarbeitung der Daten zulässt. Im vorliegenden, speziellen Fall ist das NAND-Glied 17 mit dem Ausgang Qd und dem negierten Ausgang Qc des Zählers 13 verknüpft, so dass entsprechend Fig. 2i während der Datenworte 41 bis 44 eine Bearbeitung der einlaufenden Daten durch einen Vergleicher oder den Mikroprozessor 18 möglich ist. The divider 5 now divides the 5 MHz clock, which comes from the video processor, by 16 and delivers via its output Qd via the NAND gates 9 and 8 clock pulses to the counter 13. The counter 13 now counts up, as shown in FIGS 2e, 2f, 2g and 2h. The pulses in FIG. 2h are present at the output Qd of the counter 13. 2d shows the clock which is present at the output Qd of the divider 5. The gate pulse is formed by the NAND gate 17, which permits further processing of the data for the duration of certain words. In the present, special case, the NAND gate 17 is linked to the output Qd and the negated output Qc of the counter 13, so that, according to FIG. 2i, the incoming data can be processed by a comparator or the microprocessor 18 during the data words 41 to 44 is.

Der Ausgang Qd des Teilers 5 und die Ausgänge QA und QB vom Zähler 13 bilden dabei die Adressen der Speicherplätze im Speicher 20, in den die empfangenen Daten eingeschrieben werden und im Mikroprozessor 18 mit den vom Benutzer eingegebenen Daten verglichen werden sollen. The output Qd of the divider 5 and the outputs QA and QB from the counter 13 form the addresses of the memory locations in the memory 20 into which the received data are written and are to be compared in the microprocessor 18 with the data entered by the user.

Durch eine geeignete Beschaltung des NAND-Gliedes 17 oder durch ein völliges Weglassen dieses Tores hat man die Möglichkeit, über den Ausgang QD des Teilers 5 und über die Ausgänge Qa bis Qd des Zählers 13 durch die veränderten Adressmöglichkeiten auch auf andere Daten innerhalb einer Datenzeile zuzugreifen. Beispielsweise ist es möglich, in der Datenzeile Informationen über die Tonkennung, über die Art der Sendung und über Änderungen des Sendetermins unterzubringen. Diese Angaben können beispielsweise in nicht aufgerufenen Worten 33 bis 40 enthalten sein. Durch die Impulse an den Eingängen 2 und 3 bleibt ausserhalb einer bestimmten Zeile, beispielsweise der Zeile 16, der Zähler 13 durch den negierten Torimpuls, der über die Diode 14 an den Clear-Eingang geführt ist, gesperrt. By a suitable connection of the NAND gate 17 or by completely omitting this gate, it is possible to access other data within a data line via the output QD of the divider 5 and via the outputs Qa to Qd of the counter 13 through the changed address options . For example, it is possible to include information about the tone identifier, the type of broadcast and changes in the broadcast date in the data line. This information can be contained, for example, in words 33 to 40 that are not called. As a result of the pulses at inputs 2 and 3, outside of a certain line, for example line 16, counter 13 remains blocked by the negated gate pulse, which is led to the clear input via diode 14.

Die beschriebene Zählschaltung vereinigt zwei Funktionen. Zum einen wird das Auszählen einer vorgegebenen Anzahl von Koinzidenz-Impulsen bewirkt, zum anderen werden Speicheradressen erzeugt, so dass die Speicherinhalte in eine Vergleichsschaltung, beispielsweise in Mikrocomputer 18 übertragen werden können und dort mit den vom Benutzer eingegebenen Daten vergleichbar sind. Sind alle Worte gleich, so ist es beispielsweise möglich, mittels eines Ausgangssignals einen Videorecorder ein- oder auszuschalten. The counter circuit described combines two functions. On the one hand the counting of a predetermined number of coincidence pulses is effected, on the other hand memory addresses are generated so that the memory contents can be transferred to a comparison circuit, for example into microcomputers 18, where they can be compared with the data entered by the user. If all words are the same, it is possible, for example, to switch a video recorder on or off by means of an output signal.

3 3rd

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

V V

1 Blatt Zeichnungen 1 sheet of drawings

Claims

662 688

1. Counting device for evaluating data lines of a television signal, characterized in that the input of the counting device (13) can be switched over for another, different counting process after the end of a first counting process.

2. Counting device according to claim 1, characterized in that the counting device can only be activated during a specific data line.

2nd

PATENT CLAIMS

3. Counting device according to claim 1 or 2, characterized in that the counting device is first connected to a comparison device for recognizing a start word.

4. Counting device according to claim 3, characterized in that the counting device (13) after detection of the start word is used to determine addresses of a memory element (20).

5. Counting device according to one of claims 1 to 4, characterized in that the switching of the counting device (13) via a multiplexer (7, 8, 9).

6. Counting device according to claim 4 or 5, characterized in that an auxiliary clock is used to determine the addresses of the memory element, which is obtained from a signal of the television system.