CH656485A5

CH656485A5 - SEMICONDUCTOR ELEMENT.

Info

Publication number: CH656485A5
Application number: CH337481A
Authority: CH
Inventors: Victor Albert Keith Temple
Original assignee: Gen Electric
Priority date: 1980-05-23
Filing date: 1981-05-22
Publication date: 1986-06-30
Also published as: DE3120254C2; SE8103222L; JPS5710972A; CA1163020A; SE457837B; DE3120254A1

Description

Die Erfindung betrifft ein Halbleiterelement gemäss dem Oberbegriff des ersten Anspruches. The invention relates to a semiconductor element according to the preamble of the first claim.

Thyristoren, Triacs sind Halbleiterelemente, die häufig zum Ein- und Abschalten von Hochspannungsquellen benutzt werden. Diese Elemente schliessen mindestens eine erste und eine zweite den Hauptstrom tragende Elektroden sowie eine Gateelektrode ein. An die erste und die zweite Hauptstrom tragende Elektrode wird eine Spannung gelegt, so dass beim Anlegen eines Steuersignals an die Gateelektrode ein Hauptstrom zwischen den genannten Hauptelektroden fliesst. Das Element wird als angeschaltet bezeichnet, wenn zwischen der ersten und der zweiten Hauptelektrode ein Strom fliesst. Da das Element an der inneren Übergangszone eine Kapazität aufweist, ist seine Fähigkeit zu sperren abhängig von der Geschwindigkeit, in der eine Spannung in Durchlassrichtung an die Hauptanschlüsse angelegt wird. Eine steil ansteigende Spannung, die an die Hauptanschlüsse gelegt wird, kann das Fliessen eines kapazitiven Ladestromes durch das Element verursachen. Der Ladestrom I = CjdV/dt ist eine Funktion der inhärenten Kapazität der Übergangszone und der Anstiegsgeschwindigkeit der angelegten Spannung. Wenn die Anstiegsgeschwindigkeit der angelegten Spannung einen kritischen Wert übersteigt, dann kann der kapazitive Ladestrom gross genug sein, um einen Gatestrom ausreichender Grösse und für eine ausreichende Zeit zu erzeugen, um das Element anzuschalten. Thyristors, triacs are semiconductor elements that are often used to switch high voltage sources on and off. These elements include at least a first and a second electrodes carrying the main current and a gate electrode. A voltage is applied to the first and second main current-carrying electrodes, so that when a control signal is applied to the gate electrode, a main current flows between said main electrodes. The element is said to be switched on when a current flows between the first and the second main electrode. Because the element has a capacitance at the inner transition zone, its ability to lock is dependent on the rate at which forward voltage is applied to the main terminals. A steeply rising voltage applied to the main terminals can cause a capacitive charging current to flow through the element. The charge current I = CjdV / dt is a function of the inherent capacitance of the transition zone and the rate of increase of the applied voltage. If the rate of rise of the applied voltage exceeds a critical value, the capacitive charging current can be large enough to generate a gate current of sufficient size and for a sufficient time to turn on the element.

Die Fähigkeit des Elementes, einer über seine Hauptanschlüsse angelegten Stossspannung zu widerstehen, wird üblicherweise die dV/dt-Fähigkeit des Elementes genannt und in V/Mikrosekunden angegeben. Diese dV/dt-Fähigkeit wird besonders wichtig, wenn Stossspannungen an die Hauptanschlüsse des Elements gelegt werden. Solche Stossspannungen treten in elektrischen Systemen auf, wenn eine Störung den Normalbetrieb des Systems unterbricht oder selbst bei Normalbetrieb, wenn andere Elemente in dem System an- oder abschalten. The ability of the element to withstand an impulse voltage across its main terminals is commonly called the dV / dt capability of the element and is expressed in V / microseconds. This dV / dt capability becomes particularly important when surge voltages are applied to the main terminals of the element. Such surge voltages occur in electrical systems when a fault interrupts normal operation of the system or even during normal operation when other elements in the system switch on or off.

Stossspannungen haben im allgemeinen eine rasche Anstiegsgeschwindigkeit, die grösser sein kann, als die dV/dt-Fähigkeit des Elementes. Wenn die Anstiegsgeschwindigkeit der Stossspannung die dV/dt-Fähigkeit z.B. eines Thyristors Surge voltages generally have a rapid rate of increase, which may be greater than the element's dV / dt capability. If the rate of rise of the surge voltage reduces the dV / dt capability e.g. of a thyristor

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

CO CO

65 65

3 3rd

656 485 656 485

übersteigt, dann kann das Element unbeabsichtigt angeschaltet werden. then the element can be switched on unintentionally.

Es gibt eine Reihe bekannter Verfahren, um die dV/dt-Fähigkeit von Halbleiterelementen zu verbessern. Ein solches Verfahren ist die Anwendung von «Emitterkurzschlüssen» in einem relativen grossen Emitterbereich des Halbleiterelementes. Nachteile bei der Verwendung solcher Emitterkurzschlüsse können sein, dass der zum Aktivieren des Halbleiterelementes erforderliche Gatestrom erhöht wird und die Stromanstiegsgeschwindigkeit dl/dt des Elementes vermindert wird. There are a number of known methods to improve the dV / dt capability of semiconductor elements. One such method is the use of “emitter short circuits” in a relatively large emitter area of the semiconductor element. Disadvantages when using such emitter short circuits can be that the gate current required to activate the semiconductor element is increased and the current rise rate dl / dt of the element is reduced.

Ein anders bekanntes Verfahren zum Verbessern der dV/dt-Fähigkeit eines Halbleiterelementes besteht in der Anwendung eines wechselseitigen Ineinandergeifens. Dadurch wird der anfängliche Anschaltbereich der Emitter erhöht und die Anschaltempfindlichkeit des Elementes gegenüber Gatestrom entsprechend verringert. Das wechselseitige Ineinandergreifen verursacht jedoch Probleme hinsichtlich des Verpackens ebenso wie hinsichtlich dem erforderlichen erhöhten Gatestrom. Another known method for improving the dV / dt capability of a semiconductor element is to use mutual interlocking. This increases the initial switching range of the emitters and reduces the switching sensitivity of the element to gate current accordingly. The interlocking, however, causes packaging problems as well as the increased gate current required.

Ein weiteres bekanntes Verfahren zum Verbessern der dV/dt-Fähigkeit eines Halbleiterelementes besteht in der Anwendung eines Widerstandes, der zwischen Gate und Kathode des Halbleiterelementes gelegt ist, und der einen Nebenschlusspfad schafft, um einen Teil des von der Stossspannung erzeugten Gatestromes von dem Emitter der Kathode abzulenken. Die Anwendung eines Widerstands-Nebenschlusspfades für das Gatesignal reduziert die Gateempfindlichkeit des Halbleiterelementes in gleichem Masse. Another known method for improving the dV / dt capability of a semiconductor element is to use a resistor which is placed between the gate and cathode of the semiconductor element and which creates a shunt path to remove part of the gate current generated by the surge voltage from the emitter To deflect the cathode. The use of a resistance shunt path for the gate signal reduces the gate sensitivity of the semiconductor element to the same extent.

Aufgabe des vorliegenden Erfindung ist die Schaffung eines Halbleiterelementes, das die Nachfeile bestehender Ausführungen nicht aufweist. Dabei soll es hinsichtlich der Spannungsanstiegsgeschwindigkeit des Elementes verursachen, dass nur eine relativ geringe Verminderung der Gateempfindlichkeit auftritt. Weiter soll eine Vorrichtung geschaffen werden, welche die Spannungszunahmegeschwindigkeit des Elementes erhöht, jedoch nur eine minimale Auswirkung auf andere Parameter des Elementes hat. Und schliesslich soll das Halbleiterelement eine erhöhte Ausbreitungsgeschwindigkeit für ein Plasma aufweisen, das beim anfänglichen Anschalten des Elementes erzeugt wird. The object of the present invention is to create a semiconductor element which does not have the file of existing designs. With regard to the voltage rise rate of the element, it should cause only a relatively small reduction in the gate sensitivity. Furthermore, a device is to be created which increases the rate of voltage increase of the element, but has only a minimal effect on other parameters of the element. And finally, the semiconductor element should have an increased propagation speed for a plasma, which is generated when the element is initially switched on.

Diese Aufgabe ist erfindungsgemäss mittels der Merkmale im Kennzeichnungsteil des ersten Anspruches gelöst. According to the invention, this object is achieved by means of the features in the characterizing part of the first claim.

Ausführungsformen sind in den abhängigen Ansprüchen umschrieben. Embodiments are described in the dependent claims.

Die Erfindung wird im folgenden unter Bezugnahme auf die Zeichnung näher erläutert. Im einzelnen zeigen: The invention is explained in more detail below with reference to the drawing. In detail show:

Fig. 1 einen Teilquerschnitt einer bevorzugten Ausführungsform des erfindungsgemässen Halbleiterelementes mit einer Impedanz zur Schaffung eines Nebenschlusses für den durch die Stossspannung erzeugten Gatestrom und Fig. 1 shows a partial cross section of a preferred embodiment of the semiconductor element according to the invention with an impedance to create a shunt for the gate current generated by the surge voltage and

Fig. 2 eine Teilschnittansicht eines verstärkenden Thyristors gemäss der vorliegenden Erfindung mit einem im Zentrum angeordneten Gate, bei dem im Inneren vorhandene isolierende Schichten dazu dienen, die zulässige Spannungsanstiegsgeschwindigkeit dV/dt des Elementes zu erhöhen. Fig. 2 is a partial sectional view of a reinforcing thyristor according to the present invention with a gate arranged in the center, in which insulating layers present inside serve to increase the permissible voltage rise rate dV / dt of the element.

Fig. 1 zeigt einen Teilquerschnitt eines Halbleiterelementes 10, das als verstärkender Thyristor mit einem im Zentrum angeordneten Gate ausgebildet ist. Dieses Element 10 weist eine An-odenbasisschicht 16 aus einem halbleitenden Material des n-Types auf, und weiter bildet ein halbleitendes Material des p-Types eine Schicht 18, die unterhalb und im Kontakt mit der Schicht 16 angeordnet ist. Eine Kathodenbasisschicht 14 aus halbleitendem Material des p-Types ist oberhalb und im Kontakt mit der Schicht 16 angeordnet. Die Schichten 14 und 16 weisen an ihrer äusseren Peripherie eine abgeschrägte Oberfläche 38 auf, um die Lawinendurchbruchsspannung zu erhöhen. Die halbleitende Schicht 14 stellt einen Hauptteil einer oberen Oberfläche 19 des Halbleiterelementes 10. Die halbleitende Schicht 16 bildet im allgemeinen das Substrat des Elementes 10, wobei die Schichten 14 und 18 durch Diffusion und/oder epitaxiales Aufwachsen gebildet werden. Das Element 10 schliesst einen Pilot-Thyristor 13 und einen Hauptthyristor 28 ein, die jeder eine zusätzliche Schicht mit hoher n+-Leitfähigkeit aufweisen, die als Schichten 15 bzw. 17 gezeigt sind. Die 5 Schicht 15 mit n+-Leitfähigkeit bildet den Emitter des Pilot-Thyristors 13. In ähnlicher Weise bildet die Schicht 17 mit n+-Leitfähigkeit den Emitter des Hauptthyristors 28. Über dem Emitter 15 liegt eine Metallisierungsschicht 26, die als die Ka-thodenelektrode der Pilotstufe oder die erste Kathodenelektro-lo de bezeichnet wird. In ähnlicher Weise liegt auf dem Emitter 17 eine Metallisierungsschicht 30, die die Kathodenelektrode der Hauptstufe oder die zweite Kathodenelektrode genannt wird. Der Emitter 15 und die Schicht 26 umfassen die Kathode der Pilotstufe, während der Emitter 17 und die Schicht 30 die Kais thode der Hauptstufe umfassen. 1 shows a partial cross section of a semiconductor element 10 which is designed as an amplifying thyristor with a gate arranged in the center. This element 10 has an anode base layer 16 made of a semiconducting material of the n-type, and furthermore a semiconducting material of the p-type forms a layer 18 which is arranged below and in contact with the layer 16. A cathode base layer 14 made of p-type semiconducting material is arranged above and in contact with layer 16. Layers 14 and 16 have a tapered surface 38 on their outer periphery to increase avalanche breakdown voltage. Semiconducting layer 14 provides a major portion of an upper surface 19 of semiconductor element 10. Semiconducting layer 16 generally forms the substrate of element 10, layers 14 and 18 being formed by diffusion and / or epitaxial growth. Element 10 includes a pilot thyristor 13 and a main thyristor 28, each having an additional layer with high n + conductivity, shown as layers 15 and 17, respectively. The 5 layer 15 with n + conductivity forms the emitter of the pilot thyristor 13. Similarly, the layer 17 with n + conductivity forms the emitter of the main thyristor 28. Above the emitter 15 is a metallization layer 26, which acts as the cathode electrode of the Pilot stage or the first cathode electro-lo de is called. Similarly, there is a metallization layer 30 on the emitter 17, which is called the main stage cathode electrode or the second cathode electrode. The emitter 15 and layer 26 comprise the cathode of the pilot stage, while the emitter 17 and layer 30 comprise the method of the main stage.

Die Metallisierungsschicht 30 liefert einen Kontakt für den Anschluss eines Endes einer Spannungsquelle relativ hoher Spannung über den Anschluss 34. Die Metallisierungsschichten 26 und 30 weisen, wenn dies erwünscht ist, übliche Emitter-20 kurzschlüsse 32 auf, die auf ihren oberen Teilen gebildet sind und sich bis in den Bereich der Schicht 14 erstrecken. Eine weitere Metallisierungsschicht 24, in der vorliegenden Anmeldung als das Gate des Elementes 10 bezeichnet, liegt auf der Kathodenbasisschicht 14. Das Gate 24 kann mit irgendeiner Quelle 25 für ein elektrisches Gatesignal über den Anschluss 22 verbunden werden. In einer Ausführungsform eines photosensitiven verstärkenden Gate-Thyristors 10 kann ein Lichtsignal auf einen Teil oder den gesamten Gatebereich 47 auftreffen. Aus diesem Grund ist die Elektrode 24 für die auftreffende Lichtstrah-30 lung durchlässig oder sie ist mit einem kleinen Bereich versehen, der ausreichend Licht auf die Oberfläche 17 in der Gateregion 47 auftreffen lässt, um das Element anzusteuern. Metallization layer 30 provides a contact for connecting one end of a relatively high voltage source across terminal 34. Metallization layers 26 and 30, if desired, have common emitter-20 shorts 32 formed on their top portions and themselves extend into the area of layer 14. Another metallization layer 24, referred to in the present application as the gate of the element 10, lies on the cathode base layer 14. The gate 24 can be connected to any source 25 for an electrical gate signal via the connection 22. In one embodiment of a photosensitive amplifying gate thyristor 10, a light signal may strike part or all of the gate region 47. For this reason, the electrode 24 is transparent to the incident light radiation or is provided with a small area which allows sufficient light to strike the surface 17 in the gate region 47 in order to drive the element.

Eine weitere Metallisierungsschicht 20 ist unter der Schicht 18 angeordnet, und sie bildet eine Einrichtung zum Verbinden 35 des Elementes 10 mit dem anderen Ende der Quelle hoher Spannung über den Anschluss 36. Die Metallisierungsschicht 20 wird als die Anode des Elementes 10 bezeichnet. Another metallization layer 20 is disposed below layer 18 and forms a means for connecting 35 element 10 to the other end of the high voltage source via terminal 36. Metallization layer 20 is referred to as the anode of element 10.

Das Halbleiterelement 10 in Fig. 1 zeigt einen Gatebereich 47, der sich von einer Linie 12 bis zu einer Leitkante oder Ein-40 schaltlinie 70 des Pilot-Thyristors 13 erstreckt. Weiter weist das Element einen Pilot-Thyristorbereich 49 auf, der sich vom Ende des Gatebereiches 47 aus bis zum Ende des Emitters 15 des Pilot-Thyristors 13 erstreckt sowie einen Hauptthyristorbereich 51, der an der Einschaltlinie 80 beginnt und den Emitter 17 des 45 Hauptthyristors 28 umspannt. Die Leitkante des Pilot-Thyristors befindet sich auf der Seite, die der Gateregion 47 am nächsten ist, und sie ist daher leitend in bezug auf den Gatebereich. Auftretende Stossspannungen, die dem Halbleiterelement über Kathode und Anode aufgedrückt werden, können kapazitive Ladeso ströme innerhalb des Elementes 10 verursachen. Die kapazitive Ladeströme sind in Fig. 1 als eine Vielzahl von Pfeilen 41 gezeigt, die von der Anode 20 ausgehen und durch die Schichten 18, 16 und 14 in Richtung auf den oberen Teil 19 des Elementes 10 fliessen. Ein Teil der durch die Stossspannungen verursachten 55 kapazitiven Ladeströme kann als Gatestrom ausreichender Grösse auftreten, um einen kritischen Wert zu übersteigen und den Hauptthyristor 28 leitend zu machen, und auf diese Weise das Element 10 unbeabsichtigt anzuschalten. In ähnlicher Weise kann ein Teil der durch die Stossspannung erzeugten kapazitiven 60 Ladeströme 41 auch den Pilot-Thyristor 13 leitend machen und so ebenfalls das Element 10 unbeabsichtigt anschalten. The semiconductor element 10 in FIG. 1 shows a gate region 47 which extends from a line 12 to a leading edge or switch-on line 70 of the pilot thyristor 13. Furthermore, the element has a pilot thyristor region 49 which extends from the end of the gate region 47 to the end of the emitter 15 of the pilot thyristor 13 and a main thyristor region 51 which begins at the switch-on line 80 and the emitter 17 of the 45 main thyristor 28 spanned. The leading edge of the pilot thyristor is on the side closest to the gate region 47 and is therefore conductive with respect to the gate region. Impulse voltages that occur, which are pressed onto the semiconductor element via the cathode and anode, can cause capacitive charging currents within the element 10. The capacitive charging currents are shown in FIG. 1 as a multiplicity of arrows 41 which start from the anode 20 and flow through the layers 18, 16 and 14 in the direction of the upper part 19 of the element 10. Part of the 55 capacitive charging currents caused by the surge voltages can occur as a gate current of sufficient magnitude to exceed a critical value and to make the main thyristor 28 conductive, and in this way unintentionally switch on the element 10. Similarly, part of the capacitive 60 charging currents 41 generated by the surge voltage can also make the pilot thyristor 13 conductive and thus likewise unintentionally switch on the element 10.

In der Ausführungsform der Fig. 1 ist eine Impedanz 11 vorgesehen, um die Empfindlichkeit des Elementes 10 gegenüber einem unbeabsichtigten Anschalten durch Stossspannun-65 gen zu verringern. Dieses Verringern der Empfindlichkeit gegenüber unbeabsichtigtem Anschalten erhöht entsprechend die zulässige Spannungsanstiegsgeschwindigkeit bzw. dV/dt-Fähig-keit des Elementes 10. In the embodiment of FIG. 1, an impedance 11 is provided in order to reduce the sensitivity of the element 10 to inadvertent switching on due to surge voltages. This reduction in sensitivity to unintentional switching on increases the permissible voltage rise rate or dV / dt capability of the element 10 accordingly.

656 485 656 485

4 4th

Die Impedanz 11 ist zwischen dem Gate 24 und der zweiten Kathodenelektrode 30 geschaltet, um einen Nebenschluss für einen Teil der durch die Stossspannung erzeugten kapazitiven Ladeströme zu schaffen. Die Impedanz 11 schafft so einen Nebenschluss- oder Parallelpfad, um einen Teil der durch die Stossspannung erzeugten kapazitiven Ladeströme von den Emittern 15 und 17 wegzuleiten, und die Impedanz schafft auf diese Weise einen Nebenschlusspfad für den grössten Teil der durch die Stossspannung erzeugten kapazitiven Ladeströme, die innerhalb des Gatebereiches 47 fliessen. The impedance 11 is connected between the gate 24 and the second cathode electrode 30 in order to create a shunt for a part of the capacitive charging currents generated by the surge voltage. The impedance 11 thus creates a shunt or parallel path to divert some of the capacitive charging currents generated by the surge voltage away from the emitters 15 and 17, and the impedance thus creates a shunt path for most of the capacitive charging currents generated by the surge voltage, that flow within the gate area 47.

Die Impedanzeinrichtung 11 besteht aus einem im wesentlichen verlustlos arbeitenden Kondensator, der eine relativ geringe Impedanz gegenüber raschen Stossspannungen hat. Die Verwendung eines kapazitiven Nebenschlusses erhöht die dV/dt-Fähigkeit des Halbleiterelementes, verlängert aber auch die Zeitverzögerung bis zum Anschalten des Elementes 10 und vermindert im allgemeinen die Stromanstiegsgeschwindigkeit dl/dt des Elementes 10 etwas. Aus weiter unten angegebenen Gründen wird die Kapazität des Kondensators für die Impedanzeinrichtung 11 unter Berücksichtigung der erhöhten dV/dt-Fähigkeit, der längeren Verzögerung bis zum Anschalten und der entsprechend verminderten Stromanstiegsgeschwindigkeit dl/dt des Elements 10 ausgewählt. The impedance device 11 consists of an essentially lossless capacitor which has a relatively low impedance to rapid surge voltages. The use of a capacitive shunt increases the dV / dt capability of the semiconductor element, but also extends the time delay until the element 10 is switched on and generally reduces the rate of current rise dl / dt of the element 10 somewhat. For reasons given below, the capacitance of the capacitor for the impedance device 11 is selected taking into account the increased dV / dt capability, the longer delay before switching on and the correspondingly reduced current rise rate dl / dt of the element 10.

Die Verwendung eines kapazitiven Nebenschlusses 11 mit einer geringen Impedanz gegenüber durch rasche Stossspannungen erzeugten Strömen lenkt einen Teil der kapazitiven Ladeströme 41 von den Emittern 15 und 17 weg und vermindert so den von der Spannungsanstiegsgeschwindigkeit dV/dt abgeleiteten Gatestrom, der an den Pilot-Thyristor 13 und den Hauptthyristor 28 angelegt wird. Der Gatestrom als Funktion der Zeit, der im folgenden abgekürzt Io(t) bezeichnet wird, ist in etwa durch die folgende Beziehung wiedergegeben: The use of a capacitive shunt 11 with a low impedance to currents generated by rapid surge voltages deflects part of the capacitive charging currents 41 away from the emitters 15 and 17 and thus reduces the gate current derived from the voltage rise rate dV / dt, which is applied to the pilot thyristor 13 and the main thyristor 28 is applied. The gate current as a function of time, which is abbreviated Io (t) below, is roughly represented by the following relationship:

IG(t) = Cj dV/dt (l-e[t/TGl) (1) IG (t) = Cj dV / dt (l-e [t / TGl) (1)

worin wherein

Cj die Kapazität der Übergangszone des Gatebereiches 47, Cj the capacitance of the transition zone of the gate area 47,

t die während der Stossspannung vergangene Zeit, t the time elapsed during the surge voltage,

Cj dV/dt die durch die Stossspannungen erzeugten kapazitiven Ladeströme und Cj dV / dt the capacitive charging currents and generated by the surge voltages

Tg = (Cj 4- Cu) • RGk für die Zeitdauer t ist, Tg = (Cj 4- Cu) • RGk for the period t,

wobei in which

Cu die Kapazität der Impedanzeinrichtung 11 und Cu the capacitance of the impedance device 11 and

Rgk der Widerstand zwischen der Gateelektrode 24 und der zweiten Kathodenelektrode 30 ist. Rgk is the resistance between the gate electrode 24 and the second cathode electrode 30.

Das Symbol Tg wird als die Zeitkonstante von Gate 24 zur Kathode 30 genannt. Der Wert von tg des Elementes mit einer inherenten Kapazität Cj und einem Widerstand RGKkann durch geeignete Auswahl einer Kapazität für Cu gewählt werden. The symbol Tg is called the time constant from gate 24 to cathode 30. The value of tg of the element with an inherent capacitance Cj and a resistance RGK can be chosen by appropriately selecting a capacitance for Cu.

Nach einer Zeitdauer tAnstieg, wenn die Stossspannung, die den kapazitiven Ladestrom erzeugt, ausläuft, kann Ig für Zeiten grösser als tAnstieg in geeigneter Weise durch die folgende Beziehung wiedergegeben werden: After a period of time t rise, when the surge voltage that generates the capacitive charging current runs out, Ig can be suitably represented for times greater than t rise by the following relationship:

Ia(t) = lG(tAnstieg) CXp (-[t-tAnstieg]/ta) (2) Ia (t) = lG (t increase) CXp (- [t-t increase] / ta) (2)

worin ta die Zeitkonst'ante ist, die den Abfall von IG misst. where ta is the time constant that measures the drop in IG.

Die Gleichung (1) kann über die Zeitdauer tAnstieg integriert werden, um die Ladung zu bestimmen, die während tAnstieg an das Gate abgegeben wird und dann kann man das Ergebnis der Gleichung (1) für Zeiten grösser als tAnstieg zum Integral der Gleichung (2) addieren, um die insgesamt durch den dV/dt-Gatestrom an das Gate 24, an dem die Impedanzeinrichtung 11 angeschlossen ist, abgegebene Ladung zu bestimmen. Die bestimmte Ladung kann dann mit einer Ladung verglichen werden, die ohne die Kapazität der Impedanzeinrichtung 11, die zwischen Gate 24 und zweiter Kathodenelektrode 30 geschaltet ist, entwickelt worden wäre. Der sich ergebende Vergleich wäre repräsentativ für einen verbesserten dV/dt-Faktor F, der in etwa durch die folgende Beziehung wiedergegeben werden kann: Equation (1) can be integrated over time t rise to determine the charge that is released to the gate during t rise and then the result of equation (1) can be obtained for times greater than t rise to the integral of equation (2) add to determine the total charge delivered by the dV / dt gate current to the gate 24 to which the impedance device 11 is connected. The determined charge can then be compared to a charge that would have been developed without the capacitance of the impedance device 11, which is connected between the gate 24 and the second cathode electrode 30. The resulting comparison would be representative of an improved dV / dt factor F, which can be roughly represented by the following relationship:

F = Î (3) F = Î (3)

1 - e-(tAnstieg/Tg) 1 - e- (t increase / Tg)

Während die Impedanz 11 die dV/dt-Fähigkeit des Elementes 10 verbessert, verlängert sie jedoch auch die zum Anschalten des Elementes 10 erforderliche Zeit zu dem Grad, zu dem die Impedanzeinrichtung 11 Gatestrom vom Gate 24 abzieht. Bei den meisten Thyristoranwendungen für relativ langsames Schalten, wie bei Frequenzen von weniger als 1 kHz, wird ein xG in der Grössenordnung von 20 Mikrosekunden die Leistungsfähigkeit des Elementes 10 nicht beträchtlich vermindern. Wenn jedoch die Schaltgeschwindigkeit für den Thyristor höher als 1 kHz liegt, dann solte Tg normalerweise so gewählt werden, dass es nicht grösser ist als einige Mirkosekunden. However, while impedance 11 improves the dV / dt capability of element 10, it also extends the time required to turn element 10 on to the extent that impedance device 11 draws gate current from gate 24. In most thyristor applications for relatively slow switching, such as at frequencies below 1 kHz, an xG on the order of 20 microseconds will not significantly degrade the performance of element 10. However, if the switching speed for the thyristor is higher than 1 kHz, then Tg should normally be chosen so that it is not greater than a few microseconds.

Die Impedanzeinrichtung 11 vermindert die Anstiegszeit für das normale Gatestromsignal, das an das Gate 24 gelegt wird, unter den normalen Zündbedingungen. Infolgedessen können unter solchen normalen Zündbedingungen die Anschaltgeschwindigkeit und die Stromanstiegsgeschwindigkeit dl/dt des Elementes 10 beeinflusst werden. Um den Grad der Verminderung der Stromanstiegsgeschwindigkeit beim Anschalten eines verstärkenden Gatethyristors zu ermitteln, der den verbesserten dV/dt-Faktoren F entspricht, wurden Versuche ausgeführt, deren Ergebnisse in der folgenden Tabelle gezeigt sind. Diese Ergebnisse präsentieren die gemessenen Anschaltgeschwindigkeiten in dl/dt-Einheiten. The impedance device 11 reduces the rise time for the normal gate current signal applied to the gate 24 under the normal ignition conditions. As a result, the turn-on speed and the current rise speed dl / dt of the element 10 can be influenced under such normal ignition conditions. In order to determine the degree of reduction in the current slew rate when switching on an amplifying gate thyristor which corresponds to the improved dV / dt factors F, tests were carried out, the results of which are shown in the following table. These results present the measured connection speeds in dl / dt units.

Anoden Anodes

ange attached

Verzöge dl/dt dl/dt spannungen Delays dl / dt dl / dt voltages

Cu näherter rungszeit Cu approach time

(A/p. sek) (A/|i sek) (A / p. Sec) (A / | i sec)

und Gate and gate

(HF) (HF)

F - Wert fu sek) F - value fu sek)

Thyristor Thyristor

Thyristor ströme Thyristor currents

(28) (28)

(13) (13)

0 0

1,00 1.00

6,8 6.8

200 200

110 110

0,02 0.02

1,29 1.29

8,4 8.4

200 200

110 110

0,04 0.04

1,77 1.77

10,0 10.0

200 200

100 100

VA = 400 V VA = 400 V.

0,06 0.06

2,35 2.35

11,6 11.6

200 200

100 100

IG = 200 mA IG = 200 mA

0,08 0.08

2,93 2.93

13,2 13.2

200 200

100 100

0,10 0.10

3,53 3.53

14,8 14.8

200 200

100 100

0,20 0.20

6,50 6.50

20,3 20.3

200 200

100 100

0,30 0.30

9,50 9.50

26,5 26.5

200 200

100 100

0,40 0.40

12,50 12.50

32,2 32.2

200 200

100 100

0,50 0.50

15,50 15.50

38,0 38.0

200 200

100 100

0 0

1,00 1.00

3,6 3.6

230 230

— -

VA = 400 V VA = 400 V.

0,05 0.05

2,06 2.06

6,2 6.2

225 225

— -

IG = 400 mA IG = 400 mA

0,10 0.10

3,53 3.53

8,0 8.0

225 225

— -

0,15 0.15

5,02 5.02

9,8 9.8

220 220

— -

0,20 0.20

6,50 6.50

11,3 11.3

220 220

110 110

0,30 0.30

9,50 9.50

14,2 14.2

215 215

100 100

0,40 0.40

12,50 12.50

16,9 16.9

210 210

100 100

0 0

1,00 1.00

5,1 5.1

1100 1100

550 550

VA = 800 V VA = 800 V.

0,01 0.01

1,05 1.05

6,0 6.0

1150 1150

500 500

IG = 200 mA IG = 200 mA

0,02 0.02

1,29 1.29

6,8 6.8

1100 1100

480 480

0,04 0.04

1,77 1.77

8,3 8.3

1050 1050

440 440

0,05 0.05

2,06 2.06

9,0 9.0

1000 1000

440 440

0,06 0.06

2,35 2.35

9,8 9.8

1000 1000

440 440

0,08 0.08

2,93 2.93

11,3 11.3

1000 1000

420 420

0,10 0.10

3,53 3.53

12,5 12.5

950 950

410 410

0,20 0.20

6,5 6.5

18,3 18.3

900 900

400 400

0,30 0.30

9,5 9.5

24,0 24.0

880 880

360 360

0,40 0.40

12,5 12.5

29,5 29.5

850 850

360 360

0,60 0.60

18,5 18.5

40,5 40.5

850 850

360 360

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

5 5

656 485 656 485

Die in dieser Tabelle angegebenen Werte wurden unter Verwendung der Gleichung 3 für tAnstieg = 1 Mikrosekunde rc = RgkCh bestimmt, worin Rgk = 30 Ohm und Cu den in der Tabelle angegebenen Wert aufweist, der dem entsprechenden Wert von F entspricht. Die Stromanstiegsgeschwindigkeiten dl/dt beim Anschalten sind in der Spalte für den Thyristor 28 diejenigen, die beim Anschalten des Hauptthyristors 28 aufgetreten sind. In ähnlicher Weise sind die Stromanstiegsgeschwindigkeiten dl/dt in der Spalte für den Thyristor 13 die, die während des Anschaltens des Pilot-Thyristors 13 aufgetreten sind. Die ersten vier Werte für den Pilot-Thyristor 13 bei VA = 400 Volt und Ig = 400 mA wurden, wie aus der Tabelle ersichtlich, The values given in this table were determined using equation 3 for trise = 1 microsecond rc = RgkCh, where Rgk = 30 ohms and Cu has the value given in the table which corresponds to the corresponding value of F. In the column for the thyristor 28, the current rise speeds dl / dt when switching on are those which occurred when the main thyristor 28 was switched on. Similarly, the current rise rates dl / dt in the column for the thyristor 13 are those that occurred during the turning on of the pilot thyristor 13. The first four values for the pilot thyristor 13 at VA = 400 volts and Ig = 400 mA were, as can be seen from the table,

nicht bestimmt. not determined.

Aus der Tabelle ergibt sich, insbesondere für die Anodenspannung VA von 800 Volt und den Gatestrom Ig von 200 mA, dass die stärkste prozentuale Verminderung der Stromanstiegsgeschwindigkeit beim Anschalten für den Thyristor 13 von 550 auf 360 A/Mikrosekunden erfolgt. Der entsprechende F-Wert zeigt jedoch eine Zunahme von 1,00 bis 18,5. Eine relativ geringe Abnahme bei der Stromanstiegsgeschwindigkeit beim Anschalten entspricht also einer relativ grossen Verbesserung bei der dV/dt-Fähigkeit des Elementes als Ergebnis der Verwendung des Kondensations 11, ohne dass irgendwelche beträchtlichen Nachteile hinsichtlich der anderen Fähigkeiten des Elementes 10 in Kauf genommen werden müssen. The table shows, in particular for the anode voltage VA of 800 volts and the gate current Ig of 200 mA, that the greatest percentage reduction in the rate of current rise occurs when switching on for the thyristor 13 from 550 to 360 A / microseconds. However, the corresponding F value shows an increase of 1.00 to 18.5. A relatively small decrease in the rate of current rise when turned on corresponds to a relatively large improvement in the dV / dt capability of the element as a result of using the condensation 11 without having to accept any significant disadvantages with respect to the other capabilities of the element 10.

Bei einer zweiten Ausführung wird die eingebaute Isolationsschicht dazu benutzt, um eine ähnliche Funktion zu bewirken, wie sie die aussen angebrachte Impedanzeinrichtung 11 der Fig. 1 aufweist, ist in Fig. 2 gezeigt, die einen Teilquerschnitt eines verstärkenden Gate-Thyristors 40 mit einem Pilot-Thyristor 21 und einem Hauptthyristor 33 wiedergibt. Die Schichten 14, 16 und 18, die durch Stossspannungen verursachten kapazitiven Ladeströme 41, die Abschrägung 38, die Anode 20 und das Gate 24 haben eine ähnliche Struktur und Funktion wie sie bereits im Zusammenhang mit dem Element 10 der Figur 1 beschrieben sind. In a second embodiment, the built-in insulation layer is used to perform a similar function to that of the externally mounted impedance device 11 of FIG. 1 is shown in FIG. 2, which is a partial cross section of a reinforcing gate thyristor 40 with a pilot -Thyristor 21 and a main thyristor 33 reproduces. The layers 14, 16 and 18, the capacitive charging currents 41 caused by surge voltages, the bevel 38, the anode 20 and the gate 24 have a structure and function similar to those already described in connection with the element 10 of FIG. 1.

Der Pilot-Thyristor 21 weist einen Emitter 37 auf, der aus einer n+-Schicht hoher Leitfähigkeit gebildet ist, über dem eine Metallisierungsschicht 44 liegt, die als Kathodenelektrode der Pilot-Stufe oder erste Kathodenelektrode bezeichnet wird. In ähnlicher Weise weist der Hauptthyristor 33 einen Emitter 39 auf, der aus einer n+-Schicht hoher Leitfähigkeit gebildet ist, über der eine Metallisierungsschicht 45 liegt, die als Kathodenelektrode der Hauptstufe oder zweite Kathodenelektrode bezeichnet ist. The pilot thyristor 21 has an emitter 37 which is formed from an n + layer of high conductivity, over which there is a metallization layer 44 which is referred to as the cathode electrode of the pilot stage or the first cathode electrode. Similarly, the main thyristor 33 has an emitter 39 which is formed from an n + layer of high conductivity, overlying a metallization layer 45, which is referred to as the main stage cathode electrode or second cathode electrode.

Eine isolierende Schicht 46, die vorzugsweise ein Oxid der Halbleiterschichten 14 und 37 umfasst, wird innerhalb der Schicht 14 und des Emitters 37 gebildet und diese isolierende Schicht 46 ist so angeordnet, um die Einschaltlinie 70 des Pilot-Thyristors 21 unter der Leitkante 48 der ersten Kathodenelektrode 44 zu berühren und zu überlappen. Das Zusammenpassen der Leitkante 48 mit der Isolationsschicht 46 führt zur Bildung einer Schichtanordnung 50. Innerhalb der Schicht 14 und dem Emitter 39 ist ebenfalls eine isolierende Schicht 54 gebildet, die die Einschaltlinie 80 des Hauptthyristors 33 unter der Leitkante 56 der zweiten Kathodenelektrode 45 berührt und überlappt. Das Zusammenpassen der Leitkante 56 mit der Isolierschicht 54 führt zur Bildung einer Schichtanordnung 57. An insulating layer 46, preferably comprising an oxide of the semiconductor layers 14 and 37, is formed within the layer 14 and the emitter 37 and this insulating layer 46 is arranged around the turn-on line 70 of the pilot thyristor 21 under the leading edge 48 of the first Touch cathode electrode 44 and overlap. The matching of the leading edge 48 with the insulation layer 46 leads to the formation of a layer arrangement 50. An insulating layer 54 is likewise formed within the layer 14 and the emitter 39, which contacts and overlaps the switch-on line 80 of the main thyristor 33 under the leading edge 56 of the second cathode electrode 45 . The matching of the leading edge 56 with the insulating layer 54 leads to the formation of a layer arrangement 57.

Beim Hauptthyristor 33 ist weiter eine Isolationsschicht 60 innerhalb der Schicht 14 und dem Emitter 39 gebildet, die vorzugsweise ein Oxid der Halbleiterschichten 39 und 14 umfasst und diese Schicht ist in einer komplementären Anordnung mit einem lokalen Bereich 58 der zweiten Kathodenelektrode 45 angeordnet, unter dem die Schicht 39 weggeätzt oder in anderer Weise entfernt worden ist. Eine Alternative zum lokalen Bereich 58 und der Isolationsschicht 60 ist eine Isolationsschicht 62, die vorzugsweise aus einem Oxid der Halbleiterschicht 14 besteht und unter der zweiten Kathodenelektrode 45 gebildet und in einem lokalen Bereich 68 angeordnet ist, in dem der Emitter 39 absichtlich nicht durch Diffundieren oder epitaxiales Aufwachsen gebildet worden war. Die isolierenden Schichten 46, 54, 60 und 62 haben eine Dicke und Ausdehnung, die in der s Weise vorbestimmt ist, dass die Kapazität der Bereiche 50, 57, 58 und 68 in der gleichen Weise kontrollieren, wie die Kapazität Cu in der Ausführungsform nach Fig. 1. In the case of the main thyristor 33, an insulation layer 60 is further formed within the layer 14 and the emitter 39, which preferably comprises an oxide of the semiconductor layers 39 and 14, and this layer is arranged in a complementary arrangement with a local region 58 of the second cathode electrode 45, under which the Layer 39 has been etched away or otherwise removed. An alternative to the local region 58 and the insulation layer 60 is an insulation layer 62, which preferably consists of an oxide of the semiconductor layer 14 and is formed under the second cathode electrode 45 and is arranged in a local region 68, in which the emitter 39 is intentionally not diffused or epitaxial growth had been formed. The insulating layers 46, 54, 60 and 62 have a thickness and dimension which is predetermined in such a way that the capacitance of the regions 50, 57, 58 and 68 control in the same way as the capacitance Cu in the embodiment according to Fig. 1.

Die Schichtanordnungen 50 und 70 ergeben eingebaute Nebenschlusskondensatoren für den Pilot-Thyristor 21 bzw. den io Hauptthyristor 33. Diese Kondensatoren bilden Einrichtungen zum Wegleiten der kapazitiven Ladeströme 41, die durch Stossspannungen erzeugt wurden, die zwischen Anode und zweiter Kathode aufgedrückt wurden, von Emitter 37 des Pilot-Thyristors 21 und Emitter 39 des Hauptthyristors 33. Der Ne-15 benschlusspfad für den Thyristor 21 wird durch die Schichtanordnung 50 geschaffen, die einen Teil der Kapazitiven Ladeströme 41, die von der Stossspannung herrühren, zu der ersten Kathodenelektrode 44 ablenkt. In ähnlicher Weise wird der Nebenschlusspfad für den Hauptthyristor 33 durch die Schicht-20 anordnung 57 geschaffen, die einen Teil der kapazitiven Ladeströme 41 zu der zweiten Kathodenelektrode 45 ablenkt. The layer arrangements 50 and 70 result in built-in shunt capacitors for the pilot thyristor 21 and the main thyristor 33, respectively. These capacitors form means for diverting the capacitive charging currents 41, which were generated by surge voltages that were applied between the anode and the second cathode, from the emitter 37 of the pilot thyristor 21 and emitter 39 of the main thyristor 33. The shunt path for the thyristor 21 is created by the layer arrangement 50, which deflects part of the capacitive charging currents 41, which result from the surge voltage, to the first cathode electrode 44. Similarly, the shunt path for the main thyristor 33 is created by the layer 20 arrangement 57, which deflects part of the capacitive charging currents 41 to the second cathode electrode 45.

Das in Fig. 2 gezeigte Element 40 mit den eingebauten Über-brückungskondensatoren 50 und 57 innerhalb des Pilot-Thyristors 21 bzw. des Hauptthyristors 33 bewerkstelligt das 25 gleiche Ergebnis wie das Element 10 mit der Impedanzeinrichtung 11 nach Fig. 1. Die Kapazitäten der eingebauten Schichtanordnungen 50 und 57 des Elementes 40 bei der Ausführungsform nach Fig. 2 ergeben in etwa die gleiche Verbesserung hinsichtlich des Faktors F, der in der obigen Tabelle für die entspre-30 chenden Kapazitäten von Cu aufgeführt ist, wobei die gleiche Zunahme hinsichtlich der Anschaltzeit und Abnahme der Stromanstiegsschwindigkeit wie für das Element 10 auftreten. The element 40 shown in FIG. 2 with the built-in bypass capacitors 50 and 57 within the pilot thyristor 21 and the main thyristor 33 achieves the same result as the element 10 with the impedance device 11 according to FIG. 1. The capacitances of the built-in Layer arrangements 50 and 57 of element 40 in the embodiment according to FIG. 2 result in approximately the same improvement in terms of factor F, which is listed in the table above for the corresponding capacitances of Cu, the same increase in terms of switch-on time and Decrease in the rate of current rise as occurs for element 10.

Die Kombination des lokalen Bereiches 58 und der isolierenden Schicht 60 schaffen eine kapazitive Art von «Emitterkurz-35 schluss» in einer durch Ätzen begrenzten Art von Emitter, wie in Fig. 2 gezeigt. In ähnlicher Weise schafft die Kombination aus isolierender Schicht 62, die unter der zweiten Kathodenelektrode 45 in einem Bereich 68 angeordnet ist, in dem das hochleitende Material des Emitters 39 entfernt worden ist, eine ka-40 pazitive Art von «Emitterkurzschluss» in einer durch Diffusion begrenzten Art von Emitter. Diese kapazitiven Emitterkurzschlüsse, die im Hauptthyristor 33 angeordnet sind, vermindern die Empfindlichkeit des verstärkenden Gate-Thyristors 40 gegenüber einem unbeabsichtigten Anschalten in einer Weise ähn-45 lieh der, wie sie als Ergebnis üblicher Emitterkurzschlüsse erhalten wird. Die kapazitiven Emitterkurzschlüsse des Hauptthyristors 33 beeinträchtigen jedoch nicht die Ausbreitung eines Plasmas, das beim anfänglichen Anschalten eines Thyristors erzeugt wird, verglichen mit dem, was bei konventionellen Emit-50 terkurzschlüssen auftritt. Die kapazitiven Emitterkurzschlüsse des Hauptthyristors 33 erhöhen die Ausbreitungsgeschwindigkeit des Plasmas und vergrössern auf die Weise die Stromzunahmegeschwindigkeit des Elementes 40, während sie gleichzeitig eine hohe Spannungszunahmegeschwindigkeit aufrechterhal-55 ten. The combination of the local area 58 and the insulating layer 60 create a capacitive type of "emitter short-circuit" in a type of emitter limited by etching, as shown in FIG. 2. Similarly, the combination of insulating layer 62 disposed under the second cathode electrode 45 in an area 68 where the highly conductive material of the emitter 39 has been removed creates a ca-40 capacitive type of "emitter short" in a by diffusion limited type of emitter. These capacitive emitter short circuits, which are arranged in the main thyristor 33, reduce the sensitivity of the amplifying gate thyristor 40 to inadvertent switching on in a manner similar to that obtained as a result of conventional emitter short circuits. However, the capacitive emitter shorts of the main thyristor 33 do not interfere with the spread of a plasma generated when a thyristor is initially turned on, compared to what occurs with conventional emitter shorts. The capacitive emitter shorts of the main thyristor 33 increase the speed of propagation of the plasma and thus increase the rate of current increase of element 40 while maintaining a high rate of voltage increase.

Die Dichte und der Bereich der lokalen Region 60 oder 62 sollten so eingestellt werden, dass der in jeden fliessende dV/dt-Strom zu nicht mehr als einem 1/2 Bandspalt der Spannung über den eingebauten Kondensator führt. Dies stellt eine gerin-60 ge Unterdrückung bzw. Zurückweisung von den benachbarten Übergangszonen zwischen dem n+-Emitter und der p-Basis sicher. Einige der Emitterkurzschlüsse können konventionelle sein. So können konventionelle Emitterkurzschlüsse mit kapazitiven Kurzschlüssen abwechseln. Obwohl hauptsächlich verstär-65 kende Gate-Thyristoren beschrieben worden sind, sollte klar sein, dass die vorliegende Erfindung auch anwendbar ist auf andere Halbleiterelemente, wie Thyristoren und Hochspannungstransistoren. Für einen Thyristor ohne Pilot-Thyristor The density and range of the local region 60 or 62 should be set so that the dV / dt current flowing in each leads to no more than a 1/2 band gap of voltage across the built-in capacitor. This ensures little rejection of the neighboring transition zones between the n + emitter and the p base. Some of the emitter shorts can be conventional. This means that conventional emitter short circuits can alternate with capacitive short circuits. Although mainly amplifying gate thyristors have been described, it should be understood that the present invention is also applicable to other semiconductor elements such as thyristors and high voltage transistors. For a thyristor without a pilot thyristor

656 485 656 485

6 6

stufe zum Verstärken des Gatestromes braucht die Erfindung nur für die Haupt-Thyristorstufe angewendet zu werden. In ähnlicher Weise braucht die Erfindung für einen Hochspannungs-Transistor mit zwei Schichten abwechselnden Leitfähigkeitsmaterials ähnlich den Schichten 14 und 16 nur dazu benutzt zu werden, um den kapazitiven Ladestrom von den Emitterschichten des Transistors abzulenken, so dass sie nicht verstärkt werden. stage to amplify the gate current, the invention need only be applied to the main thyristor stage. Similarly, for a high voltage transistor with two layers of alternating conductivity material similar to layers 14 and 16, the invention only needs to be used to deflect the capacitive charge current from the emitter layers of the transistor so that they are not amplified.

Die Erfindung gestattet für Halbleiterelemente für hohe Spannung eine relativ grosse Verbesserung hinsichtlich der Spannunsanstiegsgeschwindigkeit bei relativ geringer Verschlechterung der anderen Parameter der Elemente. Weiter ver-s bessert die Verwendung der kapazitiven Emitterkurzschlüsse in der Emitterschicht des Haupt-Thyristors die Stromanstiegsgeschwindigkeit des Elementes bei Aufrechterhaltung einer relativ hohen Spannungsanstiegsgeschwindigkeit. For high voltage semiconductor elements, the invention allows a relatively large improvement in the rate of voltage rise with relatively little deterioration in the other parameters of the elements. Furthermore, the use of the capacitive emitter short-circuits in the emitter layer of the main thyristor improves the current rise rate of the element while maintaining a relatively high voltage rise rate.

v v

1 Blatt Zeichnungen 1 sheet of drawings

Claims

656 485

2nd

PATENT CLAIMS

1. High-voltage semiconductor element, with at least one cathode with a metallization layer and an underlying emitter layer, a gate area for signal reception and an anode, which is separated from the cathode by several layers of alternating conductivity types, including a first layer, the gate area being over at least is part of and touches the first layer, which couples the cathode to the gate region, and the cathode and the anode are designed for coupling via a voltage source with a relatively high voltage, characterized in that the emitter layer (39) is interrupted at one point and at least one recessed portion (58) extends through the emitter layer (39) and into the first layer (14) and defines a surface recess (58) into which an insulating layer (60) extends, one side of the part the insulating layer (60) in said recess against the lower side of the Me tallizing layer (26, 30, 45) abuts at the point at which the emitter layer (39) of the cathode (34) is interrupted that another side of the part of the insulating layer (60) in the recess (58) abuts the recess surface, and that the insulating layer (60), together with the emitter layer (39), form an embedded capacitor for dissipating transient currents, the dV / dt capability of the device serving to increase the speed at which a plasma generated when the device was initially switched on is spreading.

2. Semiconductor element according to claim 1, characterized in that the layers of alternating conductivity type have a second and a third layer, so that the periodically occurring surge voltages between the second cathode (30) and the anode (20) within the first, second and third layers generate capacitive charging currents which appear as a gate current which is applied to the emitter layer (15) of the first cathode (26).

3. The semiconductor element according to claim 2, characterized in that the first cathode (26) is arranged adjacent to the gate region (47), this first cathode has a switch-on line which is essentially on a front edge (70) of the emitter layer (15) with regard to the gate region is arranged, the periodic surge voltages between the second cathode (30) and the anode (20) generating capacitive charging currents within the first, second and third layers, which in the emitter layers (15, 17) of the first (26) and second (30) cathode appear as a gate current, the capacitive shunt path part of the capacitive charging currents generated by the surge voltages that flow within the gate region (47), from the emitter layer (17) of the second cathode (30) and part of the one below deflects the first layer (14) so that the capacitive charging currents generated by the surge voltages, which appear as a gate current, reach the center layers of the first and second cathode is reduced.

4. Semiconductor element according to one of claims 1 or 3, characterized in that a part of the gate region (47) is arranged such that it receives light radiation impinging on the gate region, and this gate region is substantially unhindered with respect to the light radiation.

5. Semiconductor element according to one of claims 1 or 3, characterized in that the capacitive device (11) is connected to the second cathode (30).

6. The semiconductor element according to claim 1 or 2, characterized in that the capacitive device (11) comprises at least one insulating layer (46) between a front edge (70) of the emitter layer (37) of the first cathode (44) and the first layer (14) lies and is arranged such that it covers the connection line of the first cathode, the front edge of the emitter layer being the front edge with respect to the gate region (24).

7. The semiconductor element according to claim 3, characterized in that the capacitive device comprises a first (46) and a second (54) insulating layer, the first insulating layer (46) between a front edge (70) of the emitter layer (37) of the first Cathode (44) and the first layer (14) and is arranged so that it overlaps the switch-on line of the first cathode (44), the second insulating layer (54) between a leading edge (80) of the emitter layer (39) of the second cathode ( 45) and the first layer (14) and is arranged such that it overlaps the switch-on line of the second cathode (45), the leading edges of the emitter layers being leading edges with respect to the gate region.

8. The semiconductor element according to claim 1 or 2, characterized in that the second cathode (45) has at least one insulating layer (60) which extends into a recess (58) into the first layer (14) and has at least one metallization layer , which lies over the insulating layer and collides with it at a location where the emitter layer (39) of the second cathode is interrupted.

9. The semiconductor element according to claim 1 or 2, characterized in that the second cathode (45) comprises at least one insulating layer (62) and at least one metallization layer, the insulating layer being present at a location (68) on the underside of the metallization layer which the emitter layer (39) of the second cathode is interrupted.