CH634697A5

CH634697A5 - Circuit arrangement in a communications system with delta modulation

Info

Publication number: CH634697A5
Application number: CH604678A
Authority: CH
Inventors: Peter Bergner
Original assignee: Siemens Ag
Priority date: 1977-06-30
Filing date: 1978-06-02
Publication date: 1983-02-15
Also published as: DE2729633A1; DK294278A; LU79887A1; IE781305L; BE868632A; IT1108744B; IT7825008A0; DE2729633B2; FR2396464A1; NL7806866A; FR2396464B1; GB1586846A; DE2729633C3; IE46958B1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung Der Erfindung liegt die Erkenntnis zugrunde, dass die Zei- The invention relates to a circuit arrangement. The invention is based on the knowledge that the time

in einer Nachrichtenübertragungsanlage mit Deltamodulation, chenverzerrungen bei einer von einem Integrator Gebrauch mit einem sendeseitigen, ein periodisches Bitmuster erzeugen- 60 machenden empfangsseitigen Auswerteschaltung im wesentli-den Hilfssignalgenerator, wobei der Hilfssignalgenerator chen auf einem Phasenjitter beruhen, der durch eine Beeinflus- in a communication system with delta modulation, field distortions in an auxiliary signal generator, which uses an integrator with a transmitter-side evaluation circuit that generates a periodic bit pattern, the auxiliary signal generator being based on a phase jitter that is influenced by an

anstelle der Nutzsignalquelle über einen sendeseitigen sung der Spannung des Integrators durch das Nutzsignal im instead of the useful signal source via a transmission-side solution of the voltage of the integrator by the useful signal in

Umschalter an den Übertragungskanal anschaltbar ist und Zeitbereich des Übergangs zwischen Nutzsignal und Hilfssi- Switch can be connected to the transmission channel and time range of the transition between the useful signal and auxiliary

wobei empfangsseitig eine Signalauswerteschaltung an den gnal und umgekehrt entsteht. Durch die erfindungsgemässen ankommenden Übertragungskanal fest angeschaltet ist. 65 Massnahmen wird diese Beeinflussung weitgehend unter- whereby a signal evaluation circuit on the signal and vice versa arises at the receiving end. Is permanently switched on by the incoming transmission channel according to the invention. This measure is largely undercut by 65 measures

Eine Deltamodulations-Nachrichtenübertragungsanlage drückt. A delta modulation communication system presses.

dieser Art ist durch die US-PS 3 727 005 bekannt. Zur Vermei- Bei einer bevorzugten Ausführungsform ist die sendeseitige dung eines zusätzlichen Aufwandes an Bandbreite werden die Schalteinrichtung eine bistabile Kippstufe mit einem zusätzli- this type is known from US Pat. No. 3,727,005. In a preferred embodiment, the transmission end requires an additional bandwidth requirement, the switching device is a bistable flip-flop with an additional

chen Sperreingang, an dem beim Anschalten des Hilfssignal-generators an den Übertragungskanal ein Sperrsignal wirksam wird, das bei der nächsten Umschaltung noch für den vorgegebenen Zeitabschnit wirksam bleibt. Chen lock input, at which a lock signal becomes effective when the auxiliary signal generator is switched on to the transmission channel, which will remain active for the specified time segment during the next switchover.

Die weitgehende Entkopplung des Nutzsignals vom Hilfssignal, bezogen auf die empfangsseitige Auswerteschaltung, gibt in vorteilhafter Weise die Möglichkeit, den Schwellwert der integratorausgangsseitigen Schwellwertschaltung so festzulegen, dass sich die im gesamten Übertragungsweg auftretenden systembedingten Verzerrungen des Mittelwertes des Tastverhältnisses weitgehend aufheben. The extensive decoupling of the useful signal from the auxiliary signal, based on the receiving-side evaluation circuit, advantageously enables the threshold value of the integrator output-side threshold value circuit to be set such that the system-related distortions of the mean value of the duty cycle occurring in the entire transmission path largely cancel each other out.

Weiterhin ist es im Interesse eines einwandfreien Betriebes sinnvoll, die Zeitkonstante des Integrators in Abhängigkeit der Periodenlänge des Bitmusters so gross zu wählen, dass das Nutzsignal praktisch kein Hilfssignal vortäuschen kann. Furthermore, in the interest of proper operation, it makes sense to choose the time constant of the integrator as large as a function of the period length of the bit pattern so that the useful signal can practically not simulate an auxiliary signal.

Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels soll die Erfindung im folgenden noch näher erläutert werden. In der Zeichnung bedeuten Based on an embodiment shown in the drawing, the invention will be explained in more detail below. Mean in the drawing

Fig. 1 das Teil-Blockschaltbild der Sende- und Empfangsseite eines von einer Schaltungsanordnung nach der Erfindung Gebrauch machenden Nachrichtenübertragungsanlage, 1 shows the partial block diagram of the transmitting and receiving side of a message transmission system making use of a circuit arrangement according to the invention,

Fig. 2 verschiedene Zeitdiagramme der im Blockschaltbild nach Fig. 1 auftretenden Spannungen. Fig. 2 different time diagrams of the voltages occurring in the block diagram of FIG. 1.

Das in Fig. 1 dargestellte Blockschaltbild zeigt auf der linken Seite den Sender S und auf der rechten Seite den Empfänger E des einen Nachrichtenübertragungskanal aufweisenden, mit Deltamodulation arbeitenden Nachrichtenübertragungssystems für Sprachübertragung. Für mehrere Übertragungskanäle, die im Zeitmultiplex betrieben werden, wären der Sender S auf der Ausgangsseite und der Empfänger E auf der Eingangsseite durch einen Multiplexer zu ergänzen, an die auf der Sendeseite eingangsseitig und auf der Empfangsseite ausgangs-seitig die weiteren Kanalbaugruppen angeschaltet sind. Lediglich der Hilfssignaloszillator HG des Senders S wird in diesem Falle nur einmal vorhanden sein, da er für sämtliche Kanalbaugruppen verwendbar wäre. Dies ist in Fig. 1 durch die unterbrochene Linie auf der Ausgangsseite des Hilfssignalgenerators HG angedeutet. The block diagram shown in FIG. 1 shows the transmitter S on the left and the receiver E on the right of the message transmission system for voice transmission which has a message transmission channel and works with delta modulation. For several transmission channels that are operated in time-division multiplexing, the transmitter S on the output side and the receiver E on the input side would have to be supplemented by a multiplexer, to which the other channel modules are connected on the transmission side on the input side and on the output side on the output side. In this case, only the auxiliary signal oscillator HG of the transmitter S will only be present once, since it could be used for all channel modules. This is indicated in Fig. 1 by the broken line on the output side of the auxiliary signal generator HG.

Der Sender S weist neben der Teilnahmerstation TLn eine niederfrequente Endschaltung ES auf, die einerseits mit dem Eingang des Deltamodulators DM und anderseits mit dem Zeichenumsetzer ZU in Verbindung steht. Auf der Ausgangsseite des Deltamodulators schliesst sich die bistabile Kippstufe K an, die ausgangsseitig mit dem einen Anschluss des sendeseitigen Umschalters Ss verbunden ist. Am anderen Anschluss dieses Umschalters ist der Hilfssignalgenerator HG angeschaltet. Er besteht aus einem vierstufigen Schieberegister Si und einer Verknüpfungslogik in Form eines EXCLUSIV-ODER-Gatters 0, über dessen Ausgang das Schieberegister Si rückgekoppelt ist. Der Zeichenumsetzer ZU steuert ausgangsseitig die bistabile Kippstufe K an ihrem Sperreingang und den sendeseitigen Umschalter Ss. Vom gemeinsamen Umschaltkontakt des sendeseitigen Umschalters Ss aus gelangen die Informationen des Senders S über den Übertragungskanal ÜK zum Empfänger. Da im Zusammenhang der Erfindung hier lediglich die Auswerteeinrichtung für das Hilfssignal von Interesse ist, sind im Blockschaltbild nur die hierfür massgeblichen Blöcke angegeben. Der Empfänger E weist neben der Signalauswerteschaltung AS ausgangsseitig wiederum den Zeichenumsetzer ZU, die niederfrequente Endschaltung ES und die sich daran anschliessende Teilnehmerstation TLn aus. Die Signalauswerteschaltung AS umfasst entsprechend dem Hilfssignalgenerator HG auf der Sendeseite ein vierstufiges Schieberegister Si mit der aus dem EXCLUSIV-ODER-Gatters 0 bestehenden Verknüpfungsschaltung. Der Ausgang des EXCLUSIV-ODER-Gatters 0 ist jedoch hier nicht auf den Eingang des Schieberegisters rückgekoppelt, sondern mit dem einen Eingang eines weiteren EXCLUSIV-ODER-Gatters 01 verbunden. Der andere In addition to the subscriber station TLn, the transmitter S has a low-frequency limit circuit ES, which is connected on the one hand to the input of the delta modulator DM and on the other hand to the character converter ZU. The bistable flip-flop K is connected on the output side of the delta modulator, which is connected on the output side to the one connection of the transmitter-side switch Ss. The auxiliary signal generator HG is connected to the other connection of this switch. It consists of a four-stage shift register Si and logic logic in the form of an EXCLUSIVE-OR gate 0, via the output of which the shift register Si is fed back. The signal converter ZU controls the bistable flip-flop K on its output side and the transmitter-side switch Ss on the output side. The information from the transmitter S reaches the receiver via the transmission channel ÜK from the common switch contact of the switch Ss on the transmitter side. Since only the evaluation device for the auxiliary signal is of interest in the context of the invention, only the blocks relevant for this are indicated in the block diagram. In addition to the signal evaluation circuit AS, the receiver E in turn has the character converter ZU, the low-frequency end circuit ES and the subscriber station TLn connected to it. Corresponding to the auxiliary signal generator HG, the signal evaluation circuit AS comprises a four-stage shift register Si on the transmission side with the logic circuit consisting of the EXCLUSIVE-OR gate 0. However, the output of the EXCLUSIVE-OR gate 0 is not fed back to the input of the shift register here, but rather is connected to the one input of a further EXCLUSIVE-OR gate 01. The other

634697 634697

Eingang dieses weiteren EXCLUSIV-ODER-Gatters und der Eingang des Schieberegisters Si bilden gemeinsam den Signaleingang der Signalauswerteschaltung AS. Das weitere EXCLUSIV-ODER-Gatter 01 ist über den Inverter I mit dem einen Anschlusskontakt des empfangsseitigen Umschalters Se verbunden, an dessen anderem Anschlusskontakt die Taktquelle T liegt. Der Umschaltkontakt des empfangsseitigen Umschalters Se ist mit dem Eingang des Integrators IR verbunden, der auf der Ausgangsseite eine nicht näher dargestellte Schwellwertschaltung umfasst. Der Zeichenumsetzer ZU wird über den Ausgang des Integrators IR gesteuert und liefert ausgangsseitig dem Teilnehmer TLn über die niederfrequente Endschaltung ES die erkannten Ruf- und Wählsignale. Wie Fig. 1 ferner erkennen lässt, weist die Signalauswerteschaltung AS noch die Koinzidenzschaltung KZ auf, die vom Ausgang des Schieberegisters gesteuert wird und in Abhängigkeit von wenigstens fünf aufeinanderfolgenden gleichen Bits den empfangsseitigen Umschalter Se in die zweite, in Fig. 1 in unterbrochener Linie dargestelte Schaltstellung umschaltet. The input of this further EXCLUSIVE-OR gate and the input of the shift register Si together form the signal input of the signal evaluation circuit AS. The further EXCLUSIVE-OR gate 01 is connected via the inverter I to the one connection contact of the switch Se on the receiving side, at the other connection contact of which the clock source T is located. The changeover contact of the changeover switch Se on the reception side is connected to the input of the integrator IR, which comprises a threshold circuit, not shown, on the output side. The character converter ZU is controlled via the output of the integrator IR and delivers the recognized call and dial signals to the subscriber TLn via the low-frequency limit circuit ES. As can also be seen in FIG. 1, the signal evaluation circuit AS also has the coincidence circuit KZ, which is controlled by the output of the shift register and, depending on at least five successive identical bits, shows the switch Se on the receiving side in the second line, shown in broken lines in FIG. 1 Switched position.

Zum besseren Verständnis der Schaltung nach Fig. 1 sind in Fig. 2 mehrere Zeitdiagramme a, b, c und d angeben, anhand der die Wirkungsweise der Schaltung nach Fig. 1 nun noch näher erläutert werden soll. Die Buchstaben a bis d finden sich in Fig. 1 an den Stellen wieder, an denen die in den entsprechend bezeichneten Zeitdiagrammen angegebenen Spannungsverläufe auftreten. Zunächst soll jedoch noch kurz auf das Zusammenspiel des sendeseitigen Hilfssignalgenerators mit dem empfangsseitigen Schieberegister und seiner Verknüpfungslogik eingegangen werden. For a better understanding of the circuit according to FIG. 1, several time diagrams a, b, c and d are given in FIG. 2, on the basis of which the mode of operation of the circuit according to FIG. 1 will now be explained in more detail. The letters a to d can be found in FIG. 1 at the points at which the voltage profiles indicated in the corresponding time diagrams occur. First, however, the interaction of the transmission-side auxiliary signal generator with the reception-side shift register and its logic logic will be briefly discussed.

Die Rückkopplung des Schieberegisters Si des Hilfsgenerators über das EXCLUSIV-ODER-Gatter 0 ist so vorgenommen, dass im Rhythmus der in Fig. 1 nicht näher angegebenen Taktsteuerung als Hilfssignal Hs ein periodisches Bitmuster maximaler Länge 2n-l auftritt. Wie sich zeigen lässt, liefert das auf diese Weise gewonnene Hilfssignal Hs, wenn es in das Schieberegister Si der Signalauswertesschaltung AS auf der Empfangsseite eingeschoben wird, mindestens nach n Bits am Ausgang des EXCLUSIV-ODER-Gatters 0 das gleiche Signal, wie es in diesem Zeitpunkt am Eingang des Schieberegisters Si anliegt. Über die weitere Veknüpfung des weiteren EXCLUSIV-ODER-Gatters 01 ergibt sich damit am Ausgang dieses Gatters ein Dauergleichsignal in Form einer «0», die über den Inverter I in eine «L» invertiert wird. Mit anderen Worten stellt sich auf der Empfangseite in der Signalauswerteschaltung ein Übertrages Hilfssignal HS als ein Dauersignal dar, das über den Integrator IR zu einem Schaltsignal ausgewertet wird. The feedback of the shift register Si of the auxiliary generator via the EXCLUSIVE-OR gate 0 is carried out in such a way that a periodic bit pattern of maximum length 2n-1 occurs as the auxiliary signal Hs in the rhythm of the clock control not shown in FIG. 1. As can be shown, the auxiliary signal Hs obtained in this way, when it is inserted into the shift register Si of the signal evaluation circuit AS on the receiving side, delivers the same signal as at least after n bits at the output of the EXCLUSIVE-OR gate 0 Time at the input of the shift register Si is present. The further combination of the further EXCLUSIVE-OR gate 01 thus results in a constant DC signal in the form of a “0” at the output of this gate, which is inverted into an “L” via the inverter I. In other words, on the receiving side in the signal evaluation circuit, a transmission auxiliary signal HS is represented as a continuous signal, which is evaluated into a switching signal via the integrator IR.

Bei einem vom Teilnehmer TLn des auf der Sendeseite abgegebenen Rufs wird der Zeichenumsetzer ZU entsprechend dem Diagramm a nach Fig. 2 zum Zeitpunkt tl zum Ansprechen gebracht und damit ein Signal am Sperreingang der bistabilen Kippstufe K und am Steuereingang des sendeseitigen Umschalters Ss wirksam. Der sendeseitige Umschalter Ss wird dabei von der in Fig. 1 dargestellten Schaltstellung in die zweite, in unterbrochener Linie dargestellte Schaltstellung gebracht und auf diese Weise der Hilfssignalgenerator HG an den Übertragungskanal ÜK angeschaltet. Die Übertragung des Hilfssignals Hs anstelle des Nutzsignals Ns erfolgt nunmehr, wie das Diagramm b nach Fig. 2 zeigt, zum Zeitraum zwischen tl und t3. In diesem Zeitraum wiederholt sich das Bitmuster des Hilfssignals Hs mit der Periode P. Im Zeitpunkt t3 wird der Ruf beendet und damit der Zeichenumsetzer ZU in seinen ursprünglichen Zustand (Signalpegel «L») zurückgestellt. Im gleichen Augenblick wird der sendeseitige Umschalter Ss in seine in Fig. 1 dargestellte Schaltstellung zurückgestellt und damit das Nutzsignal wiederum an den Ubertragungskanal angeschaltet. Das Signal am Sperreingang der bistabilen Kippstufe K ist mittels eines in Fig. 1 nicht dargestellten RC-Gliedes noch für den Zeitabschnitt t wirksam, so dass es erst am Ende In the event of a call made by the subscriber TLn on the transmission side, the character converter ZU is activated in accordance with the diagram a according to FIG. 2 at time t1 and a signal is thus effective at the lock input of the bistable flip-flop K and at the control input of the transmission-side switch Ss. The transmitter-side switch Ss is brought from the switch position shown in FIG. 1 to the second switch position shown in broken lines, and in this way the auxiliary signal generator HG is connected to the transmission channel ÜK. The transmission of the auxiliary signal Hs instead of the useful signal Ns now takes place, as the diagram b in FIG. 2 shows, for the period between t1 and t3. During this period, the bit pattern of the auxiliary signal Hs is repeated with the period P. At time t3, the call is ended and the character converter CLOSED is reset to its original state (signal level “L”). At the same moment, the transmitter-side switch Ss is reset to its switch position shown in FIG. 1, and the useful signal is in turn switched on to the transmission channel. The signal at the blocking input of the bistable multivibrator K is still effective for the time period t by means of an RC element not shown in FIG. 1, so that it only ends

3 3rd

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

634697 4 634697 4

dieses Zeitabschnitts im Zeitpunkt t5 wiederum übertragen Betriebsspannung UB ist. Mit anderen Worten werden mittels wird. Mit anderen Worten erfolgt im Zeitabschnitt t als Nutz- der Koinzidenzschaltung KZ im Bereich des Übergangs des signal ein Dauersignal vom Wert «0», dessen Wirkung auf die Nutzsignals in das Hilfssignal die möglichen Schwankungen empfangsseitige Signalauswerteschaltung AS später noch der Spannnung am Integrator um den Wert UB/2 verkleinert erläutert werden wird. 5 und damit die Zeichenverzerrungen in diesem Zeitbereich. Die this period of time at time t5, operating voltage UB is again transmitted. In other words, means. In other words, a continuous signal of the value “0” takes place in the period t as the useful of the coincidence circuit KZ in the area of the transition of the signal, the effect of this on the useful signal in the auxiliary signal and the possible fluctuations on the receiving side of the signal evaluation circuit AS later on of the voltage at the integrator by the value UB / 2 will be explained reduced. 5 and thus the character distortions in this time range. The

Das Diagramm c zeigt den Spanungsverlauf am Integrator. Auslegung der Koinzidenzschaltung KZ für fünf aufeinander-Bei normaler Sprachübertragung im Zeitbereich bis tl wrden folgende gleiche Bits ergibt sich dadurch, dass beim vorgegebe-dem Integratoreingang wechselweise Bits der Wertigkeit «0» nen Ausführungsbeispiel das Hilfssignal ein periodisches Bit-und «L» zugeführt, die im Mittel am Integrator eine Spannung muster von 15 Bits aufweist, bei der maximal in der Aufeinan-UB/2 ergeben, wobei unter UB die Betriebsspanung zu verstehen io derfolge vier gleiche Bits auftreten können. Auf diese Weise ist ist, die gleich dem Amplitudenwert von «L» ist. Die Intergrator- sichergestellt, dass die Koinzidenzschaltung bei Ankunft eines Spannung selbst schwankt um diesen Mittelwert, je nachdem Hilfssignals nicht anspricht. Am Ende der Übertragung des eine Häufung von «L» Werten oder eine Häufung von «0» Hilfssignals zum Zeitpunkt t3 wird durch das als Dauersignal Diagram c shows the voltage curve on the integrator. Design of the coincidence circuit KZ for five successive bits. With normal voice transmission in the time range up to tl, the following identical bits result from the fact that, in the given integrator input, alternately bits of the value "0" in the exemplary embodiment, the auxiliary signal is supplied with a periodic bit and "L" which, on average, has a voltage pattern of 15 bits on the integrator, with a maximum of up to one UB / 2, whereby UB means the operating voltage, which means that four identical bits can occur. In this way is is that is equal to the amplitude value of «L». The integrator ensures that the coincidence circuit itself fluctuates around this mean value when a voltage arrives, depending on the auxiliary signal not responding. At the end of the transmission of an accumulation of “L” values or an accumulation of “0” auxiliary signal at time t3 is indicated by the as a continuous signal

Werten auftritt. im Zeitabschnitt t wirksame Nutzsignal eine Umschaltung des Values occurs. in the time period t effective useful signal switching the

Die Schwelle der vom Integrator IR mit umfassten Schwell- is empfangsseitigen Umschalters Se im Sinne einer Anschaltung wertschaltung ist für den Wert 3UB/4 festgelegt. Der Zeitpunkt des Taktgenerators T an den Eingang des Integrators TR t2, in dem diese Schwelle entsprechend dem Diagramm c nach bewirkt. Die Folge ist, dass eine Verfälschung der Rückflanke Fig. 2 überschritten wird, ist davon abhängig, welchen Augen- des Hilfssignals durch das Nutzsignal Ns völlig unterdrückt blickswert die Integratorspannung zum Zeitpunkt tl hatte. Die- wird, weil die Schwingung des Taktgenerators die Spannung ser nutzsignalabhängige Phasenjitter stellt eine Zeichenverzer- 20 uB/2 exakt festlegt, der die Integratorspannung mit der Zeitkon-rung dar. Gemäss der Erfindung wird nun dieser Effekt dadurch stante des Integrators, beginnend im Zeitpunkt t3, zustrebt, gedämpft, dass dem Ausgang des Schieberegisters Si der Wie bereits darauf hingewiesen worden ist, ermöglicht die The threshold of the switch Se, which is included by the integrator IR with the receiving switch at the receiving end in the sense of an activation, is fixed for the value 3UB / 4. The time of the clock generator T at the input of the integrator TR t2, in which this threshold according to the diagram c effects after. The consequence is that a falsification of the trailing edge FIG. 2 is exceeded, depends on which eye of the auxiliary signal was completely suppressed by the useful signal Ns, and the integrator voltage at point in time was worth seeing. This is because the oscillation of the clock generator precisely defines the voltage of the useful signal-dependent phase jitter, a character distortion 20 uB / 2, which represents the integrator voltage with the time correction. According to the invention, this effect now becomes constant for the integrator, starting at the point in time t3, striving, damped, that the output of the shift register Si, as already pointed out, enables the

Signalauswerteschaltung AS die Koinzidenzschaltung KZ weitgehende Unterdrückung des Phasenjitters an den Signal- Signal evaluation circuit AS the coincidence circuit KZ largely suppresses the phase jitter on the signal

nachgeschaltet ist, die beim vorliegenden Ausführungsbeispiel grenzen des Hilfssignals durch die erfindungsgemässen Mass-immer dann anspricht und den Integrator über den empfangs- 25 nahmen eine weitgehende Kompensation von im gesamten seitigen Umschalter Si an den Taktgenerator T solange Übertragungsweg auftretenden systembedingten Verzerrun- is connected downstream, which in the present exemplary embodiment limits the auxiliary signal by the dimensions according to the invention and always responds to the integrator via the received extensive compensation of system-related distortion occurring in the entire changeover switch Si to the clock generator T as long as the transmission path

anschaltet, wie im ankommenden Signal aufeinanderfolgend gen des Mittelwertes der Hilfssignaldauer durch Einstellen der wenigstens fünf gleiche Bits auftreten. Das Taktverhältnis des Schwelle der Schwellwertschaltung. Insbesondere können auf Taktgenerators T ist exakt 1, so dass sich am Integrator exakt diese Weise Verzerrungen kompensiert werden, die durch die Spannung UB/2 einstellt. Dabei ist davon ausgegangen, dass 30 unterschiedliche An- und Abfallzeiten der in den Zeichenum-die Amplitude der Taktschwingung ebenfalls gleich der setzern ZU vorgesehenen Relais bedingt sind. turns on how in the incoming signal occur successively towards the mean value of the auxiliary signal duration by setting the at least five identical bits. The clock ratio of the threshold of the threshold circuit. In particular, clock generator T ist can be exactly 1, so that distortions which are set by the voltage UB / 2 are exactly compensated for at the integrator. It is assumed that 30 different rise and fall times of the relays provided in the characters, the amplitude of the clock oscillation, are also the same as the relays CLOSED.

o O

2 Blatt Zeichnungen 2 sheets of drawings

Claims

634697 2 PATENT CLAIMS usually required with such systems

1. Circuit arrangement in a message transmission signal not in a special transmission channel transmission system with delta modulation, with a transmission side, a periodic one, but within the useful signal channel to which the auxiliary signal generator generating the auxiliary bit pattern, with signals being assigned. The auxiliary signals are faded in on the auxiliary signal generator instead of the useful signal source via 5 output side of the transmit-side delta modulator instead of the one transmit-side switch to the useful signal transmission channel in a predefined time slot, and a signal evaluation on the receive side does not need to occur Circuit to the incoming transmission channel - for example in the case of a voice transmission system which is switched, characterized in that the auxiliary signals representing auxiliary signal genes, call and dialing signals at times rator (HG) have a logic logic (0) in which no language needs to be transmitted. Coupled n-stage shift register (Si) for generating a bit pattern with the maximum period length 2n-1 for recognizing the auxiliary signals on the receiving side, it is also necessary that the signal evaluation circuit provided for this purpose on the receiving side the signal evaluation circuit (As) one of device is constantly switched on at the transmission channel, i.e. with the same logic circuit (0) as the auxiliary signal - in other words, the useful signals must also be processed. As the generator-using n-stage shift register (Si) "shows in practice, effects of the useful signal occur here, as well as an EXCLUSIVE-OR gate (01), the signaling information of which leads to distortion of the first input with the output of the Linking auxiliary signals give rise.

and its second input together with the input of the invention is based on the object for a switching

Shift registers the input of the signal evaluation circuit formation arrangement in a message transmission system with that the signal evaluation circuit also includes an integra delta modulation of the type described in the introduction a further gate (IR) with an output-side threshold value circuit to provide a solution which, with little technical effort, is optional for the input side via a reception-side during the reception-side evaluation of the auxiliary signals

Switch (Se) can be connected to the output of the EXCLUSIVE-OR-, character distortion gate based on the useful signal or a clock source (T) and thereby significantly reduces the gene.

Switching on the receiving side via the shift register by means of 25, starting from a circuit arrangement in a post-coincidence circuit (KZ), is controlled in such a way that, in a directional transmission system with delta modulation, it has at least n + 1 consecutive bits for the transmitter-side auxiliary security duration of this state, which generates a periodic bit pattern the clock source to the integrator signal generator, the auxiliary signal generator switching on instead of the gear and that on the transmission side in the connection path between the useful signal source via a transmission-side changeover switch, the transmission signal source and the transmission-side changeover switch 30 can be switched on, and a switching device being provided on the reception side (SS) which, when a signal evaluation circuit is switched on for the incoming transmission of the useful signal source to the transmission channel (ÜK) for a transmission channel, is permanently switched on, this task is performed according to the predetermined time period (t) Signal (Ns) solved by one of the invention in that the auxiliary signal generator replaces a continuous signal. a feedback n-stage feedback logic

2. A circuit arrangement as claimed in claim 1, characterized in that the shift register for generating a bit pattern with which the transmission-side switching device is a bistable maximum period length 2n-1, that is also a flip-flop (K) on the reception side with an additional blocking signal input, to the signal evaluation circuit one of the same linkage, when the auxiliary signal generator (HG) is switched on to the control circuit as the auxiliary signal generator use transmission channel (ÜK), a blocking signal becomes effective, which has an n-stage shift register when the switch is made, and one of the next switchover for the specified time interval. 40 EXCLUSIVE-OR gate, the first input of which remains active with the cut (x). Output of the logic circuit and its second input

3. Circuit arrangement according to claim 1 or 2, characterized gear together with the input of the shift register, characterized in that the threshold value of the integrator output forms the input of the signal evaluation circuit, that in addition the threshold circuit is defined in such a way that the signal evaluation circuit is an integrator with output includes the entire transmission path of system-related 45-level threshold switching, which largely eliminates input distortions of the mean value of the auxiliary signal duration on the input side by means of a changeover switch on the receiving side. EXCLUSIVE-OR gate or a clock source

4. Circuit arrangement according to one of the preceding is connectable and the receiving switch on claims, characterized in that the time constant of the shift register is controlled by means of a coincidence circuit such as the integrator (IR) depending on the period length of the bit so that it is at least n +1 of the same consecutive pattern is chosen so large that the useful signal (Ns) practically following bits cannot pretend the clock source to any auxiliary signal (Hs) for the duration of this state. switches on the integrator input and that

Binding path between the useful signal source and the transmitter-side switch, a switching device is provided, which 55 replaces the useful signal with a continuous signal when the useful signal source is switched on to the transmission channel for a predetermined period of time.