CH627081A5

CH627081A5 - Fully implantable pacemaker

Info

Publication number: CH627081A5
Application number: CH1065077A
Authority: CH
Inventors: Phys Morton H Dr Lewin
Original assignee: Arco Med Prod Co
Priority date: 1976-09-29
Filing date: 1977-09-01
Publication date: 1981-12-31
Also published as: DE2738871A1; SE7710869L; BE859086A; JPS5342484A; FR2366012B1; IE45875B1; IE45875L; IT1089836B; CA1100580A; FR2366012A1; GB1587917A; NL7710571A

Description

Die Erfindung betrifft einen vollständig implantierbaren Herzschrittmacher zum Verbinden mit dem Herzen eines Patienten mit Hilfe von Elektroden. The invention relates to a fully implantable pacemaker for connecting to the heart of a patient with the aid of electrodes.

In neuerer Zeit sind bereits Herzschrittmacher vorgeschlagen worden, bei denen von digital arbeitenden Schaltungen Gebrauch gemacht wird, z.B. von JK-Kippschaltungen, Takt-impulsgeneratoren, Schieberegistern u. dgl. Einer noch neueren Entwicklung entsprechend wurden ferner bereits Herzschrittmacher vorgeschlagen, bei denen digitale Steuerschaltungen vorhanden sind, die es ermöglichen, einen implantierten Schrittmacher von einer ausserhalb des Körpers des Patienten liegenden Stelle aus zu steuern, um z.B. die Betriebsparameter des Schrittmachers zu variieren. Pacemakers using digital circuits, e.g. of JK flip-flops, clock pulse generators, shift registers and. In accordance with an even more recent development, pacemakers have also been proposed in which digital control circuits are provided which make it possible to control an implanted pacemaker from a location outside the patient's body, e.g. to vary the operating parameters of the pacemaker.

Der Erfindung liegt die Aufgabe zugrunde, einen verbesserten Herzschrittmacher zu schaffen, bei dem ein vollständiges Implantieren in den Körper des Patienten möglich ist. The invention has for its object to provide an improved pacemaker, in which a complete implantation in the patient's body is possible.

Die erfindungsgemässe Lösung der Aufgabe besteht in einem vollständig implantierbaren Herzschrittmacher, der gekennzeichnet ist durch einen triggerbaren Stimulationsimpulsgenerator zum Erzeugen von elektrischen Herzstimulationsimpulsen sowie einen Digitalrechner, durch den der Stimulationsimpulsgenerator getriggert wird, um dem Herzen des Patienten jeweils einen Schrittmacherimpuls zuzuführen. Bei einer Ausführungsform der Erfindung gehören zu dem Digitalrechner ein Mikroprozessor und ein daran angeschlossener Speicher. Der Mikroprozessor kann sowohl die Periodenlänge zwischen aufeinanderfolgenden Stimulationsimpulsen als auch die Breite der durch den Generator erzeugten Stimulationsimpulse berechnen. Der mit dem Mikroprozessor verbundene Speicher kann mit einem Programm geladen sein, zu dem eine vorbestimmte Zahl von auszuführenden Schritten gehört, wobei der Mikroprozessor ein Ausgangssignal jeweils nach der Ausführung der vorbestimmten Anzahl von Schritten erzeugt. Zum Steuern des Mikroprozessors kann ein Taktgeber dienen, dessen Frequenz die Geschwindigkeit bestimmt, mit welcher der Mikroprozessor die ihm zugeführten Befehle ausführt. Auf diese Weise kann die Ausführungszeit der Befehle durch den Mikroprozessor bestimmt werden, um die Breite des erzeugten Stimulationsimpulses und den zeitlichen Abstand zwischen den durch den Stimulationsimpulsgenerator erzeugten Stimulationsimpulsen festzulegen. The solution to the problem according to the invention consists in a fully implantable pacemaker, which is characterized by a triggerable stimulation pulse generator for generating electrical cardiac stimulation pulses and a digital computer, by which the stimulation pulse generator is triggered in order to deliver a pacemaker pulse to the patient's heart. In one embodiment of the invention, the digital computer includes a microprocessor and a memory connected to it. The microprocessor can calculate both the period length between successive stimulation pulses and the width of the stimulation pulses generated by the generator. The memory connected to the microprocessor can be loaded with a program that includes a predetermined number of steps to be performed, the microprocessor generating an output signal after the execution of the predetermined number of steps. A clock generator whose frequency determines the speed at which the microprocessor executes the commands supplied to it can be used to control the microprocessor. In this way, the execution time of the instructions can be determined by the microprocessor in order to determine the width of the stimulation pulse generated and the time interval between the stimulation pulses generated by the stimulation pulse generator.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand einer schematischen Zeichnung näher erläutert. An embodiment of the invention is explained in more detail below with reference to a schematic drawing.

Die Zeichnung zeigt die elektrische Schaltung eines vollständig implantierbaren Herzschrittmachers. The drawing shows the electrical circuit of a fully implantable pacemaker.

Gemäss der Zeichnung gehört zu der bevorzugten Ausführungsform eines erfindungsgemässen Herzschrittmachers ein Mikroprozessor 10, der an einen Festwertspeicher 11 angeschlossen ist und in Verbindung mit diesem Ausgangssignale erzeugt, mit denen ein Stimulationsimpulsgenerator 12 getriggert wird, um Stimulationsimpulse zu erzeugen, die über eine Ausgangsklemme 13 nicht dargestellten Elektroden des Herzschrittmachers zugeführt werden. According to the drawing, the preferred embodiment of a cardiac pacemaker according to the invention includes a microprocessor 10, which is connected to a read-only memory 11 and generates output signals in connection therewith, with which a stimulation pulse generator 12 is triggered in order to generate stimulation pulses which are not shown via an output terminal 13 Electrodes of the pacemaker are fed.

Bei dem Mikroprozessor 10 handelt es sich um einen monolithischen Prozessor in Form eines einzigen Chips, und ein Prozessor ist eine Vorrichtung, die Befehle sowohl abruft als auch ausführt. Bei dem nachstehend beschriebenen Mikroprozessor 10 handelt es sich um einen solchen vom Typ RCA-CDP 1802, wie er von der Firma Cosmac geliefert wird, doch sei bemerkt, dass sich auch andere Mikroprozessoren auf ebenso vorteilhafte Weise verwenden lassen. Der Mikroprozessor 10 besitzt acht Speicheradressenausgänge MAO bis MA7 sowie acht Daten-Ein-Ausgabeleitungen BUSO bis BUS7. Microprocessor 10 is a monolithic processor in the form of a single chip, and a processor is a device that both fetches and executes instructions. The microprocessor 10 described below is of the RCA-CDP 1802 type, as supplied by the Cosmac company, but it should be noted that other microprocessors can also be used in an equally advantageous manner. The microprocessor 10 has eight memory address outputs MAO to MA7 and eight data input / output lines BUSO to BUS7.

Bei dem nachstehend beschriebenen Festwertspeicher 11 handelt es sich um einen solchen vom Typ RCA-CDP 1831, doch ist zu bemerken, dass man auch jeden anderen Festwertspeicher verwenden könnte, der mit dem vorgesehenen Mikroprozessor kompatibel ist. The read-only memory 11 described below is of the RCA-CDP 1831 type, but it should be noted that any other read-only memory that is compatible with the microprocessor provided could be used.

Die genannten Schaltkreise vom Typ RCA-CDP 1802 bzw. vom Typ RCA-CDP 1831 erweisen sich bei ihrer Verwendung bei einem Herzschrittmacher als besonders vorteilhaft, da sie mit komplementären Metalloxid-Halbleitervorrichtungen arbeiten, die nur wenig Strom verbrauchen. The aforementioned circuits of the type RCA-CDP 1802 or of the type RCA-CDP 1831 prove to be particularly advantageous when used in a cardiac pacemaker, since they work with complementary metal oxide semiconductor devices that consume little current.

Zu dem Mikroprozessor 10 gehört ein nicht dargestellter innerer digitaler Taktgeber, dessen Frequenz durch einen Kristall 20 bestimmt wird, der zwischen der Taktgebereingangsklemme CLOCK und der Eingangsklemme XTAL des Mikroprozessors liegt. Der Kristall-Taktgeber kann Taktsignale mit einer Frequenz von z.B. 2 MHz liefern. Mit dem Kristall ist ein Widerstand 21 parallelgeschaltet. The microprocessor 10 includes an internal digital clock, not shown, the frequency of which is determined by a crystal 20, which lies between the clock input terminal CLOCK and the input terminal XTAL of the microprocessor. The crystal clock can generate clock signals with a frequency of e.g. Deliver 2 MHz. A resistor 21 is connected in parallel with the crystal.

Der innere Taktgeber erzeugt Taktimpulse in verschiedenen Zeitpunkten, wobei eine Impulsreihe an der Klemme TPA des Mikroprozessors 10 erscheint, die mit der Takteingangsklemme CL des Festwertspeichers 11 verbunden ist. The inner clock generator generates clock pulses at different times, a series of pulses appearing at the terminal TPA of the microprocessor 10, which is connected to the clock input terminal CL of the read-only memory 11.

Gemäss der Zeichnung ist ein Widerstand 47 mit einem Kondensator 48 in Reihe geschaltet, und diese Reihenschaltung liegt zwischen der an negativer Speisespannung -V liegender Klemme 33 und Masse (VDD). Der Knotenpunkt zwischen dem Widerstand 47 und dem Kondensator 48 ist an die Löschklemme CLEAR angeschlossen, um zu gewährleisten, dass der Mikroprozessor in der richtigen Weise in Gang gesetzt wird, wenn er erstmalig an die Batterien angeschlossen wird. Somit wird mit dem Programm an der Speicherstelle Null begonnen. Anfänglich hält der Kondensator 48 keine Ladung, so dass als Löschsignal CLEAR ein Signal «Tief» erscheint. Dann wird der Kondensator aufgeladen, um als Löschsignal CLEAR According to the drawing, a resistor 47 is connected in series with a capacitor 48, and this series connection lies between the terminal 33 connected to the negative supply voltage -V and ground (VDD). The node between resistor 47 and capacitor 48 is connected to the clear terminal CLEAR to ensure that the microprocessor is started in the correct manner when it is first connected to the batteries. This starts the program at location zero. Initially, the capacitor 48 does not hold any charge, so that a "low" signal appears as the clear signal CLEAR. Then the capacitor is charged to CLEAR as the clear signal

2 2nd

s io s io

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

3 3rd

627 081 627 081

ein Signal «Hoch» erscheinen zu lassen, woraufhin der Betrieb der Schaltungsanordnung beginnt. to make a signal "high" appear, whereupon the operation of the circuit arrangement begins.

Von Bedeutung ist die Frequenz der Taktimpulse, denn die Zeit, in der der Mikroprozessor 10 die Befehle ausführt, hängt direkt von der Taktfrequenz ab. Wie nachstehend erläutert, 5 bestimmt die Ausführungszeit der verschiedenen Schritte des im Festwertspeicher 11 enthaltenen Programms die Breite und die Periode der durch den Schrittmacher erzeugten Stimulationsimpulse. The frequency of the clock pulses is important because the time in which the microprocessor 10 executes the commands depends directly on the clock frequency. As explained below, FIG. 5 determines the execution time of the various steps of the program contained in read-only memory 11, the width and the period of the stimulation pulses generated by the pacemaker.

Das an der Klemme MRD des Mikroprozessors 10 er- l0 scheinende Ausgangssignal wird dem Festwertspeicher 11 zugeführt, um die Durchführung eines Speicherlesezyklus immer dann zu ermöglichen, wenn ein solcher durch den Mikroprozessor abgerufen wird. Wie erwähnt, sind die Adressenklemmen des Festwertspeichers 11 mit den Speicheradressenklem- 15 men des Mikroprozessors 10 verbunden, und entsprechend sind die verschiedenen Datenklemmen an die BUS-KIemmen des Mikroprozessors angeschlossen. The output signal appearing at the terminal MRD of the microprocessor 10 is fed to the read-only memory 11 in order to enable a memory read cycle to be carried out whenever one is called up by the microprocessor. As mentioned, the address terminals of the read-only memory 11 are connected to the memory address terminals 15 of the microprocessor 10, and the various data terminals are correspondingly connected to the bus terminals of the microprocessor.

An den verschiedenen Kennzeichen-, Warte-, Unterbre-chungs- und Löschklemmen werden Signale «Hoch» aufrecht- 2o erhalten. Dem Mikroprozessor 10 wird das Ausgangssignal über die Klemme Q entnommen, über welche der Stimulationsimpulsgenerator 12 getriggert bzw. gesteuert wird. "High" signals are maintained at the various number plate, waiting, interrupt and delete terminals. The output signal is taken from the microprocessor 10 via the terminal Q, via which the stimulation pulse generator 12 is triggered or controlled.

Zu dem Stimulationsimpulsgenerator 12 gehören zwei npn-Transistoren 30 und 31. Der Emitter des Transistors 30 25 ist an eine Klemme 33 angeschlossen, an der die negative Speisespannung liegt, während sein Kollektor über einen damit in Reihe geschalteten Widerstand 34 mit einer Masseklemme 35 verbunden ist. Der Kollektor des Transistors 30 ist mit dem The stimulation pulse generator 12 includes two npn transistors 30 and 31. The emitter of transistor 30 25 is connected to a terminal 33 to which the negative supply voltage is connected, while its collector is connected to a ground terminal 35 via a resistor 34 connected in series therewith . The collector of transistor 30 is connected to the

Emitter des Transistors 31 zusammengeschaltet, dessen Basis über einen Widerstand 39 mit der Klemme 33 verbunden ist, während sein Emitter über einen Widerstand 41 an die Klemme 33 angeschlossen ist. Der Kollektor des Transistors 31 ist über einen Widerstand 43 mit der MasseKlemme 35 verbunden. Zwischen dem Kollektor des Transistors 31 und der Ausgangsklemme 13 des Schrittmachers liegt ein Kondensator 44. Emitter of transistor 31 connected together, the base of which is connected to terminal 33 via a resistor 39, while its emitter is connected to terminal 33 via a resistor 41. The collector of transistor 31 is connected to ground terminal 35 via a resistor 43. A capacitor 44 is located between the collector of transistor 31 and the output terminal 13 of the pacemaker.

Zwischen der Ausgangsklemme 13 und der Masseklemme 35 liegt eine Zenerdiode 45, um die Schaltung gegen Defibril-lationsspannungen zu schützen, die an der Klemme 13 erscheinen können. A Zener diode 45 is located between the output terminal 13 and the ground terminal 35 in order to protect the circuit against defibrillation voltages that can appear at the terminal 13.

Wie erwähnt, wird der Stimulationsimpulsgenerator 12 durch einen Impuls getriggert, der am Ausgang Q des Mikroprozessors 10 erscheint und über den Widerstand 46 der Basis des Transistors 30 zugeführt wird. Wird der Transistor 30 infolge seiner Triggerung leitfähig, wird auch der Transistor 31 leitfähig. Die Spannung, die sich zwischen aufeinanderfolgenden Impulsen an dem Kondensator 38 aufbaut, addiert sich zu der Spannung der Spannungsquelle, so dass an der Ausgangsklemme 13 ein Stimulationsimpuls erscheint, dessen Spannung gleich der Summe der Spannung an dem Kondensator 38 und der Speisespannung ist. As mentioned, the stimulation pulse generator 12 is triggered by a pulse which appears at the output Q of the microprocessor 10 and is supplied to the base of the transistor 30 via the resistor 46. If transistor 30 becomes conductive as a result of its triggering, transistor 31 also becomes conductive. The voltage that builds up between successive pulses on the capacitor 38 is added to the voltage of the voltage source, so that a stimulation pulse appears at the output terminal 13, the voltage of which is equal to the sum of the voltage on the capacitor 38 and the supply voltage.

Damit der Mikroprozessor 10 den Stimulationsimpulsgenerator 12 steuern kann, wird der Festwertspeicher 11 an bestimmten Adressenstellen mit elektrischen Befehlssignalen geladen, die entsprechend der nachstehenden Tabelle eingegeben werden. So that the microprocessor 10 can control the stimulation pulse generator 12, the read-only memory 11 is loaded at certain address locations with electrical command signals which are entered in accordance with the table below.

Festwert- Festwert- Symbolische Befehle Fixed value- Fixed value- Symbolic commands

Speicher- speicher- Memory memory

Adresse Inhalt (hexadezimal) (hexadezimal) Address content (hexadecimal) (hexadecimal)

00 00

7B 7B

Beginn: Start:

SEQ SEQ

01 01

F8 19 F8 19

LDI LDI

25 25th

03 03

A3 A3

PLO PLO

R3 R3

04 04

23 23

Verzögerung 1: Delay 1:

DEC DEC

R3 R3

05 05

C4 C4

NOP NOP

06 06

83 83

GLO GLO

R3 R3

07 07

3A 04 3A 04

BNZ BNZ

Verzögerung 1 Delay 1

09 09

7A 7A

REQ REQ

0A 0A

F8 65 F8 65

LDI LDI

101 101

OC OC

B3 B3

PHI PHI

R3 R3

OD OD

23 23

Verzögerung 2: Delay 2:

DEC DEC

R3 R3

0E 0E

C4 C4

NOP NOP

0F 0F

93 93

GHI GHI

R3 R3

10 10th

3 A OD 3 A OD

BNZ BNZ

Verzögerung 2 Delay 2

12 12th

30 00 30 00

BR BR

Beginn Beginning

Der Mikroprozessor 10 verarbeitet die im Festwertspeicher 11 enthaltenen elektrischen Signale in Abhängigkeit von diesen entsprechend den vorbestimmten Reaktionen auf Befehle, die durch den Hersteller des Mikroprozessors festgelegt worden sind, im wesentlichen in der nachstehend beschriebenen Weise. Der erste Befehl bei der Adresse 00 ist der Befehl 7B, durch den am Ausgang Q des Mikroprozessors 10 das Signal 1 bzw. ein Signal «Hoch» gesetzt wird. Hierdurch wird der Transistor 30 des Stimulationsimpulsgenerators 12 getriggert und leitfähig gemacht, so dass er in der vorstehend beschriebenen Weise einen Ausgangsimpuls erzeugt. Der Transistor 30 bleibt hierbei so lange leitfähig, wie das Ausgangssignal am Ausgang Q den Wert «Hoch» beibehält. The microprocessor 10 processes the electrical signals contained in the read-only memory 11 in dependence thereon in accordance with the predetermined responses to commands which have been defined by the manufacturer of the microprocessor, essentially in the manner described below. The first command at address 00 is command 7B, by means of which the signal 1 or a signal “high” is set at the output Q of the microprocessor 10. As a result, the transistor 30 of the stimulation pulse generator 12 is triggered and made conductive, so that it generates an output pulse in the manner described above. In this case, the transistor 30 remains conductive as long as the output signal at the output Q maintains the value “high”.

Durch den nächsten Befehl an der Adresse 01 wird der With the next command at address 01 the

55 nicht dargestellte D-Akkumulator des Mikroprozessors 10 mit der Nummer geladen, die an der Adresse 02 des Festwertspeichers vorhanden ist. (Bei der hexadezimalen Schreibweise entspricht die Zahl 19 der Dezimalzahl 25.) 55 D-accumulator, not shown, of the microprocessor 10 loaded with the number that is present at the address 02 of the read-only memory. (In hexadecimal notation, the number 19 corresponds to the decimal number 25.)

Dann überträgt der Befehl an der Adresse 03 des Festwert-60 speichers die im D-Akkumulator festgehaltene Zahl in das niederwertige Byte des nicht dargestellten Zwischenregisters R(3). Der Befehl an der Adresse 04 verkleinert den Wert des niederwertigen Bytes im Zwischenregister R(3) um 1. Dann ruft der an der Adresse 06 im Festwertspeicher vorhandene 65 Befehl die Zahl ab, die dann in dem niederwertigen Byte des Zwischenregisters R(3) vorhanden ist, um das D-Register damit zu laden. Der an der Adresse 07 des Festwertspeichers vorhandene Befehl schreibt dann vor, dass dann, wenn die Then the command at address 03 of the fixed value 60 memory transfers the number stored in the D accumulator into the low byte of the intermediate register R (3), not shown. The command at address 04 reduces the value of the low-order byte in the intermediate register R (3) by 1. Then the 65 command available at address 06 in the read-only memory retrieves the number that then exists in the low-order byte of the intermediate register R (3) to load the D register. The command available at address 07 of the read-only memory then prescribes that if the

627 081 627 081

dem Zwischenregister R(3) entnommene Zahl nicht gleich Null ist, das Programm zu der Adresse 04 zurückkehrt, wodurch der Inhalt des Zwischenspeichers um 1 verkleinert wird. Dieser Vorgang setzt sich fort, bis während der Ausführung des Befehls an der Adresse 07 des Festwertspeichers eine Null angetroffen wird. Hierauf wird gemäss dem Befehl an der Adresse 09 des Festwertspeichers der Ausgang Q auf Null gesetzt. number taken from the intermediate register R (3) is not equal to zero, the program returns to the address 04, whereby the content of the buffer memory is reduced by 1. This process continues until a zero is encountered at address 07 of the read-only memory during the execution of the command. Output Q is then set to zero in accordance with the command at address 09 of the read-only memory.

Wird der Ausgang Q auf Null gesetzt, verliert der Transistor 30 seine Leitfähigkeit, und er verbleibt im nichtleitfähigen Zustand, bis am Ausgang Q wieder ein Signal «Hoch» erscheint. Somit bewirkt die Verkleinerungsschleife, die durch die Befehle an den Adressen 01 bis 07 des Festwertspeichers bestimmt ist, dass praktisch die durch den Taktgeber erzeugten Taktimpulse gezählt werden, bis eine ausreichende Zeit abgezählt worden ist, die der Breite des Impulses entspricht. If the output Q is set to zero, the transistor 30 loses its conductivity and remains in the non-conductive state until a signal “high” appears again at the output Q. Thus the reduction loop, which is determined by the commands at the addresses 01 to 07 of the read-only memory, has the effect that the clock pulses generated by the clock generator are practically counted until a sufficient time has been counted that corresponds to the width of the pulse.

Nunmehr wird der an der Adresse 0A des Festwertspeichers vorhandene Befehl ausgeführt, der bestimmt, dass das D-Register mit der an der Adresse OB des Festwertspeichers vorhandenen Zahl geladen wird, bei der es sich um die hexadezimale Zahl 65 handelt, die der Dezimalzahl 101 entspricht. The command at address 0A of the read-only memory is now executed, which determines that the D register is loaded with the number present at address OB of the read-only memory, which is the hexadecimal number 65, which corresponds to the decimal number 101 .

Die Operation, welche durch den Befehl an der Adresse 0C des Festwertspeichers vorgeschrieben wird, bewirkt, dass die im D-Register vorhandene Zahl zu dem höherwertigen Byte des nicht dargestellten Zwischenregisters R(3) gebracht wird. Der Befehl an der Adresse OD des Festwertspeichers bewirkt, dass die im Zwischenregister R(3) enthaltene Zahl um 1 verkleinert wird. Der Befehl an der Adresse 0F des Festwertspeichers bringt dann die Zahl im oberen Byte des Zwischenregisters R(3) wieder zum D-Register zurück. Der Befehl an der Adresse 10 des Festwertspeichers stellt dann fest, ob die abgerufene Zahl gjeich Null ist; wenn dies nicht der Fall ist, wird zur Adresse OD des Festwertspeichers zurückgegangen, um den Verkleinerungsprozess zu wiederholen, bis die Zahl im oberen Byte des Zwischenregisters R(3) gleich Null wird. In diesem Zeitpunkt verweist der Programmzeiger auf die Adresse 12 des Festwertspeichers, wodurch das Programm erneut eingeleitet wird, um zur Festwertspeicheradresse 00 zurückzukehren und am Ausgang Q des Mikroprozessors 10 ein Signal «Hoch» erscheinen zu lassen, so dass der Transistor 30 erneut leitfähig gemacht wird. The operation, which is prescribed by the command at address 0C of the read-only memory, has the effect that the number present in the D register is brought to the high-order byte of the intermediate register R (3), not shown. The command at the address OD of the read-only memory causes the number contained in the intermediate register R (3) to be reduced by 1. The command at address 0F of the read-only memory then brings the number in the upper byte of the intermediate register R (3) back to the D register. The command at address 10 of the read-only memory then determines whether the number retrieved is zero; if this is not the case, the address of the read-only memory is returned to the OD in order to repeat the reduction process until the number in the upper byte of the intermediate register R (3) becomes zero. At this point in time, the program pointer points to the address 12 of the read-only memory, whereby the program is initiated again to return to the read-only memory address 00 and to cause a signal “high” to appear at the output Q of the microprocessor 10, so that the transistor 30 is rendered conductive again .

Somit wird der zweite Teil der an den Festwertspeicheradressen 0A bis 12 vorhandenen Befehle während einer Zeitspanne wiederholt, die der Periode zwischen den gewünschten Stimulationsimpulsen entspricht. Da die Impulsbreite anfänglich im Zusammenhang mit der Zeit zwischen den Impulsen abgezählt wird, entspricht die Zeit, während welcher das Programm entsprechend der zweiten Schleife abläuft (Befehle an den Festwertspeicheradressen 0A bis 12), nicht genau der Periode der Impulse, sondern der Zeit, während welcher am Ausgang Q des Mikroprozessors ein Signal «Tief» ansteht. Thus, the second part of the commands present at the read-only memory addresses 0A to 12 is repeated for a time period which corresponds to the period between the desired stimulation pulses. Since the pulse width is initially counted in relation to the time between the pulses, the time during which the program runs according to the second loop (commands to read-only memory addresses 0A to 12) does not exactly correspond to the period of the pulses, but the time during which has a "low" signal at output Q of the microprocessor.

Genau gesagt, entspricht die Periode der Zeit, die für die Ausführung des gesamten Programms einschliesslich des wiederholten Durchlaufens der Befehle 01 bis 07 und 0A bis 12 benötigt wird. Specifically, the period corresponds to the time it takes to execute the entire program including repeating instructions 01 through 07 and 0A through 12.

Es sei bemerkt, dass das Zwischenregister R(3) eine Länge von zwei Bytes (16 Bits) hat. Die Ausführung des Befehls DEC R3 bewirkt eine Verkleinerung der gesamten 16-Bit-Menge. Beim ersten Programmteil (Adressen 01 bis 08) ist es unwichtig, was im oberen Byte des Zwischenspeichers R(3) enthalten ist. Lediglich das untere Byte wird verwendet und nacheinander verkleinert und geprüft, bis es den Wert Null erreicht. Jedoch wird beim zweiten Programmteil (Adressen 0A bis 13) das obere Byte des Zwischenspeichers verwendet, wobei das untere Byte jetzt den Wert Null hat. Das obere Byte wird nach je 256 Ausführungen des Befehls DEC R3 um 1 verkleinert, d. h. jedesmal dann, wenn das niederwertige Byte von 00 auf FF verkleinert wird. Dies führt zusammen mit dem Einleitungswert von 101 zu der langen Verzögerung um 819 ms. It should be noted that the intermediate register R (3) has a length of two bytes (16 bits). Executing the DEC R3 command causes the total 16-bit amount to be reduced. In the first part of the program (addresses 01 to 08) it is unimportant what is contained in the upper byte of the buffer memory R (3). Only the lower byte is used and successively reduced and checked until it reaches zero. However, in the second part of the program (addresses 0A to 13) the upper byte of the buffer is used, the lower byte now having the value zero. The upper byte is reduced by 1 after every 256 executions of the DEC R3 command, i. H. every time the least significant byte is reduced from 00 to FF. Together with the initiation value of 101, this leads to the long delay of 819 ms.

Somit erzeugt der Stimulationsimpulsgenerator 12 an der Ausgangsklemme 13 erscheinende Ausgangsimpulse entsprechend den in dem Festwertspeicher 11 enthaltenen Befehlen, die durch den Mikroprozessor 10 gelesen und ausgeführt werden. Es sei bemerkt, dass die gemäss der Zeichnung an den Adressen des Festwertspeichers 11 vorhandenen Befehle zwei Zwecken dienen. Erstens liefern sie Befehle und Daten für den Mikroprozessor 10 in der bei der Verwendung von Mikroprozessoren üblichen Weise. Ausserdem bewirkt die Ausführung der verschiedenen Befehle in Verbindung mit dem Abrufen von Daten u.dgl. sowie mit den Taktimpulsen, dass an der Klemme Q des Mikroprozessors 10 die Ausgangssignale in den gewünschten Zeitpunkten erscheinen. Mit anderen Worten, die Zeit, die für die Ausführung der an den Adressen 01 bis 07 des Festwertspeichers 11 vorhandenen Befehle benötigt wird, bestimmt die Breite des an der Ausgangsklemme 13 erscheinenden Stimulationsimpulses. Entsprechend bestimmt die Ausführungszeit der an den Adressen 09 bis 12 des Festwertspeichers vorhandenen Befehle die zeitlichen Abstände zwischen aufeinanderfolgenden Stimulationsimpulsen. Somit wird die zeitabhängige Abgabe der Stimulationsimpulse nicht nur durch die in dem Festwertspeicher vorhandenen bestimmten Befehle, sondern auch durch die Tatsache des Vorhandenseins der Befehle und ihrer Ausführung gesteuert. Hieraus wird die Bedeutung der verwendeten Taktfrequenz ersichtlich. Bei einer Taktfrequenz von 2 MHz beträgt die Befehlsausführungszeit für den Mikroprozessor 10 vom Typ RCA-CDP 1802 unter Verwendung von 16 Taktzyklen 8 Mikrosekunden. Infolgedessen erhalten die erzeugten Stimulationsimpulse eine Breite von etwa 816 Mikrosekunden, und ihre zeitlichen Abstände betragen etwa 819 Millisekunden. Thus, the stimulation pulse generator 12 generates output pulses appearing at the output terminal 13 in accordance with the instructions contained in the read-only memory 11, which are read and executed by the microprocessor 10. It should be noted that the commands present at the addresses of the read-only memory 11 according to the drawing serve two purposes. First, they provide instructions and data to the microprocessor 10 in the manner common to the use of microprocessors. In addition, the execution of the various commands in connection with the retrieval of data and the like. and with the clock pulses that the output signals appear at the desired times at the terminal Q of the microprocessor 10. In other words, the time required for the execution of the commands available at the addresses 01 to 07 of the read-only memory 11 determines the width of the stimulation pulse appearing at the output terminal 13. Accordingly, the execution time of the commands present at addresses 09 to 12 of the read-only memory determines the time intervals between successive stimulation pulses. The time-dependent delivery of the stimulation pulses is thus controlled not only by the specific commands present in the read-only memory, but also by the fact that the commands are present and are executed. This shows the importance of the clock frequency used. At a clock frequency of 2 MHz, the instruction execution time for the RCA-CDP 1802 microprocessor 10 is 8 microseconds using 16 clock cycles. As a result, the stimulation pulses generated are about 816 microseconds wide and their time intervals are about 819 milliseconds.

4 4th

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

S S

1 Blatt Zeichnungen 1 sheet of drawings

Claims

627 081 PATENT CLAIMS

1. Fully implantable pacemaker for connecting to the heart of a patient with the aid of electrodes, characterized by a triggerable stimulation pulse generator (12) for generating electrical cardiac stimulation pulses and a digital computer (10, 11) by which the stimulation pulse generator (12) is triggered deliver a pacemaker pulse to the patient's heart.

2. Pacemaker according to claim 1, characterized in that the digital computer (10, 11) has a memory (11) which contains electrical signals stored at predetermined addresses, and a microprocessor (12) connected to the memory (11) and the stimulation pulse generator (12). 10), from which the content of the memory is processed in a predetermined order in order to control the stimulation pulse generator (12).

3. Pacemaker according to claim 2, characterized in that the memory (11) is a read-only memory.

4. A pacemaker according to claim 2 or 3, characterized in that the microprocessor (10) contains a clock (20, 21) for determining the speed at which the microprocessor executes instructions supplied to it, and in that the memory (11) contains one Program is loaded, which the microprocessor (10) repetitively processes, responding to the end of the program and then controlling the stimulation pulse generator (12).

5. A pacemaker according to claim 4, characterized in that the program with which the memory (11) is loaded has two parts, the execution time of which is in each case the width of a stimulation pulse or the time interval between those generated by the stimulation pulse generator (12) Stimulation pulses determined.