CH625925A5

CH625925A5 - Circuit arrangement for a selective signal receiver, in particular for telephone systems

Info

Publication number: CH625925A5
Application number: CH1150576A
Authority: CH
Inventors: Herbert Ball; Wolf Ohl
Original assignee: Int Standard Electric Corp
Priority date: 1975-09-13
Filing date: 1976-09-10
Publication date: 1981-10-15
Also published as: DK412176A; BE846033R; DE2540859C2; ATA675776A; NO763089L; SE7610009L; FR2324182A1; NL7609996A; ES451494A1; GB1529758A; DE2540859A1; AT353852B

Description

Die Erfindung betrifft eine Schaltungsanordnung für einen wahlempfänger in Fernsprechanlagen. Bei der Wahl werden selektiven Zeichenempfänger, bei der die zeitlichen Abstände 60 die Wählziffern durch Erzeugung und Aussendung von jeweils von O-Durchgängen der Eingangswechelspannung während zwei verschiedenen Frequenzen gebildet, von denen die eine einer eine erste Anzahl von Perioden der Eingangswechsel- einer ersten Frequenzgruppe und die zweite einer zweiten Fre-spannung umfassenden Messzeit gemessen werden, insbeson- quenzgruppe zugehört. Die Zeichenfrequenzen der ersten Fre-dere für Fernsprechanlagen. quenzgruppe können beispielsweise die Werte 697,770,852, The invention relates to a circuit arrangement for an optional receiver in telephone systems. In the selection, selective character receivers are formed, in which the time intervals 60 form the dialing digits by generating and transmitting O-passages of the input AC voltage during two different frequencies, one of which is a first number of periods of the input alternation - a first frequency group and the second measurement time, comprising a second frequency voltage, is measured, especially in the group. The character frequencies of the first friends for telephone systems. for example, the values 697,770,852,

Derartige Zeichenempfänger sind beispielsweise durch die 65 941 Hz aufweisen, während die zweite Frequenzgruppe aus den CH-Patente Nr. 586 494 und 586 986 bekannt. Bei diesen Frequenzen 1209,1336,1477,1633 Hz bestehen kann. Die Zwei bekannten Zeichenempfängern wird bei j eder Messung der frequenzzeichen werden in den Teilnehmerapparaten mittels zeitliche Abstand zwischen dem ersten O-Durchgang und Zeichengeneratoren erzeugt. Such character receivers are known, for example, from 65,941 Hz, while the second frequency group is known from Swiss Pat. Nos. 586 494 and 586 986. At these frequencies 1209.1336.1477.1633 Hz can exist. The two known character receivers are generated each time the frequency characters are measured in the subscriber sets by means of a time interval between the first O pass and character generators.

J 625925 J 625925

Das am Eingang E empfangene Zeichen wird zuerst in tung UC angeschlossen. Der Ausgang der UND-Schaltung UK einem Eingangsverstärker V verstärkt, über einen Wähltonfil- ist mit dem Sperreingang des Sperrgatters SG verbunden, des-ter WF geführt und dann zur Trennung seiner beiden Frequenz- sen Einstelleingang mit dem Ausgang AV des O-Durchgangs-gruppen den Gruppenfiltern GF1, GF2 zugeführt. Setzt sich. Zählers NZ gekoppelt ist. Der Ausgang der UND-Schal-das empfangene Zeichen aus zwei Codewahlfrequenzen 5 tung UC ist an einen Eingang einer ODER-Schaltung OB zusammen, so erfolgt die Trennung der beiden Frequenzen mit- geführt, deren Ausgang an den Eingang einer monostabilen tels dieser Gruppenfilter. Mit den diesen Frequenzen zugeord- Kippschaltung MK angeschlossen ist. Diese monostabile Kipp-neten Zeichenspannungen wird jeweils ein Begrenzer Bl, B2 Schaltung ist derart ausgebildet und bemessen, dass sie nach angesteuert, der die sinusförmige Zeichenspannung in eine einem Triggerimpuls an ihrem Eingang ein 1 -Signal an ihrem Rechteckspannung umformt. Die eine Rechteckspannung ]0 oberen Ausgang erzeugt und dieses Signal über eine bestimmte gelangt (über einen Eingang 11 ) in eine Auswerteschaltung AI, Dauer festhält, wobei die Selbsthaltedauer mindestens die und die andere Rechteckspannung wird einer Auswerteschal- Dauer der längsten Zeichenstörung und die Dauer einer weite-tung A2 zugeführt. In den Auswerteschaltungen wird festge- ren Messung umfasst, wie noch näher erläutert wird. Der obere stellt, ob die Frequenz des empfangenen Zeichens innerhalb Ausgang der monostabilen Kippschaltung MK ist mit einem bestimmter, den Codewahlfrequenzen zugeordneter Bereiche )5 Eingang der UND-Schaltung UC verbunden. Der untere Ausliegt. Das Ergebnis der Auswerteschaltung wird über die vier gang, der Antivalenzausgang, der monostabilen Kippschal-Ausgänge (Ol) jeder Auswerteschaltung Al, A2 in eine Zei- tung MK ist einerseits an den einen Eingang der UND-Schal-chenausgabeschaltung ZA übertragen, in der geprüft wird, ob tung UK und andererseits an die dynamischen Rückstellein-in jeder Frequenzgruppe eine Zeichenfrequenz vorhanden ist. gänge von Flipflopschaltungen AFI, AF2 und zwei weiteren, Fällt diese Prüfung positiv aus, findet die Ausgabe des Codezei- 2o nicht dargestellten Flipflopschaltungen angeschlossen. Diese chens über den Ausgang A statt. Flipflopschaltungen sind nur dann rückstellbar, wenn am Anti- The character received at input E is first connected to device UC. The output of the AND circuit UK is amplified by an input amplifier V, is connected via a dial tone signal to the lock input of the lock gate SG, the WF thereof and is then connected to the output AV of the O-pass groups to separate its two frequencies the group filters GF1, GF2 supplied. Sits down. Counter NZ is coupled. The output of the AND scarf — the received character from two code selection frequencies 5 device UC is connected to one input of an OR circuit OB, so the two frequencies are carried along, the output of which is sent to the input of a monostable means of these group filters. With the flip-flop MK assigned to these frequencies is connected. This monostable Kipp-neten character voltages are each a limiter B1, B2 circuit is designed and dimensioned such that it is driven by the one which converts the sinusoidal character voltage into a 1-signal at its input into a trigger pulse at its square-wave voltage. The one square-wave voltage] 0 produces the upper output and this signal arrives via a certain (via an input 11) in an evaluation circuit AI, duration, whereby the self-holding time is at least one and the other square-wave voltage is an evaluation circuit duration of the longest character disturbance and the duration of one widening A2 fed. Fixed measurement is included in the evaluation circuits, as will be explained in more detail. The upper one determines whether the frequency of the received character within the output of the monostable multivibrator MK is connected to a specific area assigned to the code selection frequencies) 5 input of the AND circuit UC. The lower one is on display. The result of the evaluation circuit is transmitted via the four speed, the antivalence output, the monostable toggle-switch outputs (O1) of each evaluation circuit A1, A2 into a newspaper MK, on the one hand, to the one input of the AND-switch output circuit ZA, where it is checked whether or not there is a character frequency in each frequency group to the UK and on the other hand to the dynamic reset. gears of flip-flop circuits AFI, AF2 and two more, If this test is positive, the output of the code line 2o not shown flip-flop circuits is connected. This takes place via exit A. Flip-flop circuits can only be reset if the anti-

In Fig. 2 ist ein Prinzipschaltbild für einen Teil einer Aus- valenzausgang der monostabilen Kippschaltung MK der Überwerteschaltung, beispielsweise der Auswerteschaltung Al in gang von 0 auf 1 erfolgt. Die vom O-Stellendetektor ND erzeug-Fig. 1, gezeigt. Die Rechteckspannung wird über den Ein- ten Nadelimpulse werden einer Halbperioden bzw. Periodengang 11, an den noch weitere, nicht dargestellte Schaltungen 25 prüfeinrichtung PP zugeführt. Diese Prüfeinrichtung misst die zur Verbesserung des Sprachschutzes angeschlossen sind, zeitlichen Abstände von O-Durchgängen einer Halbperiode einem O-Stellendetektor ND zugeführt, der bei jedem Durch- bzw. einer Periode der Eingangs Wechselspannung und prüft, ob gang der Rechteckspannung durch den O-Wert einen Nadel- die gemessene Zeit in das Zeitraster der Zeichenfrequenzen impuls abgibt. Diese Nadelimpulse werden von einem O-Durch- entfällt. Ist dies der Fall, so gibt sie an ihren Ausgang nach j eder gangszähler NZ gezählt, dessen Zählvolumen einstellbar ist. 30 Halbperiode bzw. Periode einen Nadelimpuls ab, der einem Der O-Durchgangszähler NZ hat zwei Ausgänge AY, AH. Der Eingang der UND-Schaltung UC zugeführt wird. Die nach der Ausgang AV entspricht einer verhältnismässig niedrigen Zähl- Rückstellung ein 1 -Signal abgebenden Ausgänge der Flipflopstellung, beispielsweise der Zählstellung 10, während der Aus- Schaltungen Fl 1, F22 usw. sind über eine UND-Schaltung UA gang AH einer verhältnismässig hohen Zählendstellung, bei- an den einen Eingang UND-Schaltung UB angeschlossen, spielsweise der Endstellung 32, entspricht. Wird die eingestellte 35 deren anderer Eingang mit dem Ausgang des Sperrgatters SG Endstellung AH des O-Durchgangszählers NZ erreicht, so gibt ' verbunden ist und deren Ausgang zu einem Eingang der dieser einen Rückstellimpuls R über eine ODER-Schaltung OR ODER-Schaltung OR führt. 2 shows a basic circuit diagram for part of an evaluation output of the monostable multivibrator MK of the overvaluation circuit, for example the evaluation circuit A1 in progress from 0 to 1. The Fig. Generated by the O-position detector ND 1, shown. The square-wave voltage is fed through the one needle pulse to a half-period or period 11, to which further, not shown circuits 25 test device PP are fed. This test device measures the connected to improve the voice protection, time intervals of O-passages of a half-period fed to an O-position detector ND, which checks the AC voltage at each pass or a period of the input voltage and checks whether the square-wave voltage through the O-value a needle - the measured time in the time grid of the character frequencies impulses. These needle impulses are eliminated by an O-through. If this is the case, it outputs at its output after each gear counter NZ whose counting volume is adjustable. 30 half period or period from a needle pulse that one The O-pass counter NZ has two outputs AY, AH. The input of the AND circuit UC is fed. After the output AV corresponds to a relatively low count reset a 1-signal emitting outputs of the flip-flop position, for example the count position 10, while the off circuits Fl 1, F22 etc. are via a AND circuit UA gear AH of a relatively high final count position , connected to the one input AND circuit UB, for example the end position 32, corresponds. If the set 35 whose other input is reached with the output of the blocking gate SG end position AH of the O-pass counter NZ, there is' connected and its output leads to an input which leads to a reset pulse R via an OR circuit OR OR circuit OR.

ab und stellt sich selbst und andere Schaltungen an den Rück- Für die Frequenz fi seien ferner beispielsweise ein dem stelleingängen R zurück. anderen unteren Zählerstand zugeordneter Ausgang Z1 und and sets itself and other circuits at the back. output Z1 and other lower counter reading

Mit dem Rückstellimpuls wird auch ein Taktzähler TZ in 40 ein dem zugehörigen oberen Zählerstand zugeordneter Ausseine O-Stellung gebracht. Dem Eingang T dieses Taktzählers gang Z2 vorgesehen. Der Ausgang ZI ist mit dem Einstelleinwerden von einem nichtdargestellten Taktgenerator Taktim- gang einer Flipflopschaltung Fl verbunden, dessen Rückstellpulse zugeführt. Diese Taktimpulse haben gegenüber den fest- eingang an den Ausgang Z2 angeschlossen ist. In entsprechenzustellenden Zeichenfrequenzen eine verhältnismässig hohe der Weise sind eine der Frequenz h zugeordnete FlipflopschaJ-Frequenz und werden von dem Taktzähler TZ so lange gezählt, 45 tung F2 und zwei weitere, nicht dargestellte Flipflopschaltun- ' bis die Rückstellung durch den O-Durchgangszähler NZ über gen mit zugehörigen Ausgängen des Taktzählers TZ verbun-einen seiner Ausgänge AV, AH erfolgt. Der Taktzähler TZ ist den. Die Ausgänge dieser Flipflopschaltungen führen zu den mit einer Reihe von Ausgängen versehen. Für jede Codezei- einen Eingängen in dividuell zugeordneter UND-Schaltun-chenfrequenz sind zwei untere Zählerstände und zwei obere gen Ul, U2 usw. Die anderen Eingänge dieser UND-Schaltun-Zählerstände abgreifbar. Für die Frequenz fi sei beispielsweise 50 gen und ein Eingang der ODER-Schaltung OR sind an den Ausein dem einen unteren Zählerstand zugeordneter Ausgang ZI 1 gang AH des O-Durchgangszählers NZ angeschlossen. Die Aus-und ein dem zugehörigen oberen Zählerstand zugeordneter gänge dieser UND-Schaltungen führen zu den Einstelleingän-Ausgang Z21 vorgesehen. Der Ausgang ZI 1 ist nun mit dem gen der Flipflopschaltungen AFI, AF2 usw. Die Ausgänge die-Einstelleingang einer Flipflopschaltung Fl 1 verbunden, dessen ser Flipflopschaltungen wiederum führen zur Zeichenausgabe-Rückstelleingang an den Ausgang Z21 angeschlossen ist. In ent- 55 schaltung ZA, wie durch den Ausgang 01 der Flipflopschal-sprechender Weise sind eine der Frequenz fa zugeordnete Flip- tung AFI in den Fig. 1 und 2 kenntlich gemacht ist. Die Ausflopschaltung F22 und zwei weitere, nicht dargestellte Flipflop- gänge der UND-Schaltung Ul, U2 usw. sind ferner über eine Schaltungen mit den zugehörigen Ausgängen des Taktzäh- ODER-Schaltung OA mit einen Eingang der ODER-Schal-lers TZ verbunden. Die Ausgänge dieser Flipflopschaltungen tung OB verbunden. With the reset pulse, a clock counter TZ is brought to an Ausseine 0 position associated with the associated upper counter reading. The input T of this clock counter gear Z2 is provided. The output ZI is connected to the setting of a clock generator, not shown, to a flip-flop circuit F1, the reset pulses of which are supplied. These clock pulses are connected to the output Z2 compared to the fixed input. In the character frequencies to be provided, which are relatively high in nature, are a flip-flop frequency assigned to the frequency h and are counted by the clock counter TZ as long as 45 device F2 and two further flip-flop circuits (not shown) until reset by the O-pass counter NZ via gen with associated outputs of the clock counter TZ one of its outputs AV, AH. The clock counter TZ is the. The outputs of these flip-flop circuits lead to those provided with a series of outputs. For each code line one inputs in a individually assigned AND switching frequency are two lower counter readings and two upper ones U1, U2 etc. The other inputs of these AND switching counter readings can be tapped. For the frequency fi, for example, be 50 gen and an input of the OR circuit OR is connected to the output ZI 1 gear AH of the O-pass counter NZ assigned to a lower counter reading. The outputs and one of the gears of these AND circuits assigned to the associated upper counter reading lead to the setting input output Z21. The output ZI 1 is now connected to the gen of the flip-flop circuits AFI, AF2 etc. The outputs are connected to the setting input of a flip-flop circuit Fl 1, the flip-flop circuits of which in turn lead to the character output reset input being connected to the output Z21. In decoupling ZA, as is indicated by the output 01 of the flip-flop scarf-speaking manner, a flip-flop AFI assigned to the frequency fa is shown in FIGS. 1 and 2. The flop circuit F22 and two further flip-flop gears, not shown, of the AND circuit U1, U2, etc. are also connected to an input of the OR switch TZ via a circuit with the associated outputs of the clock counter OR circuit OA. The outputs of these flip-flop circuits connected to OB.

führen über eine ODER-Schaltung OF an den einen Eingang 60 Die Prüfeinrichtung PP stellt bei ihren Halbperioden- bzw. lead to an input 60 via an OR circuit OF. The test device PP provides at its half-period or

einer UND-Schaltung UF, deren anderer Eingang mit dem Aus- Periodenprüfungen auch fest, ob die gemessene Zeit nicht in gang eines Sperrgatters SG verbunden ist. Der Ausgang der das Zeitraster der Zeichenfrequenzen fällt. Sie gibt in diesem an AND circuit UF, the other input of which also determines whether the measured time is not connected to a blocking gate SG. The output of which the time pattern of the character frequencies falls. She gives in this

UND-Schaltung UF ist einerseits an einem Eingang an der Fall zu Zeitpunkten der Nulldurchgänge der Eingangswechsel- AND circuit UF is on the one hand at an input at the time of the zero crossings of the input change-

ODER-Schaltung OR und andererseits an den Einstelleingang Spannung über ihren Ausgang AN Impulse ab, die einem Ein- OR circuit OR and on the other hand to the voltage setting input via its output AN pulses which

einer Flipflopschaltung SF angeschlossen. Der bei der Einstel- 65 gang einer ODER-Schaltung OC zugeführt werden. Diese lung ein 1-Signal abgebende Ausgang dieser Flipflopschaltung Schaltung ist mit ihrem anderen Eingang an den Ausgang der ist einerseits an den einen Eingang einer UND-Schaltung UK UND-Schaltung UB und mit ihrem Ausgang an den Rückstell- a flip-flop circuit SF connected. Which are fed to an OR circuit OC at the setting 65. This output of this flip-flop circuit, which outputs a 1 signal, is connected to the output of its other input and is connected to the one input of an AND circuit UK AND circuit UB and with its output to the reset circuit.

und andererseits an den einen Eingang einer UND-Schal- eingang der Flipflopschaltung SF angeschlossen. Die Flipflop- and on the other hand connected to the one input of an AND switching input of the flip-flop circuit SF. The flip-flop

625925 625925

Schaltung SF ist somit entweder aufgrund einer negativ verlaufenden Halbperioden- bzw. Periodenprüfung oder aufgrund einer negativ verlaufenden Vorprüfung (bzw. Weiterprüfung) rückstellbar. Circuit SF can therefore be reset either on the basis of a negative half-period or period test or on the basis of a negative preliminary test (or further test).

Mit den Flipflopschaltungen Fl 1, F22... wird beim Auftreten eines Eingangssignals am Eingang II immer erst eine Vorprüfung unternommen, ehe mit den Flipflopschaltungen Fl, F2... die Hauptprüfung, der eigentliche Frequenzerkennungsvorgang erfolgen kann. Und zwar wird beispielsweise die Flipflopschaltung Fl 1 in den Arbeitszustand gesteuert, wenn der in der nur wenige Perioden umfassenden Zeit zwischen der Rückstellung des Taktzählers TZ und dem Auftreten eines Signals am Ausgang AV des O-Durchgangszählers NZ gezählte Wert zwischen den Werten ZI 1 und Z21 liegt. In diesem Fall stellt die Flipflopschaltung Fl 1 über die Schaltungen OF, UF die Flipflopschaltung SF ein, die anschliessend über die UND-Schaltung UK das Sperrgatter SG sperrt. Gleichzeitig veranlasst die Flipflopschaltung Fl 1 über die Schaltungen OF, UF, OR die Rückstellung des O-Durchgangszählers NZ, des Taktzählers TZ und, wie nicht dargestellt, der Flipflopschaltung Fl 1. Nach dem darauf am Eingang II auftretenden nächsten With the flip-flop circuits Fl 1, F22 ..., when an input signal occurs at input II, a preliminary test is always undertaken before the main test, the actual frequency detection process, can take place with the flip-flop circuits Fl, F2 ... Specifically, the flip-flop circuit Fl 1 is controlled to the operating state if the value counted between the values ZI 1 and Z21 in the time span of just a few periods between the resetting of the clock counter TZ and the occurrence of a signal at the output AV of the O-pass counter NZ lies. In this case, the flip-flop circuit Fl 1 sets the flip-flop circuit SF via the circuits OF, UF, which then blocks the blocking gate SG via the AND circuit UK. At the same time, the flip-flop circuit Fl 1, via the circuits OF, UF, OR, causes the resetting of the O-pass counter NZ, the clock counter TZ and, as not shown, the flip-flop circuit Fl 1. After the next one occurring at input II

0-Durchgang der Eingangswechselspannung beginnen die Zähler NZ.TZ von neuem zu zählen. Dabei zählt der O-Durch-gangszähler NZ über seine Zähleinstellung AV hinaus weiter, weil über das gesperrte Sperrgatter SG keine Rückstellung erfolgen kann. Liegt der in der Zeit zwischen der Rückstellung des Zählers TZ und dem Auftreten eines Signals am Ausgang AH des O-Durchgangszählers NZ gezählte Wert zwischen den Werten ZI und Z2, so befindet sich die Flipflopschaltung Fl im Arbeitszustand. Über die UND-Schaltung Ul wird dann als Kennzeichen, das die Frequenz fi ermittelt worden ist, ein kurzzeitiges Ausgangssignal dann abgegeben, wenn die Endstellung AH des O-Durchgangszählers NZ erreicht ist. Dieses Ausgangssignal stellt die Flipflopschaltung AFI ein, so dass am Ausgang Ol ein 1-Signal auftritt, und triggert gleichzeitig über die Schaltungen OA und OB die monostabile Kippschaltung MK. Die Zählung des O-Durchgangszählers NZ bis zur Endstellung AH kann als Hauptprüfung bezeichnet werden. Diese Hauptprüfung umfasst eine Vielzahl von Perioden der am Eingang I I liegenden Wechselspannung. Die Anzahl der Perioden für die Vor- und Hauptprüfung ist durch Wahl der Zwischenstellung AV und Endstellung AH des O-Durchgangszählers NZ fest vorgegeben. Der untere Zählerstand ZI 1 bzw. ZI und der obere Zählerstand Z21, Z2 sowie die analogen Zählerstände für die anderen Frequenzen sind abhängig von der vorgegebenen Anzahl der Perioden, von den vorgegebenen Toleranzen der Zeichenfrequenzen und von zulässigen Störspannungsanteilen gewählt. Die Ausgänge des Zählers TZ sind so geschaltet, dass z. B. zwischen den Ausgängen ZI und Z2 ein engeres Frequenzband ausgewertet wird als zwischen den Ausgängen ZI 1 und Z21. Mit der Vorprüfung, die nur wenige Perioden der Eingangsspannung umfasst und mit grösserer Bandbreite (ZI 1 bis Z21) erfolgt, kann daher gemäss Fig. 2 festgestellt werden, dass die Eingangsspannung eine Zeichenfrequenz haben könnte, worauf dann die Hauptprüfung eingeleitet wird. The NZ.TZ counters start to count again from the zero crossing of the AC input voltage. The O-continuity counter NZ continues to count beyond its AV counter setting because no reset can take place via the blocked blocking gate SG. If the value counted in the time between the resetting of the counter TZ and the occurrence of a signal at the output AH of the O-pass counter NZ lies between the values ZI and Z2, the flip-flop circuit F1 is in the working state. A short-term output signal is then emitted via the AND circuit U 1 as an indicator that the frequency fi has been determined when the end position AH of the O-pass counter NZ is reached. This output signal sets the flip-flop circuit AFI so that a 1 signal occurs at the output Ol, and simultaneously triggers the monostable multivibrator MK via the circuits OA and OB. The counting of the O-pass counter NZ up to the end position AH can be called the main test. This main test comprises a large number of periods of the AC voltage at input I I. The number of periods for the preliminary and main test is fixed by choosing the intermediate position AV and end position AH of the O-pass counter NZ. The lower counter reading ZI 1 or ZI and the upper counter reading Z21, Z2 and the analog counter readings for the other frequencies are selected depending on the specified number of periods, the specified tolerances of the character frequencies and the permissible interference voltage components. The outputs of the counter TZ are switched so that, for. B. between the outputs ZI and Z2 a narrower frequency band is evaluated than between the outputs ZI 1 and Z21. With the preliminary test, which only comprises a few periods of the input voltage and takes place with a larger bandwidth (ZI 1 to Z21), it can therefore be determined according to FIG. 2 that the input voltage could have a symbol frequency, whereupon the main test is initiated.

Nach der positiven Vorprüfung und Hauptprüfung befinden sich die Flipflopschaltung SF und die monostabile Kippschaltung MK, wie beschrieben, im Arbeitszustand. An den beiden unteren Eingängen der UND-Schaltung UC treten daher After the positive preliminary test and main test, the flip-flop circuit SF and the monostable multivibrator MK are in the working state, as described. Therefore occur at the two lower inputs of the AND circuit UC

1-Signale auf. Bei jedem durch die Prüfeinrichtung PP als richtig erkannten O-Durchgangs der Eingangswechselspannung liefert diese Prüfeinrichtung einen Impuls an den oberen Eingang der UND-Schaltung UC. Diese Impulse gelangen über die ODER-Schaltung OB zum Eingang der monostabilen Kippschaltung MK und bewirken, dass die Selbsthaltedauer dieser Kippschaltungen von neuem anzulaufen beginnt. Im Arbeitszustand der monostabilen Kippschaltung MK tritt an ihrem Antivalenzeingang ein O-Signal auf, so dass die UND-Schaltung UK gesperrt und somit die auf die Hauptprüfung folgenden Messungen bzw. Weiterprüfungen (WP, Fig. 3) die Dauer der Vorprüfungen haben, denn nach dem Erreichen der Zwischenstellung AV erfolgt jeweils über die Schaltungen SG, UB, OR die Rückstellung der Zähler NZ ur d TZ. Nach dem Ende des systemeigenen Zeichens werden von der Prüfeinrichtung PP keine Impulse mehr abgegeben, so dass die monostabile Kippschaltung MK keine Triggerimpulse mehr erhält. Auch die Weiterprüfung verläuft negativ, so dass die UND-Schaltung UC gesperrt ist. Die monostabile Kippschaltung MK fällt dann nach dem Ablauf ihrer Selbsthaltedauer ab. Dabei tritt an ihrem Antivalenzausgang ein Signalübergang von 0 auf 1 auf, auf den in die Flipflopschaltung AF zurückgestellt wird. Gleichzeitig wird auch die UND-Schaltung UK vorbereitet, so dass die Voraussetzungen für eine neue Vor- und Hauptprüfung geschaffen sind. 1 signals. With each O-passage of the AC input voltage identified as correct by the test device PP, this test device delivers a pulse to the upper input of the AND circuit UC. These pulses reach the input of the monostable multivibrator MK via the OR circuit OB and cause the self-holding period of these multivibrators to start again. In the working state of the monostable multivibrator MK, an O signal occurs at its anti-valence input, so that the AND circuit UK is blocked and the measurements or further tests (WP, Fig. 3) following the main test have the duration of the preliminary tests, because after when the intermediate position AV is reached, the counters NZ and d TZ are reset via the circuits SG, UB, OR. After the end of the system-specific character, the test device PP no longer emits any pulses, so that the monostable multivibrator MK no longer receives trigger pulses. The further check is also negative, so that the AND circuit UC is blocked. The monostable multivibrator MK then drops out after its self-holding period has expired. A signal transition from 0 to 1 occurs at its antivalence output, to which the flip-flop circuit AF is reset. At the same time, the AND circuit UK is prepared, so that the prerequisites for a new preliminary and main test are created.

Ist nach Ablauf der wenigen Perioden der Eingangsspannung und dabei erfolgenden Markierung des Ausgangs AV (Vorprüfung) jedoch keine der Flipflopschaltungen Fl 1, F22... eingestellt, so spricht die UND-Schaltung UA an, so dass über die Schaltungen UB, OR die Rückstellung der Zähler NZ, TZ erfolgt und damit ein neuer Vorprüfungsvorgang eingeleitet wird. Eine Rückstellung dieser Schaltungen erfolgt auch dann, wenn während der Hauptprüfung sich keine der Flipflopschaltungen Fl, F2... im Arbeitszustand befindet, und zwar durch das am Ausgang AH auftretende und über die ODER-Schaltung OR geleitete Signal. Ist überhaupt keine Eingangswechselspannung am Eingang II vorhanden, so verläuft die Halbperioden-bzw. Periodenprüfung mittels der Prüfeinrichtung PP negativ. Diese Prüfeinrichtung gibt dann in nicht dargestellter Weise über die ODER-Schaltung OR ebenfalls ein Rückstellsignal ab, mit dem die Zähler NZ, TZ zurückgestellt werden. However, if none of the flip-flop circuits Fl 1, F22 ... is set after the end of the few periods of the input voltage and the marking of the output AV (preliminary check), the AND circuit UA responds, so that the reset via the circuits UB, OR the counter NZ, TZ takes place and a new preliminary test procedure is initiated. These circuits are also reset when none of the flip-flop circuits F1, F2 ... is in the working state during the main test, specifically by the signal which occurs at the output AH and is conducted via the OR circuit OR. If there is no input AC voltage at all at input II, the half-period or Period test using the test facility PP negative. This test device then also emits a reset signal via the OR circuit OR, which is used to reset the counters NZ, TZ.

Die Fig. 2 zeigt, dass für die Vorprüfung, die Hauptprüfung und die Weiterprüfung dieselben Schaltungen ND, NZ, TZ verwendet werden und dass für die Hauptprüfung statt der für die Vorprüfung verwendeten unteren und oberen Zählerausgänge ZI 1, Z21 des Taktzählers TZ die für die Hauptprüfung verwendeten unteren und oberen Zählerausgänge ZI, Z2 wirksam geschaltet werden. Die Wirksamschaltung der anderen und teils nicht dargestellten Zählerausgänge erfolgt in derselben Weise. Fig. 2 shows that the same circuits ND, NZ, TZ are used for the preliminary test, the main test and the further test and that for the main test instead of the lower and upper counter outputs ZI 1, Z21 of the clock counter TZ used for the preliminary test Main test used lower and upper counter outputs ZI, Z2 to be activated. The other and partly not shown counter outputs are activated in the same way.

Anhand der Fig. 3 sollen nun die Vorgänge erläutert werden, die beim Auftreten einer Zeichenunterbrechung ablaufen. The processes that occur when a character interruption occurs are now to be explained with reference to FIG. 3.

In Fig. 3A ist die Eingangswechselspannung Un am Eingang 11 abhängig von der Zeit t dargestellt. Es tritt ein Zeichen der Frequenz fi auf, von dem ausser einigen Schwingungen nur die Umhüllende gezeigt ist. Im letzten Drittel des Zeichens tritt ein Zeichenunterbrechung auf. Das Zeichen ist vor Störspannungen eingerahmt. 3A shows the input AC voltage Un at the input 11 as a function of the time t. A sign of the frequency fi appears, of which only the envelope is shown, apart from a few vibrations. An interruption occurs in the last third of the character. The sign is framed in front of interference voltages.

Fig. 3B zeigt die Ergebnisse der Halbperioden- bzw. Periodenprüfungen mittels der Prüfeinrichtung PP. Vor dem Beginn des Zeichens können diese Prüfungen ein negatives oder aufgrund der Störspannungen auch ein positives Ergebnis haben. Diese Prüfungen sind vom Beginn des Zeichens bis zur Zeichenunterbrechung positiv, während der Zeichenunterbrechung negativ und nach der Zeichenunterbrechung bis zum Zeichenende wieder positiv. Nach dem Ende des Zeichens können diese Prüfungen wieder ein negatives oder aufgrund der Störspannungen auch ein positives Ergebnis haben. Nur bei positivem Ergebnis liefert die Prüfeinrichtung PP über ihren Ausgang AP Impulse an die UND-Schaltung UC. 3B shows the results of the half-period or period tests using the test device PP. Before the start of the sign, these tests can have a negative result or, due to the interference voltages, a positive result. These tests are positive from the beginning of the character to the interruption of the character, negative during the interruption of the character and positive again after the interruption of the character until the end of the character. After the end of the sign, these tests can again have a negative result or, due to the interference voltages, a positive result. Only if the result is positive does the test device PP deliver pulses to the AND circuit UC via its output AP.

In Fig. 3C sind die Ergebnisse der Vorprüfungen VP, der Hauptprüfung EP und der Weiterprüfungen WP gezeigt. Die erste Vorprüfung verlaufe beispielsweise negativ, ebenso die zweite Vorprüfung aufgrund der Frequenzverwerfung beim Einschwingen der Zeichengeneratoren oder des Gruppenfilters GF1. Die dritte Vorprüfung hat ein positives Ergebnis, so 3C shows the results of the preliminary tests VP, the main test EP and the further tests WP. For example, the first preliminary check is negative, as is the second preliminary check due to the frequency rejection when the character generators or the group filter GF1 settles. The third preliminary test has a positive result, so

4 4th

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

5 625 925 5 625 925

dass die Flipflopschaltung SF in den Arbeitszustand gesteuert tung MK bleibt noch für eine Selbsthaltedauer Tmin gehalten, that the flip-flop circuit SF is controlled in the working state MK remains for a self-holding time Tmin,

und die Hauptprüfung eingeleitet wird. Die Hauptprüfung EP Diese Selbsthaltedauer ist so bemessen, dass sie mindestens die möge selbst auch positiv verlaufen, so dass zum Zeitpunkt ti die Dauer der längsten, zu erwartenden Zeichenunterbrechung and the main exam is initiated. The main test EP This self-retention period is dimensioned such that it may at least be positive itself, so that at time ti the duration of the longest expected character interruption

Flipflopschaltung AFI und die monostabile Kippschaltung MK und die Dauer einer Weiterprüfung aufweist, wie die Fig. 3C, Has flip-flop circuit AFI and the monostable multivibrator MK and the duration of a further test, as shown in FIG. 3C,

in den Arbeitszustand gesteuert werden. In Fig. 3D ist die Span- 5 3D erkennen lassen. Bei der Tastwahl muss Tmin zwischen 34 be controlled in the working state. The 3D chip can be seen in FIG. 3D. When pressing the key, Tmin must be between 34

nung U01 am Ausgang Ol abhängig von der Zeit aufgetragen. und 37 ms liegen. Der erste Wert ist durch die längste Zeichen- U01 at the output Ol depending on the time. and 37 ms. The first value is by the longest character

Zum Zeitpunkt ti erscheint am Ausgang Ol der Flipflopschal- Störung von 25 ms, eine längste Messzeit für eine Vorprüfung tung AFI ein Ausgangssignal. Da sich zu diesem Zeitpunkt die von 7 ms und eine Toleranzzeit für die Zählung vor und nach monostabile Kippschaltung MK und die Flipflopschaltung SF der Zeichenunterbrechung von 2 ms bedingt, während der im Arbeitszustand befinden, ist die UND-Schaltung UC für den io zweite Wert durch eine vorgeschriebene Zeichenpause von 33 At time ti, an output signal appears at the output Ol of the flip-flop switching fault of 25 ms, a longest measuring time for a preliminary test AFI. Since the 7 ms and a tolerance time for the counting before and after monostable multivibrator MK and the flip-flop circuit SF are due to the character interruption of 2 ms during this time, the AND circuit UC is through for the io second value a mandatory character break of 33

Durchlauf der über den Ausgang AP der Prüfeinrichtung PP ms und eine minimale Zeit für eine positive Vorprüfung in der abgegebenen Impulse freigegeben, so dass die monostabile unteren Frequenzgruppe von 4 ms festgelegt ist. Die schraffier- Passing through the output AP of the test device PP ms and a minimum time for a positive pre-test in the given pulses released, so that the monostable lower frequency group of 4 ms is fixed. The hatching

Kippschaltung MK bis zum Beginn der Zeichenunterbrechung ten Teile des Ausgangsimpulses in Fig. 3D bezeichnen übrigens wiederholt getriggert werden kann. Zum Zeitpunkt ti beginnt die Zeichen, in denen Trigerimpulse für die monostabile Kipp- Toggle circuit MK until the beginning of the character interruption denote th parts of the output pulse in Fig. 3D can be triggered repeatedly. At the time ti, the signs begin, in which Triger impulses for the monostable tilting

auch ein Weiterprüfung WP, deren Dauer der einer Vorprü- 15 schaltung M K auftreten. also a further test WP, the duration of which occurs in a pre-test circuit 15.

fung entspricht. Diese Weiterprüfung verläuft negativ; es In Fig. 2 kann der obere Eingang der UND-Schaltung UC erscheint kein Einstellimpuls an der Flipflopschaltung SF. Viel- auch mit dem Eingang anstatt mit dem Ausgang AP der Prüfmehr wird diese Flipflopschaltung durch den am Ausgang AN einrichtung PP verbunden sein. Dadurch kann allerdings die der Prüfeinrichtung PP auftretenden Impuls zurückgestellt, Ausgangsimpulsdauer verlängert werden. Auch wäre es mög-denn die Halbperioden- bzw. Periodenprüfung verläuft negativ. 20 lieh, mit jeder positiven Vorprüfung die monostabile Kipp-Mit dem Zurücksetzen der Flipflopschaltung SF wird auch die schaltung MK weiter zu triggern. Eine solche Schaltung würde UND-Schaltung UC gesperrt, so dass etwa auftretende Impulse aber den Unsicherheitsbereich für das sichere Erkennen einer am Ausgang AP die monostabile Kippschaltung MK nicht Zeichenpause bzw. Zeichenunterbrechung um die Dauer einer mehr triggern können. Nach dem Ende der Zeichenunterbre- Vorprüfung verlängern. Dies ist an Fig. 3C zu erkennen, wo die chung werden die Halbperioden- bzw. Periodenprüfungen wie- 25 Vorprüfung zum Zeitpunkt t2 negativ ist. Die monostabile der positv. Zum Zeitpunkt t3 beginnt auch wieder eine Weiter- Kippschaltung MK erhält dann zwischen den Zeitpunkten ti prüfung. Diese Weiterprüfung verläuft positiv, so dass zum und t4 keine Triggerimpulse mehr. Die Selbsthaltedauer müsste Zeitpunkt t4 die Flipflopschaltung SF wieder gesetzt wird und also mindestens die Dauer der längsten Zeichenunterbrechung die am Ausgang AP auftretenden Impulse die monostabile und die Dauer zweier Weiterprüfungen aufweisen. Kippschaltung MK wieder triggern können, und zwar bis zum 30 fung corresponds. This further check is negative; In Fig. 2, the upper input of the AND circuit UC no setting pulse appears on the flip-flop circuit SF. This flip-flop circuit will also be connected to the input instead of to the output AP of the test device by the device PP at the output AN. As a result, however, the pulse occurring to the test device PP can be reset and the output pulse duration can be extended. It would also be possible - because the half-period or period check is negative. 20 loaned the monostable flip-flop with each positive pre-test. With the resetting of the flip-flop circuit SF, the circuit MK will continue to trigger. Such a circuit would be blocked by AND circuit UC, so that any pulses that occur cannot trigger the pause or interruption of characters by the duration of one more but the uncertainty range for the reliable detection of a monostable multivibrator MK at output AP. Extend at the end of the preliminary character check. This can be seen in FIG. 3C, where the half-period or period tests such as the preliminary test at time t2 are negative. The monostable of the positive. At time t3, a further flip-flop MK then receives a check between times ti. This further check is positive, so that at and t4 no more trigger pulses. The self-holding time would have to be set again at time t4, the flip-flop circuit SF and thus have at least the duration of the longest character interruption, the pulses occurring at the output AP, the monostable and the duration of two further tests. Trigger trigger circuit MK again up to the 30th

Ende des Zeichens zum Zeitpunkt ts. Von diesem Zeitpunkt an Die monostabile Kippschaltung MK wird vorzugsweise verlaufen die Halbperioden- bzw. Periodenprüfungen wieder durch eine digitale Schaltung mit einem Zähler, vorzugsweise negativ, so dass die Flipflopschaltung SF zurückgestellt und die in MOS-Bauweise, realisiert, da die Auswerteschaltungen AI, End of the character at time ts. From this point in time, the monostable multivibrator MK will preferably run the half-period or period tests again by means of a digital circuit with a counter, preferably negative, so that the flip-flop circuit SF is reset and implemented in MOS construction, since the evaluation circuits AI,

UND-Schaltung UC gesperrt wird. Die monostabile Kippschal- A2 als MOS-Bausteine ausgebildet sind. AND circuit UC is blocked. The monostable Tippschal- A2 are designed as MOS modules.

G G

2 Blatt Zeichnungen 2 sheets of drawings

Claims

625925 2 PATENT CLAIMS a last O pass of a first number of periods

1. Circuit arrangement for a selective character of the input AC voltage determined with a counter, catcher, in which the time intervals of O-passages of the input AC voltage in order to be able to recognize the beginning of a disturbed system-specific character early, during a first number, one conducts The actual 5-character recognition process comprising periods of the input AC voltage can only be measured in a main test, especially for telephone systems, if only a few periods have been measured in a previous test, characterized in that after the determination of the transmitted preliminary test with a larger bandwidth it is established that there is a native character further measurements that the input voltage have a character frequency

(WP) regarding the continued existence of the system's own time. In addition to the preliminary and main exam, chens can also be carried out, the measurement times of which are half-period or period-based over a much smaller number of periods than the test, due to language protection reasons.

first number, but at least extend over a few periods, depending on this determination and the positive, the received system-specific characters can have different durations. This is particularly the case if a system continues to confirm a dialing signal confirming the system's own character in telephone systems, because the result of such further measurements depends on the habits of the respective monostable toggle switch (MK) in the control subscriber working state. If there is now a system-specific bar, the retention time of which has been ascertained by the main test at least the length of the longitudinal sign, then the most disturbed sign as well as the duration of at most two from an associated output of the evaluation circuit comprises a further measurement, and that this Toggle switch after DC voltage signal to a character output circuit if the self-hold period exceeded the evaluation of the 20. The duration of this DC voltage signal is blocked by ascertained characters. depending on the character duration. With such a digitally working

2. Circuit arrangement according to claim 1, characterized in that the character receiver now has the following problems in that the flip-flop (MK) is bridged with pulses which, when the characters are separated and the characters are interrupted, cause the "zero crossings" of the AC input voltage:

25 a) In the drawing pauses between two system-specific switching periods of the flip-flop, the duration of another measurement may include speech or another noise on the clock. arrive at the recipient. These interfering noises can

3. Circuit arrangement according to claim 1, characterized thereby be very similar characters. The case can therefore be drawn that during the working state of the toggle switch, that a character has been sent and that this determination of the presence of character frequencies 30 is replaced by noise similar to characters. To be able to determine that the end of a character does not correspond to the one that has already been determined, further measures must be taken. whether the same character is still present. Here

4. Circuit arrangement according to claim 3, characterized. This results in a partial task of the invention, which marks the end of the system that the flip-flop (MK) as a monoflop in MOS-own can be recognized early, but also reliably. Construction is formed. 35 b) After the determination of the existence of a native

5. Circuit arrangement according to claim 3, characterized in characters can draw character disturbances in the form of characters that the flip-flop (MK) an OR circuit interruptions occur, which is connected upstream of the DC voltage signal at (OB), one input of which when the affected output is affected Split evaluation circuit so that characters are fed a trigger pulse and the other two output signals occur, although the same character is connected upstream of an AND circuit (UC) before input, and that there is 40. A further subtask of the invention therefore consists of the one input of this AND circuit pulses which, in the case of preventing a signal disturbance from being generated at the relevant output of the OFF-O passages of the input AC voltage.

the, another input of this AND circuit a Gutsi- These tasks as well as the fulfillment of even closer gnal with positive further measurement and a further one-pulse-pause conditions of the characters, such as when the signal of this AND circuit the output of the tilt 45 of the touch dial in telephone systems exist, are supplied by circuit. measures to be taken from the wording of patent claim 1

6. Circuit arrangement according to claim 5, characterized thereby solved.

records that each character frequency has a flip-flop circuit

AFI, AF2 ...) is assigned, the first input of which is explained in more detail according to the exemplary embodiment. Show it:

Determination of the associated frequency generated signal to 50 Fig. 1 is a block diagram of a according to the invention is executed, the second input with the antivalence output formed character receiver for a two-group code, the flip-flop is connected and the output (OL) to Fig. 2 is a block diagram for an essential to the invention

a character output circuit (ZA) leads. Chen part of an evaluation circuit according to FIG. 1 and

Fig. 3 graphical representations of a character (A) at the input 55 E, a character (D) at the output Ol and the duration of the

Period (B) as well as preliminary, main and other exams

(C).

The character receiver in Fig. 1 serves as a code or key