La présente invention se rapporte à un procédé pour transmettre de l'information digitale entre un poste central et un ensemble de plusieurs postes éloignés. Ceux-ci peuvent dépendre d'une installation de contrôle comprenant une unité de contrôle centrale reliée à un ensemble de plusieurs répondeurs, ceci par l'intermédiaire d'un réseau de distribution électrique. L'installation pour mettre en oeuvre le procédé peut comprendre des moyens pour interroger séquentiellement ces répondeurs.
L'invention a pour but d'assurer que l'exploration d'un bit ultérieur d'un groupe de bits ait lieu seulement après que le bit précédent a été transmis par la voie la plus longue.
Dans le passé, les compteurs domestiques et industriels étaient relevés par une personne employée de la compagnie qui effectuait la lecture visuelle de chacun des compteurs. Ce procédé prenait du temps et était relativement coûteux sans pour autant empêcher une lecture erronée d'un compteur. De plus, cette lecture visuelle ne permettait pas de déceler rapidement un compteur défectueux. Afin d'éviter ces difficultés, on a développé des techniques de lecture automatique des compteurs qui utilisaient soit le réseau de puissance lui-même, soit des lignes téléphoniques comme moyen de communication.
L'utilisation de lignes téléphoniques n'était pas souhaitable pour des raisons pratiques, étant donné que celles-ci n'étaient pas toujours disponibles. Un système de transmission comprenant les lignes de distribution de puissance était évidemment disponible pour chacun des compteurs mais la multiplicité des voies de longueurs différentes d'un réseau de distribution de puissance conventionnelle entraînait des temps de propagation variables qui n'étaient pas toujours pris en considération lorsqu'une information était transmise sur le réseau. Ces temps de propagation variables présentaient toujours une voie pour laquelle le temps de propagation était le plus grand.
Toutefois, cette voie dépendait, au moins en partie, des changements de température et plus particulièrement de l'enclenchement et du déclenchement des transformateurs du réseau lorsque la puissance délivrée devait être modifiée.
Le brevet US No. 2 705 795, accordé à Fick et al., expose (colonne 2, lignes 5-35) un système de transmission d'impulsions où les impulsions parviennent au récepteur par une série de canaux de transmission, avec différents retards. Les intervalles séparant les impulsions sont choisis de manière que le début d'une nouvelle impulsion n'est reçu qu'après la fin de la précédente.
Selon ce brevet le rythme maximum de transmission est augmenté lorsque diminue le retard maximum occasionné par le problème des trajets multiples et diminué dans le cas contraire. En revanche, dans ce brevet, I'intervalle, pour un canal donné, est constant, le rythme de transmission de données n'est pas rendu maximum en variant l'intervalle, mais simplement en modifiant le nombre de canaux de transmission.
Le mérite de ce brevet est d'avoir reconnu le problème des trajets multiples, quoique dans un contexte bien différent. Il s'agit dans le brevet Fick, de communication radio à grande distance impliquant des réflexions multiples entre la terre et la ionosphère. Mais les techniques exposées restent loin de la solution que propose la présente invention.
L'invention prévoit un procédé pour transmettre de l'information digitale entre un poste central et un ensemble de plusieurs postes éloignés dont chacun est relié audit poste central par plusieurs chemins d'un réseau de distribution d'énergie électrique, caractérisé en ce qu'on détermine le temps de propagation maximum de signaux d'information digitale transmis par le réseau entre ledit poste central et lesdits postes éloignés, en ce qu'on émet un signal de commande fonction dudit temps de propagation maximum, et en ce qu'en réponse audit signal de commande, on diminue le rythme de transmission desdits signaux d'information digitale lorsque le temps de propagation maximum de ceux-ci augmente et on augmente le rythme de transmission desdits signaux d'information digitale lorsque le temps de propagation maximum de ceux-ci diminue.
L'invention prévoit également, pour mettre en oeuvre le procédé, une installation qui comprend des moyens pour déterminer le temps de propagation maximum des signaux d'information digitale transmis par ce réseau entre ledit poste central et lesdits postes éloignés et pour engendrer un signal de commande fonction dudit temps de propagation maximum, et des moyens commandés par ledit signal de commande pour diminuer le rythme de transmission de ces signaux lorsque ledit temps de propagation maximum augmente et pour augmenter le rythme de transmission de ces signaux lorsque le temps de propagation maximum diminue.
Le dessin représente, à titre d'exemple, une forme d'exécution de l'installation selon l'invention.
La fig. 1 est un schéma-bloc d'un réseau de distribution d'énergie qui illustre l'unité centrale de contrôle et les répondeurs.
La fig. 2 est un schéma-bloc illustrant les différentes voies possibles d'un réseau de distribution d'énergie.
La fig. 3 est un schéma-bloc illustrant les différentes parties composant une unité de contrôle centrale et un répondeur.
La fig. 4 illustre des diagrammes de minutage représentant les transferts de données le long du réseau de distribution et les signaux émis par les différents circuits de l'unité centrale et du répondeur, ces diagrammes montrant des parties de chaque intervalle de bit.
La fig. 5 illustre de façon quelque peu plus détaillée une partie de l'unité de contrôle centrale qui comprend un ordinateur, une mémoire, des portes et des moyens destinés à définir les intervalles.
La fig. 6 illustre de façon quelque peu plus détaillée le reste de l'unité de contrôle centrale qui comprend la logique d'exploration variable, le modem et l'unité de contre-réaction.
La fig. 7 est un schéma-bloc de détail d'un répondeur.
La fig. 8 est le schéma logique du registre convertisseur parallèle-série représenté à la fig. 6.
La fig. 1 est une vue partielle d'un réseau de distribution d'énergie qui comprend un alternateur 10 de construction conventionnelle et est destiné à fournir une tension triphasée de 13 800 volts par exemple, ceci sur une ligne triphasée 14.
Un transformateur élévateur 16 est branché entre la ligne 14 et une ligne triphasée à haute tension 18. Le transformateur 18 est destiné à augmenter la tension triphasée de 13 800 volts sur la ligne 14 à 138 000 volts sur la ligne 18 par exemple.
Dans une forme d'exécution, I'unité de contrôle centrale 20 est branchée à la ligne triphasé 14 et comprend un ordinateur ou autre unité d'emmagasinage de données destiné à emmagasiner les codes d'identification des compteurs et les codes de lecture des compteurs, ceci de préférence sous la forme binaire. Un réseau de distribution d'énergie complet peut comprendre plusieurs alternateurs 10 et transformateurs 16.
Pour distribuer la puissance triphasée depuis la ligne 18, le réseau comprend plusieurs transformateurs abaisseurs 22 branchés à la ligne 18, et dont un seul est représenté à la fig. 1.
Ces transformateurs 22 sont parfois désignés par l'expression sous-station. Le transformateur abaisseur 22 amène la tension des 138 000 volts de la ligne 18 à 13 800 volts sur la ligne 24.
La sortie de chacun des transformateurs 22 est branchée, par l'intermédiaire d'une ligne triphasée 24, à plusieurs transformateurs de distribution 26, dont deux sont représentés à la fig. 1. Les transformateurs 16, 22 et 26 sont tous de construction conventionnelle.
Le transformateur de distribution 26 est destiné à abaisser la tension appliquée à la ligne 24 à une valeur utilisable pour
I'usager comme par exemple 120 ou 220 volts. La ligne de sortie triphasée 27 à trois ou quatre fils de chacun des transformateurs 26 est branchée à plusieurs compteurs domestiques ou industriels 28. Chacun de ces compteurs 28 est branché entre la ligne 27 et une charge 29 et est destiné à indiquer de façon continue la consommation des kilowatts. Un répondeur 30 est également branché à la ligne 27 et à chacun des compteurs, ces répondeurs étant destinés à recevoir les codes d'identification sur la ligne 27 et à identifier le code du compteur correspondant, à enregistrer la lecture du compteur sous forme codée et à envoyer cette lecture codée à l'unité centrale 20 lorsque ceci est requis.
Le compteur 28 est de préférence de construction conventionnelle et comprend un disque rotatif qui émet une impulsion à chaque tour. Une forme d'exécution préférée de l'unité de contrôle 20 est représentée aux fig. 5 et 6, tandis qu'une forme d'exécution préférée du répondeur 30 est illustrée à la fig. 7.
Comme mentionné plus haut, l'une des difficultés rencontrées dans l'émission et la réception de données par l'unité centrale 20 réside dans la multiplicité des voies qui existent entre l'unité 20 et l'un quelconque des répondeurs 30. La fig. 2 représente schématiquement une partie d'un réseau de distribution qui comprend une grille de distribution 32. Les lignes de distribution de l'énergie sont représentées schématiquement par une ligne simple afin de simplifier le graphique. Dans la forme d'exécution représentée à la fig. 2,1'unité centrale 20 est branchée directement à la ligne 18 au lieu de la ligne 14 comme représenté à la fig. 1. Le transformateur abaisseur 22 est branché entre la ligne de transmission à haute tension 18 et la ligne de distribution 24 qui alimente plusieurs transformateurs de distribution 26.
A la fig. 2, un transformateur séparé 22' et un transformateur de distribution 26' sont branchés à la ligne de transmission 18. Le transformateur 26' peut également être branché à d'autres mailles du réseau également. La voie dont le temps de propagation est le plus grand dépend de l'enclenchement ou du déclenchement des transformateurs 26 ou26'.
La fig. 2 ne représente que deux des différentes voies possibles permettant de relier l'unité centrale 20 à l'un des répondeurs 30. On n'a représenté que deux des répondeurs 30. Le plus court des deux chemins est représenté en x tandis que le plus long est représenté en y. Toutefois, le temps de propagation variera de chemin en chemin, étant donné les longueurs différentes de ceux-ci. Pour une installation commandée par une unité centrale unique 20, il existe, à tout moment, un chemin dont le temps de propagation est maximum, ce chemin pouvant se modifier suivant les transformateurs qui sont enclenchés et déclenchés dans le réseau.
A la fig. 2, les transformateurs 22 et 22' peuvent être constitués par des transformateurs Y-A. Les transformateurs 26 et 26' peuvent également être de construction conventionnelle, par exemple en Y-A pour fournir des tensions triphasées de 220 ou 120 volts sur une ligne à quatre fils. Les compteurs 28 peuvent également être constitués par des compteurs domestiques ou des compteurs industriels conventionnels.
La fig. 4 illustre un diagramme de minutage qui montre le premier bit d'un code complet et les bits reçus par un répondeur à travers les chemins différents. La fig. 4a représente un bit émis par l'unité centrale 20 et formé en modulant un signal haute fréquence sur la ligne de transmission. Ce bit commence au temps To et sa durée est de T. Cette donnée modulée est transmise sur la ligne de puissance et reçue une première fois à l'instant TA par le répondeur 30 qui est interrogé. Ce bit doit également avoir une durée de T et est représenté à la fig. 4b.
Le bit transmis par la voie dont le délai de propagation est le maximum est reçu au temps TM et est représenté à la fig. 4c. Il y a lieu de noter à la fig. 4a que le bit suivant n'est pas émis tant que le flanc arrière du bit exigeant le temps de propagation maximum n'a pas été reçu. Les fig. 4a, 4b et 4c illustrent le bit sous la forme d'une impulsion carrée. Le signal modulé variera lors de la durée T du bit.
La fig. 3 est un schéma-bloc d'une unité de contrôle centrale et d'un répondeur. Ces deux éléments sont reliés par une ligne de distribution d'énergie triphasée indiquée par trois fils 32a, 32b, 32c. La ligne de transmission peut comprendre quatre fils, le quatrième fil constituant le fil de retour de la masse.
L'unité centrale 20 comprend un ordinateur 40, une unité de porte et de minutage 60, une unité d'emmagasinage 50, une unité logique d'exploration 70, une unité de contre-réaction 80, et un modem 90. L'ordinateur 40 est de préférence constitué par un ordinateur d'usage général qui est agencé pour emmagasiner les codes d'identification des compteurs et les codes de lecture des compteurs correspondants, et qui comprend des moyens de sortie permettant sa liaison à certaines unités périphériques. Ces unités périphériques sont représentées à la fig. 3 et comprennent une unité d'émission-réception 36 pouvant être constituée par un télétype conventionnel, et une imprimante 38, de préférence à grande vitesse. L'imprimante 38 peut être du type mécanique ou de type électrostatique.
La mémoire auxiliaire 42 peut être constituée par une unité à bande magnétique conventionnelle ou, en variante, par une unité à disque magnétique ou encore une unité optique.
Ces unités périphériques sont destinées à émettre, à recevoir, à imprimer ou à emmagasiner les lectures des compteurs et/ou des codes d'identification des compteurs. Il est possible de programmer certaines opérations prioritaires dans l'ordinateur 40 pour déterminer lorsque chaque unité doit être utilisée et lorsque les codes d'identification des compteurs doivent être expédiés à l'unité d'emmagasinage 50.
L'unité de porte et de minutage 60 comprend plusieurs portes logiques séparées et un circuit de minutage destiné à commander le transfert des données. Le circuit de minutage de l'unité 60 détermine trois intervalles de temps bien particuliers; (1) lorsque plusieurs codes d'identification de compteur sont expédiés à l'unité d'emmagasinage 50; (2) lorsque chaque code d'identification est transmis et que son code de lecture correspondant est reçu et emmagasiné; et (3) lorsque plusieurs codes de lecture de compteur sont retournés à l'ordinateur 40.
L'unité d'emmagasinage 50 peut être constituée par une mémoire conventionnelle à noyau magnétique ou par une ligne à retard sonore. Un circuit approprié d'écriture et de lecture peut faire partie de l'unité 50, pour constituer par exemple un registre d'adresses et un registre de sortie de donnée. La fig. 5 illustre une forme d'exécution de l'unité d'emmagasinage 50.
L'unité centrale 20 représentée à la fig. 3 comprend également une unité de réaction 80 destinée à permettre la transmission d'un code d'identification à raison d'un bit à la fois au modem 90. L'unité 80 comprend également une troisième ligne d'entrée en provenance du modem 90 et qui est destinée à contrôler le rythme d'émission de chacun des bits en fonction du chemin de plus long pouvant être parcouru par les données reçues par le modem 90. Une variante de l'unité de commande de réaction 80 est illustrée et décrite de façon plus détaillée en regard de la fig. 6.
Le modem 90 peut comprendre un modulateur à changement de fréquence FSK (frequency shift keying), un filtre passe-haut et un circuit conformateur. Dans une forme d'exécution préférée, le modulateur est destiné à convertir le signal binaire UN/ZERO en un signal haute fréquence qui est modulé et appliqué à la ligne de transmission de puissance.
Pour représenter le bit UN d'un code d'identification, on pourra par exemple moduler le signal à 1100 Hz pendant la durée du bit. Pour représenter le bit ZERO d'un code d'identification, on pourra moduler le signal à 900 Hz. Un temps d'arrêt doit être prévu entre chacune des périodes de bit. Le filtre passe-haut du modem 90 ne laisse passer que les signaux haute-fréquence, et présente un gain relativement constant dans la bande de fréquence allant de 800-1200 Hz. Le circuit conformateur peut être constitué par un circuit redresseur à une alternance qui émet un signal de sortie carré unidirectionnel. Une forme d'exécution du modem 90 est illustrée à la fig. 6.
Le convertisseur fréquence-binaire 64 relie la sortie du modem 90 à l'entrée d'un registre de lecture 62. Le convertisseur 64 peut comprendre des moyens de comptage et des moyens d'emmagasinage binaires, par exemple, et être agencé pour convertir le signal de 900 ou de 1100 Hz émis par le modem 90 en un signai à deux niveaux. Les fig. 4d, 4e et 4f illustrent les signaux haute fréquence émis par le filtre passehaut, les signaux écrêtés et les signaux binaires à deux niveaux, ceci pour le signal binaire 0101. Le code d'identification de compteur reçu est emmagasiné séquentiellement dans le registre de lecture 62 et une unité logique d'exploration variable 70 est prévue pour introduire chaque bit reçu dans le registre 62, ceci en un instant dépendant du temps de propagation maximum d'un réseau de distribution particulier.
L'unité logique d'exploration variable 70 comprend des moyens pour déterminer la différence de temps séparant la réception du flanc avant du bit (début du signal haute fréquence) lorsqu'il passe par le chemin le plus court, et la fin du même bit lorsqu'il passe par le chemin le plus long. Dans une forme d'exécution préférée, l'unité d'exploration logique 70 comprend également des moyens pour explorer le bit de la donnée au voisinage du milieu de la différence du temps de parcours, et des moyens pour empêcher le bit ultérieur d'être exploré tant qu'un certain laps de temps déterminé ne s'est pas écoulé, ceci pour empêcher une détection erronée due aux variations des temps de propagation.
Le répondeur 30 comprend un modem 110, un compteur 28, une logique d'exploration variable 120, un registre du code d'identification 130, un registre de lecture 112, une unité de comparaison 140 et un dispositif d'emmagasinage 142 du code de compteur. Le modem 110 est semblable au modem 90 et comprend un modulateur destiné à déterminer si un bit représente un UN ou un ZERO et à émettre un signal à 900 ou à 1100 Hz sur la ligne de transmission. Le modem 110 comprenne également un filtre passe-haut et un circuit conformateur destiné à interpréter le code reçu d'identification de compteur.
Le compteur 28 peut être constitué par un compteur domestique ou industriel conventionnel et est branché à la charge 29 et à la ligne de transmission d'énergie. Le compteur 28 est agencé pour émettre une impulsion à chaque tour sur la ligne de sortie le reliant au registre de lecture 112. La fréquence à laquelle les impulsions sont transmises sur cette ligne de sortie est proportionnelle à la puissance consommée par la charge 29.
L'unité logique d'exploration variable 120 de l'unité 30 peut être sensiblement identique à l'unité logique 70 de l'unité 20.
Le code d'identification émis est enregistré séquentiellement dans le registre 130 et Unité logique d'exploration variable 120 comprend une sortie d'exploration destinée à introduire chaque bit reçu dans le registre 130, ceci à un instant qui dépend du temps de propagation maximum du réseau de distribution particulier. L'unité logique d'exploration 120 peut comprendre les mêmes moyens que l'unité logique 70.
Le convertisseur fréquence-binaire 132 transforme la sortie pulsée du modem 110 en un code à deux niveaux différents.
Ceci constitue le niveau binaire représentant chacun des bits qui est exploré par la sortie de l'unité logique 120 pour introduire le bit dans le registre 130 au moment approprié.
La mémoire 142 renferme un code binaire fixe. Chacune des mémoires 142 renfermée dans un répondeur 30 contient un code différent identifiant son unité 30 et le compteur correspondant. Les sorties de la mémoire 142 et du registre 130 sont branchées à une unité comparatrice 140. Lorsque les codes emmagasinés dans la mémoire 142 et le registre 130 sont identiques, l'unité 140 émet un signal de sortie, ce qui indique que le répondeur a été interrogé. La sortie de l'unité 140 est branchée au registre de lecture 112 qui renferme un code binaire représentant et correspondant à la consommation de kilowatts. Ainsi, la sortie de l'unité de comparaison 140 déplace le contenu du registre 112 au modem 110.
Ce déplacement peut s'opérer à une vitesse déterminée ou à une vitesse déterminée au moins en partie par le chemin le plus long parcouru par les données reçues par le répondeur 30. Le modem 110 comprend des moyens pour capter la valeur de chaque bit et émettre un signal modulé haute fréquence sur la ligne de transmission d'énergie. Le répondeur 30 est représenté de façon plus détaillée à la fig. 7.
La fig. 5 illustre une partie de l'unité de contrôle centrale 20, laquelle comprend des moyens d'emmagasinage 50, un ordinateur 40 et une logique de minutage et de porte. Les moyens d'emmagasinage 50 comprennent une mémoire principale 52, un circuit d'introduction 54, des amplificateurs de lecture 56, un décodeur d'adresse 58 et un registre de sortie de mémoire 59. Les moyens d'emmagasinage 50 peuvent être de construction conventionnelle et la mémoire principale 52 être constituée par une matrice de noyau magnétique et le décodeur d'adresse 58 par une matrice de diode ou un circuit logique à porte. Pour la plupart des mémoires, il est prévu un cycle de lecture-écriture pour lire les informations contenues dans la mémoire et introduire des informations dans celle-ci.
Les circuits d'introduction 54 sont destinés à inscrire des données dans la mémoire principale 52 sous la commande de la sortie W du bistable de lecture-écriture 61 (R/W). De même, les amplificateurs de lecture 56 sont destinés à lire les données de la mémoire principale 52 sous la commande de la sortie R du bistable 61. Le registre de sortie de mémoire 59 renferme des codes d'identification ou de lecture qui sont lus de la mémoire 52 ou inscrits dans cette mémoire.
L'ordinateur 40 représenté à la fig. 5, comprend une section d'entrée-sortie destinée à émettre et à recevoir des ordres de commande et des données. L'ordinateur 40 comprend trois sorties de commande: 1) une commande de synchronisation SYNC, 2) une commande de l'envoi du code d'identification
SI, et 3) une commande de l'envoi du code de lecture SR.
L'ordinateur 40 présente également deux entrées de commande en provenance de la logique de minutage de l'unité de contrôle centrale 20. Ces commandes sont 1) I'appel des codes d'identification RI et 2) l'appel des codes de lecture RR. L'ensemble de plusieurs lignes de transfert de donnée 41 sont également branchées entre l'ordinateur 40 et les portes de transfert 63 et 65.
La fig. 5 illustre, outre l'ordinateur 40 et l'unité d'emmagasinage 50, une logique de minutage destinée à déterminer les intervalles de temps associés à l'unité de commande centrale 20. Cette logique de minutage comprend un compteur d'adresse 71, un compteur d'intervalle 73, un bistable 61 et des portes de donnée 63, 65, 67 et 69. Dans la forme d'exécution représentée, le compteur d'intervalle 73 peut être constitué par un compteur à deux étages qui compte de 0 à 3 en
BCD (binaire codé décimal). Deux flip-flops conventionnels peuvent être utilisés et sont branchés de manière conventionnelle pour former un compteur qui augmente d'une unité son contenu chaque fois qu'une impulsion est reçue sur la ligne de comptage 73C.
Un décodeur d'intervalle 74 est branché à la sortie du compteur d'intervalle 73 et est destiné à décoder chacun des quatre états différents du compteur 73. Les quatre lignes de sortie reliant le compteur 73 et le décodeur 74 peuvent être branchées aux deux sorties bistables des deux flipflops du compteur 73 respectivement. Les quatre états du compteur 73 sont décodés par le décodeur 74 sous la forme d'intervalle A, B, C et D. Lors de l'intervalle A, les codes d'identification des compteurs sont transmis de l'ordinateur 40 à la mémoire principale 52. Lors de l'intervalle B, les codes d'identification sont envoyés, à raison d'un à la fois, à un répondeur et la lecture de celui-ci est emmagasinée dans la mémoire principale 52. Lors de l'intervalle C, un groupe de codes de lecture de compteur sont transmis de la mémoire principale 52 à l'ordinateur 40.
Le décodage de l'intervalle D n'est que temporaire et est utilisé pour engendrer un signal de remise à zéro qui, appliqué à la ligne 74A, ramène le compteur 73 à l'état A. Le décodeur d'intervalle 74 peut être constitué par une porte décodeuse conventionnelle ET ou analogue.
Le compteur d'adresse 71 est destiné à compter de 0 à 4095 (ce qui correspond à un compte de 4096 unités) dans la forme d'exécution représentée et peut être de toute construction conventionnelle et comprendre douze flip-flops (212 = 4096) pour produire le comptage nécessaire. Une sortie du compteur 71, qui comprend plusieurs lignes de sortie branchées chacune à l'un des flip-flops du compteur 71, est reliée au décodeur d'adresse 58. Le décodeur d'adresse 58 interprète le nombre enregistré dans le compteur 71 et choisit l'une des adresses (emplacements) de la mémoire principale 52 dans laquelle une donnée est inscrite ou de laquelle une donnée est lue.
La seconde sortie du compteur 71 qui comprend également un ensemble de plusieurs lignes de sortie branchées chacune à l'un des flip-flops du compteur 71, est branchée au décodeur 72 qui est destiné à décoder (capter) la position 0 du compteur 71. Le décodeur 72 peut également être constitué par une porte ET conventionnelle. Chaque fois que le compteur 71 a compté de 0 à 4095 et que le décodeur 72 détecte le nombre zéro, une impulsion de comptage est émise sur la ligne 73C pour brancher le compteur d'intervalle 73.
L'avance séquentielle du compteur 71 est effectuée par les impulsions de comptage émises sur la ligne 71C par la logique de comptage. Cette logique de comptage comprend des portes
ET 45, 46 et 47, une porte OU 48 et un réseau à retard 49. La porte ET 45 est ouverte lorsqu'une impulsion SYNC est reçue, lorsque l'ordinateur 40 émet également une impulsion de commande SI et lorsque le compteur d'intervalle 73 se trouve dans l'état A. Ainsi, lorsque le système est dans l'état A, le compteur 40 transmet les codes d'identification sur les lignes 41 et la porte 45 laisse passer une impulsion lorsque les signaux SI et SYNC sont simultanément présents. Cette impulsion de sortie de la porte 45 ouvre la porte OU 48, après quoi elle est retardée par le réseau 49 et est appliquée par la ligne de comptage 71C au compteur 71.
Le réseau 49 est prévu pour assurer que le compteur d'adresse 71 ne modifie le nombre
qu'il renferme qu'après que le code d'identification a pu disposer d'un temps suffisant pour être introduit dans la mémoire principale 52. Les portes ET 46 et 47 sont prévues pour
avancer le compteur 71 lors des intervalles B et C respectivement. Le signal N BIT est émis par le registre de lecture 96 représenté à la fig. 6, ceci durant l'intervalle B et après que le
code d'identification a été transmis par la ligne de distribution
d'énergie et que le dernier bit (N BIT) du code de lecture a été
reçu. La sortie de la porte ET 46 ouvre également la porte OU
48 et augmente d'une unité le nombre enregistré dans le
compteur 71. Durant l'intervalle C, les codes de lecture emma
gasinés dans la mémoire principale 52 sont transmis à l'ordina
teur 40 lorsque celui-ci engendre les signaux SYNC et SR.
Ceci aussi ouvre la porte OU 48 et fait avancer d'une unité le nombre enregistré dans le compteur 71.
Les multivibîateurs monostables 75 et 76 sont agencés pour
émettre les signaux d'appel RI et RR respectivement, lesquels
sont appliqués à l'ordinateur 40. Lorsque le décodeur 74
décèle le début de l'intervalle A, le multivibrateur monostable
75 passe à l'état actif où il demeure pendant un intervalle de
temps déterminé et le signal de commande RI prend sa valeur
supérieure. L'ordinateur 40 sait ainsi que l'unité de commande centrale 20 a fini de transmettre les codes de lecture des compteurs et est prêt pour recevoir les codes d'identification.
Ensuite, lorsque le décodeur 74 détecte le début de l'intervalle
C, le monostable 76 passe à sa position active où il demeure pendant un intervalle de temps déterminé et le signal de commande RR prend sa valeur supérieure. L'ordinateur 40 sait ainsi que l'unité de contrôle centrale 20 a transmis tous les codes d'identification aux répondeurs 30, qu'elle a reçu les codes de lecture correspondants de ceux-ci, et qu'elle est prête à envoyer ces codes de lecture à l'ordinateur 40.
On voit à la fig. 5 que le bistable 61 R/W commande la lecture de la mémoire principale 52 de même que l'inscription dans celle-ci, et commande également le passage des données par l'intermédiaire des portes de-donnée 67 et 69. Le bistable 61 peut être constitué par un flip-flop conventionnel dans lequel un signal d'entrée appliqué sur la ligne 61A fait passer le signal de sortie R à sa valeur supérieure et dans lequel un signal d'entrée sur la ligne 61B fait passer le signal de sortie W à sa valeur supérieure. Les sorties des portes OU 77 et 78 sont reliées respectivement aux lignes d'entrée 61A et 61B.
Lors de l'intervalle A, la porte OU 78 est ouverte, la ligne 61B est soumise à sa tension supérieure et le bistable 61 est dans l'état
W (écriture) ce qui amène en position active le circuit d'introduction 54 et permet au code d'identification d'être introduit dans la mémoire principale 52. Le chemin suivi par les données passe par les lignes de donnée 41 de l'ordinateur 40, la porte de donnée 65 qui n'est ouverte que pendant l'intervalle
A, la ligne de donnée 66, et le registre de mémoire 59. La donnée contenue dans le registre 59 à un instant quelconque est soit inscrite dans l'adresse choisie par le décodeur d'adresse 58, soit lue de cette adresse. Lors de l'intervalle A, lorsque le signal W est à sa valeur supérieure, les circuits d'introduction 54 sont rendus actifs et les codes d'identification sont inscrits dans la mémoire principale 52.
Ces codes sont émis par l'ordinateur 40 au rythme des impulsions SYNC et le compteur d'adresse 71 passe à l'adresse suivante (voir porte 45) seulement après que la donnée a été inscrite.
Lors de l'intervalle B, un code d'identification est émis dans le mode série et un code de lecture est reçu dans le mode série puis le code d'identification suivant est émis. Cette séquence se poursuit jusqu'à ce que tous les codes d'identification ont été émis et que les lectures correspondantes ont été reçues. C'est durant cet intervalle que les unités d'exploration logiques variables sont mises en action pour commander le moment où s'effectue la réception de chaque bit d'un code, ce moment dépendant à tout instant du chemin le plus long du réseau.
La porte OU 77 comprend un intervalle d'entrée B qui ouvre la porte 77, commute la ligne 61A à sa valeur supérieure et amène le bistable 61 dans sa position R (lecture). Ceci a pour effet de rendre actifs les amplificateurs de lecture 56 et la porte ET 43 et de permettre à un code d'identification d'être transmis dans le mode parallèle au registre 59, sur la ligne 66 et par la porte ouverte 67 dans le registre parallèle-série 94 qui est représenté à la fig. 6 et sera discuté plus loin. Lorsque le registre 96 reçoit le dernier bit du code de lecture correspondant, le N BIT prend sa valeur supérieure, la porte OU 78 est ouverte et le bistable 61 amène sa sortie W à la valeur supérieure.
Cette action a pour effet d'ouvrir les circuits d'introduction 54 et la porte ET 44 et de permettre au code de lecture de passer du registre de lecture 96 à la mémoire 50, ceci par l'intermédiaire de la porte 69 et de la ligne 66. Le code de lecture est introduit dans l'adresse où figurait le code d'identification. Le nombre renfermé dans le compteur 71 n'est augmenté qu'après que la lecture a été introduite.
Le circuit à retard 79 est branché entre l'entrée N BIT de la fig. 5 et l'une des entrées de la porte OU 77. Le temps de retard du circuit 79 est suffisant pour permettre au code de lecture de compteur d'être introduit dans la mémoire 50 avant
que le bistable 61 ne passe à l'état R, de sorte que le code d'identification suivant peut être lu de la mémoire 50. Ainsi, le signal retardé N BIT ouvre la porte 77, commute le bistable 61
à son état R et amène en position active les amplificateurs de lecture 56 et la porte de donnée 67, ceci par la porte ET 43.
Cette séquence écnture/lecture du bistable 61 se poursuit jusqu'à ce que le nombre enregistré dans le compteur d'adresse 71 soit égal à zéro et le compteur d'intervalle 73 se déplace dans l'intervalle C. A cet instant, tous les codes d'iden- tification ont été émis et les codes de lecture correspondants reçus des répondeurs 30.
Lors de l'intervalle C, les codes de lecture enregistrés sont émis vers l'ordinateur 40 au rythme de l'impulsion SYNC. Le signal C ouvre la porte OU 77 qui amène le bistable 61 à sa position R. Cette action amène les amplificateurs 56 dans leur position active, ceci pendant toute la durée de l'intervalle C, et ouvre également la porte de donnée 63. Les données passent de la mémoire 50 à la ligne 66, à travers la porte de donnée 63 pour venir dans l'ordinateur 40 en passant par les lignes 41. A la fin de l'intervalle C, le décodeur d'intervalle 74 commute temporairement à l'état D. Ceci a pour effet d'émettre un signal sur la ligne 74A, lequel ramène immédiatement le compteur 73 dans son état A.
La fig. 6 illustre le reste de l'unité de contrôle centrale 20, qui comprend une unité logique d'exploration variable 70, un modem 90 et un circuit de commande de réaction 80. Le code d'identification sous forme binaire est appliqué par l'intermédiaire de la porte de donnée 67 de la fig. 5 et pendant l'intervalle B, au registre parallèle/séne 94. Le registre 94 peut être de construction conventionnelle et est destiné à recevoir les données d'identification de la porte 67 par la ligne 94A, à emmagasiner ces données, et à sortir ces données sur la ligne 94C, ceci sous la commande du registre 93. Une forme d'exécution du registre 94 est représentée à la fig. 8.
Dans une forme d'exécution, chaque signal codé d'identification comprend 16 bits et chaque signal codé de lecture comprend 16 bits. La sortie N BIT émise par le registre de lecture 96 se produit ainsi lors de la détection du 16eme bit du signal de lecture. Lorsqu'un signal d'identification est émis, le registre 94 est capable d'emmagasiner 16 bits de donnée et ces 16 bits sont émis séquentiellement par la ligne 94c vers le modulateur 95.
Le modulateur 95 peut comprendre deux oscillateurs pour engendrer les fréquences de 900 et 1100 Hz, des portes commandées par l'état (UN ou ZERO) de chaque bit pout activer l'oscillateur à 900 Hz lorsqu'un ZERO est détecté et une porte pour activer l'oscillateur à 1100 Hz lorsqu'un UN est détecté, et des moyens pour moduler séquentiellement le signal de 900 Hz ou de 1100 Hz pendant un temps déterminé sur la ligne de transmission triphasée 27.
L'un des répondeurs 30 reconnaîtra son propre signal d'identification et transmettra son signal de lecture, un bit après l'autre, vers l'unité de contrôle centrale 20. Ce signal de lecture transmis est appliqué. par la ligne de transmission 27, au filtre passe-haut 97 qui laisse passer les signaux haute fréquence (900 ou 1100 Hz) et bloque le signal de 60 Hz. Un signal de sortie du filtre 97 est représenté à la fig. 4d. Le signal de sortie du filtre 97 est appliqué à un circuit conformateur 98 qui peut comprendre un redresseur à une alternance et un circuit d'écrêtage. Le signal de sortie du circuit conformateur 98 est représenté à la fig. 4e sous la forme d'un train d'impulsion de 900 ou 1100 Hz. Ce signal de sortie est appliqué à la logique d'exploration variable 70, au circuit de commande de la réaction 80 et au convertisseur fréquence/binaire 64.
Le convertisseur 64 peut comprendre deux comparateurs, une horloge à 900 et 1100 Hz étant branchée à chacun des comparateurs. Un signal binaire UN sera détecté lorsqu'un des comparateurs est actionné et un signal binaire ZERO sera détecté lorsque l'autre comparateur est actionné. Le signal de sortie du convertisseur 64 est représenté à la fig. 4f pour le nombre
0101. On voit à la fig. 4f qu'un temps d'arrêt est ménagé entre les bits de donnée, le signal pouvant être considéré comme étant à un niveau de référence si l'on représente un UN par un niveau positif et un ZERO par un niveau négatif, ceci pendant le temps d'arrêt. Il est clair que l'on peut utiliser d'autres schémas pour indiquer les UN et ZERO.
Le signal de sortie du convertisseur 64 est appliqué au registre de lecture 96 et chacun des bits est exploré au moment voulu par une impulsion appliquée à la ligne 86A par le comparateur 86 de l'unité d'exploration logique 70.
L'unité logique 70 comprend un différenciateur 81 du temps
de montée, un monostable 82, un compteur 83, un registre 85,
un circuit 87 déterminant l'état initial, et un comparateur 86.
Admettons que le filtre passe-haut 97 est prêt à recevoir un
signal haute fréquence émis par un répondeur et passant par la
ligne distributrice de puissance 27, ceci par le chemin le plus
court entre le répondeur interrogé et l'unité de contrôle cen
trale 30. Le différenciateur 81, qui peut être constitué par un
circuit conventionnel pourvu d'un réseau R-C, détecte le flanc
positif de chacune des impulsions (voir fig. 4e), émises par le
circuit conformateur 98 et engendre une impulsion de comptage étroite sur la ligne de sortie 81A. Ce signal de sortie est appliqué à l'entrée de comptage du compteur 83 et au monostable 82.
Le compteur 83 reçoit les impulsions de comptage émises par le différentiateur 81 sur la ligne 81A aussi longtemps que le filtre 97 détecte un signal haute fréquence. Après la fin du bit de donnée qui a passé par le chemin le plus long, le différentiateur 81 ne détecte plus d'impulsion et par conséquent, le nombre enregistré dans le compteur 83 a atteint sa valeur maximum. Le multivibrateur monostable 82 reçoit également des impulsions de comptage par la ligne 81A et est destiné à commuter à son niveau supérieur chaque fois qu'une impulsion est reçue et à demeurer à ce niveau supérieur aussi longtemps que des impulsions continuent à être reçues au rythme de la haute fréquence. Ainsi, le monostable 82 mesure la différence de temps s'écoulant entre la réception de la première impulsion du différentiateur 81 et la réception de la dernière impulsion par le chemin le plus long.
Lorsque le monostable 82 repasse à son niveau inférieur, un signal est émis sur la ligne de sortie 82A, lequel signal est appliqué au circuit de retard 84 et au registre 85. Le registre 85 peut être de construction conventionnelle et est destiné à recevoir la moitié du nombre contenu dans le compteur 83 lorsqu'un signal de sortie est émis sur la ligne de sortie 82A.
Le réseau de retard 84 est ménagé entre la ligne de sortie 82A et le compteur 83 pour retarder les impulsions sur la ligne 82A de manière que le transfert du compteur 83 au registre 85 puisse s'effectuer avant que le compteur 83 soit remis à zéro.
A la fig. 6, on voit six lignes de sortie 83A reliant le compteur 83 au registre 85 et au comparateur 86. Le comparateur 86 comprend également six lignes d'entrée 85A reliées au registre 85. Ainsi, chaque fois qu'un bit de donnée est reçu par l'unité de contrôle centrale 20, à la fin de l'intervalle de bit déterminé par le monostable 82, une moitié du nombre enregistré dans le compteur 83 est transférée au registre 85. Si le réseau distributeur d'énergie est stable et que le nombre maximum enregistré dans le compteur 83 demeure constant, le comparateur 86 émet un signal de sortie sur la ligne 86A, ceci environ au milieu de l'intervalle de bit. Par exemple, si le compteur 83 a d'abord compté jusqu'à 20 et que le nombre 10 est transféré au registre 85, le bit de donnée suivant sera exploré lorsque le nombre enregistré dans le compteur 83 atteint la valeur de 10.
Les données binaires sur les lignes 83A et 85A seront alors identiques et le comparateur 86 émettra une impulsion d'exploration sur la ligne 86A. Cette impulsion fait passer la donnée de sortie du convertisseur 64 dans le registre de lecture 96 au moment voulu.
Le circuit 87 déterminant la condition initiale est prévu pour introduire un nombre initial dans le registre 85. Le circuit 87 peut être de construction conventionnelle et peut comprendre un ensemble de commutateurs qui sont actionnés manuellement pour introduire un nombre déterminé dans le registre 85.
Par exemple, le nombre dix peut être introduit dans le registre 85 sous la forme BCD (binaire codé décimal). Ainsi, lorsque le nombre enregistré dans le compteur 83 est égal à dix, le comparateur 86 émet un signal sur la ligne 86A afin d'introduire le bit de donnée particulier dans le registre de lecture 96. Si ensuite le compteur 83 compte jusqu'à 30, le nombre 15 sera transféré au registre 85 à la fin de l'intervalle de bit. Ainsi, le bit de donnée suivant sera exploré au milieu de l'intervalle de bit ou lorsque le nombre enregistré est égal à 15. Ainsi, c'est toujours l'intervalle de bit précédent qui détermine le moment d'exploration d'intervalle de bit suivant.
Lorsque le dernier bit du code de lecture a été introduit dans le registre 96, un signal N BIT est engendré. Ce signal amène à leur position active le bistable 61 de la fig. 5 et la porte de donnée 69, ce qui permet au code de lecture de passer du registre 96 à la mémoire 50, ceci à travers la ligne 66.
La fig. 6 illustre une forme d'exécution de l'unité logique d'exploration variable 70. Dans d'autres formes d'exécution, les fractions différentes du nombre enregistré dans le compteur 83 peuvent être transférées au registre 85 par exemple. L'unité 70 comprend une boucle commandée par la réaction et qui est active même lorsque la phase du signal haute fréquence varie de manière à provoquer l'application d'impulsions supplémentaires au compteur 83. Toutefois, après la première apparition de ces impulsions supplémentaires, le compteur 83 et le registre 85 effectuent une compensation immédiate en variant le moment où le comparateur 86 émet un signal d'exploration sur la ligne 86A.
La fig. 6 montre également le circuit de commande de la réaction 80. Le circuit 80 est agencé pour commander principalement l'émission de code d'identification à un instant qui dépend du rythme auquel les données sont reçues par le circuit conformateur 98 depuis le réseau de distribution d'énergie.
Comme mentionné plus haut, les données à transmettre sont transférées par la porte de donnée 67 au registre parallèlesérie 94. Une série d'impulsions sont engendrées sur la ligne 94B par le registre à décalage 93. Le registre 93 peut être de toute construction conventionnelle et comprend plusieurs sorties qui émettent séquentiellement une série d'impulsions espacées à des intervalles déterminés. Lorsque la dernière des impulsions est émise, le registre 93 émet un signal M BIT. Le registre 93 marche librement et est démarré par une impulsion d'entrée appliquée depuis la porte ET 92 par la ligne 93A.
La porte ET 92 est ouverte lorsqu'un signal SEND est engendré par le flip-flop 89. Le flip-flop 89 commande l'émission des données par l'intermédiaire du modulateur 95 et il est rendu actif lorsque des signaux R et B (voir fig. 5) sont appliqués à la porte ET 91 puis, par l'intermédiaire du circuit à retard 99, à l'entrée S du flip-flop 89. Le flip-flop 89 est ramené à sa position de repos par le signal M BIT. Le circuit de retard 99 est agencé de manière que le signal SEND ne se produise pas tant que les données n'ont pas été transférées au registre 94. A ce moment, le signal SEND passe au niveau supérieur et lorsqu'une impulsion est engendrée à la sortie de l'oscillateur 88, la porte ET 92 est ouverte pendant la durée de l'impulsion émise par l'oscillateur 88.
Le circuit égalisateur 101 est branché à la sortie du circuit conformateur 98 et est destiné à engendrer une tension de sortie qui est proportionnelle au nombre d'impulsions reçues du circuit 98 pendant un intervalle déterminé, par exemple l'intervalle séparant les bits d'un mot. Le circuit égalisateur 101 peut être de construction conventionnelle et comprendre une charge capacitive. La sortie du circuit 101 est branchée à un oscillateur 88 commandé par une tension, ceci pour commander la fréquence de répétition des impulsions émises par l'oscillateur 88. L'oscillateur 88 peut également être de type conventionnel et être destiné à engendrer des impulsions de sortie dont la fréquence de répétition augmente lorsque la tension de commande diminue.
Lorsque le nombre d'impulsions reçues du circuit 98 augmente en raison du fait que le chemin dont le temps de propagation est le plus long s'est allongé, le circuit 101 produira une tension de sortie plus élevée. Ainsi, la fréquence de répétition de l'oscillateur 88 sera plus faible et chaque bit du code d'identification sera émis à un rythme plus faible. Au contraire, lorsque la fréquence du circuit conformateur 98 décroît, la tension de sortie du circuit 101 diminue et la fréquence de répétition de l'oscillateur 88 augmente.
Le signal SEND émis par le flip-flop 89 a pour effet, outre qu'il ouvre la porte ET 92 en permettant un déplacement des impulsions hors du registre 94, de fermer le filtre passe-haut 97 pendant que le signal SEND est à son niveau supérieur.
Ceci est nécessaire pour empêcher le filtre 97 de détecter le code d'identification alors qu'il ne doit détecter que le code de lecture.
La fig. 8 illustre une forme d'exécution du registre 94 montré à la fig. 6. Le registre 94 comprend 16 portes ET illustrées en 107 et une porte OU 108. Une des entrées de chacune des portes ET est reliée au registre à décalage 93 tandis qu'une autre entrée est reliée à la porte 67. Ces entrées sont représentées respectivement en T1-T6 et G1-G16. Ainsi, lorsque la sortie T1 du registre à décalage 93 est à son niveau supérieur, le bit de donnée UN ou ZERO de la ligne G1 peut passer par la porte OU 108 et la ligne 94C pour arriver au modulateur 95 représenté à la fig. 6. Cette séquence T1-T16 se poursuit jusqu'à ce que le dernier bit est reçu. A la fig. 8, la sortie T16 elle-même constitue le signal M BIT utilisé à la fig. 6.
La fig. 7 illustre une forme d'exécution du répondeur 30. La disposition générale du répondeur 30 représenté à la fig. 7 est tout à fait semblable à la partie de l'unité de contrôle centrale 20 qui est représentée à la fig. 6. Le répondeur 30 comprend en général un modem 110, un compteur 28, un registre de lecture 112, un convertisseur fréquence-binaire 132, une logique d'exploration variable 120 et un comparateur 140.
Le modem 110 comprend un filtre passe-haut 104, un modulateur 105 et un circuit conformateur 103, tous ces éléments étant de construction conventionnelle et sensiblement les mêmes que le filtre 97, le modulateur 95 et le circuit conformateur 98 de la fig. 6. Le code d'identification de compteur émis de l'unité de contrôle centrale 20 est reçu par le réseau triphasé branché au filtre passe-haut 104. Les signaux de sortie du filtre 104, du circuit conformateur 103 et du convertisseur fréquence-binaire 132 peuvent être semblables à ceux représentés aux fig. 4d, e et f respectivement.
La sortie binaire du convertisseur 132 est appliquée au registre du code d'interrogation 130. Le signal de sortie de l'unité logique d'exploration variable 120 est également appliqué au registre 130 et une impulsion d'exploration est émise au moment voulu pour faire passer chaque bit de donnée du convertisseur 132 au registre 130. L'unité 120 peut être identique à l'unité d'exploration variable 170 de l'unité de contrôle centrale 20. L'unité 120 comprend un différentiateur 121 du temps de montée destiné à différencier le flanc avant de chaque impulsion émise par le circuit conformateur 103. Le monostable 122 est branché à la sortie du différentiateur 121 et est destiné à prendre son niveau élevé chaque fois qu'un signal haute fréquence est détecté par le filtre 104.
L'unité logique 120 comprend également un compteur 124, un registre 125 et un circuit 126 de détermination de la condition initiale.
Le signal de sortie du monostable 122 qui peut se présenter à la fin des positions choisies a pour effet de faire transférer la moitié du nombre enregistré dans le compteur 124 au registre 125 et de remettre à zéro le compteur 124 par l'intermédiaire du circuit de retard 123. Le comparateur 127 est destiné à détecter les variations du signal de sortie du compteur 124 et la sortie du registre 125. Le comparateur 127 peut être identique au comparateur 86 de l'unité 70 et est destiné à engendrer une impulsion d'exploration sur la ligne 127A, laquelle impulsion est appliquée à la porte ET 134 et au registre du code d'interrogation 130. Le comparateur 127, le compteur 124 et et le registre 125 produisent le même type de compensation du retard pour le répondeur 30 que les blocs de l'unité 70 de l'unité de contrôle centrale 20.
Dans une forme d'exécution, le code d'interrogation comprend seize bits qui sont introduits séquentiellement dans le registre 130 qui peut être de construction conventionnelle. Le répondeur 30 comprend également une mémoire 142 destinée à emmagasiner le code d'identification de compteur, cette mémoire pouvant comprendre un ensemble de plusieurs commutateurs manuels qui sont positionnés de manière à correspondre au code d'identification du répondeur. L'unité de comparaison 140 présente deux entrées dont l'une est reliée à la mémoire 142 et l'autre au registre 130. Chacune des entrées de l'unité 140 est formée de plusieurs lignes de données séparées. Lorsque les signaux de sortie de la mémoire 142 et du registre 130 sont comparés, bit par bit, le comparateur 140 émet un signal de sortie sur la ligne 140A, lequel signal est appliqué à la porte ET 134.
La porte 134 comprend également deux autres entrées, dont l'une est reliée au comparateur 127 de l'unité logique d'exploration variable 120 et l'autre au registre 130. Le signal d'entrée fourni par le registre 130 peut être désigné par signal N BIT, ce qui signifie que tout le code d'identification de compteur a été introduit dans le registre 130. Lorsque toutes les entrées de la porte ET 130 sont à leur niveau supérieur, le répondeur correspondant a reconnu son propre code d'identification. La sortie de la porte ET 134 est appliquée au monostable 136. Le signal de sortie GO du monostable 136 prend son niveau supérieur pendant un intcr- valle de temps qui est suffisant pour permettre l'émission série de tous les bits du registre de lecture de compteur 112.
Le signal GO émis par le monostable 136 est également appliqué au filtre passe-haut 104 pour l'empêcher d'agir pendant que le code de lecture de compteur est émis sur le réseau de distribution d'énergie.
Le répondeur 30 comprend également un oscillateur conventionnel 137 dont la sortie est branchée à l'une des entrées d'une porte ET 138 dont l'autre entrée est branchée à la sortie du monostable 136. L'oscillateur 137 émet les impulsions à une fréquence déterminée qui dépend de l'organisation générale du réseau de distribution d'énergie. Lorsqu'vil existe plusieurs chemins de grande longueur, la fréquence du signal de sortie de l'oscillateur 137 est plus faible que si les chemins sont plus courts. Le signal de sortie de la porte ET 138 est constitué par une série de seize impulsions qui sont appliquées à la ligne 1 12A en ayant pour effet de déplacer vers la sortie le contenu du registre 112 qui est appliqué au modulateur FSK 105 et de là à la ligne de transmission.
Le signal du monostable 130 peut également permettre au modulateur 105 d'émettre le signal de lecture. Le modulateur 105 peut être de toute construction conventionnelle et peut être identique au modulateur 95 représenté à la fig. 6.
Différentes modifications de l'installation sont possibles. Par exemple, on a utilisé une mémoire pour emmagasiner les codes d'identification et de lecture. En variante, on pourrait utiliser des mémoires séparées pour les codes d'identification et de lecture. De même, on a décrit un système de portes relativement simplifié. Dans d'autres formes d'exécution, le système de portes pourrait comprendre un registre d'emmagasinage de manière que deux codes de lecture de compteur ou davantage puissent être introduits dans une adresse de mémoire. De plus, la logique d'exploration variable pourrait également être modifiée. Par exemple, les registres 85 ou 125 pourraient être agencés pour accepter des parties du nombre total différentes de la moitié.
Par ailleurs, on a vu que le signal d'identification du compteur peut être émis en série sur le réseau de distribution de puissance en modulant un signal haute fréquence de durée fixe et représentant un bit, ceci sur une ligne conventionnelle à 60 Hz. On peut alors utiliser un signal à 900 Hz pour indiquer un bit de valeur ZERO et un signal à 1100 Hz pour indiquer un bit égal à UN. Cette façon de moduler peut s'utiliser pour transmettre à la fois les signaux d'identification des compteurs et les signaux représentant les lectures des compteurs.
Mentionnons enfin que, selon une forme d'exécution, un registre d'emmagasinage est prévu pour contenir le code d'identification du compteur émis. Une logique d'exploration variable est également prévue dans chacun des répondeurs pour introduire chaque bit reçu dans le registre d'emmagasi- nage, ceci à un instant qui dépend du temps de propagation maximum du réseau de distribution particulier. Cette logique d'exploration comprend des moyens pour déterminer l'intervalle de temps s'écoulant entre la réception du début du bit sur la voie la plus courte et la fin du même bit sur la voie la plus longue.
La logique d'exploration variable peut également comprendre des moyens pour explorer les bits de chacun des codes d'identification, ceci au voisinage du milieu du laps de temps déterminé et des moyens pour empêcher le bit ultérieur d'être exploré tant que ce laps de temps ne s'est pas écoulé.
Selon une autre forme d'exécution, une logique d'exploration variable peut également être prévue dans l'unité de contrôle centrale pour compenser les changements du temps de propagation maximum du réseau de distribution. Dans ce cas, l'unité de contrôle centrale peut comprendre des moyens d'emmagasinage destinés à recevoir séquentiellement la lecture codée émise, la logique d'exploration agissant comme décrit cidessus pour chacun des répondeurs.