Der Patentanspruch I des Hauptpatentes bezieht sich auf ein Verfahren zur Fehlerüberwachung von Sammelschie nen, bei welchem die Ströme sämtlicher Zu- und Ableitun gen mit Stromwandlern erfasst und nach Umformung in Rechtecksignale UND-Gliedern zugeführt werden, die auf eine Auslöseeinrichtung einwirken, wobei die positiven und negativen Halbwellen in getrennten Eingangs-UND-Gliedern auf Phasenüberdeckung geprüft werden, die Ausgangssig nale der Eingangs-UND-Glieder Zeitstufen ansteuern, die zu kurze Impulse eliminieren, die Ausgangssignale der Zeitstu fen bistabile Kippstufen ansteuern, die Zeitstufen und die bi- stabilen Kippstufen durch logische Auswertung der bejahen den und negierten Signale der Eingangs-UND-Glieder abge steuert werden,
wenn an übereinstimmenden Ausgängen der Eingangs-UND-Stufen gleiche Signale erscheinen und in wei teren UND-Gliedern ein Auslösesignal erzeugt wird, wenn in einer ersten Halbwelle eine Phasenüberdeckung für eine bestimmte Mindestzeit vorliegt und innerhalb einer bestimm ten Zeit in einer zweiten Halbwelle erneut Phasenüberdek- kung angezeigt wird.
Es zeigt sich nun, dass bei Verwendung von gesättigten Hauptstromwandlern und Wandlern beliebiger Art in der Ein gangsschaltung unter ganz bestimmten Voraussetzungen kurze Störimpulse auftreten können, die bei Beibehaltung der obigen Auslösekriterien Fehlauslösungen zur Folge haben könnten.
Damit auch derartige Fehlauslösungen verhindert wer den, wird erfindungsgemäss immer nur dann ein Auslösesig nal erzeugt, wenn in einer ersten Halbwelle und innerhalb einer bestimmten Zeit in einer zweiten Halbwelle Phasen überdeckung jeweils für eine bestimmte Mindestzeit vorliegt.
Anhand eines in der Zeichnung dargestellten Ausfüh rungsbeispiels wird die Erfindung nachstehend erläutert.
In Fig. 1 sind & 10 und & 20 Eingangs-UND-Glieder. & 10 wird mit den positiven Halbwellen, & 20 mit den negativen Halbwellen der Ströme sämtlicher Zu- und Ableitungen der Sammelschiene beaufschlagt. Die bejahenden Ausgänge der Eingangs-UND-Glieder & 10, & 20, sind mit A, die negierten Ausgänge mit B bezeichnet. Den bejahenden Ausgängen A sind Zeitstufen T1, T2 nachgeschaltet, deren Ausgang A ein L-Signal abgibt, wenn am Eingang 1 ein L-Signal von einer bestimmten Mindestdauer, beispielsweise 6 ms, vorhanden war. Der Ausgang A der beiden Zeitstufen T1, T2 ist mit dem Eingang 1 zweier bistabiler Kippstufen S10 und S20 ver bunden. Dem Ausgang A der beiden Kippstufen S10, S20 sind UND-Glieder & 12, & 22 nachgeschaltet, die zusätzlich über Verzögerungsglieder VZ1, VZ2 von den anderen A-Aus gängen des anderen UND-Gliedes angesteuert werden.
Die negierten Ausgänge B der UND-Glieder & 12, & 22 sind mit den Eingängen eines weiteren UND-Gliedes & 31 verbunden, dessen negierter Ausgang B den Eingang 1 einer Zeitstufe T11 beaufschlagt. Der Zeitstufe T11 ist eine weitere Kipp- stufe S11 nachgeschaltet. Ausser diesen bereits genannten Bauelementen sind NAND-Glieder & 1, & 2, ein UND-Glied & 3 und eine Zeitstufe T3 vorgesehen, die wie folgt geschal tet sind: Die A-Ausgänge der Eingangs-UND-Glieder & 10, & 20 sind zu den Eingängen des NAND-Gliedes & 1 geführt. Die B-Ausgänge dieser Eingangs-UND-Glieder sind mit den Eingängen des NAND-Gliedes & 2 verbunden. Die Ausgänge dieser beiden NAND-Glieder beaufschlagen das UND-Glied & 3, dessen negierter Ausgang die Zeitstufe T3 ansteuert.
Diese Zeitstufe gibt am Ausgang ein L-Signal ab, wenn am Eingang ein L-Signal für mehr als eine bestimmte Mindest zeit tv3 anlag. Diese Mindestzeit ist kleiner als die Mindest zeit der Zeitstufen TI und T2 und kann beispielsweise 4 ms betragen. Der Ausgang A der Zeitstufe T3 ist sowohl mit dem Eingang 2 der Zeitstufen T1, T2, T11 als auch mit dem Eingang 2 der bistabilen Kippstufen S10, S20 und S11 verbun- den. Wenn also die Zeitstufe T3 ein L-Signal abgibt, werden sowohl die Zeitstufen T1, T2 und T11 als auch die bistabilen Kippstufen S10, S20 und S11 abgesteuert. Damit erfolgt keine Auslösung. Der bejahende Ausgang des UND-Gliedes & 3 beaufschlagt den dritten Eingang des UND-Gliedes & 12, & 22.
Die beschriebene Schaltung arbeitet im einzelnen wie folgt: Die Eingänge der UND-Glieder & 10, & 20 erhalten L-Si- gnale oder O-Signale über Rechteckformer und Schwellwert- stufen, die mit den einzelnen Zu- und Ableitungen der Sam melschiene über Eingangswandler in Verbindung stehen.
Das Eingangs-UND-Glied & 10 wertet die Signale der positi ven Halbwellen aus, das Eingangs-UND-Glied & 20 die negati ven Halbwellen. Da im ungestörten Betrieb an einer Sammel schiene mindestens über eine Zuleitung eingespeist werden muss, während über die anderen Leitungen Energie aus der Sammelschiene herausfliesst, stehen an den Eingängen so wohl O-Signale als auch L-Signale an. Wenn dagegen die be treffende Sammelschiene einen Kurzschluss aufweist, wird über alle Abzweige Energie eingespeist, so dass dann, und nur dann, sämtliche Eingänge des UND-Gliedes ein L-Signal erhalten. Da in einem 50 Hz-Netz eine Halbwelle 10 ms dauert, sind die Zeitstufen T1 und T2 auf einen Wert einge stellt, der darunter liegt, beispielsweise also 6 ms beträgt.
Wenn nun im Verlauf der positiven Halbwelle eine Störung auftritt und die Störung länger als 6 ms andauert, gibt die Zeitstufe TI am Ausgang A ein L-Signal ab. In der nächsten negativen Halbwelle wird erneut geprüft, ob der Störungszu stand noch vorliegt. Trifft dies zu, so gibt der Ausgang A des UND-Gliedes & 20 ein L-Signal ab, das dem UND-Glied & 12 über das Verzögerungsglied VZ2 zugeführt wird. Das NAND-Glied & 1 erhält an beiden Eingängen mit zeitlicher Versetzung ein L-Signal, so dass am Ausgang ein Dauer-L-Si- gnal ansteht. Das NAND-Glied & 2 empfängt ebenfalls zeit lich versetzte L-Signale, so dass auch am Ausgang L-Signale entstehen.
Das UND-Glied & 3 gibt an seinem negierten Aus gang ein Dauer-O-Signal oder L-Signal von so kleiner Dauer ab, dass die Zeitstufe T3 nicht ansprechen kann. Am bejahen den Ausgang des UND-Gliedes & 3 fallen L-Signale an, die den dritten Eingängen der UND-Glieder & 12, & 22 zugelei tet werden. Die L-Signale überschneiden sich in dem UND- Glied 12, so dass dieses an seinem negierten Ausgang B ein O-Signal abgibt. Der negierte Ausgang des UND-Gliedes 31 gibt damit ein L-Signal an den Eingang 1 der Zeitstufe T11. Dauert nun die Störung in dieser negativen Halbwelle län ger an als die im Zeitglied T11 eingestellte Mindestzeit von beispielsweise 2 ms, so erfolgt über den Eingang 1 und den Ausgang Ader Kippstufe S11 ein Auslösesignal.
Bei einer kürzeren Phasenüberdeckung in dieser negati ven Halbwelle als die eingestellte Mindestzeit, verschwindet das L-Signal am Ausgang A des UND-Gliedes & 20, womit an den Eingang des UND-Gliedes & 12 ein 0-Signal gelangt. Der Ausgang B des UND-Gliedes & 12 gibt damit ein L-Si- gnal an das UND-Glied 31 ab. Da an dem UND-Glied & 31 an beiden Eingängen nun ein L-Signal anliegt, wird von des sen Ausgang B ein 0-Signal an die Zeitstufe T11 gegeben. Die Zeitstufe T11 erreicht damit die eingestellte Mindestzeit nicht: es erfolgt keine Auslösung.
Anstatt die Mindestzeit der Phasenüberdeckung der zwei ten Halbwelle über das Zeitglied T1 l einzustellen und zu prü fen, kann dies auch mittels der Verzögerungsglieder VZ1, VZ2 geschehen: Dauert die Phasenüberdeckung in der zwei ten Halbwelle länger als die in den Verzögerungsgliedern VZ1, VZ2 eingestellte Mindestzeit, gelangen die L-Signale der Eingangs-UND-Glieder auf den dritten Eingang der UND-Glieder & 12, & 22, womit das Auslösesignal weiterge schaltet werden kann.
Ansonsten bewirken die Verzögerungsglieder VZ1, VZ2, dass die L-Signale der Eingangs-UND-Glieder mit einer Ver zögerung von einigen Nanosekunden in den UND-Gliedern & 11, & 21 eintreffen. Die Verzögerungszeit muss grösser sein als die Gesamtschaltzeit der vor der Zeitstufe T3 liegenden Logik-Glieder, damit bei dem L-Signal an beiden A-Ausgän gen der UND-Glieder & 10 und & 20 das von dem UND- Glied & 3 ausgehende O-Signal in den UND-Gliedern & 11, & 21 früher eintrifft als die L-Signale aus den Eingangs-UND- Gliedern.
Tritt ein Fehler zu Beginn einer negativen Halbwelle auf, so tritt die Zeitstufe T2, die bistabile Kippstufe S20 und das UND-Glied & 22 in Funktion. Das Arbeiten der Zeitstufe T3 und der übrigen Logik-Bausteine ist unabhängig davon, ob der Fehler mit einer positiven oder einer negativen Halb welle beginnt.
Zusammenfassend gilt: Die Schaltung gibt nur dann ein Auslösesignal ab, wenn folgende drei Bedingungen erfüllt sind: 1. Phasenüberdeckung für eine Mindestzeit in der ersten Halbwelle, 2. Nachfolgende Nicht-Phasenüberdeckung für eine Höchstzeit, 3. Phasenüberdeckung für eine Mindestzeit in der zwei ten Halbwelle.
Claim I of the main patent relates to a method for fault monitoring of busbars, in which the currents of all feeders and discharges are recorded with current transformers and, after being converted into square-wave signals, are fed to AND elements that act on a trip device, with the positive and negative half-waves are checked for phase overlap in separate input AND elements, the output signals of the input AND elements control time stages that eliminate pulses that are too short, control the output signals of the time stages, bistable multivibrators, the time stages and the bi-stable multivibrators logical evaluation of the affirmative and negated signals of the input AND elements are controlled,
if the same signals appear at matching outputs of the input AND stages and a trigger signal is generated in further AND gates if there is phase overlap for a certain minimum time in a first half cycle and phase overlap again within a certain time in a second half cycle is displayed.
It has now been shown that when saturated main current transformers and transformers of any type are used in the input circuit, under very specific conditions, short glitches can occur which, if the above release criteria are maintained, could result in false tripping.
In order to prevent such false tripping, according to the invention, a tripping signal is only generated when there is phase overlap for a certain minimum time in a first half-wave and within a certain time in a second half-wave.
The invention is explained below using an exemplary embodiment shown in the drawing.
In Fig. 1, & 10 and & 20 are input AND gates. & 10 receives the positive half-waves, & 20 the negative half-waves of the currents of all incoming and outgoing lines of the busbar. The affirmative outputs of the input AND gates & 10, & 20 are labeled A, the negated outputs are labeled B. The affirmative outputs A are followed by time stages T1, T2, the output A of which emits an L signal if an L signal of a certain minimum duration, for example 6 ms, was present at input 1. The output A of the two time stages T1, T2 is connected to the input 1 of two bistable multivibrators S10 and S20. The output A of the two flip-flops S10, S20 are followed by AND elements & 12, & 22, which are also controlled via delay elements VZ1, VZ2 from the other A outputs of the other AND element.
The negated outputs B of the AND elements & 12, & 22 are connected to the inputs of a further AND element & 31, the negated output B of which acts on input 1 of a timer T11. The time stage T11 is followed by a further trigger stage S11. In addition to these components already mentioned, NAND gates & 1, & 2, an AND gate & 3 and a timer T3 are provided, which are connected as follows: The A outputs of the input AND gates & 10, & 20 are led to the inputs of NAND gate & 1. The B outputs of these input AND gates are connected to the inputs of NAND gate & 2. The outputs of these two NAND gates are applied to AND gate & 3, the negated output of which triggers timer T3.
This timer emits an L signal at the output if an L signal was present at the input for more than a certain minimum time tv3. This minimum time is less than the minimum time of the time stages TI and T2 and can be, for example, 4 ms. The output A of the timing stage T3 is connected both to the input 2 of the timing stages T1, T2, T11 and to the input 2 of the bistable multivibrators S10, S20 and S11. If the timing stage T3 emits an L signal, both the timing stages T1, T2 and T11 and the bistable multivibrators S10, S20 and S11 are deactivated. This means that there is no release. The affirmative output of the AND gate & 3 acts on the third input of the AND gate & 12, & 22.
The circuit described works in detail as follows: The inputs of the AND elements & 10, & 20 receive L signals or O signals via square wave formers and threshold levels, which are connected to the individual supply and discharge lines of the bus bar via input transducers keep in touch.
The input AND element & 10 evaluates the signals of the positive half-waves, the input AND element & 20 evaluates the negative half-waves. Since at least one feed line has to be fed in on a busbar in undisturbed operation, while energy flows out of the busbar via the other lines, there are both O-signals and L-signals at the inputs. If, on the other hand, the busbar concerned has a short circuit, energy is fed in via all branches, so that then, and only then, all inputs of the AND element receive an L signal. Since a half-wave lasts 10 ms in a 50 Hz network, the time stages T1 and T2 are set to a value that is below, for example 6 ms.
If a disturbance occurs in the course of the positive half-wave and the disturbance lasts longer than 6 ms, the timer TI emits an L signal at output A. In the next negative half-wave it is checked again whether the Störungszu was still present. If this is the case, the output A of the AND element & 20 emits an L signal, which is fed to the AND element & 12 via the delay element VZ2. The NAND element & 1 receives an L signal at both inputs with a time offset, so that a permanent L signal is present at the output. The NAND gate & 2 also receives L signals offset in time, so that L signals are also generated at the output.
The AND gate & 3 outputs a permanent O signal or L signal of such a short duration that the timer T3 cannot respond at its negated output. At the affirmative output of the AND gate & 3, L signals occur which are fed to the third inputs of the AND gates & 12, & 22. The L signals overlap in the AND element 12, so that it emits an O signal at its negated output B. The negated output of the AND element 31 thus sends an L signal to input 1 of the timer T11. If the disturbance in this negative half-wave now lasts longer than the minimum time set in the timer T11 of, for example, 2 ms, a trigger signal is output via input 1 and the output wire flip-flop S11.
If the phase overlap in this negative half-wave is shorter than the set minimum time, the L signal at output A of AND element & 20 disappears, so that a 0 signal is sent to the input of AND element & 12. The output B of the AND element & 12 therefore outputs an L signal to the AND element 31. Since an L signal is now present at both inputs of AND gate & 31, a 0 signal is sent from output B to timer T11. The timer T11 does not reach the set minimum time: there is no tripping.
Instead of setting and checking the minimum time of the phase overlap of the second half-wave via the timing element T1 l, this can also be done using the delay elements VZ1, VZ2: Does the phase overlap in the second half-wave last longer than the minimum time set in the delay elements VZ1, VZ2 , the L signals of the input AND gates reach the third input of AND gates & 12, & 22, with which the trigger signal can be switched on.
Otherwise the delay elements VZ1, VZ2 cause the L signals of the input AND elements to arrive at the AND elements & 11, & 21 with a delay of a few nanoseconds. The delay time must be greater than the total switching time of the logic elements in front of the time stage T3, so that with the L signal at both A outputs of AND elements & 10 and & 20, the O output from AND element & 3 Signal in AND gates & 11, & 21 arrives earlier than the L signals from the input AND gates.
If an error occurs at the beginning of a negative half-wave, the timer T2, the bistable multivibrator S20 and the AND element & 22 come into operation. The work of the timer T3 and the other logic components is independent of whether the error begins with a positive or a negative half-wave.
In summary, the following applies: The circuit only emits a trip signal if the following three conditions are met: 1. Phase overlap for a minimum time in the first half-cycle, 2. Subsequent non-phase overlap for a maximum time, 3. Phase overlap for a minimum time in the second Half wave.