Schaltungsanordnung mit logischen Verknüpfungselementen, insbesondere für das Eisenbahnsicherungswesen
Die Erfindung betrifft eine Schaltungsanordnung mit logischen Verknüpfungselementen, insbesondere für das Eisenbahnsicherungswesen, mit wenigstens einem Verknüpfungsbaustein, der als Verknüpfungsglieder je ein NAND-Glied und ein NOR-Glied mit je einem Ausgang enthält, für binäre Schaltvariable und deren antivalente Schaltvariable in Form von rechteckförmigen digitalen Signalen mit vorgegebener Folgefrequenz.
In der modernen Technik der Informationsverarbeitung, z. B. in der Eisenbahnsicherungstechnik und bei der Reaktorsteuerung, werden Schaltwerke benötigt, deren Verknüpfungsglieder logische Verknüpfungen durchführen. Derartige Verknüpfungsglieder können auch aus mit verschiedenen Wicklungen versehenen hartmagneti schen Ringkernen mit rechteckförmiger Hystereseschleife aufgebaut werden. Das Bewickeln der Ringkerne sowie der Aufbau von Schaltwerken mit derartigen Verknüpfungsgliedern lassen sich jedoch nur durch erheblichen Kapitalaufwand mechanisieren und rationalisieren, wodurch die Herstellungskosten relativ hoch sind. Die Anwendung der sogenannten Einwindungstechnik vereinfacht die Fertigung derartiger Verknüpfungsglieder erheblich, sie hat jedoch zur Folge, dass die Arbeitsgeschwindigkeit in unerwünschter Weise herabgesetzt wird.
Weiterhin ist bei dieser Technik nachteilig, dass ein Fehler erst zum Zeitpunkt der nächsten Betätigung des fehlerhaften Verknüpfungsgliedes erkennbar wird.
Derartige Schaltungen sind für Schaltwerke der Sicherungstechnik wenig geeignet, weil bei diesen Einrichtungen eine sofortige Fehlermeldung unmittelbar nach bzw.
beim Eintreten des Fehlers gewünscht wird.
Neben den Ringkernschaltungen werden in Schaltwerken auch Halbleiterschaltkreistechniken angewendet, die keine Magnetmaterialien enthalten. Diese Halbleiterschaltungen ermöglichen zwar als integrierte Bausteine eine besonders hohe Arbeitsgeschwindigkeit und können je nach Stückzahl eine günstige Kostenentwicklung erlauben, jedoch ist für eine sichere Fehlermeldung ein hoher zusätzlicher Aufwand erforderlich.
Aus der DAS 1175 738 ist ein aus NICHT-Gattern aufgebauter Verknüpfungsbaustein zur Realisierung einer ODER- bzw. UND-Funktion bekannt. Diese bekannten Verknüpfungsbausteine enthalten als Verknüpfungsglieder je ein NAND- und ein NOR-Glied, denen einerseits binäre Schaltvariable und anderseits antivalente Schaltvariable zur Verarbeitung zur Verfügung stehen. Je nach Zuordnung der Ein- und Ausgänge zu den Schaltvariablen lassen sich mit dem Verknüpfungsbaustein alle Grundverknüpfungen durchführen. Nachteilig ist auch bei diesem Verknüpfungsbaustein, dass die in den Bauteilen auftretenden Fehler zu Informationsverfälschungen führen können, ohne dass eine rechtzeitige selbsttätige Meldung des fehlerhaften Verknüpfungsgliedes möglich ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, die selbsttätig sofort jegliche Störungen möglichst sicher an eine zentrale Überwachungseinrichtung meldet. Darüber hinaus soll eine schnelle Fehlerlokalisierung ermöglicht werden und durch Beschränkung auf Bauelemente wie Transistoren, Dioden und Widerstände - auch bei den Verknüpfungsbausteinen - integrierbar sein.
Die Erfindung geht von der Erkenntnis aus dass bei Verwendung je eines NAND- und eines NOR-Gliedes ein zweikanaliger Verknüpfungsbaustein entsteht, dessen zwei Ausgänge einen Originalkanal und einen Komplementärkanal darstellen. Diese beiden Kanäle führen antivalente Ausgangssignale. Infolge dieser Antivalenz der Ausgangssignale führen der Originalkanal und der Komplementärkanal im nicht gestörten Zustand zu jedem Zeitpunkt unterschiedliche Potentiale. Sobald ein Verknüpfungsglied eines Verknüpfungsbausteines fehlerhaft ist, ist auch die Antivalenz gestört, wodurch die Potentiale im Original- und Komplementärkanal gleich sind.
Diese Erkenntnis zugrunde legend, wird die gestellte Aufgabe erfindungsgemäss dadurch gelöst, dass an die Ausgänge der beiden Verknüpfungsglieder als Über- wachungsglied eine Gleichrichterbrücke angeschlossen ist, deren Ausgangsspannung als Versorgungsspannung für die Schaltstrecke eines elektronischen Schalters dient, für dessen Steuerstrecke rechteckförmige digitale Testsignale mit mindestens der doppelten vorgegebenen Folgefrequenz vorgesehen sind, die ausserhalb des Flankenbereichs der digitalen Signale liegen.
Die Überwachung erfolgt also durch ein Überwachungsglied, das mit Testsignalen gespeist wird. Diese bestehen aus Impulsen, die relativ zur Dauer einer Halbperiode der digitalen Signale (Schaltvariable) kurz sind und zeitlich gesehen, vorzugsweise in der Mitte jeder Halbperiode liegen. Hierdurch werden unbegründete Fehlermeldungen vermieden, die durch unterschiedliche Schaltgeschwindigkeiten der beiden Verknüpfungsglieder eines Verknüpfungsbausteins hervorgerufen werden können. Da sich derartige Antivalenzstörtmgen auf die Flankenbereiche der digitalen Signale beschränken, erfolgt die Überwachung jeweils zwischen den Flankenbereichen.
Wenn besonders hohe Sicherheitsanforderungen gestellt werden, ist es zweckmässig, jedes Uberwachungs- glied so aufzubauen, dass auch ein Defekt in dieser Baugruppe selbsttätig. sofort gemeldet wird.
Diese Forderung wird gemäss einer vorteilhaften Ausbildung des Erfindungsgegenstandes dadurch erfüllt, dass bei dem Überwachungsglied die Emitterelektrode eines Transistorschalters unmittelbar und die Kollektorelektrode über einen ersten Widerstand an die Gleichrichterschaltung angeschlossen ist, dass die Basi & lek- trode über einen zweiten Widerstand wie die Kollektorelektrode mit der Gleichrichterschaltung verbunden und über einen dritten Widerstand an einen aus einem vierten und fünften Widerstand bestehenden Spannungsteiler gelegt ist, wobei an den als Eingang dienenden vierten Widerstand die Testsignale und an den fünften Widerstand ein zusätzliches Versorgungspotential gelegt ist.
Eine zweckmässige Ausführungsform der Erfindung für mehrere Verknüpfungsbausteine in einem Schaltwerk sieht vor, dass die den Verknüpfungsbausteinen zugeordneten Überwachungsglieder eine Reihenschaltung bilden, bei der jeweils der Ausgang eines Überwachungsgliedes mit dem Eingang des in der Reihenschaltung folgenden Überwachungsgliedes verbunden ist, wobei an das erste Uberwachungsglied der Reihenschaltung eine Testsignalquelle für die Testsignale und an das letzte Überwachungsglied eine dessen Ausgangssignale auf Amplitude und Phasenlage gegenüber den Testsignalen überwachende Baugruppe angeschlossen ist.
Bei fehlerfreiem Betrieb eines mit diesen Über- wachungsgliedern ausgestatteten Schaltwerkes durchlaufen die Testsignale die gesamte Reihenschaltung. Der ununterbrochene Empfang der Testsignale in der diese überwachenden Baugruppe ist eine absolut sichere Aussage darüber, dass im gesamten Schaltwerk keine Antivalenzstörung vorliegt. Bleiben die Testsignale ausgangsseitig auch nur kurzzeitig aus, so ist dies ein Zeichen dafür, dass infolge eines Defektes die Antivalenz oder die Überwachung selbst gestört ist. Die Überbrückung eines Üherwachungsgliedes macht sich in einer Phasen drehung um 1800 der Ausgangssignale für die überwachende Bau gruppe gegenüber den Testsignalen be merkbar und ist somit ebenfalls feststellbar.
Mit diesem Überwachungssystem ist jeder Einzelfehler in einem Verknüpfungsbaustein im gesamten
Schaltwerk leicht zu erkennen und zu lokalisieren. Tritt je ein Fehler in beiden Verknüpfungsgliedern eines Verknüpfungsbausteines auf, was jedoch sehr unwahrscheinlich ist und daher nicht angenommen zu werden braucht, so tritt keine Störung der Antivalenz und damit keine Störungsanzeige ein. Es ist also wichtig, dass die Testsignale so gewählt werden, dass die Überprüfung auf bestehende Antivalenz sehr oft pro Zeiteinheit erfolgt. Nur dann ist es möglich, einen in einem der beiden Verknüpfungsglieder auftretenden Fehler zu erkennen, zu dem eine kurze Zeit später in dem anderen Verknüpfungsglied desselben Verknüpfungsbausteins ein weiterer Fehler hinzukommt.
Überlegungen haben gezeigt, dass ein Fehler innerhalb eines der beiden Verknüpfungsglieder eines Verknüpfungsbausteines sich in Abhängigkeit von der Art der verwendeten Schaltvariablen erst nach Ablauf einer Meldeverzögerungszeit erfassen lässt. Diese Meldeverzögerungszeit ist entweder Null oder in ihrer Dauer vom Eintreten einer passenden Kombination der Werte der Schaltvariablen abhängig. Da wie oben bereits erläutert wurde, von den in einem Verknüpfungsbaustein möglichen Doppelfehlern nur diejenigen unerkannt bleiben, die nicht zu einer Antivalenzstörung führen, ist es für die Erkennung dieser Fehler wichtig, dass die Meldeverzögerungszeit besonders klein gehalten wird.
Eine spezielle Aufgabe der Erfindung ist es daher, durch einen besonderen Aufbau der Verknüpfungsbausteine und eine zweckmässige Wahl der Signale für die Schaltvariable und die antivalente Schaltvariable sowie der Testsignale eine bezüglich der Sicherheit und der Wirtschaftlichkeit in hohem Masse vollkommene Sicherheitsschaltung zum Durchführen logischer Verknüpfun- gen zu erhalten.
Diese Aufgabe wird gemäss einer Variante der Erfindung dadurch gelöst, dass als Schaltvariable Rechteckspannungen gleicher Frequenz und Amplitude verwendet sind, wobei sich die beiden Werte der Schaltvariablen durch einen Phasenunterschied von 1800 unterscheiden, dass jedes der beiden Verknüpfungsglieder eines Verknüpfüngsbausteins aus einem Transistor besteht, dessen Kollektorelektrode über einen ersten Wi Widerstand an einem Versorgungspotential und dessen Emitterelektrode an einem anderen Versorgungspoten- tial liegt,
und dessen Basiselektrode einerseits über einen zweiten Widerstand an dem zusätzlichen Versorgungs- potential der Überwachungsglieder liegt und an die anderseits eine aus drei weiteren Widerständen bestehende Matrix angeschlossen ist mit zwei Eingängen für die zu verknüpfenden Schaltvariablen und einem Eingang für ein Prägesignal, das die gleiche Frequenz und Amplitude wie die Rechteckspannungen hat und je nach Verwendung des betreffenden Verknüpfungsgliedes als NAND-Glied oder als NOR-Glied ständig die eine bzw.
die andere Phasenlage der Schaltvariablen aufweist.
Mit diesem Verknüpfungsbaustein wird eine datenflussunabhängige Meldeverzögerungszeit erzielt. Sie ist in ihrer Grösse auf eine halbe Periodendauer der Rechtecksignale begrenzt und wird dann auf eine kleinstmögliche Dauer beschränkt, wenn die Folgefrequenz der Rechteckspannung bis an eine obere Grenze der Schaltgeschwindigkeit der Verknüpfungsglieder erhöht wird.
Bei der vorstehend erläuterten Schaltungsanordnung werden nicht nur erhebliche Vorteile hinsichtlich einer wirkungsvollen Verkürzung der Meldeverzögerungszeit erreicht, sondern durch die Anwendung einer Verknüpfung der beiden Schaltvariablen nach dem Prinzip einer Mehrheitsentscheidung unter Hinzunahme eines binären Prägesignals kann in hervorragender Weise sowohl für den Aufbau der NAND- als auch des NOR-Gliedes jedes Verknüpfungsbausteines dieselbe einheitliche Schaltung verwendet werden. Ob diese Schaltung die Funktion des einen oder anderen Gliedes übernimmt, entscheidet allein der Wert des Prägesignals.
Da sowohl die Verknüpfungsbausteine als auch die zugehörigen Überwachungsglieder als Bauelemente lediglich Transistoren, Dioden und Widerstände enthalten, ist es weiterhin vorteilhaft, mindestens die beiden Verknüpfungsglieder einschliesslich je eines Folgeverstärkers und des zugehörigen Überwachungsgliedes als ein Baustein in integrierter Schaltkreistechnik auszuführen.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnung näher erläutert.
Die Figuren zeigen im einzelnen:
Fig. 1 mehrere Verknüpfungsbausteine und zugeordnete Überwachungsglieder, die eine Reihenschaltung bilden,
Fig. 2 das Überwachungsglied für einen Verknüpfungsbaustein,
Fig. 3 ein Verknüpfungsglied zum wahlweisen Durchführen der NAND- bzw. NOR-Verknüpfung,
Fig. 4 eine Darstellung der als Schaltvariable verwendeten Signale sowie eine Anzahl von Testsignalen,
Fig. 5 und 6 zwei Tabellen mit verschiedenen Kombinationen von Schaltvariablen für ein Verknüpfungsglied nach Fig. 3 sowie in Abhängigkeit davon und vom Wert eines Prägesignals die jeweiligen Verknüpfungsergebnisse und
Fig. 7 einen vollständigen Verknüpfungsbaustein mit zwei Verknüpfungsgliedern und einem tlberwachungs- glied.
Fig. 1 zeigt mehrere Verknüpfungsbausteine VEl, VE2 und VE3 mit je einem zugeordneten t)berwa- chungsglied SR1, SR2 und SR3. Jeder der Verknüpfungsbausteine enthält zwei Verknüpfungsglieder, ein NAND-Glied VEl 1 mit zwei Eingängen E3 1 und E41 sowie einem Ausgang All und ein NOR-Glied VE 12 mit den Eingängen Ell, E21 und einem Ausgang A12.
Den Eingängen Ell, E21, E3 1 und E41 stehen binäre und antivalente binäre Schaltvariable zur Verfügung in Form von Rechteckspannungen mit vorgegebener Folgefrequenz. Die Werte der Schaltvariablen unterscheiden sich durch einen Phasenunterschied von 1800.
Solange die Verknüpfungsbausteine VE 1, VE2 und VE3 ordnungsgemäss arbeiten, wenn also keines der einzelnen Verknüpfungsglieder VEl 1 und VE12 der Verknüpfungsbausteine einen Defekt hat, führen die Ausgänge All und A12 jedes der Verknüpfungsbausteine antivalente Signale. Hierdurch wird eine Spannung U1, U2 bzw. U3 als Steuerspannung für das dem jeweiligen Verknüpfungsbaustein zugeordnete tJberwa- chungsglied abgegeben.
Wenn eine aus den dargestellten Verknüpfungsbausteinen VE1, VE2 und VE3 usw. aufgebautes Schaltwerk auf einen eventuell auftretenden Fehler hin überwacht werden soll, müssen die von allen Verknüpfungsbausteinen abgegebenen Spannungen überwacht, also zur Koinzidenz gebracht werden. Ein übliches Koinzidenzglied ist zu diesem Zweck ungeeignet, weil es seinerseits auf Funktionstüchtigkeit überwacht werden muss.
Um dies zu vermeiden, sind die einzelnen Über- wachungsglieder SR1, SR2 und SR3 zur Koinzidenzbildung in Reihe geschaltet. Solange zum Beispiel an den Eingangsklemmen Kl 1 und K21 des Überwachungsgliedes SR1 die Spannung U1 vorhanden ist, ist der dargestellte Schalter geschlossen. Das gleiche gilt in entsprechender Weise für die anderen Überwachungsglieder. An das erste Überwachungsglied SR1 der Reihenschaltung ist eine Testsignalquelle G angeschlossen, deren Testsignale dem ersten Überwachungsglied über dessen Eingang K3 1 zugeführt werden. Ausserdem wird über die Klemme V41 ein zusätzliches Versorgungspotential zugeführt, das bei dem Überwachungsglied SRl am Eingang K4 1 liegt.
Die Testsignale durchlaufen das Überwachungsglied SIR 1 und werden über dessen Ausgang K5 1 an das in der Reihenschaltung folgende Überwachungsglied SR2 weitergeleitet. Sind alle Verknüpfungsbausteine ungestört, so gelangen die Testsignale schliesslich auf eine Baugruppe PS 1, die die Testsignale auf Amplitude und Phasenlage überwacht.
Sobald infolge einer Störung im Schaltwerk oder in den Überwachungsgliedern selbst die Testsignale ausbleiben, oder in der Phasenlage verfälscht werden, wird dies angezeigt. Da in jedem Überwachungsglied die Phasenlage der Testsignale um 1800 gedreht wird, können die Überwachungsglieder leicht auf Überbrückung überprüft werden, da bei ordnungsgemässem Arbeiten in der Baugruppe PS1 ständig Ausgangssignale mit derselben Phasenlage zur Verfügung stehen. Als Vergleichsgrösse für die Überwachung der Phasenlage werden der Bau Gruppe PS1 die Testsignale direkt von der Testsignalquelle G zugeleitet.
Fig. 2 zeigt den näheren Schaltungsaufbau eines Überwachungsgliedes SR für einen Verknüpfungsbaustein. Die Bezugszeichen für die Ein- und Ausgänge sind entsprechend denjenigen des Überwachungsgliedes SR1 gewählt. Das Überwachungsglied hat die Aufgabe, die an seinem Eingang K3 zugeführten Testsignale so lange über den Ausgang K5 invertiert abzugeben, wie Spannung vom zu überwachenden Verknüpfungsbaustein an den Eingangsklemmen K1 und K2 liegt. Ausserdem ist das Überwachungsglied so aufgebaut, dass in ihm auftretende Fehler überwachbar sind. Als Fehler gelten Überbrückungen und Unterbrechungen einzelner Bauelemente des Überwachungsgliedes SR.
Jeder dieser Fehler führt zu einer derartigen Veränderung des Überwachungsgliedes, dass die ihm zugeführten Testsignale nicht mehr bzw. nicht invertiert weitergeleitet werden.
Da die von jedem Verknüpfungsbaustein abgegebene Spannung, z. B. U1, je nach Verknüpfungsergebnis die eine oder andere Polarität haben kann, ist für das Überwachungsglied eine Vollweg-Gleichrichterschaltung mit den Dioden D1, D2, D3 und D4 vorgesehen, deren Ausgangsspannung als Versorgungsspannung für die Schaltstrecke eines Transistors T1 dient, dessen Emitterelektrode direkt und dessen Kollektorelektrode über einen Widerstand R1 an diese Versorgungsspannung gelegt sind. An die Basiselektrode ist ein aus vier Widerständen R2, R3, R4 und R5 bestehendes Netzwerk als Eingangsschaltung angeschlossen, das eine Eigenüberwachung gestattet. Um den Transistor T1 mit den über den Eingang K3 zugeführten Testsignalen in Form einer Rechteckspannung US - vgl.
Fig. 4, Diagrammlinie Z3 - sicher durchzuschalten und ebenso sicher zu sperren, wird die Spannung US, die für ein Überwachungsglied innerhalb der Reihenschaltung von dem in Über- tragungsrichtung der Testsignale gesehen, davor liegenden Überwachungsglied abgegeben wird, mit Hilfe eines aus den Widerständen R4 und R5 gebildeten und an dem zusätzlichen Versorgungspotential (Eingang K4) liegenden Spannungsteiler heruntergeteilt. Die in ihrer Am- plitude verkleinerten Testsignale werden einem weiteren aus den Widerständen R2 und R3 gebildeten Spannungsteiler zugeführt. Bei entsprechender Dimensionierung der Widerstände R1 bis R5 ist gewährleistet, dass alle Bauteile des Überwachungsgliedes SR der geforderten Eigenüberwachung unterliegen.
Dass dies der Fall ist, soll nachstehend an mehreren angenommenen Störungsfällen innerhalb des Überwachungsgliedes gezeigt werden.
Eine Unterbrechung an dem Eingang K3 oder zwischen dem Widerstand R4 und dem Verbindungspunkt A ruft eine dauernde Sperrung des Transistors T1 hervor, weil die Basiselektrode dann nur noch Sperrpotential führt.
Eine Unterbrechung zwischen dem Verbindungspunkt A und dem Widerstand R5 bzw. zwischen diesem und dem Eingang K4 für das zusätzliche Versorgungs- potential hat zur Folge, dass der Transistor T1 ständig durchgeschaltet bleibt. Dabei werden über den Ausgang K5 ein Dauerpotential und keine Testsignale ausgege- ben. Dies ist auch der Fall, wenn eine Unterbrechung zwischen dem Verbindungspunkt A und dem Widerstand R3 bzw. zwischen diesem und dem Verbindungspunkt B erfolgt. In diesen Fällen liegt an der Basiselektrode hohes Steuerpotential.
Der Transistor T1 bleibt auch dann ständig gesperrt, wenn eine Unterbrechung zwischen dem Verbindungspunkt B und dem Widerstand C erfolgt. In diesen beiden Fällen reicht die Spannung der Testsignale gegenüber dem sperrend wirkenden zusätzlichen Versorgungspotential am Eingang K4 nicht aus, den Transistor T1 durchzuschalten.
Erfolgt eine Unterbrechung an der Basiselektrode des Transistors T1, so fliesst über die Schaltstrecke lediglich ein zu vernachlässigender Reststrom. Es werden daher keine Testsignale ausgegeben. Bricht die Emitterelektrode ab, so fliesst über die Basis-Kollektorstrecke ebenfalls lediglich nur ein zu vernachlässigender Reststrom. Auch dies bedeutet eine Sperrung der Testsignale.
Eine Unterbrechung in der Kollektorelektrode des Transistors T1 hat am Ausgang K5 gleichbleibendes hohes Potential zur Folge.
Bei einer Unterbrechung eines der Anschlüsse des Widerstandes R2 liegt am Ausgang K5 ständig ein um die Durchlassspannung der Basis-Emitterstrecke des Transistors T1 verringertes Basispotential. Dieses liegt aber dicht über bzw. dicht unter dem Potential der Emitterelektrode. Hierdurch wird zum Beispiel der Transistor eines in der Reihenschaltung folgenden Üb er- wachungsgliedes ständig gesperrt. Dies ist auch der Fall, wenn am Punkt C kein Versorgungspotential anliegt. Am Ausgang K5 liegt in diesem Fall das Potential des Verbindungspunktes B.
Wird der Widerstand R4 kurzgeschlossen, bleibt der Transistor T1 ständig durchgeschaltet, weil dann an dessen Basiselektrode vom vorhergehenden tXberwa- chungsglied bzw. von der Testsignaiquelle G zu hohes Potential liegt.
Ist der Widerstand R5 kurzgeschlossen, so bleibt der Transistor T1 ständig gesperrt. Dies gilt auch für den Fall, dass der Widerstand R3 überbrückt ist. Eine Überbrückung des Widerstandes R2 macht das Über- wachungsglied ebenfalls funktionsunfähig, weil dessen Transistor T1 dann ständig durchgeschaltet bleibt. Der dabei in übernormaler Höhe fliessende Basisstrom zerstört die Basis-Emitterstrecke des Transistors, wodurch zusätzlich die Stromversorgung des betreffenden Überwachungsgliedes kurzgeschlossen wird.
Wird die Basis-Emitterstrecke überbrückt, so ist der Transistor T1 nicht mehr steuerbar. Liegt ein Fehler infolge Überbrückung der Basis-Kollektorstrecke vor, führt der Ausgang K5 ständig konstantes Potential, weil bei dem angenommenen Fehler eine Parallelschaltung der Widerstände R1 und R2 vorliegt. Sind alle Elektroden des Transistors T1 miteinander verbunden, so liegt der Ausgang K5 ständig auf tiefem Potential. Ist der Widerstand R1 überbrückt, dann schlägt die Schaltstrecke des Transistors T1 infolge Überlastung durch, und der Ausgang K5 führt dauernd hohes Potential.
Ständig durchgeschaltet bleibt der Transistor T1 bei einer Querbrücke zwischen dem Verbindungspunkt B und dem Eingang K4 oder zwischen dem Verbindungspunkt A und der Emitterelektrode oder zwischen dem Eingang K3 und dem Verbindungspunkt C.
Keine Störung hat eine Querbrücke zwischen dem Verbindungspunkt B und dem Eingang K3 zur Folge.
Bei einer Querbrücke zwischen dem Verbindungspunkt A und dem Ausgang K5 führt dieser Testsignale so geringer Amplitude, dass das in der Reihenschaltung nachfolgende Überwachungsglied nicht ausgesteuert wird. Wird eine Querbrücke zwischen dem Eingang K3 und dem Ausgang K5 angenommen, so fehlt bei den dann von dem Überwachungsglied abgegebenen Ausgangssignalen die im ungestörten Fall durch den Transistor T1 hervorgerufene Invertierung. Dies stellt die Baugruppe PS1 fest.
Ständig gesperrt bleibt der Transistor T1 bei einer Querbrücke zwischen dem Eingang K3 und der Emitterelektrode oder zwischen den Eingängen K3 und K4.
Veränderungen in der Amplitude der Versorgungsspannung haben ebenfalls eine Sperrung des betreffenden Überwachungsgliedes für die Testsignale zur Folge, weil der Transistor T1 dann entweder nicht durchgeschaltet oder nicht gesperrt werden kann.
Fig. 3 zeigt die Schaltungsanordnung eines Verknüpfungsgliedes VE mit einem nachgeordneten Folgeverstärker zum Durchführen der NAND- bzw. NOR Verknüpfung in Abhängigkeit vom Wert eines Prägesignals. Das Verknüpfungsglied besteht aus einem Transistor T2, dessen Kollektorelektrode über einen Widerstand R10 an einem Versorgungspotential liegt, das über den Anschluss V1 zugeführt wird. Die Emitterelektrode ist mit dem Anschluss; V3 verbunden, über den ein anderes Versorgungspotential zugeführt wird. Die Basiselektrode ist einerseits über einen Widerstand R9 mit dem Anschluss V4 verbunden, der auf demselben zusätzlichen Verworfungspotential wie die Überwachungsglieder liegt.
Anderseits ist an die Basiselektrode eine aus drei weiteren Widerständen R6, R7 und R8 bestehende Matrix angeschlossen mit zwei Eingängen E10 und E20 für die zu verknüpfenden Schaltvariablen und einem Eingang EP für das Prägesignal.
Der mit seiner Basiselektrode an die Kollektorelektrode des Transistors T2 angekoppelte Transistor T3 arbeitet in Kollektorschaltung. Die Speisung erfolgt über die Anschlüsse V1 und V3. Als Lastwiderstand dient der Widerstand Ru 1.
Die Diode D5 hat die Aufgabe, bei gesperrtem Transistor T3 an den Ausgang Al das am Anschluss V2 liegende Versorgungspotential niederohmig weiterzuleiten. Da der Transistor T3 im durchgeschalteten Zustand ebenfalls niederohmig ungefähr das am Anschluss V1 anstehende Versorgungspotential an den Ausgang At weiterleitet, sind für beide Schaltstellungen des Folgeverstärkers ein sehr kleiner Ausgangswiderstand und kleine Toleranzbereiche für die am Ausgang liegenden Potentiale gegeben. Hierdurch ist die Möglichkeit vorhanden, weitere Verknüpfungsglieder an den Ausgang Al anzuschliessen, ohne dass eine störende Verkopplung eintritt. Ausserdem ist durch den Folgeverstärker eine hohe Unempfindlichkeit gegen die Einkopplung von etwaigen Störspannungen gewährleistet.
Für eine nähere Betrachtung der Wirkungsweise soll nun zunächst Fig. 4, die in drei Diagrammlinien Z1, Z2 und Z3 eine Darstellung der verwendeten Signale als Schaltvariable und zugehörige Testsignale zeigt, und Fig. 5 sowie 6, die zwei Tabellen mit verschiedenen Kombinationen von Werten der Schaltvariablen sowie verschiedene Werte des Prägesignals enthalten, erläutert werden.
Die Diagrammlinien Z1 und Z2 von Fig. 4 zeigen Rechteckspannungen gleicher Frequenz und Amplitude in Abhängigkeit von der Zeit t. Die Rechteckspannung in der Diagrammlinie Z1 ist als Wert der Schaltvariablen DO und die in der nächsten Diagrammlinie Z2 dargestellte, um 1800 gegenüber der ersten Rechteckspannung in der Phasenlage verschobene Rechteckspannung als Wert DL der binären Schaltvariablen definiert. Die Werte der Schaltvariablen unterscheiden sich also nicht wie üblich in der Amplitude, sondern in der Phasenlage.
Als unveränderliches Prägesignal zum Festlegen des jeweiligen Verknüpfungsglied-Typs dient entweder die eine oder die andere Rechteckspannung. Der Einfachheit halber werden die Werte des Prägesignals ebenfalls mit DO oder DL bezeichnet, obwohl keine variablen
Grössen hierunter verstanden werden.
Die in der Diagrammlinie Z3 dargestellten Testsignale bestehen wie bereits kurz angedeutet, aus einer Rechteckspannung US, deren Frequenz mindestens doppelt so hoch gewählt ist wie diejenige der die Schaltvariable verkörpernden Rechteckspannung. Ausserdem ist ein derartiges Tastverhältnis für die Testsignale vorgesehen, dass diese ausserhalb der Flankenbereiche F der zu verknüpfenden Signale liegen. Hierdurch werden Fehlmeldungen hinsichtlich nicht bestehender Antivalenzstörungen vermieden, weil in den Flankenbereichen F betriebsmässig Antivalenzstörungen infolge unterschiedlichen Schaltverhaltens der Transistoren eines Ver knüpfungsbausteines auftreten können.
Die Verknüpfung von je zwei Schaltvariablen erfolgt unter Zuhilfenahme eines konstanten Wertes des Präge signales, und zwar nach dem Prinzip der Mehrheitsentscheidung durch Potentialausweftung. Dabei entspricht der Wert der jeweiligen Verknüpfungsergebnisse der
Mehrheit aus den Werten der zu verknüpfenden Schalt variablen und dem Wert des Prägesignals. Soll das Ver knüpfungsglied nach Fig. 3 als NAND-Glied arbeiten, so wird an den Eingang EP das Prägesignal DO gelegt.
In Abhängigkeit der Werte DO und DL der Schalt variablen an den übrigen Eingängen E10 und E20 ist an hand von Fig. 5 zu erkennen, welche Verknüpfungsergeb nisse nach der Mehrheitsentscheidung am Verbindungs punkt X der Widerstandsmatrix R6, R7 und R8 vor liegen. Bis zu diesem Punkt erfolgt eine reine nicht invertierte AND-Verknüpfung. Die erforderliche Inver tierung erfolgt durch den Transistor T2. Da der diesem nachgeschaltete Transistor T3 als Emitterfolgestufe zur
Impedanzwandlung keine nochmalige Invertierung des
Verknüpfungsergebnisses bewirkt, liegt am Ausgang A 1 das Verknüpfungsresultat eines NAND-Gliedes vor.
Wenn beide Eingänge E10 und E20 des NAND
Gliedes zum Zeitpunkt tl hohes Potential führen, tritt am Wiederstand R9 eine linear verkleinerte Summe der drei Potentiale auf, die mit der Schwellenspannung der Steuerstrecke des Transistors T2 verglichen wird. Diese Summenspannung reicht in diesem Fall aus, den Transistor T2 durchzuschalten, weil sie grösser als die Schwellenspannung ist. Dabei liegt die Basiselektrode des Transistors T3 auf niedrigem Potential, so dass dieser Transistor gesperrt ist. Am Ausgang A 1 liegt dann das um die Durchlassspannung der Diode D5 verminderte Versorgungspotential des Anschlusses V2.
Zum Zeitpunkt t2 kehren sich die Verhältnisse bei gleichen Eingangsbedingungen um. Da dabei alle drei Eingänge E10, E20 und EP kein hohes Potential führen, bleibt der Transistor T2 gesperrt. Nun bewirkt das am Anschluss V1 liegende Versorgungspotential das Durchschauen des Transistors T3. Am Ausgang A 1 liegt dann annähernd das am Anschluss V1 befindliche Potential. Das Potential am Ausgang Al wechselt bei den angenommenen Schaltvariablen also ungefähr zwischen den Potentialen der Anschlüsse V1 und V2.
Zum besseren Verständnis muss noch erwähnt werden, dass, ausgehend vom Versorgungspotential am Anschluss V4 (K4, Fig. 2), die den Anschlüssen V3, V2 und V1 zugeführten Versorgungspotentiale jeweils einen höheren Wert haben; zwischen den Klemmen V4 und V1 liegt also die höchste Spannung, zwischen V4 und V2 demgegenüber eine kleinere und zwischen V4 und V3 eine noch kleinere Spannung.
Aus Fig. 6 ist zu ersehen, wie das Verknüpfungsglied nach Fig. 3 bei dem Prägesignal DL arbeitet.
Der Inhalt dieser Tabelle ist nach den vorangegangenen Erläuterungen ohne weiteres verständlich. Sowohl das NAND-Glied als auch das NOR-Glied geben als Verknüpfungsergebnis über den Ausgang A 1 entweder den Wert DO oder den Wert DL der weiter zu verarbeitenden Schaltvariablen aus. Diese beiden Werte sind in ihrer Amplitude und Frequenz gleich und unterscheiden sich in ihrer Information durch eine Phasenverschiebung von 1800 gegeneinander.
Werden nun zwei gleiche Verknüpfungsglieder nach Fig. 3, die unter dem Einfluss unterschiedlicher Werte des Prägesignals ein NAND-Glied und ein NOR-Glied darstellen, zusammengefasst, so geben deren beide Ausgänge bei ordnungsgemässem Betrieb stets antivalente Ausgangssignale ab, wenn das eine Verknüpfungsglied mit zwei Schaltvariablen und das andere Verknüpfungsglied mit den entsprechenden antivalenten Schaltvariablen gesteuert wird. Mit anderen Worten würden also den Eingängen E10, E20 und EP des einen Verknüpfungsgliedes zum Beispiel die Grössen DO, DL und DO und den Eingängen des anderen Verknüpfungsgliedes die Grössen DL, DO und DL zugeführt. Als Verknüpfungsergebnisse liegen hieraus resultierend die antivalenten Schaltvariablen DL und DO in Form von phasenverschobenen Rechteckspannungen vor.
Zwischen den beiden Ausgängen des Verknüpfungsbausteines liegt bei ordnungsgemässem Betrieb daher eine Rechteckspannung, deren Polarität sich nach jeder Halbperiode einmal ändert. Diese Spannung wird mit Hilfe des beschriebenen Überwachungsgliedes überwacht.
Nachfolgend soll gezeigt werden, dass jegliche Störung eines Verknüpfungsgliedes zur Störung der ausgangsseitigen Antivalenz des betreffenden Verknüpfungsbausteines führt, wodurch eine sichere tXberwa- chung möglich ist.
Wird einer der Eingänge E10, E20 oder EP unterbrochen oder reisst einer der Widerstände R6, R7 oder R8 ab, so bleibt der Transistor T2 dauernd gesperrt; der Ausgang Al führt dann konstantes Potential. Hierbei wird die Spannung an den beiden Ausgängen während jeder zweiten Halbperiode der Rechteckspannung zu Null. Eine Unterbrechung des Easisanschlusses vom Transistor T2 führt zu einem konstanten hohen Potential am Ausgang A1. Bei einer Unterbrechung zwischen dem Verbindungspunkt X und dem Widerstand R9 bleibt der Transistor T2 unter Berücksichtigung aller möglichen Kombinationen von zugeführten Schaltvariablen durchgeschaltet. Hierbei liegt der Ausgang Al stets auf konstantem niedrigem Potential.
Bei einer Unterbrechung zwischen der Emitterelektrode des Transistors T2 und dem Anschluss V3 stellt sich am Ausgang Al konstantes hohes Potential ein, weil die Basis Kollektordiode vom Transistor T2 unter allen Umständen ständig gesperrt und der Transistor T3 durchgeschaltet bleibt. Reisst der Kollektoranschluss des Transistors T2 ab, so bleibt der Transistor T3 ständig durchgeschaltet. Die Folge davon ist ein konstantes Potential am Ausgang Al.
Eine Unterbrechung am Basisanschluss des Transistors T3 hat ebenfalls die Antivalenzstörung zur Folge, da der Ausgang Al dann konstantes Potential führt.
Wird die Basis-Emitterstreclce des Transistors T2 überbrückt, so bleibt die Basis-Kollektordiode dieses Transistors ständig gesperrt. Hierdurch bleibt der Transistor T3 ständig durchgeschaltet. Bei einer Überbrük- kung der Kollektor-Emitterstrecke des Transistors T2 bleibt der nachgeschaltete Transistor T3 ständig gesperrt. Eine Überbrückung der Basis-Kollektorstrecke des Transistors T2 oder eine Verbindung aller drei Elektroden dieses Transistors führt ebenfalls zur Ausgabe eines konstanten Potentials am Ausgang A1.
Wird einer der Widerstände R6 bzw. R7 oder R8 überbrückt, bleibt der Transistor T2 ständig durchgeschaltet und der Transistor T3 daher gesperrt. Bei einer Überbrückung des Widerstandes R9 liegt das zusätzliche Versorgungspotential des Anschlusses V4 direkt an der Basiselektrode des Transistors T2. Hierdurch wird die Basis-Emitter-Spannung stark negativ.
Dann bleibt der Transistor T2 ständig gesperrt. Es kann allerdings auch vorkommen, dass die Basis-Emitterstrecke infolge dieser hohen Sperrspannung durchschlägt. In diesem Fall entsteht zwischen den Versorgungspotentialen an den Anschlüssen V3 und V4 ein Kurzschluss, der zu einer zentralen Abschaltung führt.
Durch eine Überbrückung des Widerstandes R10 bleibt der Transistor T3 ständig durchgeschaltet und ist daher nicht mehr steuerfähig. Reisst die Emitterelektrode des Transistors T3 ab, so fliesst ständig ein Strom über die Diode D5 und den Widerstand Rl 1, so dass am Ausgang A1 ein konstantes Potential liegt. Erfolgt eine Unterbrechung in den Anschlüssen des Widerstandes R 11, so ergibt sich kein Einfluss auf die Funktionsfähigkeit des Verknüpfungsgliedes. Erfolgt eine Über- brückung von Basis- und Kollektorelektrode des Transistors T3, so liegt die Basiselektrode ständig auf dem an dem Anschluss V1 befindlichen Potential, so dass der Transistor T3 durchgeschaltet ist. Der Ausgang Al führt dann Dauerpotential.
Beim Durchschalten des Transistors T2 tritt dadurch ein Kurzschluss auf, der zur zentralen Abschaltung führt.
Sind die Kollektor- und die Emitterelektrode des Transistors T3 miteinander verbunden, so liegt der Ausgang Al ständig auf dem hohen Potential des Anschlusses V1. Dies ist auch der Fall, wenn infolge eines Defektes alle drei Elektroden dieses Transistors miteinander verbunden sind. Bei einer Überbrückung der Diode D5 liegt der Ausgang Al ständig auf dem an dem Anschluss V2 befindlichen Potential. Wird der Widerstand Rl 1 kurzgeschlossen, so liegt an dem Ausgang A1 dasselbe konstante Potential wie an der Emitterelektrode des Transistors T2, das durch die Diode D5 jedoch kurzgeschlossen wird.
Diese Untersuchungen, die noch auf viele andere anzunehmende Fehler ausgedehnt werden können, führen mindestens zu dem Ergebnis, dass die Antivalenz der Ausgangsgrössen des betreffenden Verknüpfungs- bausteines gestört wird. Jeder auftretende Fehler kann also rechtzeitig festgestellt werden.
Fig. 7 zeigt der Vollständigkeit halber einen Ver lcnüpfungsbaustein mit zwei Verknüpfungsgliedern und dem zugehörigen Überwachungsglied, die im vorstehenden Text eingehend erläutert wurden. Bei diesem Verknüpfungsbaustein dienen die Anschlüsse V101, V201, V301 und V401 zum Zuführen der Versorgungspoten- tiale. Die Eingänge für die Prägesignale sind mit EP1 und EP2, die zugehörigen Eingänge für die Schaltvariablen mit E101, E201 bzw. E301 und E401 bezeichnet. Als Ausgänge der beiden Verknüpfungsglieder dienen die mit A101 und A201 bezeichneten Klemmen.
Die mit den Bezugszeichen K301 und K501 versehenen Anschlüsse des Verlrnüpfungsbausteines sind der Eingang bzw. Ausgang des Überwachungsgliedes.
Zum Weiterleiten der antivalenten Signale wird in vorteilhafter Weise eine Doppelleitung mit eng aneinander liegenden Leitern verwendet. Da die Summe der in den beiden Leitern fliessenden Ströme zu jedem Zeitpunkt annähernd konstant ist, entsteht nur ein sehr kleines elektrisches und magnetisches Störfeld.
Die Erfindung ist nicht auf die dargestellten Ausführungsbeispiele beschränkt. Vielmehr ist es durchaus möglich, in dem Überwachungsglied anstelle der Gleich richterschaltnng und des Transistorschalters andere gleichwirkende elektronische Bauelemente zu verwenden. Ferner können Verknüpfungsglieder verwendet werden, die mehr als zwei Eingänge für Schaltvariable aufweisen.
Circuit arrangement with logical linking elements, in particular for railway safety
The invention relates to a circuit arrangement with logical linking elements, in particular for railway safety, with at least one linking module which contains a NAND element and a NOR element each with an output for binary switching variables and their complementary switching variables in the form of rectangular digital ones Signals with a given repetition frequency.
In modern technology of information processing, e.g. B. in railway safety technology and in the reactor control, switching devices are required, the links of which perform logical operations. Such linking elements can also be constructed from hard magnetic toroidal cores with rectangular hysteresis loop provided with different windings. The winding of the toroidal cores as well as the construction of switching mechanisms with such linking elements can, however, only be mechanized and rationalized through considerable capital expenditure, whereby the production costs are relatively high. The use of the so-called single winding technique simplifies the production of such link elements considerably, but it has the consequence that the operating speed is reduced in an undesirable manner.
A further disadvantage of this technology is that an error can only be recognized at the time of the next actuation of the faulty logic element.
Such circuits are not very suitable for switchgear in security technology, because with these devices an immediate error message immediately after or
when the error occurs is desired.
In addition to the toroidal core circuits, semiconductor circuit techniques that do not contain any magnetic materials are also used in switchgear. As integrated modules, these semiconductor circuits allow a particularly high operating speed and, depending on the number of items, allow a favorable cost development, but a high additional effort is required for a reliable error message.
From DAS 1175 738 a logic module made up of NOT gates for the implementation of an OR or AND function is known. These known logic modules contain as logic elements a NAND and a NOR element, which on the one hand binary switching variables and on the other hand complementary switching variables are available for processing. Depending on the assignment of the inputs and outputs to the switching variables, all basic links can be carried out with the link module. The disadvantage of this link module is that the errors occurring in the components can lead to information corruption without a timely automatic reporting of the faulty link element is possible.
The invention is based on the object of specifying a circuit arrangement which automatically and immediately reports any malfunctions as reliably as possible to a central monitoring device. In addition, it should be possible to locate faults quickly and, by restricting them to components such as transistors, diodes and resistors, it should be possible to integrate them - also with the logic modules.
The invention is based on the knowledge that when using one NAND and one NOR element, a two-channel logic module is created, the two outputs of which represent an original channel and a complementary channel. These two channels carry complementary output signals. As a result of this non-equivalence of the output signals, the original channel and the complementary channel in the undisturbed state have different potentials at every point in time. As soon as a link of a link module is faulty, the non-equivalence is also disturbed, which means that the potentials in the original and complementary channels are the same.
Based on this knowledge, the object is achieved according to the invention in that a rectifier bridge is connected as a monitoring element to the outputs of the two logic elements, the output voltage of which serves as the supply voltage for the switching path of an electronic switch, for its control path rectangular digital test signals with at least the double predetermined repetition frequency are provided, which are outside the edge range of the digital signals.
The monitoring is therefore carried out by a monitoring element that is fed with test signals. These consist of pulses that are short relative to the duration of a half cycle of the digital signals (switching variable) and, in terms of time, are preferably in the middle of each half cycle. This avoids unfounded error messages that can be caused by different switching speeds of the two logic elements of a logic module. Since such non-equivalence interference is limited to the edge areas of the digital signals, monitoring takes place between the edge areas.
If particularly high security requirements are made, it is advisable to set up each monitoring element in such a way that a defect in this assembly is also automatic. is reported immediately.
According to an advantageous embodiment of the subject matter of the invention, this requirement is met in that, in the monitoring element, the emitter electrode of a transistor switch is connected directly to the rectifier circuit and the collector electrode is connected via a first resistor, and the base electrode is connected to the rectifier circuit via a second resistor like the collector electrode Rectifier circuit is connected and connected via a third resistor to a voltage divider consisting of a fourth and fifth resistor, the test signals being applied to the fourth resistor serving as an input and an additional supply potential being applied to the fifth resistor.
An expedient embodiment of the invention for several logic modules in a switching mechanism provides that the monitoring elements assigned to the logic modules form a series circuit, in which the output of a monitoring element is connected to the input of the monitoring element following in the series circuit, with the first monitoring element of the series circuit a test signal source for the test signals and a module that monitors its output signals for amplitude and phase relative to the test signals is connected to the last monitoring element.
If a switching mechanism equipped with these monitoring elements is operating correctly, the test signals pass through the entire series circuit. The uninterrupted reception of the test signals in the monitoring assembly is an absolutely reliable statement that there is no antivalence interference in the entire switchgear. If the test signals on the output side are absent, even for a short time, this is a sign that the non-equivalence or the monitoring itself is disturbed as a result of a defect. The bridging of a monitoring element makes itself noticeable in a phase rotation of 1800 of the output signals for the monitoring construction group compared to the test signals and can therefore also be determined.
With this monitoring system, every single error in a link module is in the whole
Easy to recognize and locate rear derailleur. If an error occurs in each of the two logic elements of a logic module, which is very unlikely and therefore does not need to be accepted, then there is no disruption of the non-equivalence and therefore no malfunction display. It is therefore important that the test signals are selected in such a way that the check for existing non-equivalence occurs very often per unit of time. Only then is it possible to detect an error occurring in one of the two logic elements, to which a further error occurs a short time later in the other logic element of the same logic module.
Considerations have shown that an error within one of the two link elements of a link module can only be detected after a reporting delay time has elapsed, depending on the type of switching variable used. This reporting delay time is either zero or its duration depends on the occurrence of a suitable combination of the values of the switching variables. Since, as already explained above, of the double errors possible in a logic module, only those that do not lead to an antivalence disorder remain undetected, it is important for the detection of these errors that the reporting delay time is kept particularly short.
A special object of the invention is therefore to use a special structure of the logic modules and an appropriate selection of the signals for the switching variable and the complementary switching variable as well as the test signals to provide a safety circuit that is to a high degree perfect in terms of safety and economy for performing logic operations receive.
According to a variant of the invention, this object is achieved in that square-wave voltages of the same frequency and amplitude are used as the switching variable, the two values of the switching variables differing by a phase difference of 1800, that each of the two logic elements of a logic module consists of a transistor whose collector electrode A first Wi resistor is connected to a supply potential and its emitter electrode is connected to another supply potential,
and its base electrode is connected to the additional supply potential of the monitoring elements via a second resistor and to which a matrix consisting of three additional resistors is connected with two inputs for the switching variables to be linked and one input for an embossed signal that has the same frequency and Amplitude like the square wave voltages and depending on the use of the respective logic element as a NAND element or as a NOR element, the one or
which has the other phase position of the switching variable.
With this link module, a data flow-independent reporting delay time is achieved. Its size is limited to half a period of the square-wave signals and is then limited to the smallest possible duration when the repetition frequency of the square-wave voltage is increased to an upper limit of the switching speed of the logic elements.
The circuit arrangement explained above not only achieves considerable advantages in terms of an effective shortening of the reporting delay time, but also by using a link between the two switching variables according to the principle of a majority decision with the addition of a binary embossed signal, it can be used in an excellent way both for the construction of the NAND and of the NOR element of each logic module, the same uniform circuit can be used. Whether this circuit takes over the function of one or the other link is determined solely by the value of the stamping signal.
Since both the logic modules and the associated monitoring elements only contain transistors, diodes and resistors as components, it is also advantageous to design at least the two logic elements, including a sequential amplifier and the associated monitoring element, as one component in integrated circuit technology.
A preferred embodiment of the invention is explained in more detail below with reference to the drawing.
The figures show in detail:
Fig. 1 several logic modules and associated monitoring elements that form a series circuit,
2 shows the monitoring element for a link module,
3 shows a link for the optional implementation of the NAND or NOR link,
4 shows a representation of the signals used as switching variables and a number of test signals,
5 and 6 show two tables with different combinations of switching variables for a logic element according to FIG. 3 and, as a function thereof and on the value of an embossed signal, the respective logic results and
7 shows a complete logic module with two logic elements and a monitoring element.
1 shows several logic modules VE1, VE2 and VE3, each with an associated t) monitoring element SR1, SR2 and SR3. Each of the logic modules contains two logic elements, a NAND element VEl 1 with two inputs E3 1 and E41 and an output All and a NOR element VE 12 with the inputs Ell, E21 and an output A12.
The inputs Ell, E21, E3 1 and E41 have binary and complementary binary switching variables available in the form of square-wave voltages with a specified repetition frequency. The values of the switching variables differ by a phase difference of 1800.
As long as the logic modules VE 1, VE2 and VE3 work properly, that is, if none of the individual logic elements VEl 1 and VE12 of the logic modules has a defect, the outputs All and A12 of each of the logic modules carry complementary signals. As a result, a voltage U1, U2 or U3 is output as a control voltage for the monitoring element assigned to the respective logic module.
If a switchgear made up of the logic modules VE1, VE2 and VE3 etc. is to be monitored for a possibly occurring error, the voltages output by all logic modules must be monitored, i.e. brought to coincidence. A common coincidence element is unsuitable for this purpose because it has to be monitored for functionality.
In order to avoid this, the individual monitoring elements SR1, SR2 and SR3 are connected in series to form coincidences. As long as the voltage U1 is present at the input terminals Kl 1 and K21 of the monitoring element SR1, the switch shown is closed. The same applies in a corresponding manner to the other monitoring elements. A test signal source G is connected to the first monitoring element SR1 of the series circuit, the test signals of which are fed to the first monitoring element via its input K3 1. In addition, an additional supply potential is supplied via terminal V41, which is at input K4 1 of the monitoring element SR1.
The test signals pass through the monitoring element SIR 1 and are forwarded via its output K5 1 to the monitoring element SR2 following in the series circuit. If all logic modules are undisturbed, the test signals are finally sent to a module PS 1, which monitors the test signals for amplitude and phase position.
As soon as the test signals fail due to a fault in the switching mechanism or in the monitoring elements themselves, or the phase position is falsified, this is indicated. Since the phase position of the test signals is rotated by 1800 in each monitoring element, the monitoring elements can easily be checked for bridging, since output signals with the same phase position are always available in the module PS1 when working properly. The test signals are fed directly from the test signal source G to the construction group PS1 as a comparison variable for monitoring the phase position.
Fig. 2 shows the detailed circuit structure of a monitoring element SR for a logic module. The reference symbols for the inputs and outputs are chosen to correspond to those of the monitoring element SR1. The task of the monitoring element is to output the test signals fed to its input K3 in inverted form via the output K5 as long as voltage from the logic module to be monitored is applied to the input terminals K1 and K2. In addition, the monitoring element is constructed in such a way that errors that occur in it can be monitored. Bridges and interruptions of individual components of the monitoring element SR are considered faults.
Each of these errors leads to a change in the monitoring element such that the test signals fed to it are no longer or not inverted.
Since the voltage output by each logic module, e.g. B. U1, depending on the link result, can have one or the other polarity, a full-wave rectifier circuit with diodes D1, D2, D3 and D4 is provided for the monitoring element, the output voltage of which serves as the supply voltage for the switching path of a transistor T1, the emitter electrode of which is directly and whose collector electrodes are connected to this supply voltage via a resistor R1. A network consisting of four resistors R2, R3, R4 and R5 is connected to the base electrode as an input circuit, which allows self-monitoring. In order to connect the transistor T1 with the test signals supplied via the input K3 in the form of a square-wave voltage US - cf.
4, diagram line Z3 - to be switched through safely and just as reliably blocked, the voltage US, which is output for a monitoring element within the series circuit from the monitoring element located in front of it as seen in the direction of transmission of the test signals, is generated with the aid of one of the resistors R4 and R5 and divided down at the additional supply potential (input K4) lying voltage divider. The test signals, reduced in amplitude, are fed to a further voltage divider formed from resistors R2 and R3. Appropriate dimensioning of the resistors R1 to R5 ensures that all components of the monitoring element SR are subject to the required self-monitoring.
That this is the case will be shown below using several assumed fault cases within the monitoring element.
An interruption at the input K3 or between the resistor R4 and the connection point A causes the transistor T1 to be permanently blocked because the base electrode then only carries blocking potential.
An interruption between the connection point A and the resistor R5 or between this and the input K4 for the additional supply potential has the consequence that the transistor T1 remains continuously switched on. A permanent potential and no test signals are output via output K5. This is also the case if there is an interruption between the connection point A and the resistor R3 or between this and the connection point B. In these cases there is a high control potential at the base electrode.
The transistor T1 remains blocked even if there is an interruption between the connection point B and the resistor C. In these two cases, the voltage of the test signals in relation to the blocking additional supply potential at the input K4 is not sufficient to switch the transistor T1 through.
If there is an interruption at the base electrode of the transistor T1, only a negligible residual current flows through the switching path. No test signals are therefore output. If the emitter electrode breaks off, only a negligible residual current flows through the base-collector path. This also means blocking the test signals.
An interruption in the collector electrode of transistor T1 results in a constant high potential at output K5.
If one of the connections of the resistor R2 is interrupted, there is always a base potential at the output K5 which is reduced by the forward voltage of the base-emitter path of the transistor T1. However, this is just above or just below the potential of the emitter electrode. In this way, for example, the transistor of a monitoring element following in the series circuit is continuously blocked. This is also the case if there is no supply potential at point C. In this case, the potential of connection point B is at output K5.
If the resistor R4 is short-circuited, the transistor T1 remains continuously switched on, because then the potential of the previous monitoring element or the test signal source G is too high at its base electrode.
If the resistor R5 is short-circuited, the transistor T1 remains permanently blocked. This also applies in the event that the resistor R3 is bridged. Bridging the resistor R2 also makes the monitoring element inoperable because its transistor T1 then remains continuously switched on. The base current flowing at an above normal level destroys the base-emitter path of the transistor, whereby the power supply of the relevant monitoring element is also short-circuited.
If the base-emitter path is bridged, the transistor T1 can no longer be controlled. If there is an error due to the bridging of the base-collector path, the output K5 has a constant potential, because with the assumed error there is a parallel connection of the resistors R1 and R2. If all electrodes of the transistor T1 are connected to one another, the output K5 is always at low potential. If the resistor R1 is bridged, then the switching path of the transistor T1 breaks down as a result of overload, and the output K5 has a continuously high potential.
In the case of a cross bridge between the connection point B and the input K4 or between the connection point A and the emitter electrode or between the input K3 and the connection point C.
A cross bridge between connection point B and input K3 does not result in a fault.
In the case of a cross bridge between the connection point A and the output K5, this carries test signals of such low amplitude that the monitoring element following in the series connection is not controlled. If a cross bridge is assumed between the input K3 and the output K5, then the output signals then emitted by the monitoring element lack the inversion caused by the transistor T1 in the undisturbed case. This is determined by the PS1 module.
The transistor T1 remains permanently blocked in the case of a cross bridge between the input K3 and the emitter electrode or between the inputs K3 and K4.
Changes in the amplitude of the supply voltage also result in the relevant monitoring element being blocked for the test signals, because the transistor T1 then either cannot be switched through or cannot be blocked.
3 shows the circuit arrangement of a logic element VE with a downstream amplifier for carrying out the NAND or NOR logic operation as a function of the value of an embossed signal. The logic element consists of a transistor T2, the collector electrode of which is connected to a supply potential via a resistor R10, which is supplied via the connection V1. The emitter electrode is with the connector; V3 connected, via which another supply potential is fed. The base electrode is connected on the one hand via a resistor R9 to the connection V4, which is at the same additional warpage potential as the monitoring elements.
On the other hand, a matrix consisting of three further resistors R6, R7 and R8 is connected to the base electrode with two inputs E10 and E20 for the switching variables to be linked and one input EP for the stamping signal.
The transistor T3, which has its base electrode coupled to the collector electrode of the transistor T2, operates in a collector circuit. Power is supplied via connections V1 and V3. The resistance Ru 1 serves as the load resistance.
When the transistor T3 is blocked, the diode D5 has the task of forwarding the supply potential at the connection V2 with low resistance to the output A1. Since the transistor T3 in the switched-through state also forwards approximately the supply potential present at the connection V1 to the output At with a low resistance, there is a very small output resistance and small tolerance ranges for the potentials at the output for both switching positions of the follower amplifier. This makes it possible to connect further logic elements to the output A1 without a disruptive coupling occurring. In addition, the follow-up amplifier ensures a high level of insensitivity to the coupling of any interference voltages.
4, which shows the signals used as switching variables and associated test signals in three diagram lines Z1, Z2 and Z3, and FIGS. 5 and 6, the two tables with different combinations of values of the Switching variables as well as various values of the embossing signal are explained.
The diagram lines Z1 and Z2 of FIG. 4 show square-wave voltages of the same frequency and amplitude as a function of time t. The square wave voltage in the diagram line Z1 is defined as the value of the switching variable DO and the square wave voltage shown in the next diagram line Z2, shifted by 1800 compared to the first square wave voltage in the phase position, is defined as the value DL of the binary switching variable. The values of the switching variables do not differ, as usual, in amplitude, but in phase position.
Either one or the other square-wave voltage is used as an unchangeable stamping signal for defining the respective logic element type. For the sake of simplicity, the values of the embossing signal are also referred to as DO or DL, although they are not variable
This is understood to mean quantities.
As already briefly indicated, the test signals shown in diagram line Z3 consist of a square-wave voltage US, the frequency of which is selected to be at least twice as high as that of the square-wave voltage which embodies the switching variable. In addition, such a pulse duty factor is provided for the test signals that they lie outside the edge areas F of the signals to be linked. This avoids false reports regarding non-existent antivalence disturbances, because antivalence disturbances due to different switching behavior of the transistors of a link module can occur in the flank areas F during operation.
The linking of two switching variables each takes place with the aid of a constant value of the embossing signal, namely according to the principle of majority decision through potential expansion. The value of the respective link results corresponds to
Majority of the values of the switching variables to be linked and the value of the embossing signal. If the United link element according to FIG. 3 work as a NAND element, the embossing signal DO is applied to the input EP.
Depending on the values DO and DL of the switching variables at the other inputs E10 and E20, it can be seen from FIG. 5 which linkage results are present after the majority decision at connection point X of the resistor matrix R6, R7 and R8. Up to this point there is a pure, non-inverted AND operation. The required inversion takes place through the transistor T2. Since this downstream transistor T3 as an emitter follower stage for
Impedance conversion no repeated inversion of the
Linking result causes, the linking result of a NAND element is present at output A 1.
If both inputs E10 and E20 of the NAND
Member lead high potential at time t1, a linearly reduced sum of the three potentials occurs at resistor R9, which is compared with the threshold voltage of the control path of transistor T2. In this case, this sum voltage is sufficient to turn on transistor T2 because it is greater than the threshold voltage. The base electrode of the transistor T3 is at low potential, so that this transistor is blocked. The supply potential of the connection V2 reduced by the forward voltage of the diode D5 is then present at the output A 1.
At time t2, the situation is reversed given the same input conditions. Since all three inputs E10, E20 and EP do not have a high potential, transistor T2 remains blocked. Now the supply potential at connection V1 causes transistor T3 to see through. The potential at connection V1 is then approximately at output A 1. With the assumed switching variables, the potential at output A1 thus changes approximately between the potentials at connections V1 and V2.
For a better understanding it must also be mentioned that, based on the supply potential at connection V4 (K4, FIG. 2), the supply potentials fed to connections V3, V2 and V1 each have a higher value; The highest voltage is between terminals V4 and V1, whereas between V4 and V2 there is a lower voltage and between V4 and V3 an even lower voltage.
From FIG. 6 it can be seen how the logic element according to FIG. 3 works with the stamping signal DL.
The content of this table is easy to understand after the previous explanations. Both the NAND element and the NOR element output either the value DO or the value DL of the switching variable to be processed further via output A 1 as the result of the logic operation. These two values are the same in their amplitude and frequency and differ in their information due to a phase shift of 1800 to each other.
If two identical logic elements according to FIG. 3, which represent a NAND element and a NOR element under the influence of different values of the stamping signal, then their two outputs always emit complementary output signals if the one logic element with two Switching variables and the other logic element is controlled with the corresponding complementary switching variables. In other words, the inputs E10, E20 and EP of one logic element would be supplied with the quantities DO, DL and DO, for example, and the inputs of the other logic element would be fed with the quantities DL, DO and DL. The non-equivalent switching variables DL and DO in the form of phase-shifted square-wave voltages are available as the result of the linkage.
In normal operation, there is therefore a square wave voltage between the two outputs of the logic module, the polarity of which changes once after every half cycle. This voltage is monitored with the aid of the monitoring element described.
The following is intended to show that any disruption of a logic element leads to disruption of the non-equivalence of the relevant logic element on the output side, which enables reliable tX monitoring.
If one of the inputs E10, E20 or EP is interrupted or if one of the resistors R6, R7 or R8 breaks off, the transistor T2 remains permanently blocked; the output A1 then has a constant potential. The voltage at the two outputs becomes zero during every second half cycle of the square wave voltage. An interruption in the base connection from transistor T2 leads to a constant high potential at output A1. In the event of an interruption between the connection point X and the resistor R9, the transistor T2 remains switched on, taking into account all possible combinations of supplied switching variables. The output A1 is always at a constant low potential.
In the event of an interruption between the emitter electrode of the transistor T2 and the connection V3, a constant high potential is established at the output A1 because the base collector diode of the transistor T2 is constantly blocked under all circumstances and the transistor T3 remains switched on. If the collector connection of the transistor T2 tears off, the transistor T3 remains continuously switched on. The consequence of this is a constant potential at the output A1.
An interruption at the base connection of the transistor T3 also results in the non-equivalence disturbance, since the output A1 then carries a constant potential.
If the base-emitter path of the transistor T2 is bridged, the base-collector diode of this transistor remains permanently blocked. As a result, the transistor T3 remains continuously switched on. When the collector-emitter path of the transistor T2 is bridged, the downstream transistor T3 remains blocked. A bridging of the base-collector path of the transistor T2 or a connection of all three electrodes of this transistor also leads to the output of a constant potential at the output A1.
If one of the resistors R6 or R7 or R8 is bridged, the transistor T2 remains continuously switched on and the transistor T3 is therefore blocked. When the resistor R9 is bridged, the additional supply potential of the connection V4 is directly on the base electrode of the transistor T2. This makes the base-emitter voltage very negative.
Then the transistor T2 remains permanently blocked. However, it can also happen that the base-emitter path breaks down as a result of this high reverse voltage. In this case, a short circuit occurs between the supply potentials at the connections V3 and V4, which leads to a central shutdown.
By bridging the resistor R10, the transistor T3 remains continuously switched on and is therefore no longer controllable. If the emitter electrode of the transistor T3 tears off, a current flows constantly through the diode D5 and the resistor Rl 1, so that a constant potential is present at the output A1. If there is an interruption in the connections of the resistor R 11, there is no effect on the functionality of the logic element. If the base and collector electrodes of the transistor T3 are bridged, the base electrode is constantly at the potential at the connection V1, so that the transistor T3 is switched through. The output A1 then carries permanent potential.
When the transistor T2 is switched through, a short circuit occurs, which leads to the central switch-off.
If the collector and emitter electrodes of the transistor T3 are connected to one another, the output A1 is constantly at the high potential of the connection V1. This is also the case if, as a result of a defect, all three electrodes of this transistor are connected to one another. When the diode D5 is bridged, the output A1 is constantly at the potential at the connection V2. If the resistor Rl 1 is short-circuited, the same constant potential is applied to the output A1 as to the emitter electrode of the transistor T2, which, however, is short-circuited by the diode D5.
These investigations, which can be extended to many other assumed faults, at least lead to the result that the non-equivalence of the output variables of the relevant logic module is disturbed. Every error that occurs can therefore be identified in good time.
For the sake of completeness, FIG. 7 shows a link module with two logic elements and the associated monitoring element, which were explained in detail in the preceding text. With this logic module, the connections V101, V201, V301 and V401 are used to supply the supply potential. The inputs for the stamping signals are designated with EP1 and EP2, the associated inputs for the switching variables with E101, E201 or E301 and E401. The terminals labeled A101 and A201 serve as outputs of the two logic elements.
The connections of the linking module provided with the reference symbols K301 and K501 are the input and output of the monitoring element.
A double line with closely spaced conductors is advantageously used to forward the non-equivalent signals. Since the sum of the currents flowing in the two conductors is almost constant at all times, only a very small electrical and magnetic interference field is created.
The invention is not restricted to the exemplary embodiments shown. Rather, it is entirely possible to use other equivalent electronic components in the monitoring element instead of the rectifier circuit and the transistor switch. Furthermore, logic elements can be used which have more than two inputs for switching variables.