CH494475A - Preparation of semiconductor switches using - Google Patents

Preparation of semiconductor switches using

Info

Publication number
CH494475A
CH494475A CH116865A CH116865A CH494475A CH 494475 A CH494475 A CH 494475A CH 116865 A CH116865 A CH 116865A CH 116865 A CH116865 A CH 116865A CH 494475 A CH494475 A CH 494475A
Authority
CH
Switzerland
Prior art keywords
soldered
insulating plate
plate
head piece
contact
Prior art date
Application number
CH116865A
Other languages
German (de)
Inventor
Peter Sandbank Carl
Original Assignee
Itt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Itt filed Critical Itt
Publication of CH494475A publication Critical patent/CH494475A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Preparation of semiconductor switches using micromodular methods of construction, in which a number of semiconducting plates or wafers, each of which contains at least a single building unit, is soldered to a thin insulated plate e.g. of copper plated ceramic, glass or the like having a metallised switch pattern on at least one side, and fixed to a support by a plurality of wire connections which is characterised by the following (partly known) features (a) all the electrodes, e.g. (1), (2), (3), (7), (10) are arranged on a surface of the semiconducting plate (1a) or (1b), and each carries a coating of a solder material on a large surface of contact (4), (5), (6), (9), (11). (b) the semiconducting plates and the electrodes are inserted in the opening of a template and then placed on the insulating plate in such a way that the large contact surfaces, e.g. (4), (5), etc. are in contact with the switch pattern, and are then soldered by heating, and after cooling the template is removed. (c) the insulated plate is connected to the support wires by soldering these in metallised holes therein.

Description

       

  
 



  Verfahren zur Herstellung eines Schaltungsmoduls mit einer integrierten Halbleiterschaltanordnung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Schaltungsmoduls mit einer integrierten Halbleiterschaltanordnung.



   Das Verfahren bezweckt u.a. die Schaffung von Schaltungsmodulen mit geringem Kostenaufwand. Es umfasst ferner das Anbringen von sowohl Halbleitervorrichtungen, wie auch passiven Bauteilen auf vorbereitete Substrate, sowie die Anordnung und Unterbringung von einzelnen elektronischen Bauteilen.



   Das erfindungsgemässe Verfahren ist dadurch gekennzeichnet, dass Halbleiterwaffeln mit wenigstens je einer Halbleitervorrichtung auf eine wenigstens an einer Stirnfläche ein metallisches Verbindungsmuster   aufwei    sende Isolierplatte aufgelötet werden, dass hierauf die Isolierplatte auf einem Kopfstück angeordnet wird, das mit Anschlussleitern versehen ist, die durch Löcher der Isolierplatte hindurchführen, und dass diese Leiter mit metallisierten Zonen des genannten Verbindungsmusters verlötet werden.



   Nachstehend ist das erfindungsgemässe Verfahren anhand der beiliegenden Zeichnung beispielsweise näher beschrieben.



   In der Zeichnung zeigt:
Fig. 1 Siliziumwaffeln, die sich für den Einbau in einer   erfindungsgemäss    hergestellten Schaltungsmodul eignen, wobei bei (a) eine Draufsicht auf einen   Trans    stor und bei (b) auf eine Diode gezeigt ist,
Fig. 2 eine Draufsicht auf eine in Übereinstimmung mit der in Fig. 6 gezeigten Schaltung vorbereitete Grundplatte, auf welcher   Siliziumwaffeln    durch einen Lötvorgang anzuschliessen sind,
Fig. 3 eine   Metalischablone,    mittels welcher die   Silizinruwaffeln    und passiven Stromkreiselemente auf der Grundplatte an der gewünschten Stelle eingesetzt werden können,
Fig. 4 eine Draufsicht auf die Grundplatte mit den aufgelöteten Waffeln,
Fig.

   5 eine Seitenansicht des vollständigen Aufbaues des Schaltungsmoduls, in welchem die ausgerüstete Grundplatte auf dem mit acht Anschlüssen versehenen Kopfstück befestigt ist, auf welches eine Metallkappe aufgesetzt ist, und
Fig. 6 die Schaltung, welche dem in den vorangehenden Figuren gezeigten Schaltungsmodul zugrunde liegt.



   Die für die Verwendung in den nach vorliegender Erfindung hergestellten Schaltungsmodulen geeigneten Transistoren und Dioden sind anderweitig, z. B. im britischen Patent Nr. 103 615 beschrieben. Diese Vorrichtungen werden nach dem Planarverfahren hergestellt und sind in der Fig. 1 schematisch dargestellt. Die in dieser Figur bei (a) gezeigte npn-Transistorwaffel besitzt einen Kollektorkontakt 1, einen   Basiskontakt    2 und einen Emitterkontakt 3, welche Elektroden-Kontakte alle an die gleiche Stirnfläche der Waffel geführt sind.



  Über diesen Elektrodenkontakten liegen an ihnen haftende Grossflächenkontakte aus einer aus Gold und Chrom bestehenden Schicht, die sich auch über einen Teil der Oxydschicht auf der Waffeloberfläche erstreckt.



  Diese Grossflächenkontakte sind in der Fig. la mit 4 für den Kollektor, 5 für die Basis und 6 für den Emitter bezeichnet. Die Grossflächenkontakte sind je mit einer niedrigen Lötmasse-Anhäufung versehen, die dadurch erhalten wird, dass die Siliziumscheibe vor deren Auftrennung in Transistorwaffeln in einen Tiegel mit flüssiger Lötmasse eingetaucht wird.



   Bei (b) der Fig. 1 ist eine Diodenwaffel gezeigt, in welcher der zum Flächenübergang der Diode führende Elektrodenkontakte 7 mit einem Grossflächenkontakt 9 überdeckt ist. Auf der gleichen Seite der Siliziumwaffel ist ein mit der Basis verbundenener Kontakt 10 vorhanden, der von einem Grossflächenkontakt 11 überdeckt ist. Diese Grossflächenkontakte sind ebenfalls je mit einer niedrigen Lötmasse-Anhäufung versehen.



   Die dem gewählten Ausführungsbeispiel zugrunde liegende Schaltung nach Fig. 6 soll auf einer Grundplat  te für gedruckte Schaltungen gebildet werden, die sich für den   Zusammenbau    mit dem von der britischen  Electronic Valve and Semiconductor Manufacturers Association  vorgeschriebenen und acht Anschlussorgane aufweisenden Kopfstück SB 8-1 eignet. Die acht Anschlussleiter dieses Kopfstückes sind in gleichen Abständen voneinander auf einem Kreis mit einem Durchmesser von rund 5 mm angeordnet. Die in der Fig. 2 gezeigte, praktisch kreisrunde Grundplatte aus Isoliermaterial hat eine Dicke von ungefähr   0,75 mm    und einen genügend kleinen Durchmesser, um in die zum genannten Kopfstück gehörende   Metalikappe    eingefügt werden zu können.

  Die schraffierten Flächen der Fig. 2 zeigen die nach der in an sich bekannten Weise durchgeführten Ätzung verbleibenden Kupferstreifen.



  An dieser Stelle der Herstellung kann, falls erforderlich, die Grundplatte einer Walzverzinnung unterworfen werden.



   Für die in Fig. 6 gezeigten Schaltung werden sieben Dioden 12 von der in Fig. 1 (b) gezeigten Art benötigt, ein Transistor 13 gemäss Fig. 1 (a) ferner zwei Widerstände, die vorzugsweise aus Siliziumwaffeln mit   Difiu    sionszonen bestehen, über denen Gold-Chrom-Kontakte aufgebracht sind, die ebenfalls mit einer Lötmasse bedeckt sind. Anderseits könnten auch Widerstände aus Chromnickel oder einem anderen geeigneten, auf einem Glassubstrat angebrachten Material verwendet werden.



   Eine in der Fig. 3 gezeigten Schablone aus Nickel oder rostfreiem Stahl oder Molybdän wird hierauf   über    die Grundplatte 10 und mittels mechanischer oder otpsicher Hilfsmittel so eingestellt, dass sie richtige Lage auf der Grundplatte einnimmt.



   Danach werden die auf der Grundplatte anzubringenden aktiven und passiven Bauteile in die Löcher der Schablone eingesetzt, zu welchem Zwecke sie auf ihrer Rückseite mit Markierungen versehen sein können.



   Nun werden die Waffeln erhitzt, so dass die Lötmasse schmilzt und an den gewünschten Stellen der Grundplatte die elektrischen und mechanischen Verbindungen herstellt. Dabei kann das Erhitzen auf viele Arten erfolgen, beispielsweise durch Berührung mit einem heissen Werkzeugteil, oder durch einen Strom heissen und nicht oxydierenden Gases, oder durch Erhitzen der Platte von unten her oder einem Strahlungsheizer oder sonstwie.



   Hierauf wird die Schablone entfernt, wobei die Bauteile, nämlich die Dioden 12, der Transistor 13 und die zwei auf einem Glasplättchen 14 aufgedampften Widerstände die in Fig. 4 gezeigten Stellungen einnehmen. Alle Bauteile haben ihre Kontakte zunächst des metallenen   Verbindungsmusters    15 der Grundplatte mit dem sie über die Lötmasse verbunden sind.



   Die von einem Kreis umgebenen Nummern neben den acht Löchern in der Nähe des Plattenrandes geben die Nummer des Stiftes des Kopfstückes an, mit welchem jener Teil des Verbindungsmusters zu verbinden ist.



   An dieser Stelle des Verfahrens kann eine dünne Silikonharzschicht über die hinzugefügten Bauteile aufgespritzt werden, um nötigenfalls die mechanische Festigkeit der Lötverbindungen zu erhöhen.



   Die Grundplatte 16 wird auf die goldplattierten Stifte des Kopfstückes 17 aufgesetzt, worauf die Stifte auf irgend eine zweckmässige Art mit den Plattenkontakten, die plattierte Durchgangslöcher sein können, verlötet werden. Die so zusammengebaute Einheit, Fig.



  5, wird hierauf mit einem Metallgehäuse 18 versehen, das in der Figur durch strichpun;ktierte Linien angedeutet ist und an die   Kopfstück-Befestigungsplatte      auge-    schweisst wird.



   Die Schaltung dieses Ausführungsbeispiels, die in der Fig.   6    gezeigt ist und deren Anschlussstiftnummern angegeben sind, bildet eine Torschaltung, deren genaue Arbeitsweise mittels an den erforderlichen Stellen angelegten Vorspannungen geregelt werden kann.



   Die auf den Transistoren und Dioden aufgebrachten Grossflächenkontakte können natürlich auch auf andere Weise mit dem darunter liegenden Silizium verbunden werden. Beispielsweise mag zu diesem Zwecke die direkte Aufbringung einer aus Gold und Chrom bestehenden Schicht auf die frisch gereinigten freigelegten Siliziumflächen ohne irgendwelche Zwischenbehandlung genügen. Wenn die Oberflächenkonzentration an Fremdkörpern dies nicht verbürgt, mag es zweckmässig sein, bei der Herstellung des Halbleiterbauteils einen weiteren Diffusionsprozess durchzuführen, wodurch die   Fremdkörper-Oberflächenkonzentration    erhöht wird, und dann den Film direkt auf dem gereinigten Silizium anzubringen. Anderseits könnte ein Zwischenkontaktmaterial, beispielsweise Aluminium oder Nickel in an sich bekannter Weise oder in der im britischen Patent Nr.



     106 164    beschriebenen Weise verwendet werden.



   Beim vorangehend beschriebenen Ausführungsbeispiel werden zuerst die Bauteile auf der Grundplatte montiert und diese erst dann auf dem Kopfstück.



  Natürlich könnte die Grundplatte zuerst auf dem Kopfstück angebracht werden und die Bauteile erst nachher.



  Ebenso könnte der Silikonharzfilm in irgend einem Zeitpunkt des Verfahrens vor oder nach dem Anbringen der Grundplatte auf dem Kopfstück aufgespritzt werden.



   Unter gewissen Umständen mag es wünschbar sein, anstelle von Dioden entsprechend zusammengeschaltete Transistoren zu verwenden, wozu lediglich gewisse kleine Änderungen erforderlich sind.



   Im obigen Ausführungsbeispiel wurde eine npn Schaltung beschrieben.



   Bs ist jedoch auch möglich, einen pnp-Transistor zu verwenden, wobei sich natürlich einige kleine   Anderun-    gen in den andern Bauteilen und/oder den Vorspannunge aufdrängen. Weiter wurden nach dem   Pianarverfah-    ren hergestellte Silizium-Transistoren und -Dioden beschrieben, die zur Zeit als die besten gelten. Es könnten aber auch andere solche aus anderem Material und von anderem Aufbau verwendet werden, falls sie so umgebildet sind, dass   Gronssflächenkontakte    angebracht werden können.

 

   Beim beschriebenen   Ausführungsbeispiel    werden ein einziger Transistor, einige Dioden und einige Widerstände verwendet. Es können aber auch andere Bauteile, beispielsweise Kondensatoren, verwendet werden, falls ihnen eine für den beschriebenen Zweck dienliche körperliche Form gegeben wird.

 

   Die Schaltung des beschriebenen Ausführungsbeispiels wird als von grossem praktischen Nutzen erachtet, doch können natürlich auch andere Schaltungen zu Schaltungsmodulen durchgebildet werden.



   Für die Grundplatte kann handelsüblicher, mit Kupfer überzogener Schichtpressstoff oder eine überzogene keramische Platte oder Glas oder ein sonstiges Material verwendet werden.



   An Stelle des weitverbreiteten achtpoligen Kopfstük  kes können andere Arten verwendet werden, wobei zur Zeit solche mit drei bis sechzehn Stiften erhältlich sind.



  Es können, besonders dort wo eine Reduktion induktiver Einflüsse erwünscht ist, auch eine grössere Anzahl Leiter verwendet werden.



   Ferner kann anstelle einer Metallkappe für das Kopfstück eine aus härtbarem oder thermoplastischem Kunststoff bestehende Kappe verwendet werden, wie dies im britischen Patent Nr. 103 615 beschrieben ist. 



  
 



  Method for producing a circuit module with an integrated semiconductor switching arrangement
The invention relates to a method for producing a circuit module with an integrated semiconductor switching arrangement.



   The purpose of the procedure is, inter alia the creation of circuit modules at low cost. It also includes the mounting of both semiconductor devices and passive components on prepared substrates, as well as the arrangement and accommodation of individual electronic components.



   The method according to the invention is characterized in that semiconductor wafers, each with at least one semiconductor device, are soldered onto an insulating plate which has a metallic connection pattern on at least one end face, and that the insulating plate is then placed on a head piece which is provided with connecting conductors which pass through holes in the insulating plate pass through, and that these conductors are soldered to metallized zones of said connection pattern.



   The method according to the invention is described in greater detail below with reference to the accompanying drawing, for example.



   In the drawing shows:
Fig. 1 silicon wafers which are suitable for installation in a circuit module produced according to the invention, with (a) a plan view of a Trans stor and (b) a diode is shown,
FIG. 2 shows a plan view of a base plate prepared in accordance with the circuit shown in FIG. 6, to which silicon wafers are to be connected by a soldering process.
3 shows a metal template, by means of which the silicon nuke waffles and passive circuit elements on the base plate can be inserted at the desired location,
4 shows a plan view of the base plate with the wafers soldered on,
Fig.

   5 shows a side view of the complete construction of the circuit module in which the equipped base plate is fastened on the head piece provided with eight connections, on which a metal cap is placed, and
6 shows the circuit on which the circuit module shown in the preceding figures is based.



   The transistors and diodes suitable for use in the circuit modules produced according to the present invention are otherwise, e.g. Described in British Patent No. 103,615. These devices are manufactured according to the planar process and are shown schematically in FIG. The npn transistor wafer shown in this figure at (a) has a collector contact 1, a base contact 2 and an emitter contact 3, which electrode contacts are all led to the same face of the wafer.



  Above these electrode contacts there are large-area contacts that adhere to them and consist of a layer made of gold and chrome, which also extends over part of the oxide layer on the wafer surface.



  These large area contacts are denoted in Fig. La with 4 for the collector, 5 for the base and 6 for the emitter. The large area contacts are each provided with a low amount of soldering compound, which is obtained by dipping the silicon wafer into a crucible with liquid soldering compound before it is cut into transistor wafers.



   At (b) of FIG. 1, a diode wafer is shown in which the electrode contact 7 leading to the surface transition of the diode is covered with a large surface contact 9. On the same side of the silicon wafer there is a contact 10 which is connected to the base and is covered by a large-area contact 11. These large area contacts are also each provided with a low amount of soldering compound.



   The circuit according to FIG. 6, on which the selected embodiment is based, is to be formed on a base plate for printed circuits which is suitable for assembly with the head piece SB 8-1, which is prescribed by the British Electronic Valve and Semiconductor Manufacturers Association and has eight connection elements. The eight connection leads of this head piece are arranged at equal distances from one another on a circle with a diameter of around 5 mm. The practically circular base plate made of insulating material shown in FIG. 2 has a thickness of approximately 0.75 mm and a sufficiently small diameter to be able to be inserted into the metal cap belonging to the named head piece.

  The hatched areas of FIG. 2 show the copper strips remaining after the etching carried out in a manner known per se.



  At this point of manufacture, the base plate can, if necessary, be subjected to roll tinning.



   For the circuit shown in Fig. 6, seven diodes 12 of the type shown in Fig. 1 (b) are required, a transistor 13 according to FIG. 1 (a) and two resistors, which are preferably made of silicon wafers with Difiu sion zones over which Gold-chrome contacts are applied, which are also covered with a solder. On the other hand, resistors made of chrome-nickel or another suitable material attached to a glass substrate could also be used.



   A template made of nickel or stainless steel or molybdenum shown in FIG. 3 is then adjusted via the base plate 10 and by means of mechanical or otpsafe aids in such a way that it assumes the correct position on the base plate.



   Then the active and passive components to be attached to the base plate are inserted into the holes of the template, for which purpose they can be provided with markings on their back.



   Now the wafers are heated so that the solder melts and the electrical and mechanical connections are made at the desired points on the base plate. The heating can be done in many ways, for example by contact with a hot tool part, or by a stream of hot and non-oxidizing gas, or by heating the plate from below or a radiant heater or otherwise.



   The template is then removed, with the components, namely the diodes 12, the transistor 13 and the two resistors vapor-deposited on a glass plate 14, assuming the positions shown in FIG. All components have their contacts initially of the metal connection pattern 15 of the base plate to which they are connected via the soldering compound.



   The numbers surrounded by a circle next to the eight holes near the edge of the plate indicate the number of the pin of the head piece to which that part of the connection pattern is to be connected.



   At this point in the process, a thin silicone resin layer can be sprayed over the added components in order to increase the mechanical strength of the soldered connections if necessary.



   The base plate 16 is placed on the gold-plated pins of the head piece 17, whereupon the pins are soldered in some convenient way to the plate contacts, which can be plated through holes. The unit thus assembled, Fig.



  5, is then provided with a metal housing 18, which is indicated in the figure by dashed lines and is welded to the head piece mounting plate.



   The circuit of this exemplary embodiment, which is shown in FIG. 6 and whose pin numbers are indicated, forms a gate circuit, the precise mode of operation of which can be regulated by means of bias voltages applied at the required points.



   The large area contacts applied to the transistors and diodes can of course also be connected to the underlying silicon in other ways. For example, the direct application of a layer consisting of gold and chromium to the freshly cleaned exposed silicon surfaces without any intermediate treatment may be sufficient for this purpose. If the surface concentration of foreign bodies does not guarantee this, it may be expedient to carry out a further diffusion process during the manufacture of the semiconductor component, which increases the surface concentration of foreign bodies, and then to apply the film directly to the cleaned silicon. On the other hand, an intermediate contact material, for example aluminum or nickel, could be used in a manner known per se or in the manner described in British Patent No.



     106 164 can be used.



   In the embodiment described above, the components are first mounted on the base plate and only then on the head piece.



  Of course, the base plate could be attached to the head piece first and the components only afterwards.



  Likewise, the silicone resin film could be sprayed on at any point in the process before or after the base plate is attached to the head piece.



   In certain circumstances it may be desirable to use appropriately interconnected transistors instead of diodes, which requires only certain small changes.



   In the above exemplary embodiment, an npn circuit was described.



   However, it is also possible to use a pnp transistor, with some small changes in the other components and / or the bias voltages of course imposing themselves. Silicon transistors and diodes manufactured according to the piano process were also described, which are currently considered to be the best. However, other materials made of a different material and of a different structure could also be used if they are modified in such a way that large surface contacts can be attached.

 

   In the described embodiment, a single transistor, a few diodes and a few resistors are used. However, other components, for example capacitors, can also be used if they are given a physical shape that is useful for the purpose described.

 

   The circuit of the exemplary embodiment described is considered to be of great practical use, but other circuits can of course also be implemented to form circuit modules.



   Commercially available, copper-coated laminate or a coated ceramic plate or glass or other material can be used for the base plate.



   Other types can be used in place of the widespread eight-pin head piece, with three to sixteen pin types currently available.



  A larger number of conductors can be used, particularly where a reduction in inductive influences is desired.



   Furthermore, instead of a metal cap for the head piece, a cap made of curable or thermoplastic material can be used, as is described in British Patent No. 103,615.


    

Claims (1)

PATENTANSPRUCH PATENT CLAIM Verfahren zur Herstellung eines Schaltungsmoduls mit einer integrierten Halbleiterschaltanordnung, dadurch gekennzeichnet, dass Halbleiterwaffeln mit wenigstens je einer Haibleitervorrichtung auf eine wenigstens an einer Stirnfläche ein metallisches Verbindungsmuster aufweisende Isolierplatte aufgelötet werden, dass hierauf die Isolierplatte auf einem Kopfstück angeordnet wird, das mit Anschlussleitern versehen ist, die durch Löcher der Isolierplatte hindurchführen, und dass diese Leiter mit metallisierten Zonen des genannten Verbindungsmusters verlötet werden. A method for producing a circuit module with an integrated semiconductor switching arrangement, characterized in that semiconductor wafers, each with at least one semiconductor device, are soldered onto an insulating plate which has a metallic connection pattern at least on one end face, and that the insulating plate is then arranged on a head piece which is provided with connecting conductors, which pass through holes in the insulating plate, and that these conductors are soldered to metalized zones of the connection pattern mentioned. UNTERANSPRÜCHE 1. Verfahren nach Patentanspruch, dadurch gekennzeichnet, dass die Halbleiterwaffeln mittels einer an bestimmten Stellen mit Löchern versehene Schablone auf der Isolierplatte aufgelegt werden. SUBCLAIMS 1. The method according to claim, characterized in that the semiconductor wafers are placed on the insulating plate by means of a template provided with holes at certain points. 2. Verfahren nach Patentanspruch, dadurch gekennzeichnet, dass die integrierte Halbleiterschaltanordnung durch Aufschweissen eines Bechers auf das Kopfstück eingekapselt wird. 2. The method according to claim, characterized in that the integrated semiconductor switching arrangement is encapsulated by welding a cup onto the head piece. 3. Verfahren nach Patentanspruch, dadurch gekennzeichnet, dass die integrierte Halbleiterschaltanordnung durch Einbetten in Kunstharz eingekapselt wird. 3. The method according to claim, characterized in that the integrated semiconductor switching arrangement is encapsulated by embedding in synthetic resin. 4. Verfahren nach Patentanspruch, dadurch gekennzeichnet, dass die montierten Halbleiterwaffeln mit einer Siliziumharzschicht überzogen werden. 4. The method according to claim, characterized in that the assembled semiconductor wafers are coated with a silicon resin layer. 5. Verfahren nach Unteranspruch 1, dadurch gekennzeichnet, dass die Halbleiterwaffeln durch Erhitzen in einem Ofen mit der Isolierplatte verlötet werden. 5. The method according to dependent claim 1, characterized in that the semiconductor wafers are soldered to the insulating plate by heating in an oven.
CH116865A 1964-01-31 1965-01-26 Preparation of semiconductor switches using CH494475A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB4215/64A GB1048214A (en) 1964-01-31 1964-01-31 Improvements in or relating to semiconductor devices

Publications (1)

Publication Number Publication Date
CH494475A true CH494475A (en) 1970-07-31

Family

ID=9772919

Family Applications (1)

Application Number Title Priority Date Filing Date
CH116865A CH494475A (en) 1964-01-31 1965-01-26 Preparation of semiconductor switches using

Country Status (5)

Country Link
BE (1) BE659092A (en)
CH (1) CH494475A (en)
DE (1) DE1244889B (en)
GB (1) GB1048214A (en)
NL (1) NL6501144A (en)

Also Published As

Publication number Publication date
BE659092A (en) 1965-08-02
NL6501144A (en) 1965-08-02
GB1048214A (en) 1966-11-16
DE1244889B (en) 1967-07-20

Similar Documents

Publication Publication Date Title
EP0358867A1 (en) Flip-chip mounting with a solder barrier layer made from oxidisable metal
DE4008624C2 (en)
DE2644283C3 (en) Method for producing a thermoelectric module
DE3201802A1 (en) BONDING METHOD FOR ELECTRONIC COMPONENTS
DE4000089C2 (en)
DE2054571A1 (en) Integrated semiconductor structure and method for producing this semiconductor structure
DE1665882A1 (en) Process for producing electrical wiring and wire connections for electrical components
DE3042085A1 (en) SEMICONDUCTOR BOARD ASSEMBLY AND METHOD FOR THE PRODUCTION THEREOF
EP0209767A1 (en) Method of making semiconductor devices
EP0552195B1 (en) A hybrid semiconductor structure
DE1766879B1 (en) ELECTRONIC BLOCK
DE1286642B (en) Method for manufacturing a semiconductor device
EP0769214B1 (en) Process for producing an electrically conductive connection
DE4201931C1 (en)
DE3137570A1 (en) Method of directly bonding copper parts to oxide-ceramic substrates
DE2615758A1 (en) METHOD OF MANUFACTURING AN ARRANGEMENT FOR PACKING MONOLITHICALLY INTEGRATED CIRCUITS
DE19715926A1 (en) Ball grid array component external connection production
DE2528000A1 (en) Large area solder application - involves application of solder repellant grid over silvering paste and dip or flow soldering
DE1812130B2 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR OR THICK FILM ARRANGEMENT
DE3930858A1 (en) Modular electronic power circuit - with power components supported by metallised ceramics layer and enclosed by overlying insulation layer
CH494475A (en) Preparation of semiconductor switches using
DE1952499A1 (en) Method for manufacturing a semiconductor component
DE2550512A1 (en) METHOD OF MANUFACTURING A METALLIZATION ON A SUBSTRATE
DE1514288C3 (en) Method for attaching a semiconductor body to a carrier plate
WO2001097285A2 (en) Electronic component consisting of a housing and a substrate

Legal Events

Date Code Title Description
PL Patent ceased