Zusatzpatent zum Hauptpatent Nr. 419 291 Digitale Steuervorrichtung Die Erfindung betrifft eine digitale Steuervorrich tung, welche eine Weiterentwicklung der im Hauptpatent beschriebenen Erfindung darstellt.
Das Hauptpatent hat eine digitale Steuervorrichtung zum Gegenstand, bei der der Istwert durch L- oder 0- Zustände einer Folge von Istwert-Eingängen und der Sollwert durch L- oder 0-Zustände einer Folge von Sollwert-Eingängen darstellbar ist, und bei welcher Ist wert- und Sollwert-Zustände derart gemeinsam über Gatter-Schaltungen einem Vorwärts - und einem Rückwärts -Ausgang anliegen,
dass die Gatterschal- tungen zum. Rückwärts -Ausgang !hin für adle Istwert- L-Zustände gesperrt sind, die einem kleineren oder gleich grossen Zahlenwert entsprechen wie der Sollwert, und die Gatterschaltungen zum Vorwärts -Ausgang hin für alle Sollwert-L-Zustände gesperrt sind, die einem kleineren oder gleich grossen Zahlenwert entsprechen wie der Istwert,
welche Vorrichtung dadurch gekenn zeichnet ist, dass die Gatterschaltungen Und-Gatter sind, die zur Hälfte mit ihrem Ausgang am Vorwärts -Aus- gang und zur Hälfte am Rückwärts -Ausgang liegen, und dass an den Eingängen der Und-Gatter einerseits die Zustände eines als Schieberegister mit fünf bistabilen Stufen ausgebildeten, den Istwert darstellenden Zählers und anderseits, über Dioden verknüpft, die Sollwert- Eingänge anliegen.
Im Hauptpatent ist erläutert, dass bei einer derarti gen Steuervorrichtung, die einen Vergleicher darstellt, mit zwei richtungsbestimmenden Ausgangssignalen bei einem Vorwärts- und einem Rückwärtsausgang für eine Dezimalstelle vorzugsweise eine Folge von zehn Istwert- eingängen und eine Folge von zehn Sollwerteingängen vorgesehen sind, an denen Istwert und Sollwert durch L- oder 0-Zustände darstellbar sind,
wobei die Istwert- und Sollwertzustä.nde derart gemeinsam über Gatterschal- tun;
gen an einem VoTwärts-und einem Rückwärtsausgang anliegen, dass die Gatterschaltungen zum Rückwärtsaus- gang hin für alle Istwert-L-Zustände, nämlich vorzugs weise durch eine Diodenkette, gesperrt sind, die einem kleineren oder gleichgrossen Zahlenwert entsprechen wie der Sollwert, und die Gatterschaltungen zum Vorwärts ausgang hin für alle Sollwert-L-Zustände,
insbesondere durch eine zweite Diodenkette gesperrt sind, die einem kleineren oder gleichgrossen Zahlenwert entsprechen wie der Istwert.
Bei dieser Schaltungsanordnung tritt nun die Er scheinung auf, dass bei maximaler Abweichung zwischen Soll- und Istwert sich der Spannungsfall aller acht strom führenden Dioden addiert.
Diese Erscheinung kann zur weiteren Folge haben, dass das zugehörige Gatter mit dem durch den von den Dioden verursachten Spannungsfall geschwächten Signal angesteuert wird, so dass es nicht ganz öffnet.
Zweck der vorliegenden Erfindung ist, die Schal tungsanordnung der Diodenketten so zu verbessern, dass der nachteilige Spannungsfall so herabgesetzt wird, dass die Funktionsfähigkeit der Und-Gatter nicht beeinträch tigt wird.
Die vorliegende Erfindung besteht nun darin, dass zur Sperrung der Gatterschaltungen zum Rückwärts - Ausgang hin für alle Istwert-L-Zustände, die höchstens gleich dem Sollwert sind, und zur Sperrung der Gatter schaltungen zum Vorwärts -Ausgang hin für alle Soll- wert-L-Zustände, die höchstens gleich dem Istwert sind, je eine solche, aus acht Dioden bestehende Diodenkette zwischen den Und-Gattern angeordnet ist,
bei der höch stens je vier der jeweils acht in Reihe geschalteten Dio den durch je eine parallel und elektrisch gleichgerichtet angeschlossene Diode überbrückt sind.
Durch diese Massnahme wird erreicht, dass der Spannungsabfall auch bei maximalem Unterschied zwi schen Ist- und Sollwert sich nur aus den einzelnen Span nungsabfällen von vier Dioden zusammensetzt. Dadurch wird die Schwächung des Signals zur Durchsteuerung der Und-Gatter soweit verringert, dass die Zuverlässig keit und Funktionsfähigkeit der Einrichtung nicht ge stört wird.
Im folgenden sind zwei Ausführungsbeispiele des Erfindungsgegenstandes anhand von zwei Schemata nä her erläutert. Fig. 1 ist ein erstes Beispiel einer Schaltungsanord nung und Fig. 2 ein zweites Beispiel.
Bei den gezeigten Schaltungsweisen kann die Er scheinung auftreten, dass bei maximaler Abweichung zwischen Soll- und Istwert, wenn zum Beispiel der Soll wert an S90 anliegt und der Istwert an A10, sich der Spannungsfall aller acht stromführenden Dioden D219, D221<B>...</B> D233 addiert. Diese Erscheinung hat zur Folge, dass das zugehörige Gatter U20 mit dem durch den von den acht Dioden verursachten Spannungsfall geschwäch ten Signal angesteuert wird, so dass es nicht ganz öffnet. Dasselbe gilt auch für die Diodenkette D234, D236<B>...</B> D248.
Um diesen Nachteil zu vermeiden, sind in Fig. 1 die Dioden D219, D221, D223 und D225 mittels einer Lei tung überbrückt, in die die in gleicher Richtung wirken de Diode D1 eingeschaltet ist. Desgleichen sind auch die folgenden vier Dioden D227<B>...</B> D233 durch die eben falls gleichgerichtete Diode D2 überbrückt. In gleicher Weise ist auch die Schaltung für die Diodenkette D234 <B>...</B> D248 ausgebildet, wobei die Überbrückungsdioden D3 und D4 angeordnet sind.
In abgewandelter Ausführung, gemäss Fig. 2, kann die Anordnung auch so getroffen sein, dass nur jeweils drei Dioden überbrückt werden, wobei allerdings in jeder Diodenkette zwei Dioden übrig bleiben, die ebenfalls durch eine überbrückungsdr'ode ver'bund'en sind.
Im Aus führungsbeispiel sind ,die Diodlen D219 und D221 durch ,die Diode Dl überbrückt, während,dhle folgenden jeweils drei Dioden D223, D225, D227 und D229, D231, D233 durch die Dioden DZ und D3 überbrückt sind. überein stimmend damit ist auch die Anordnung für die parallele Diodenkette D234 bis D248 ausgeführt, wobei ebenfalls zunächst die beiden Dioden D248 und D246 durch die Diode 4 und die daran anschliessenden Dioden-Dreier- gruppen und die Dioden D5 und D6 überbrückt sind.
Durch diese Art der Überbrückung wird nämlich ge währleistet, dass bei keiner vorkommenden Soll- und Istwertdifferenz die Anzahl der zu überwindenden Dio den höher ist als drei.
Additional patent to the main patent No. 419 291 Digital control device The invention relates to a digital control device which represents a further development of the invention described in the main patent.
The main patent relates to a digital control device in which the actual value can be represented by L or 0 states of a sequence of actual value inputs and the setpoint value can be represented by L or 0 states of a sequence of setpoint inputs, and in which actual value - and setpoint states are available jointly via gate circuits to a forward and a reverse output,
that the gate circuits to. Reverse output! Are blocked for all actual value L states that correspond to a numerical value that is smaller or equal to the setpoint, and the gate circuits to the forward output are blocked for all setpoint L states that are smaller or equal to a value correspond to a large numerical value like the actual value,
which device is characterized in that the gate circuits are AND gates, half of which have their output at the forward output and half are at the reverse output, and that on the one hand the states of an as at the inputs of the AND gates Shift register with five bistable stages, the counter representing the actual value and, on the other hand, linked via diodes, the setpoint inputs are present.
The main patent explains that in such a control device, which is a comparator, with two direction-determining output signals with a forward and a reverse output for a decimal place, preferably a sequence of ten actual value inputs and a sequence of ten setpoint inputs are provided The actual value and setpoint can be represented by L or 0 states,
wherein the actual value and setpoint states do so jointly via gate switching;
conditions are present at a forward and a reverse output that the gate circuits to the reverse output are blocked for all actual value L states, namely preferably by a diode chain, which correspond to a numerical value lower than or equal to the setpoint, and the gate circuits to the forward output for all setpoint L states,
in particular are blocked by a second chain of diodes, which correspond to a numerical value that is smaller or equal to the actual value.
In this circuit arrangement, it now appears that with a maximum deviation between the setpoint and actual value, the voltage drop of all eight current-carrying diodes is added.
This phenomenon can have the further consequence that the associated gate is activated with the signal weakened by the voltage drop caused by the diodes, so that it does not open completely.
The purpose of the present invention is to improve the circuit arrangement of the diode chains in such a way that the disadvantageous voltage drop is reduced so that the functionality of the AND gates is not impaired.
The present invention now consists in that to block the gate circuits to the reverse output for all actual value L states that are at most equal to the setpoint value, and to block the gate circuits to the forward output for all setpoint value L -States that are at most equal to the actual value, each such a diode chain consisting of eight diodes is arranged between the AND gates,
at the highest four of the eight diodes connected in series are bridged by one diode each connected in parallel and electrically rectified.
This measure ensures that the voltage drop is only composed of the individual voltage drops of four diodes, even with the maximum difference between the actual and setpoint values. This reduces the weakening of the signal for controlling the AND gate to such an extent that the reliability and functionality of the device are not disrupted.
In the following two exemplary embodiments of the subject matter of the invention are explained by means of two schemes. Fig. 1 is a first example of a Schaltungsanord voltage and Fig. 2 is a second example.
With the circuits shown, it can appear that with a maximum deviation between the setpoint and actual value, for example when the setpoint is applied to S90 and the actual value to A10, the voltage drop of all eight current-carrying diodes D219, D221 <B> .. . </B> D233 added. This phenomenon has the consequence that the associated gate U20 is controlled with the signal weakened by the voltage drop caused by the eight diodes, so that it does not open completely. The same also applies to the diode chain D234, D236 <B> ... </B> D248.
To avoid this disadvantage, the diodes D219, D221, D223 and D225 are bridged by means of a Lei device in Fig. 1, in which the acting in the same direction de diode D1 is switched on. Likewise, the following four diodes D227 <B> ... </B> D233 are bridged by the likewise rectified diode D2. The circuit for the diode chain D234 ... D248 is designed in the same way, with the bridging diodes D3 and D4 being arranged.
In a modified embodiment, according to FIG. 2, the arrangement can also be made such that only three diodes are bridged at a time, although two diodes remain in each diode chain, which are also connected by a bridging electrode.
In the exemplary embodiment, the diodes D219 and D221 are bridged by the diode Dl, while the following three diodes D223, D225, D227 and D229, D231, D233 are bridged by the diodes DZ and D3. The arrangement for the parallel diode chain D234 to D248 is also designed in accordance with this, the two diodes D248 and D246 likewise initially being bridged by diode 4 and the subsequent diode groups of three and diodes D5 and D6.
This type of bridging ensures that if there is no setpoint and actual value difference, the number of diodes to be overcome is greater than three.