DE1524774C

DE1524774C - Electronic storage element

Info

Publication number: DE1524774C
Authority: DE
Inventors: Robert Athanisus Hyde Park; Pricer Wilbur David Pleasant Valley; N.Y. Henle (V.StA.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Publication date: 1971-11-11

Description

Die Erfindung betrifft ein elektronisches Speicherelement, das aus einem ersten und einem zweiten Transistor mit gemeinsamem Emitterwiderstand und einer direkten Kopplung zwischen dem Kollektor des ersten, der anderseits an einem Belastungswiderstand liegt, und der Basis des zweiten Transistors besteht, das zwischen zwei stabilen Zuständen, bei denen jeweils der eine Transistor leitend und der andere nicht leitend ist, umschaltbar ist und bei dem eine erste Betriebsspannungs- und Signalquelle an den Arbeitswiderstand und eine zweite Betriebsspannungs- und Signalquelle an die Basis der ersten Transistors angeschlossen ist.The invention relates to an electronic storage element, that of a first and a second transistor with a common emitter resistor and a direct coupling between the collector of the first, the other hand to a load resistor is, and the base of the second transistor is between two stable states, each of which one transistor is conductive and the other is non-conductive, can be switched over and in which one is first Operating voltage and signal source to the load resistor and a second operating voltage and Signal source is connected to the base of the first transistor.

Es ist bekannt, daß einerseits Magnetkerne zum Aufbau von Speichervorrichtungen verwendet werden, andererseits aber auch Transistoren in entsprechenden Schaltungsanordnungen angewendet werden, um Speicherfunktionen durchführen zu können. Während nun Magnetkernspeicher neben einem hohen preislichen Aufwand keine hohen Umschaltgeschwindigkeiten zulassen, besteht die Hauptschwierigkeit bei Anwendung von Transistorschaltungen für Speichervorrichtungen hoher Kapazität darin, daß einmal Schaltungsaufbau und Herstellung relativ aufwenidg sind und zum anderen, daß Transistoren außerdem relativ teuer sind.It is known that on the one hand magnetic cores are used to build storage devices, on the other hand, however, transistors can also be used in corresponding circuit arrangements for memory functions to be able to perform. While now magnetic core storage in addition to a high priced The main difficulty is with the application of transistor circuits for high capacity memory devices in that once circuit construction and manufacture are relatively expensive and, on the other hand, that transistors are also relatively expensive.

Das eingangs erwähnte elektronische Speicherelement, dessen Transistoren demnach emitterseitig miteinander verbunden und über einen gemeinsamen Emitterwiderstand an eine emitterseitige Signalquelle angeschlossen sind, läßt sich nun unter Vermeidung obengenannter Nachteile für eine Speicheranordnung relativ großer Kapazität verwenden. Nachteilig hierbei ist es aber noch, daß zum Betrieb solcher Speicherzellen bipolare Impulse erforderlich sind. Da nun im allgemeinen bei Datenverarbeitungsanlagen im Normalfall monopolare Impulse zur Verfügung stehen, ist es durchaus erstrebenswert, über elektronische Speicherelemente zu verfügen, die ohne weiteres unter Verwendung herkömmlicher Mittel betrieben werden können.The electronic memory element mentioned at the beginning, whose transistors are accordingly emitter-side with one another connected and via a common emitter resistor to an emitter-side signal source are connected, can now be avoided while avoiding the above-mentioned disadvantages for a memory arrangement use relatively large capacity. However, it is also disadvantageous here that for the operation of such memory cells bipolar pulses are required. Since now in general with data processing systems in the normal case If monopolar pulses are available, it is definitely worth striving for via electronic storage elements which are readily operated using conventional means be able.

Die Aufgabe der Erfindung besteht also darin, ein Speicherelement zur Anwendung in Speicheranordnungen großer Kapazität bereitzustellen, das sich in monolithischer Bauweise herstellen läßt und das zu seinem Betrieb lediglich monopolare Impulse benötigt. Weiterhin soll die Betriebsgeschwindigkeit gegenüber bisherigen bekannten Anordnungen wesentlich erhöht und außerdem ein zerstörungsfreies Auslesen gewährleistet sein.The object of the invention is therefore to provide a memory element for use in memory arrangements to provide large capacity that can be produced in monolithic construction and that to his Operation only requires monopolar pulses. Furthermore, the operating speed compared to previous known arrangements significantly increased and also ensures non-destructive readout being.

Für eine Anordnung oben beschriebener Art wird diese Aufgabe dadurch gelöst, daß zum Einsatz in einer mehrstufigen Speicheranordnung die beiden miteinander verbundenen Emitter jeweils mit einer Rückstellleitung gekoppelt sind und die Abfühlleitung entweder am Kollektor des zweiten Transistors liegt oder gemäß einer anderen Möglichkeit zusätzlich an der Basis des ersten Transistors liegt. Durch diese Maßnahmen wird erreicht, daß monopolare Steuerimpulse angewendet werden können.For an arrangement of the type described above, this object is achieved in that for use in a multi-stage memory arrangement, the two interconnected emitters each with a reset line are coupled and the sense line is either at the collector of the second transistor or according to Another possibility is also connected to the base of the first transistor. Through these measures will achieves that monopolar control pulses can be applied.

In vorteilhafter Anwendung des Speicherelements in einer Matrixanordnung ist die als erste Betriebsspannungs- und Signalquelle dienende Wortleitung jeweils am Belastungswiderstand und die als zweite Betriebsspannungs- und Potentialquelle dienende Bit-Leitung jeweils an der Basis des ersten Transistors angeschlossen. Es bestehen nun zwei Möglichkeiten zur Anordnung der Abfühlleitung. Die erste Möglichkeit besteht darin, die Abfühlleitung einfach an den Kollektor des zweiten Transistors anzuschließen. Eine zweite Möglichkeit ist aber gegenüber der ersten insofern vorteilhaft, als eine Steuerleitung eingespart werden kann, indem nämlich der Kollektor des zweiten Transistors an einer festen Betriebsspannung liegt, während die Bit-Leitung gleichzeitig als Abfühlleitung Verwendung findet.In an advantageous application of the memory element in a matrix arrangement, the first operating voltage and signal source serving word line each at the load resistor and the second operating voltage and the bit line serving as a potential source is each connected to the base of the first transistor. There are now two options for arranging the sensing line. The first option is there is to simply connect the sense lead to the collector of the second transistor. A second Compared to the first option, however, it is advantageous in that a control line can be saved can, namely by having the collector of the second transistor at a fixed operating voltage, while the bit line is used as a sense line at the same time.

Um die Betriebsweise des erfindungsgemäßen Speicherelementes zu verbessern, werden in vorteilhafter ίο Weise die beiden über ihre Emitter miteinander verbundenen Transistoren über einen dritten Transistor als Konstant-Stromquelle gespeist, indem dessen Kollektor mit den beiden Emittern und dessen Basis mit der Rückstelleitung verbunden ist.In order to improve the operation of the memory element according to the invention, are more advantageous ίο way the two are connected to each other via their emitter Transistors fed via a third transistor as a constant current source by its collector is connected to the two emitters and whose base is connected to the reset line.

Ein so gestaltetes erfindungsgemäßes Speicherelement läßt sich nun auch als vorteilhaftes Speicherelement zum Aufbau eines Schieberegisters verwenden. Bei einem solcherart aufgebauten Schieberegister wird jeweils dem Belastungswiderstand über einen Abgriff eine Signalspannung zugeführt, wobei jeweils der Kollektor des zweiten Transistors jeweils mit dem Belastungswiderstandsabgriff des unmittelbar nachfolgenden Speicherelements verbunden ist, die Basis des ersten Transistors aller ungeraden Schieberegisterstufen jeweils an eine erste Einstelleitung, die Basis des dritten Transistors aller ungeraden Schieberegisterstufen jeweils an eine erste Rückstelleitung, die Basis des ersten Transistors aller geraden Schieberegisterstufen jeweils an eine zweite Einstelleitung und die Basis des dritten Transistors aller geraden Schieberegisterstufen jeweils an eine zweite Rückstelleitung angeschlossen ist. Da auch zum Aufbau eines solchen Schieberegisters keine Impedanzen, d. h. Induktivitäten oder Kapazitäten Verwendung finden, ist dessen Aufbau in Monolith-Technik gewährleistet. Insbesondere auch deshalb, weil eine direkte Kopplung zwischen den einzelnen Speicherelementen besteht.A memory element according to the invention designed in this way can now also be used as an advantageous memory element use to build a shift register. With a shift register constructed in this way, a signal voltage is supplied to the load resistor via a tap, with the Collector of the second transistor with the load resistor tap of the immediately following one Storage element is connected to the base of the first transistor of all odd shift register stages respectively to a first setting line, the base of the third transistor of all odd shift register stages, respectively to a first reset line, the base of the first transistor of all even shift register stages in each case to a second setting line and the base of the third transistor of all even shift register stages, respectively is connected to a second reset line. As also for the construction of such a shift register no impedances, d. H. Inductivities or capacitances are used, their construction is in monolith technology guaranteed. In particular, because there is a direct coupling between the individual Memory elements.

Die Erfindung ist in der nachfolgenden Beschreibung an Hand von Ausführungsbeispielen mit Hilfe der aufgeführten Zeichnungen näher erläutert. Es zeigt F i g. 1 die Schaltung eines rückgekoppelten Stromübernahmeschalters, The invention is illustrated in the following description on the basis of exemplary embodiments the listed drawings explained in more detail. It shows F i g. 1 the circuit of a feedback power transfer switch,

F i g. 2 eine graphische Darstellung der Strom-Spannungs-Charakteristik der Schaltung nach F i g. 1, F i g. 3 ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung als Speicherelement einer Matrixanordnung,F i g. 2 shows a graph of the current-voltage characteristic the circuit according to FIG. 1, Fig. 3 an embodiment of the invention Circuit arrangement as a storage element of a matrix arrangement,

F i g. 4 die Schaltung eines Ausführungsbeispiels gemäß der Erfindung,F i g. 4 shows the circuit of an embodiment according to the invention,

F i g. 5 ein abgewandeltes Ausführungsbeispiel der Schaltungsanordnung gemäß der Erfindung,F i g. 5 shows a modified embodiment of the circuit arrangement according to the invention,

F i g. 6 die Schaltung eines Schieberegisters, unter Anwendung der erfindungsgemäßen Schaltungsanordnung als Speicherelement,F i g. 6 shows the circuit of a shift register using the circuit arrangement according to the invention as a storage element,

F i g. 7 Impulsdarstellungen zur Erläuterung der Wirkungsweise des Schieberegisters nach F i g. 6.F i g. 7 pulse diagrams to explain the mode of operation of the shift register according to FIG. 6th

Zur Erläuterung vorliegender Erfindung soll nun zunächst die Wirkungsweise eines sogenannten Stromübernahmeschalters beschrieben werden. Hierbei ist ein erster Transistor 10 und ein zweiter Transistor 12, die beide vom gleichen Leitungstyp sind, vorgesehen. Im vorliegenden Ausführungsbeispiel sind N-P-N-Transistoren verwendet. Die Basis 16 des Transistors 10 ist direkt mit dem Kollektor 24 des Transistors 12 über die Verbindungsleitung 26 verbunden. Normalerweise wäre dann der Kollektor 24 über einen geeigneten Belastungswiderstand an eine Vorspannungs- und Signalqueile angeschlossen; jedoch sind hier zum Zwecke derIn order to explain the present invention, the mode of operation of a so-called current transfer switch will now be described to be discribed. Here is a first transistor 10 and a second transistor 12, both of which are of the same line type are provided. In the present exemplary embodiment, there are N-P-N transistors used. The base 16 of transistor 10 is directly connected to the collector 24 of transistor 12 via the connecting line 26 is connected. Normally the collector 24 would then be over a suitable load resistor connected to a bias and signal source; however, here are for the purpose of

3 43 4

Vereinfachung der Schaltungsanalyse die Kollektoren Der Verbindungspunkt 1 und damit der KollektorSimplification of the circuit analysis the collectors The connection point 1 and thus the collector

24 und 18 in offenen Stromkreisen dargestellt. Die des Transistors 12 und die Basis des Transistors 1024 and 18 shown in open circuits. That of transistor 12 and the base of transistor 10

Emitter 14 und 20 der Transistoren 10 und 12 sind liegt ander Wortlcitung 52. Der Punkt D und damit derThe emitters 14 and 20 of the transistors 10 and 12 are connected to the word line 52. The point D and thus the

direkt miteinander verbunden und liegen über einem Emitterwiderstand 30 liegt an der Rückstelleitung 54.connected directly to one another and are connected to the reset line 54 via an emitter resistor 30.

gemeinsamen Emitterwiderstand R an einer negativen 5 Der Punkt B und damit die Basis des Transistors 12common emitter resistance R at a negative 5 The point B and thus the base of the transistor 12

Potentialquelle — E₀. liegt an der Bit-Leitung 50. während der Punkt C undPotential source - E ₀ . is on bit line 50. while points C and

Die in F i g. 2 gezeigte Strom-Spannungs-Charakte- damit der Kollektor des Transistors 10 an der Abfiihlristik Jini Ei,, in bezug auf den Kollektor 24 des Tran- leitung 62 liegt. Es sei noch darauf hingewiesen. daM die sistors 12 ist dabei je für einen besonderen Wert der Betriebsspannungs- und Signalquellen 40, 42 und 44 Eingangsspannung V\_n angegeben, die an die Basis 22 10 mit der Bit-Leitung 50. der Wortleitung 52 bzw. mit der des Transistors 12 angelegt wird. Daraus läßt sich ent- Rückstelleitung 54 verbunden sind. Die Abfiihlleitiing nehmen, daß, wenn der Kollektor 24 des Transistors 12 62 hingegen liegt an einem Abfühlverstärker 60. Die das gleiche Potential besitzt wie die Basis 22 des Tran- Betriebsspannungs- und Signalquellen 42 und 44 sind in sistors 12 (Vm), dann der Strom durch den Emitter- gleicher Weise mit anderen Speicherelementen entwiderstand R sich jeweils mit entsprechendem Wert 15 sprechender Bit-Stellen verbunden, so z. B. im Ausauf beide Transistoren 10 und 12 aufteilt. Wird nun da- führungsbeispiel nach F i g. 3 mit dem Speicherelement für Sorge getragen, daß das Potential am Kollektor 24 100. In gleicher Weise sind andere Betriebsspannungsdes Transistors 12 einen um 0,2 Volt höheren positiven und Signalquellen 64 und 66 über die Wortleitung 68 Wert besitzt als die Eingangsspannung V_1n, dann bzw. die Rückstelleitung 70 mit den Speicherelementen übernimmt der Transistor 10 scheinbar den gesamten 20 200 und 300 der beispielsweise angegebenen Matrixan-Stromfluß durch den Emitterwiderstand R, und der am Ordnung verbunden, die dann die jeweiligen Bits in Kollektoranschluß des Transistors 12 auftretende einem anderen Wort darstellen. Über die Bit-Leitung Strom entspricht dem Basisstrom des Transistors 10. 50 ist die Betriebsspannungs- und .Signalquelle 40 mit Ist hingegen der Potentialwert am Kollektor 24 des dem Punkt B des Speicherelements 200 verbunden. Der Transistors 12 um 0,2 Volt kleiner als die Eingangs- 25 Abfühlverstärker 60 ist außerdem an den Punkt C des spannung Vu₁, dann übernimmt der Transistor 12 den Speicherelements 200 über die Abfühlleitung 62 ange-,. gesamten Stromfluß durch den Emitterwiderstand R, schlossen. f so daß der am Kollektoranschluß des Transistors 12 In gleicher Weise sind die Betriebsspannungs- und auftretende Strom hierdurch gebildet wird. Wird das Signalquelle 72 und der Abfühlverstärker 74 über die Potential am Kollektor 24 des Transistors 12 noch 30 Leitungen 76 und 78 mit den Speicherelementen 100 weiter ins Negative gegenüber der Eingangsspannung und 300 verbunden.The in F i g. The current-voltage characteristics shown in FIG. 2 so that the collector of the transistor 10 is connected to the sensing element Jini Ei, with respect to the collector 24 of the transmission line 62. It should also be pointed out. The transistor 12 is specified for a particular value of the operating voltage and signal sources 40, 42 and 44 input voltage V \ _n , which is applied to the base 22 10 with the bit line 50 of the word line 52 or with that of the transistor 12 is created. From this, return line 54 can be connected. The sensing lines assume that when the collector 24 of the transistor 12 62, however, is connected to a sensing amplifier 60. Which has the same potential as the base 22 of the Tran operating voltage and signal sources 42 and 44 are in transistor 12 (Vm), then the Current through the emitter in the same way with other storage elements entiderstand R is connected to a corresponding value of 15 speaking bit positions, so z. B. divides both transistors 10 and 12 in Ausauf. If the example according to FIG. 3 with the storage element ensures that the potential at the collector 24 100. In the same way, other operating voltages of the transistor 12 are positive and signal sources 64 and 66 via the word line 68 value 0.2 volts higher than the input voltage V _1n , then or the reset line 70 with the memory elements, the transistor 10 apparently takes over the entire 20 200 and 300 of the matrix current flow specified for example through the emitter resistor R, and that connected to the order, which then the respective bits in the collector connection of the transistor 12 occurring in another word represent. On the bit line current corresponding to the base current of transistor 10. 50 is the operating voltage and on the other hand .Signalquelle 40. If the potential value of the point B connected to the memory element 200 at the collector of 24th The transistor 12 is 0.2 volts smaller than the input 25 sense amplifier 60 is also at point C of the voltage Vu ₁ , then the transistor 12 takes over the memory element 200 via the sense line 62. total current flow through the emitter resistor R closed. f so that the operating voltage and current occurring at the collector connection of the transistor 12 are formed in the same way. If the signal source 72 and the sense amplifier 74 are connected via the potential at the collector 24 of the transistor 12, another 30 lines 76 and 78 to the storage elements 100 further in the negative with respect to the input voltage and 300.

Vin geschoben, also um mehr als 0,2 Volt, dann bleibt Zur Erläuterung der Arbeitsweise des Speichereleder Stromwert am Kollektoranschluß des Transistors 12 ments 1 sei zunächst angenommen, daß das Potential konstant, bis die Kollektorsättigung des Transistors 12 auf der Rückstelleitung 54 abgesenkt wird. Ist dies in erreicht ist. Dies tritt ein, wenn Et_n um ungefähr 0,6 35 ausreichendem Maße der Fall, dann wird ein Strom-Volt negativer ist als die Eingangsspannung K,„. An fluß durch die Transistoren 10 und 12 unterbunden, diesem Punkt beginnt der Eingangsstrom abzufallen, Wird nun hingegen das Potential auf der Rückstellwie es in der graphischen Darstellung nach F i g. 2 ge- leitung 54 in den Ausgangszustand gebracht, so daß zeigt ist, da dann der Leitungszustand desTransistors 10 dann wiederum ein Strom an die Transistorkombinaeinsetzt. Wird hingegen diese Spannung gegenüber der 40 tion angelegt wird, dann übernimmt der Transistor 10 Eingangsspannung V_in um mehr als 0,2 Volt erhöht, allein den gesamten Strom. Ein solcher Stromzustand dann wächst der Strom U_n in dem Maße an, wie der wird hier als Speicherzustand 0 bezeichnet. Der Basisstrom des Transistors 10 ansteigt. Der Basis- Speicherzustand 1 ist dann gegeben, wenn der Transistrom des Transistors 10 steigt nämlich, weil die er- stör 12 leitend ist. Um eine binäre I in ein Speicherhöhte Vorspannung einen entsprechend erhöhten Span- 45 element einschreiben zu können, wird ein negativer nungsabfall über dem Emitterwiderstand R zur Folge Impuls von der Betriebsspannungs- und Signalquelle 42 hat. Die Anstiegsflanke des Stromes I_in läßt sich noch über die Wortleitung 52 zugeführt, während gleichversteilern, indem man den Transistor 10 in die Sätti- zeitig ein positiver Impuls von der Betriebsspannungsgung gelangen läßt. und Signalquelle 40 über die Bit-Leitung 50 an die Vin shifted, i.e. by more than 0.2 volts, then remains. If this is achieved in. This occurs when Et _n is the case by approximately 0.6 35 sufficiently, then one current volt will be more negative than the input voltage K, ". At this point, the input current begins to drop. If, however, the potential is reset, as shown in the graph according to FIG. 2 line 54 is brought into the initial state, so that it is shown that the conduction state of the transistor 10 then in turn sets in a current to the transistor combination. If, on the other hand, this voltage is applied compared to the 40 tion, then the transistor 10 takes over the input voltage V _in increased by more than 0.2 volts, the entire current alone. Such a current state then increases the current U _n to the extent that it is referred to here as memory state 0. The base current of the transistor 10 increases. The base memory state 1 is given when the Transistrom of the transistor 10 rises namely because the ER sturgeon is conductive 12th In order to be able to write a binary I into an increased bias voltage of a correspondingly increased voltage element, a negative voltage drop across the emitter resistor R results in a pulse from the operating voltage and signal source 42. The rising edge of the current I _in can still be supplied via the word line 52, while equalizing by letting the transistor 10 saturate with a positive pulse from the operating voltage. and signal source 40 via bit line 50 to the

In der Matrixanordnung nach F i g. 3 ist nun ein 50 Basis des Transistors 12 gelangt, so daß damit das erstes Ausführungsbeispiel des Speicherelements ge- Potential an der Basis des Transistors 12 gegenüber maß der Erfindung als Speicherelement 1 in einer dem an der Basis des Transistors 10 positiver ist und Matrixanordnung dargestellt, bei der die anderen eine Stromübernahme durch den Transistor 12 erfolgt. Speicherelemente 100, 200 und 300 jeweils den gleichen Die Stromkreisparameter sind so gewählt, daß das Schaltungsaufbau besitzen. Wie in der Schaltung nach 55 Auftreten eines Impulses allein entweder auf der Bit-F ig. 1, sind auch hier die Transistoren mit den Be- Leitung 50 oder auf der Wort-Leitung 52 nicht auszugszeichen 10 und 12 versehen. Zusätzlich ist hier aber reicht, um die oben beschriebene Wirkung herbeizuan den Kollektor des Transistors 12 der Belastungs- führen. Typische Werte hierfür sind in F i g. 3 in der widerstand 28 angeschlossen. Der gemeinsame Emitter- Umgebung des Speicherelements 1 angegeben,
widerstand ist mit dem Bezugszeichen 30 versehen. Der 60 Bei Anwendung von Speichersystemen ist es nun Kollektor des Transistors 10 ist mit dem Verbindungs- unter Umständen wünschenswert, daß zerstörungsfrei punkt C, der Belastungswiderstand 28 ist mit seinem ausgelesen werden kann, d. h. den Speicherzustand anderen Ende mit dem Punkt A, die Basis des Transi- eines Speicherelements festellen zu können, ohne daß stors 12 ist mit dem Punkt B und das andere Ende des der Speicherzustand hierdurch beeinflußt wird. Zergemeinsamen Emitterwiderstandes 30 ist mit dem 65 störungsfreies Auslesen des Speicherelements 1, wie Punkt D verbunden. Das gleiche gilt analog für die selbstverständlich auch der anderen Speicherelemente anderen Speicherelemente der Matrixanordnung in in der Matrixanordnung, ist nun gemäß der Erfindung analoger Weise. dadurch gewährleistet, daß der Wort-Leitung 52 je-In the matrix arrangement according to FIG. 3 is now a 50 base of the transistor 12, so that the first embodiment of the storage element ge Potential at the base of the transistor 12 compared to the invention as a storage element 1 in a more positive that at the base of the transistor 10 is shown and a matrix arrangement. in which the other a current is taken over by the transistor 12. Memory elements 100, 200 and 300 each have the same circuit parameters. The circuit parameters are selected so that the circuit structure. As in the circuit according to 55, a pulse occurs alone either on the bit F ig. 1, here too the transistors are provided with the line 50 or on the word line 52, not extract characters 10 and 12 . In addition, however, it is sufficient here to bring about the above-described effect on the collector of the transistor 12 of the load lead. Typical values for this are shown in FIG. 3 connected in the resistor 28. The common emitter environment of the memory element 1 is indicated,
resistance is provided with the reference number 30 . When using storage systems, it is now the collector of the transistor 10 , with the connection under certain circumstances, it is desirable that point C, the load resistor 28 is non-destructive, can be read out with its, i.e. the storage state at the other end with the point A, the base of the To be able to determine the transit of a storage element without the stors 12 being at point B and the other end of the storage state being influenced by this. The common emitter resistor 30 is connected to the interference-free reading of the memory element 1, like point D. The same applies analogously to the other memory elements of the matrix arrangement, of course also of the other memory elements, in the matrix arrangement, in an analogous manner according to the invention. this ensures that the word line 52

weils negative Impulse zugeführt werden. Wird nun ein solcher Impuls negativer Polarität von der Vorspanniings- und Signalquelle 42 über die Wort-Leitung 52 zugeführt, wenn der Transistor 10 leitend ist, dann erhält die Basis des Transistors 10 negatives Potential, so daIi der limitterstroniwie auch der Kollektorstrom des Transistors 10 abklingt und damit eine entsprechende Stromänderung mit Hilfe des Abfühlverstärkers 60 festgestellt werden kann. Der AbfühlvcrstärkeröO ist ja für die Abfühlleitung 62 über den Verbindungspunkte mit dem Kollektor des Transistors 10 verbunden. 1st jedoch während des Zeitintervalle des Impulses auf der Wort-Leitung der Transistor 12 leitend, dann kann keine Änderung des Kollektorstromes des Transistors 10 eintreten, so daß kein Signal auf der Abfühlleitung 62 auftritt.because negative impulses are supplied. Will now be a such impulse of negative polarity from the pre-tensioning and signal source 42 supplied via word line 52, if transistor 10 is conductive, then receives the base of transistor 10 negative potential, so that the limitter current as well as the collector current of the Transistor 10 decays and thus a corresponding Current change can be determined with the aid of the sensing amplifier 60. The sensing strength is yes for the sense line 62 across the connection points connected to the collector of transistor 10. However, is during the time interval of the pulse on the Word line of the transistor 12 conductive, then no change in the collector current of the transistor 10 so that there is no signal on the sense line 62 occurs.

Hin zerstörungsfreies Auslesen läßt sich auch erzielen, wenn das Potential auf der Rückstelleitung 54 entsprechenden Änderungen unterworfen wird. Auf diese Weise ergibt sich, daß der limitier- und Koilektorstrom des Transistors 10 nur dann geändert wird, wenn der Transistor 10 während des Zeitihtervalls zur zerstörungsfreien Ausleseoperaüon leitend ist.Non-destructive readout can also be achieved if the potential on the reset line 54 is subject to appropriate changes. In this way it results that the limiting and Koilektorstrom of the transistor 10 is only changed if the transistor 10 during the Zeitihtervalls to non-destructive selection operation is conductive.

Ls dürfte aber auch ohne weiteres klar sein, daß die Speicherelemente in der Matrixanordnung nach F i g. 3 ebensogut unter Zerstörung der gespeicherten Information bei der eben beschriebenen Rückstellung der jeweiligen Speicherelemente ausgelesen werden können, wenn ein Impuls ausreichender Amplitude an die Rückstelleitung angelegt wird. So ergibt eine Potentialänderung, die groß genug ist, um das betreffende Speicherelement zurückzustellen und unter der Voraussetzung, daß der Transistor 12 ursprünglich leitend ist, eine entsprechende Stromänderung auf der Abfühlleitung, z.B. auf der "Abfühlleitung 62, wenn das Speicherelement 1 in Betracht gezogen worden ist.But it should also be clear without further ado that the Storage elements in the matrix arrangement according to FIG. 3 just as well with destruction of the stored information can be read out during the reset of the respective memory elements described above, when a pulse of sufficient amplitude is applied to the reset line. So a change in potential results which is large enough to reset the relevant storage element and provided that that the transistor 12 is originally conductive, a corresponding Change in current on the sense line, e.g., on the "sense line 62" when the storage element 1 has been considered.

Hin abgewandeltes Ausführungsbcispiel gemäß der Erfindung stellt die Schaltungsanordnung nach F i g. 4 dar, in der im Gegensatz zum Speicherelement 1 in F i g. 3 lediglich drei Steuerleitungcnzum Betreiben des Speicherelemenls vorgesehen sind, nämlich eine Wort-Leitung, eine Rückstelleitung und eine Bit-Abfühl-Leitung, so daß zwei der oben beschriebenen Funktionen kombiniert sind. Bei der Schaltungsanordnung nach F i g. 4 ist die Schreiboperation genau die gleiche, wie vorher beschrieben. Da jedoch hier die Aufgaben der Bit- und Abfühlleitung zusammengelegt sind, befindet sich der Transistor 12 in seinem leitenden Zustand normalerweise außerhalb der Sättigung. Wird nun ein Impuls negativer Polarität an die Wort-Leitung angelegt, so daß der Transistor 12 in die Sättigung gelangt und damit eine entsprechende Änderung im Basisstrom des Transistors 12 eintritt, die dann von einem Signal auf der Bit-Abfühl-Leitung begleitet ist. Diese Wirkung läßt sich auch herbeiführen, wenn der Rückstelleitung ein entsprechender Impuls zugeführt wird, so daß das Anwachsen des Emitter- bzw. Kollektor-Stromes den bereits leitenden Transistor 12 in die Sättigung treibt, wobei sich dann wiederum eine Änderung des Basisstromes des Transistors 12 ergibt. Ist jedoch während des Zeitintervalls des Auftretens eines Rückstellimpulses der Transistor 10 leitend, dann wird hierdurch der Basisstrom des Transistors 12 nicht beeinflußt, so daß auch kein Signal auf der Bit-Abfühl-Leitung auftreten kann.Modified embodiment according to the Invention provides the circuit arrangement according to FIG. 4, in which, in contrast to the memory element 1 in F i g. 3 only three control lines to operate the Memory elements are provided, namely a word line, a reset line and a bit sense line, so that two of the functions described above are combined. In the circuit arrangement according to F i g. 4, the write operation is exactly the same as previously described. However, since the tasks of the When the bit and sense lines are collapsed, transistor 12 is normally in its conductive state out of saturation. If a pulse of negative polarity is now applied to the word line, so that the transistor 12 saturates and with it a corresponding change in the base current of transistor 12, which is then accompanied by a signal on the bit sense line. This Effect can also be brought about if the reset line is supplied with a corresponding pulse, so that the increase in the emitter or collector current causes the transistor 12, which is already conducting, to saturate drives, which in turn results in a change in the base current of transistor 12. But it is During the time interval of the occurrence of a reset pulse, the transistor 10 becomes conductive, then as a result does not affect the base current of transistor 12, so there is no signal on the bit sense line can occur.

In der Schaltungsanordnung nach F i g. 4 ist zwar der Kollektor des Transistors 10 an eine feste Betriebsspannungsquelle BIAS angeschlossen, er könnte aber ebensogut auch direkt mit der Wort-Leitung verbunden sein, so daß die Anzahl der benötigten Leitungen zum Betrieb des Speicherelements auf einem absoluten Minimum gehalten wird.In the circuit arrangement according to FIG. 4, the collector of transistor 10 is connected to a fixed operating voltage source BIAS , but it could just as well be connected directly to the word line so that the number of lines required to operate the memory element is kept to an absolute minimum.

Das weitere Allsführungsbeispiel des erfindungsgemäßen Speicherelements, wie es in F i g. 5 gezeigt ist, stimmt im wesentlichen mit dem Speicherelement 1 in F i g. 3 überein. Demgegenüber läßt sich jedoch eine wirksamere Betriebsweise erzielen, wenn der Emitterstrom einer Konstant-Stromquelle entnommen wird. In der Schaltungsanordnung nach F i g. 5 liegt zu diesem Zweck die gemeinsame Emitterverbindung der Transistoren 10 und 12 am Kollektor eines zusätzlichen Transistors 101, dessen Basis mit der Rückstelleitung verbunden ist. Der Emitter des Transistors 110 liegt über einen Widerstand 112 an einer negativen Potentialquclle. Wie oben im Zusammenhang mit dem Speicherelement 1 in F i g. 3 beschrieben, sind auch hier die Bit- und Abfühl-Leitungen mit der Basis des Transistors 12 bzw. mit dem Kollektor des Transistors 10 verbunden. Die Wortleitung ist hier ebenfalls über einen Belastungswiderstand 28 mit dem Kollektor des Transistors 12 und damit mit der Basis des Transistors 10 verbunden.The further general example of the memory element according to the invention, as shown in FIG. 5 is shown essentially agrees with the memory element 1 in FIG. 3 match. In contrast, however, can be a Achieve more efficient operation when the emitter current is drawn from a constant current source. In the circuit arrangement according to FIG. 5 is the common emitter connection for this purpose Transistors 10 and 12 at the collector of an additional transistor 101, the base of which is connected to the reset line connected is. The emitter of the transistor 110 is connected to a negative potential source via a resistor 112. As above in connection with the memory element 1 in FIG. 3 are also here the bit and sense lines with the base of transistor 12 and with the collector of the transistor 10 connected. The word line is here also connected to the collector of the via a load resistor 28 Transistor 12 and thus connected to the base of transistor 10.

Diese Schaltungsanordnung ergibt verschiedene Vorteile. Die Konstant-Stromausgangscharakteristiken des zusätzlichen Transistors 110 gewährleisten eine bessere Steuerung der Arbeitspunkte der Transistoren 10 und 12, so daß sich eine größere Freiheit in bezug auf die Betriebsparameter ergibt. Außerdem ist die Rückstell-. leitung geringer belastet als bei den oben beschriebenen Schaltungsanordnungen, so daß die entsprechenden Steuerkreise eine entsprechend geringere Ausgangsleistung zu besitzen brauchen. So ergibt es sich, daß entweder eine geringere Leistung für den gleichen Minimalstrom benötigt wird oder eine größere Rückstellgeschwindigkeit bei der gleichen Maximalleistung' erzielt werden kann.This circuit arrangement gives various advantages. The constant current output characteristics of the additional transistor 110 ensure a better Control of the operating points of transistors 10 and 12, so that there is greater freedom with respect to the Operating parameters results. In addition, the reset. line is less loaded than with the ones described above Circuit arrangements so that the corresponding control circuits need to have a correspondingly lower output power. So it turns out that either a lower power is required for the same minimum current or a higher reset speed with the same maximum output 'can be achieved.

Ein zerstörungsfreies Auslesen wird bei der Schaltungsanordnung nach F i g. 5 dadurch erreicht, daß der Rückstelleitung entweder ein Impuls geringer negativer oder ein Impuls mit geringer positiver Polarität zugeführt wird, um eine entsprechende Änderung des Ausgangsstroms des zusätzlichen Transistors 110A non-destructive readout is possible with the circuit arrangement according to FIG. 5 achieved in that the reset line is either one pulse lower negative or a pulse with less positive polarity is fed to a corresponding change of the output current of the additional transistor 110

herbeizuführen. Diese Änderung wird über die Abfühlleitung festgestellt, die ja mit dem Kollektor des Transistors 10 verbunden ist, und zwar nur, wenn der Transistor 10 in seinem leitenden Zustand ist.bring about. This change is detected via the sensing line, which is connected to the collector of the Transistor 10 is connected, and only when transistor 10 is in its conductive state.

Ein Rückstellen des Speicherelements nach F i g. 5 ergibt sich, wenn die Rückstelleitung ein Potential erhält, das nahe dem gezeigten negativen Betriebspotential liegt. Hierdurch wird der Kollektorstrom des Transistors 10 nahezu auf null reduziert. Ein Wiederanlegen des ursprünglichen Potentials und damit verbunden ein Wiederanziehen, des Stromes veranlaßt dann den Transistor 10, wieder in den leitenden Zustand zurückzukehren, nämlich den Speicherzustand 0 einzunehmen, womit die Rückstelloperation beendet ist.A resetting of the memory element according to FIG. 5 results when the reset line receives a potential, which is close to the negative operating potential shown. This reduces the collector current of the Transistor 10 reduced almost to zero. A re-application of the original potential and connected with it a re-attraction of the current then causes the transistor 10 to return to the conductive state return, namely to assume the memory state 0, thus terminating the reset operation is.

Das in F i g. 6 gezeigte Schieberegister besteht aus mehreren Schieberegisterstufen 600, 700, 800 und 900, die jeweils erfindungsgemäß aufgebaut sind und jeweils aus den Abteilungen α und b bestehen. Die Anordnung ist dabei so getroffen, daß jede Schieberegisterstufe aus je zwei erfindungsgemäß aufgebauten Speicherelementen besteht. Die Schaltung jedes Speicherejements entspricht dabei der nach F i g. 5, wobei jeweils der dritte Transistor als Konstanl-StromquelleThe in Fig. The shift register shown in FIG. 6 consists of several shift register stages 600, 700, 800 and 900, which are each constructed according to the invention and each consist of the departments α and b . The arrangement is such that each shift register stage consists of two storage elements constructed according to the invention. The circuit of each memory element corresponds to that according to FIG. 5, with the third transistor as a constant current source

7 87 8

dient. So entsprechen z.B. im Speicherelement 600a 656a, jeweils den Signaleingang zur Betriebsspannungs-serves. For example, in the memory element 600a 656a, the signal input for the operating voltage

die Transistoren 610a und 612a den Transistoren 10 Zuführungsleitung 650a überbrücken,the transistors 610a and 612a bridge the transistors 10 supply line 650a,

und 12 und der Transistor 602a dem Transistor 110 in Zur Erläuterung der Wirkungsweise des Schiebe-and 12 and the transistor 602a the transistor 110 in To explain the mode of operation of the sliding

F i g. 5. registers nach F i g. 6 soll gleichzeitig auch auf dieF i g. 5. registers according to F i g. 6 should also apply to the

Obgleich das Schieberegister gemäß F i g. 6 als typi- 5 Impulsdiagramme nach Fig. 7 verwiesen werden,Although the shift register according to FIG. 6 are referred to as typical 5 pulse diagrams according to Fig. 7,

sches Ausführungsbeispiel jeweils ein.nach Fi g. 5 auf- Hieraus geht die erforderliche Impulsreihenfolge fürSches embodiment example each ein.nach Fi g. 5 on- This gives the required pulse sequence for

gebautes Speicherelement besitzt, sei an dieser Stelle den Betrieb hervor. Wie bereits oben erwähnt, wirdbuilt storage element has, at this point the operation is evident. As mentioned above, will

betont, daß ebensogut auch die anderen Ausf ührungs- über den Signaleingang des Schieberegisters ein Impulsemphasizes that the other versions also send a pulse via the signal input of the shift register

beispiele des erfindungsgemäßen Speicherelements, die nur dem ersten Speicherelement, nämlich 600a desExamples of the memory element according to the invention that only apply to the first memory element, namely 600a of the

ebenfalls oben beschrieben worden sind, hierin auch io Schieberegisters zugeführt. Der Rückstellimpuls A have also been described above, are also fed to the shift register therein. The reset pulse A

Verwendung finden können. Weiterhin sei bemerkt, daß stellt alle Speicherelemente der α-Abteilung in derCan be used. It should also be noted that represents all storage elements of the α-division in the

alle Speicherelemente in F i g. 6 den gleichen Schal- Weise zurück, daß die entsprechenden Transistorenall storage elements in FIG. 6 back the same switching way that the corresponding transistors

tungsaufbau besitzen. 610a, 710a, 810a und 910a leitend werden, so daß sichown development structure. 610a, 710a, 810a and 910a become conductive so that

Die oberste Leitung 650a stellt eine feste Betriebs- der Speicherzustand 0 für jedes dieser Speicherelespannungs-Zuführungsleitung für die Speicherelemente 15 mente ergibt. Der Einstellimpuls A hat bei seinem Aufder Abteilung α des Schieberegisters dar. Die Betriebs- treten die Wirkung, daß jedes Speicherelement der spannungs-Zuführungsleitung 650 a liegt an einer posi- Abteilung α jeweils in den Speicherzustand gelangt, tiven Potentialquelle, deren Wert beispielsweise mit den das jeweils vorhergehende Speicherelement der +1,3 Volt angegeben ist. Die Betriebsspannungs-Zu- Abteilung 6 unmittelbar vorher eingenommen hat. führungsleitung 650a liegt jeweils an einem Ende der so Der Rückstellimpuls B stellt alle Speicherelemente der Widerstände 652 a, 752 a, 852 a und 952 a. Das jeweilige Abteilung 6 zurück, so daß die entsprechenden Tranandere Ende der obengenannten Widerstände liegt sistoren 6106; 7106; 810ό und 9106 leitend werden dann jeweils über einen weiteren Widerstand, wie z. B. und so die entsprechenden Speicherelemente in den 654a, am Kollektor des Transistors 612a, 712a, 812a Speicherzustand 0 gelangen. Beim Anlegen eines Einbzw. 912a. Der Verbindungspunkt der beiden Wider- 25 Stellimpulses B nimmt jedes Speicherelement 6 den stände liegt dabei jeweils an einem Signaleingang, wo- Speicherzustand ein, den vorher das unmittelbar vorbei der Verbindungspunkt des Speicherelements 600 a hergehende Speicherelement der Abteilung a eingemit dem Signaleingang des Schieberegisters verbunden nommen hat.The top line 650a represents a fixed operating state, the memory state 0 for each of these memory voltage supply lines for the memory elements 15 results. The set-up pulse A has in its Aufder department α of the shift register. The operating step the effect of each memory element to the voltage supplying line 650 a is at a positive department α in each case passes into the memory state tive potential source whose value, for example, with the the previous storage element of +1.3 volts is given. The operating voltage supply department 6 has taken immediately beforehand. Lead line 650a is located at one end of the sun. The reset pulse B sets all storage elements of the resistors 652 a, 752 a, 852 a and 952 a. The respective department 6 back, so that the corresponding tranother end of the above resistors lies sistors 6106; 7106; 810ό and 9106 are then each conductive via a further resistor, such as. B. and so the corresponding memory elements in the 654a, at the collector of the transistor 612a, 712a, 812a, memory state 0 arrive. When creating an input or 912a. The connection point of the two resistance pulses B , each memory element 6 is located at a signal input where the memory state that was previously connected to the memory element of department a immediately past the connection point of memory element 600 a connected to the signal input of the shift register has.

ist, während die übrigen Signaleingänge jeweils mit der Der Einfachheit halber soll nun zunächst die Wirvorhergehenden Schieberegisterstufe in weiter unten 30 kungsweise des Speicherelements 600a betrachtet wernoch zu beschreibender Weise verbunden sind. den, wobei daran erinnert werden soll, daß nachis, while the other signal inputs each with the For the sake of simplicity, we should now first use the preceding Shift register stage considered further below in terms of memory element 600a connected in a descriptive manner. den, it should be remembered that after

Die KIemmeneinstell-/i und Rückstell-zl sind mit Rückstellen dieses Speicherelements der TransistorThe KIemmeneinstell- / i and Rückstell-zl are the transistor when this memory element is reset

der Leitung 660a bzw. 670a verbunden. An die Lei- 610a einen leitenden Zustand besitzt. Weiterhin seithe line 660a or 670a connected. The line 610a has a conductive state. Continue to be

tung 660a ist jeweils die Basis der Transistoren 612a, bemerkt, daß der Transistor 620a lediglich als Kon-device 660a is in each case the base of the transistors 612a, note that the transistor 620a is only used as a

712a, 812a und 912a angeschlossen, während an die 35 stant-Stromquelle für die Transistoren 610a und 612a712a, 812a and 912a while connected to the 35 stant current source for transistors 610a and 612a

Leitung 670 a jeweils die Basen der Konstant-Strom- dient. Wird jetzt nun ein Impuls negativer Polarität,Line 670 a each serves the bases of the constant current. If now an impulse of negative polarity becomes

quellentransistoren 620a, 720a, 820a und 920a ange- wie in der Impulsdarstellung nach F i g. 7 gezeigt, ansource transistors 620a, 720a, 820a and 920a as shown in the pulse representation according to FIG. 7 shown

schlossen sind. den Signaleingang des Schieberegisters und damit anare closed. the signal input of the shift register and thus

Eine weitere Betriebsspannungs-Zuleitung 680a zur das Speicherelement 600a angelegt, dann wird dasAnother operating voltage supply line 680a is applied to the storage element 600a, then that

Zuführung einer Spannung von ungefähr—2 Volt ist 40 Basispotential des Transistors 610a so herabgesetzt,Applying a voltage of approximately -2 volts is 40 base potential of transistor 610a so lowered,

jeweils mit dem Emitter der Transistoren 620 a, 720 a, daß beim Anlegen eines Impulses positiver Polarität aneach with the emitter of the transistors 620 a, 720 a, that when a pulse of positive polarity is applied

820a, 920a über die jeweiligen Emitterwiderstände die Basis der Transistor 612a wieder in den leitenden820a, 920a via the respective emitter resistors the base of the transistor 612a back into the conductive

682a, 782a, 882a und 982a verbunden. Zustand gebracht wird. Ein solcher positiver Impuls682a, 782a, 882a and 982a connected. State is brought. Such a positive impulse

Das gleiche gilt für die Abteilung b, bei der die wird durch den Einstellimpuls A dargestellt. Ist jedochThe same applies to department b, for which it is represented by the setting pulse A. But it is

gleichen Bezugszeichen nur mit dem Zusatz b ver- 45 der Transistor 610a des Speicherelements 600a imsame reference numerals with the addition b comparable 45 of the transistor 610a of memory element 600a in

wendet werden. leitenden Zustand, dann wird ein in negativer Richtungbe turned. conductive state, then one becomes negative

Wie bereits erwähnt, ist der Signaleingang des absinkendes Potential an den Kollektor des Tran-Schieberegisters nur mit dem Speicherelement 600 a sistors 6126 im Speicherelement 6006 angelegt, so daß verbunden, während die anderen entsprechenden dann der Transistor 6126 in den leitenden Zustand Speicherelemente der verbleibenden Schieberegister- 50 übergeht, wenn gleichzeitig ein Einstellimpuls B angestufen über ihre jeweiligen Signaleingänge kaskaden- legt wird.As already mentioned, the signal input of the falling potential to the collector of the Tran shift register is only applied to the storage element 600 a sistor 6126 in the storage element 6006, so that connected, while the other corresponding then the transistor 6126 in the conductive state storage elements of the remaining shift register - 50 passes over if at the same time a setting pulse B is cascaded via its respective signal inputs.

artig verbunden sind. So ist der Ausgang des Speicher- Wird nun angenommen, daß der Impuls negativer elements 600α am Kollektor des Transistors 610a mit Polarität an den Signaleingang des Schieberegisters dem Signaleingang des Speicherelements 6006, d.h. und damit zum Speicherelement 600a zum Zeitpunkt^ über den Belastungswiderstand 6546 mit dem Kollek- 55 angelegt wird und gleichzeitig ein in positiver Richtung tor des Transistors 6126 verbunden. In gleicher Weise gehender Impuls über die Einstelleitung A zugeführt ist der Ausgang des Speicherelements 6006 am Kollek- wird, dann wird der Transistor 612 a leitend und damit tor des Transistors 6106 mit dem entsprechenden der Speicherzustand 1 eingenommen. Dieser Speicher-Signaleingang des Speicherelements 700 a verbunden, zustand 1 wird in folgender Weise auf das Element d. h. über den entsprechenden Belastungswiderstand 60 700a übertragen: Da unter diesen Voraussetzungen mit dem Kollektor des Transistors 712a. In dieser 'der Transistor 610a zu diesem Zeitpunkt nichtleitend Weise sind alle anderen Speicherelemente des ist, bleibt der Transistor 6106 im leitenden Zustand, ■ Schieberegisters untereinander verbunden, wobei der also im Speicherzustand 0, wenn ein Einstellimpuls B Ausgang des Schieberegisters am Kollektor des zum Zeitpunkt/₃ dem Speicherelement 6006 zugeführt Transistors 9106, wie durch den Pfeil angedeutet, S5 wird. Der zum Zeitpunkt /₄ angelegte Rückstellimliegt. puls A stellt nun alle Speicherelemente der Abteilung α '; An dieser Stelle sei darauf hingewiesen, daß asym- in den Nullzustand zurück. Das hat bedingungsgemäß metrische Entkopplungsclemente, wie z. B. die Diode zur Folge, daß die Transistoren 610a, 710«, 810a undare nicely connected. So the output of the memory is now assumed that the pulse of negative elements 600α at the collector of the transistor 610a with polarity to the signal input of the shift register the signal input of the memory element 6006, ie and thus to the memory element 600a at the time ^ via the load resistor 6546 with the Collec- 55 is applied and at the same time a gate in the positive direction of transistor 6126 is connected. In the same way, the outgoing pulse via the setting line A is supplied to the output of the memory element 6006 at the collector, then the transistor 612 a becomes conductive and thus the gate of the transistor 6106 with the corresponding memory state 1 is assumed. This memory signal input of the memory element 700 a connected, state 1 is transferred to the element in the following way, ie via the corresponding load resistor 60 700 a: Since under these conditions with the collector of the transistor 712 a. In this way, the transistor 610a is non-conductive at this point in time, all the other memory elements are, the transistor 6106 remains in the conductive state, ■ the shift register connected to one another, the memory state 0 when a setting pulse B output of the shift register at the collector of the at the time / _3, transistor 9106 is fed to memory element 6006, as indicated by the arrow, becomes S5. The reset applied at time / _{4 is present.} pulse A now represents all storage elements of division α '; At this point it should be noted that asym- returns to the zero state. This has conditionally metric decoupling elements such. B. the diode means that the transistors 610a, 710 «, 810a and

' 109 646/105'109 646/105

910 α leitend sind. Nach Anlegen dieses Riickstellimpulses veranlaßt der Strom vom Transistor 6106 des Speicherelements 6006, daß die Basis des Transistors 710 a des Speicherelements 700 a ein solches Potential einnimmt, daß das Anlegen eines Einstellimpulses A zur Folge hat, daß das Speicherelement 700 a in den Speicherzustand 1 gelangt, bei dem ja der Transistor 712 a leitend ist. Damit wird aber die erforderliche Operation beendet, bei der ein Speicherzustand 1 vom Speicherelement 600α auf das Speicherelement 700α ίο übertragen werden soll. Es ist offensichtlich, daß gleichzeitig mit dem Übertragsvorgang vom Speicherelement 6006 auf das Speicherelement 700 α ein neues Bit in das Speicherelement 600 α eingegeben werden kann, das dann seinerseits wiederum auf das Speicherelement 700 α übertragen wird. 910 α are conductive. After applying this Riickstellimpulses the current caused by the transistor 6106 of the memory element 6006, that the base of the transistor 710 a of the memory element 700 a such a potential assumes that the application of a set-up pulse A has the result that the storage element 700 a enters the storage condition 1 , in which the transistor 712 a is conductive. However, this ends the required operation in which a memory state 1 is to be transferred from memory element 600α to memory element 700α ίο. It is obvious that at the same time as the transfer process from the storage element 6006 to the storage element 700 α, a new bit can be input into the storage element 600 α, which in turn is then transferred to the storage element 700 α .

Die obenerwähnte Rückstelloperation, nämlich Rückstell-/4 oder -B wird jeweils durchgeführt durch Anlegen eines ins Negative gehenden Potentials zum Zeitpunkt t₀ bzw. /_a an die Basis des Konstant-Strom- ao quellentransistors, wie z. B. Transistor 620 a, so daß der Strom auf die Emitter der jeweils zugeordneten Speichertransistoren auf 0 zurückgeführt wird, wie es z. B. für die Transistoren 610a und 612a im Speicherelement 600 a der Fall wäre.The above-mentioned reset operation, namely reset / 4 or -B is carried out by applying a negative potential at time t ₀ or / _a to the base of the constant-current ao source transistor, such as. B. transistor 620 a, so that the current is fed back to the emitter of the respective associated memory transistors to 0, as z. B. for the transistors 610a and 612a in the memory element 600 a would be the case.

Zusammenfassend läßt sich sagen, daß ein Transistor-Speicherelement beschrieben worden ist, das in mannigfacher Art abgewandelt werden kann und das darüber hinaus in Kombination mit in gleicher Weise aufgebauten Speicherelementen in Matrixanordnungen verwendet werden kann. Weiterhin ist ein Transistor-Schieberegister beschrieben, das die Möglichkeiten des erfindungsgemäßen Speicherelements ausnutzt, um ein direkt gekoppeltes, zweirangiges Register bereitzustellen, das in Monolith-Technik hergestellt werden kann, ohne daß Impedanzen irgendwelcher Art benötigt werden.In summary, it can be said that a transistor memory element has been described that can be modified in many ways and that moreover in combination with memory elements constructed in the same way in matrix arrangements can be used. Furthermore, a transistor shift register is described, which the possibilities of the utilizes memory element according to the invention to provide a directly coupled, two-tier register, which can be manufactured in monolith technology without the need for impedances of any kind will.

Claims

Patent claims:

1. Electronic storage element, which consists of a first and a second transistor with common Emitter resistance and a direct coupling between the collector of the first, the on the other hand is due to a load resistor, and the base of the second transistor consists, the between two stable states, in which one transistor is conductive and the other is non-conductive is, is switchable and in which a first operating voltage and signal source is connected to the load resistor and a second source of operating voltage and signal to the base of the first transistor is connected, characterized that for use in a multi-stage memory arrangement, the two interconnected emitters with a reset line are coupled and the sense line is connected to the collector of the second transistor (10).

2. Electronic storage element, which consists of a first and a second transistor with common Emitter resistance and a direct coupling between the collector of the first, the on the other hand is due to a load resistor, and the base of the second transistor consists, the between two stable states, in which one transistor is conductive and the other is non-conductive is, is switchable and in which a first operating voltage and signal source is connected to the load resistor and a second source of operating voltage and signal to the base of the first transistor is connected, characterized in that for use in a multi-stage storage arrangement the two interconnected emitters are coupled to a reset line and the Sense line is also connected to the base of the first transistor (12).

3. Electronic storage element according to claims 1 and 2, characterized in that at Application in a matrix arrangement that serves as the first source of operating voltage and signal Word line at the load resistor (28) and the second operating voltage and potential source serving bit line is each connected to the base of the first transistor (12).

4. Electronic memory element according to claim 1 to 3, characterized in that the interconnected transistors (10, 12) are fed via a third transistor (110) as a constant current source, the base of which is connected to the reset line.

5. Electronic memory element according to claim 1 and 4, characterized in that, when used in a shift register, the load resistor (652α, 654α) is fed a signal voltage via a tap, the collector of the second transistor (610a) each with the load resistor tap of the immediately following Storage element is connected, the base of the first transistor (612 a) of all odd shift register stages each to a first setting line (660 a), the base of the third transistor (620 a) of all odd shift register stages each to a first reset line (670a), the base of the first transistor (6126) of all even shift register stages are each connected to a second setting line (6606) and the base of the third transistor (6206) of all even shift register stages are each connected to a second reset line (6706).

1 sheet of drawings