CA2415218C - Procede et appareil relatifs a la synchronisation d'acces a des rangees et a des colonnes - Google Patents

Procede et appareil relatifs a la synchronisation d'acces a des rangees et a des colonnes Download PDF

Info

Publication number
CA2415218C
CA2415218C CA2415218A CA2415218A CA2415218C CA 2415218 C CA2415218 C CA 2415218C CA 2415218 A CA2415218 A CA 2415218A CA 2415218 A CA2415218 A CA 2415218A CA 2415218 C CA2415218 C CA 2415218C
Authority
CA
Canada
Prior art keywords
word line
timing pulse
line timing
circuit
delayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CA2415218A
Other languages
English (en)
Other versions
CA2415218A1 (fr
Inventor
Paul Demone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CA 2313949 external-priority patent/CA2313949A1/fr
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Priority to CA2803037A priority Critical patent/CA2803037A1/fr
Priority to CA2415218A priority patent/CA2415218C/fr
Priority claimed from PCT/CA2001/000990 external-priority patent/WO2002005283A1/fr
Publication of CA2415218A1 publication Critical patent/CA2415218A1/fr
Application granted granted Critical
Publication of CA2415218C publication Critical patent/CA2415218C/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dram (AREA)

Abstract

Cette invention a trait à un circuit permettant de synchroniser des accès à des rangées et à des colonnes dans une mémoire à semi-conducteurs possédant un réseau de paires de lignes de bits, des lignes de mots, des cellules de mémoire, des amplificateurs de détection et un circuit d'alimentation d'amplificateur de détection les alimentant. Le circuit, qui comporte un premier circuit de retard destiné à retarder une impulsion de synchronisation de ligne de mots pendant une première période prédéterminée, un premier circuit logique combinant logiquement l'impulsion de synchronisation de ligne de mots et l'impulsion de synchronisation de ligne de mots retardée afin de produire un signal de validation d'amplificateur de détection afin de mettre en service le circuit d'alimentation d'amplificateur de détection, comporte également un second circuit de retard destiné à retarder une impulsion de synchronisation de ligne de mots pendant une seconde période prédéterminée, un second circuit logique combinant logiquement l'impulsion de synchronisation de ligne de mots et la seconde impulsion de synchronisation de ligne de mots retardée afin de produire un signal de validation de sélection de colonne et ce, pour mettre en service les dispositifs d'accès aux colonnes sélectionnées. La seconde période de temps prédéterminée est sélectionnée de telle sorte que les dispositifs d'accès aux colonnes soient activés après la validation du circuit d'alimentation de l'amplificateur de détection.
CA2415218A 2000-07-07 2001-07-06 Procede et appareil relatifs a la synchronisation d'acces a des rangees et a des colonnes Expired - Fee Related CA2415218C (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CA2803037A CA2803037A1 (fr) 2000-07-07 2001-07-06 Procede et appareil relatifs a la synchronisation d'acces a des rangees et a des colonnes
CA2415218A CA2415218C (fr) 2000-07-07 2001-07-06 Procede et appareil relatifs a la synchronisation d'acces a des rangees et a des colonnes

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US21668200P 2000-07-07 2000-07-07
US60/216,682 2000-07-07
CA2,313,949 2000-07-07
CA 2313949 CA2313949A1 (fr) 2000-07-07 2000-07-07 Methode et appareil pour la synchronisation d'operations d'acces a des lignes et des colonnes
PCT/CA2001/000990 WO2002005283A1 (fr) 2000-07-07 2001-07-06 Procede et appareil relatifs a la synchronisation d'acces a des rangees et a des colonnes
CA2415218A CA2415218C (fr) 2000-07-07 2001-07-06 Procede et appareil relatifs a la synchronisation d'acces a des rangees et a des colonnes

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CA2803037A Division CA2803037A1 (fr) 2000-07-07 2001-07-06 Procede et appareil relatifs a la synchronisation d'acces a des rangees et a des colonnes

Publications (2)

Publication Number Publication Date
CA2415218A1 CA2415218A1 (fr) 2002-01-17
CA2415218C true CA2415218C (fr) 2013-08-13

Family

ID=27171301

Family Applications (1)

Application Number Title Priority Date Filing Date
CA2415218A Expired - Fee Related CA2415218C (fr) 2000-07-07 2001-07-06 Procede et appareil relatifs a la synchronisation d'acces a des rangees et a des colonnes

Country Status (1)

Country Link
CA (1) CA2415218C (fr)

Also Published As

Publication number Publication date
CA2415218A1 (fr) 2002-01-17

Similar Documents

Publication Publication Date Title
US7817484B2 (en) Method and apparatus for synchronization of row and column access operations
US6711083B2 (en) High speed DRAM architecture with uniform access latency
US7310284B2 (en) Page access circuit of semiconductor memory device
US6392957B1 (en) Fast read/write cycle memory device having a self-timed read/write control circuit
US6542426B2 (en) Cell data protection circuit in semiconductor memory device and method of driving refresh mode
US5719814A (en) Semiconductor memory device capable of storing high potential level of data
JPH0352187A (ja) ダイナミック型ランダムアクセスメモリ
US6795372B2 (en) Bit line sense amplifier driving control circuits and methods for synchronous drams that selectively supply and suspend supply of operating voltages
US6324116B1 (en) Merged semiconductor device having DRAM and SRAM and data transferring method using the semiconductor device
US20090021995A1 (en) Early Write Method and Apparatus
US6819610B2 (en) DRAM operating like SRAM
CA2415218C (fr) Procede et appareil relatifs a la synchronisation d'acces a des rangees et a des colonnes
EP2270811A1 (fr) Procédé et appareil de synchronisation d'accès à des rangées et à des colonnes
CA2803037A1 (fr) Procede et appareil relatifs a la synchronisation d'acces a des rangees et a des colonnes
KR100886182B1 (ko) 반도체 메모리 장치의 센스 앰프 및 이의 구동 방법
JP2000030461A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
EEER Examination request
MKLA Lapsed

Effective date: 20160706