CA1119677A - Dispositif de recuperation de rythme - Google Patents

Dispositif de recuperation de rythme

Info

Publication number
CA1119677A
CA1119677A CA000339249A CA339249A CA1119677A CA 1119677 A CA1119677 A CA 1119677A CA 000339249 A CA000339249 A CA 000339249A CA 339249 A CA339249 A CA 339249A CA 1119677 A CA1119677 A CA 1119677A
Authority
CA
Canada
Prior art keywords
output
inputs
multiplier
rectifier
rhythm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CA000339249A
Other languages
English (en)
Inventor
Michel Lemoussu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Original Assignee
Compagnie Industrielle de Telecommunication CIT Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Compagnie Industrielle de Telecommunication CIT Alcatel SA filed Critical Compagnie Industrielle de Telecommunication CIT Alcatel SA
Application granted granted Critical
Publication of CA1119677A publication Critical patent/CA1119677A/fr
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

A B R E C E La présente invention concerne la récupération, à la réception, du rythme d'un signal numérique synchrone transmis par une modulation linéaire. Elle a pour objet un dispositif se connectant à la suite d'un démodulateur synchrone en quadrature et comportant un oscillateur commandé en tension centré sur la fréquence de rythme et asservi simultanément, par une boucle à verrouillage de phase à deux entrées, sur les signaux en phase et en quadrature de sortie du démodulateur, l'un et l'autre ayant été redressés au préalable. Elle s'applique notamment dans les systèmes de transmission de données en modulation d'amplitude à bande latérale unique.

Description

JB/MV
` F 11430 CIT-ALCATEL ~ ~ ~ g ~-BREVET D'INVENTION

DISPOSITIF DE ~ECUPERATION DE RYTHME

Irvention de Michel LEMOUSSU

Société Anonyme dite COMPAGNIE INDUSTRIELLE DES TELEC0~NICATIONS CIT-ALCATEL

. -- ., ~ , La présente invention est relative a la transmission de données. Elle concerne la récupération à la réception, du rythme d'un signal numérique synchrone tran~mis par une modulation linéaire.

Dans un système de transmis3ion de données utilisant une modulation linéaire, un signal binaire synchrone est soumis à une mi~e en ~orme par un codeur avant d'être modulé et émis. Cette mise en forme, qui a pour rale de limiter la bande passante du signa.l trans-mis, transforme le signal binaire synchrone en un ~ignal à plusieurs niveaux dont le speetre ne comporte aucune raie à la ~réquence de rythne de sorte que la récupération du ryt.~me en réception ne peut :. ................................. .

:':

`77 2.

s'effectuer par si~ple ~iltrage du signal reçu et démodulé, et néce~site un traitement non linéaire du signal démodulé.
On connaît des diqpo~itifs de récupération de rythme qui comportent un oscillateur centre sur la fréquence de rythme a~servi par une boucle à verrouillage de phase sur le qignal de sorkie d'un ~;
redresseur double alternance recevant le signal démodulé . Ce~ dispo-sitifs ont l'inconvénient de ne tolérer qu'un ~aible déphasage entre le~ porteuses d'émis~ion et de réception~
La presente invention a pour but d'é~iter cet inconvénient.
Elle a pour objet un dispositi~ de récupération du rythme pour un 3ystème de transmission de données par une modulation linéaire comportant à la réception un demodulateur synchrone à deux porteuse~
en quadrature avec deux sortie~ l'une dite en phase, l'autre dite en quadrature. Ce di~po~iti~ comporte :
- un premier redres3eur connecté à la sortie en phase du démodulateur, - un deuxième redresseur connecté à la sortie en quadrature du démodulateur, - un premier multiplicateur à deux entrées et une ~ortie, ayant l'une de ~es entrées connectée à la sortie du premier redresseur et l'autre entrée connectée à la sortie d'un oscillateur co~mandé
en ten~ion ~ournis3ant la ~réquence du rythme récupéré, - un deuxième multiplicateur à deux entrées et une sortie ayant l'une de ses entrées connectée à la sortie du deuxième redres~eur et l'autre entrée connectée à la ~ortie dudit oscillateur co~mandé
en tension ~ournissant la ~réquence du rythme recupéré, - un premier ~iltre paqse-bas connecté à la sortie du premier multiplicateur, ~ ~ ~ 3.

- un deuxième ~iltre pa~se-bas connecté à la sortie du deuxième multiplicateur, - un sommateur à deux entrées et une ~ortie dont l'une des entrées e t connectée à la sortie du premier flltre pas~e-bas et dont l'autre entrée est oonnectée à la sortia du deuxième ~iltre passe-DaS
- et ledit oscillateur co = ndé en ten~ion avec une entrée de commande connectée à la sortie du sommateur et une sortie qui délivre la fréquence du rythme récupéré et qui est connectée à 1'une des entrées des premier et deuxième multiplicateurs.
Dans un mode pré~éré de réalisation on utilise, comme redresseurs, des redresseurs à double alternance, on intercale des limiteurs absolus entre ces derniers et les multiplicateurs, et l'on emploie des portes logiques du type "ou exclusif" comme multiplicateurs.
D'autreq caractériqtiques et avantages de l'invention ressortiront des revendications jointes et de la description ci-après d'un mode de réali~ation donné à titre d'exemple et adapté à un système de trans-mission de donnée~ en modulation d'amplitude à bande latérale unlque.
Cette desoription sera faite en regard du dessin dans lequel :
- la rigure 1 represente le sohéma ~énéral d'un système de transmission de données en modulation d'amplitude à bande latérale unique, - la figure 2 repré~ente le sohéma d'un circuit de recupéra~
tion de rythme selon l!invention utilisé dans la partie réception du système de transmission représenté à la ~igure 1 - et le flgures 3 et 4 sont des diagrammes explicltant le fonctionnement du dispositif de récupération de rythme représenté
à la ~igure précédente.

;

i7~ 4.

On distingue sur la figure 1 un sy~tème de trans~ission de données avec un dispositif d'emission 1, un dispositif de réception 2 et un canal de transmis~ion 3 reliant les dispositifs d'émission et de réception.
Le dispositi~ d'émission 1 comporte :
- une source de données 4 fournissant des symboles binaires à un rythme ou débit binaire 1/T, - un brouilleur 5 connecté en sortie de la source de données 4, - un codeur 6 connecté à la suite du brouilleur 5 - et un circuit de modulation 7.
Le brouilleur 5 effectue une somme modulo 2 des signaux binaires de la source de données avec les signaux binaire~ d'une séquence p eudoaléatoire. Sa structure et ~on fonctionnement sont bien connus. On rappelera qimplement qu'il permet de mettre à profit la propriété du ~peetre de raies d'un train d'impulsions~ propriété
selon laquelle la densité des raies augmente avec l'irrégularité
d'apparition des impulsions, irrégularité qui donne aux impulsions le caractère d'un signal de bruit. Cette augmentation de densité
du 3pectre de raies est une propriété très~ intéres~ante car elle facilite la récupération du rythme.
Le codeur 6 effectue la mise en ~orme du ~ignal binaire pour le rendre apte à une modulation d'amplitude en bande latérale unique. Il existe di~férentes mises en ~orme possibles. La plus utilisée est déno~mée réponse partielle classe I1V. On pourra se reporter pour cette dernière à un article de E.R. Kretzmer intitulé "Generalisation of a technique ~or binary data communication" et publié dan~ la revue I.E.E.E.
Trans. Commu. tech. COM 14 n 1 feb 1966. Cette mise en ~orme permet 6~7 5.

d'atteindre la cadence de Nyquist (2 symboles par hertz de bande passante).
Elle est égale~ent bien adaptée à la modulation d'amplitude à bande latérale unique car elle donne un signal nlayant que peu d'énergie autour de la ~réquence nulle. Dans la suite de la description on admettra, de manière non limitative, que la mise en ~orme adoptée est de ce type.
Le cirouit de modulation 7 e~fectue la modulation d'amplitude à bande latérale unique et, comme c'eqt souvent le caq ajoute, au signal de modulation à bande latérale unique, un pilote à bas niYeau à la fréquence de la porteuse de modulation.
Le dispositif de réception comporte :
- un circuit de récuperation de porteuse 8 connecté à l'entrée, - un démodulateur 9 connecté à l'entrée et à la qortie du - circuit de récupération de porteuse 8 et fournissant le signal reçu démodulé, - un circuit de récupération de rythme 10 connecté en sortie du démodulateur 9~
- un éga~iseur 11 conneoté à la suite du démodulateur et recevant le rythme récupéré, - un décodeur 12 connecté à la sortie de l'égaliseur 11 - et un débrouilleur l3 connecté à la suite du décodeur 12 et fourni3~ant une estimatlon du signal engendré par la source de donnée~ 4.
Le circuit de récupération de porteuse 8 fonctionne à partir de l'onde pilote contenue dans le signal reçu. Il rsçoit souvent une in~ormation d'erreur de phase de la part de l'égaliseur.
Le démodulateur 9 est un démodulateur synchrone.

~ ' -' ;, '`:
-' '~ ' ~ ~3Lg~7~
6.

Le circuit de récupération de rythme 10 permet de retrouver la fréquence de rythme des données engendrées par la qource 4 à partir du signal reçu et démodulé.
L'égaliseur 11 a pour but de corriger les distorsions d'amplitude et de temps de propagation de groupe engendrée~ par le canal de transmission.
Ses caractéristique~ de transmis~ion sont inverses de celles du canal 3 de manière à obtenir une réponse globale plate en amplitude et linéaire en phase. Il e~t en général autoadaptatiP et réali~é sous ~or~e numérique il traite alors de3 échantillons du signal prélevés à la cadenoe délivrée par le circuit de récupération de rythme.
Le décodeur 12 permet de retouver des ~ignaux 90uq ~orme binaire et le débrouilleur 13 de~ signaux binaire~ identiques à ceux engendrés par la source de données 4. Ils ~ont également pilotés par le circuit de récupération de rythme 10.
A l'exception du démodulateur at du circuit de récupération de rythme, le~ di~férents circuits mentionné~ précédemment ne seront pas detaillés. En ef~et ils n'intéressent pas directement l'invention et leur réalisation eqt bien connue dans la technique.
Dans les ~y~tèmes de transmission de l'art antérieur, le démodulateur synchrone est en ~énéral constitué par un multiplicateur qui ef~ectue le produiS entre le signal reçu et la porteuse ~ournie par le cirouit de récupération 8, et par un filtre passe-bas qui est disposé a la quite et qui élimine du produit obtenut les compo~anteq indésirable~ . Le circuit de récupération du rythme comporte un redresseur connecté à la sortie du démodulateur et suivi soit d'une boucle à
verrouilla~e de phase soit d t un ~iltre centr2s l'un et l'autre sur la ~réquence du rythme 1/T.

`

:
: - ..

7~7 7.

Le traitement non linéaire que ~ait ~ubir le redresseur au signal en bande de base i93U du démodulateur ~ait apparaître une raie à la ~réquence de rythme 1/T en phase avec celle d'émission.
Malheureusement on constate expérimentalement que l'amplitude de cette dernière dépend du dépha~age entre la porteuse d'émission et la porteuse de réception. La figure 3 repré~ente la forme de la courbe de variation de llamplitude de cette raie en fonction du dépha~age ~ entre les porteuse~ d'émi~q~ion et de réception. Elle ~ontre que ladite amplitude accuse un maximum pour un déphasage nul et un minimum pour un dépha3age égal à ~ qr Lorsque le déphasage ~ s'écarte trop de la valeur nulle, l'amplitude de la raie est in~u~isante pour permettre la récupération du rythme.
Le circuit de récupération de rythme, qui e3t représenté
à la figure 2 ne présente pas ce défaut. Il se conneote derrière un démodulateur à deux porteuse~q en quadrature jouant le rôle du démodulateur synchrone g. Ce démodulateur comporte, comme représenté à la rigure 2, deux multiplicateurs 20, 21 9UiViS chacun d'un filtre pas~e-ba~ 22, 23. L'un 20 des multiplicateurs effectue le produit du signal reçu e (t) privé de l'onde porteus2, par la porteuse récuperée p (t) délivrée par le circuit de récupération de porteuse t8 ~i~ure 1). Le filtre pa3se-bas 22t qui le suit, élimine du produit obtenu, le~ composantes indésirables et délivre sur une ~ortie 25 dite en pha~e un signal ~1 ~t) qui est le signal démodulé lorqque les porteuses d'émission et de réception 30nt en phase. L'autre multiplicateur 21 e~ectue le produit du ~ignal reçu e (t) privé de l'onde porteuse, par la porteuse récupérée p (t~
a~ectée au préalable d'un retard de phase de 2~ par un circuit déphaseur 25.
Le filtre pa3se-bas 23 qui le suit, élimine du produit obtenu, les ~ ` ''': :

~ 9~ 8.

composantes indé~irables et délivre sur une sortie 27 dite en quadrature un signal x2 (t).
Le circuit de récupération de rythme 10 proprement dit comporte, comme représenté sur la figure 2 :
- un premier redresseur 30 à double alternance connecté
en entrée à la sortie en phase 26 du démodulateur à deux porteu~eq en quadrature 9, - un deuxième redresseur 31 à double alternance connecté
en entrée à la sortie en quadrature 27 du démodulateur à deux porteuses en quadrature 9, - un premier limiteur absolu 32 connecté à la suite du premier .
redresseur 30 délivrant un signal x'1 (t), - un deuxième llmiteur absolu 33 connecté à la ~uite du deuxième redresseur 31 et délivrant un si~nal x'2 (t), - un premier multiplicateur 34 à deux entrées dont l'une e~t connectée à la sortie du premier limiteur ab~olu 32 et dont l'autre est connectée à la sortie d'un o~cillateur contrôlé en tension 39, - un deuxième multiplicateur 35 à deux entrées dont l'une est connectée à la 30rtie du deuxième limiteur absolu 33 et dont l'autre e~t connectée à la sortie de l'oscillateur controlé en tension 39, - un premier ~iltre passe-bas 36 connecté à la sortie du premier multiplicateur 34, - un deuxième ~iltre pa~e~bas 37 connecté à la sortie du deuxième multiplicateur 35, - un sommateur 38 à deux entrées dont l'une est connectée à la suite du premier ~iltre passe~bas 36 et dont l'autre est connectée à la suite du deuxième ~iltre paq~e-ba~ 37 6~7~

- et ledit oscillateur commandé en tension 39 dont l'entrée de commande est connectée à la sortie du sommateur 38 et dont la sortie est connectée à une entrée de chacun des premier et s0cond ~ultiplicateurs 34 et 35.
L'o~cillateur commandé en tension 39 délivre un signal rectan-gulaire dont la ~réquence peut varier dan~ une plage étroite autour de celle de rythme 1/T en ~onction du signal appliqué à 90n entrée de co~ande par le ~ommateur 38.
Les premier et deuxième multiplicateur~ 34 et 35 sont des portes logiques du type "ou exclusi~" à deux entrées.
La ~ortie en pha~e 26 du démodulateur 9 fournit un signal x (t) qui corre~pond au signal démodulé obtenu avec un démodulateur synchrone à une 3sule porteuse. Le redres~eur 30 permet de faire apparaître dans ce signal, de manière connue en soi, une raie à la fréquence 1/T, en phase avec le rythme d'émission, dont l'amplitude varie avec l'angle de déphasagc ~ entre le~ porteuses d'émission et de réception avec une loi représentee ~ur la ~igure 4 par la courbe A qui est l'analo~ue de celle repré entée à la ~igure 3. Le li~iteur absolu 32 po~ède un seuil ré~lable a~usté pour obtenir un maximum d'amplitude de la raie à la fréqu~nce 1/T dan~ le signal x'l (t).
La sortie en quadrature 27 du démodulateur 9 ~ournit un signal x2 (t3 qui correspond à un signal démodule obtenu avec un démodulateur synchrone à une ssule porteuse présentant par rapport à la porteuse émlssion un écart de phase ~ égal à~ ~ 2. Le redresseur 31 permet de ~aire apparaltre, comme dans le cas du signal x1 (t), une raie à la fréquence 1/T en phase avec le rythme d'émission dont l'amplitude varie avec l'angle du dépha~age ~ entre les porteusas d'émission 6~7 10.

et de réception avec une loi qui peut se déduire de celle repréqentée à la figure 3 en remplacant ~ par ~ ,ce qui compte tenu du ~ait que ~
et ~sont liés par la relation ~ ~ ~ ~ 2 conduit à la loi représentée sur la figure 4 par la courbe B. Les deux signaux x1 (t) et x2 (t) présentent de~ raies à la ~réquence 1/T dont les amplitudes varient en sens inverses l'une de l'autre en fonction du déphasage ~ entre les porteuses d'émission et de réception. L'utilisation simultanée de ceq deux signaux x1 (t) et x2 (t) permet donc de 3 'a~ranchir des e~et~ du déphasa~e ~entre les porteuse~ d'emission et de réception.
Chacun d'eux est appliqué à un comparateur de phase distinct constitué
du multiplicateur 34 suivi du ~iltre pas~e-bas 36 ou du multiplica-teur 35 ~uivi du riltre passe-ba~ 37. Le~ tension~ continues i~sues de ces comparateurs sont additionnée~ dans le sommateur 38 et appliquées à 1'entrée de commande de 1'oscillateur contrôlé en tenqion 39 selon la technique des boucles de phase.
On peut sans ortir du cadre de l'invention modi~ier certaines disposition~ ou remplaoer certainq moyen~ équivalents. On peut nota~ment ne pas utiliser les circuits limiteur~ ab~olus 3Z,33 et employer des multiplicateurs analogiques.

~' :

Claims (3)

11.
REVENDICATIONS
1/ Dispositif de récupération de rythme pour un système de transmission de données par une modulation linéaire comportant à la réception un démodulateur synchrone à deux porteuses en quadrature (9) avec deux sorties, l'une (26) dite en phase l'autre (27) dite en quadrature, ledit dispositif étant caractérisé en ce qu'il comporte :
- un premier redresseur (30) connecté à la sortie en phase (26) du démodulateur (9), - un deuxième redresseur (31) connecté à la sortie en quadrature (27) du démodulateur (9), - un premier multiplicateur (34) à deux entrées et une sortie ayant l'une de ses entrées connectée à la sortie du premier redresseur (30) et l'autre entrée connectée à la sortie d'un oscillateur commandé
en tension (39), - un deuxième multiplicateur (35) à deux entrées et une sortie ayant l'une de ses entrées connectée à la sortie du deuxième redresseur (31) et l'autre entrée connectée à la sortie dudit oscillateur commandé
en tension (39), - un premier filtre passe-bas (36) connecté à la sortie du premier multiplicateur (34), - un deuxième filtre passe-bas (37) connecté à la sortie du deuxième multiplicateur (35), - un sommateur (38) à deux entrées dont l'une est connectée à la sortie du premier filtre passe-bas (36) et dont l'autre est connectée à la sortie du deuxième filtre passe-bas (37) - et ledit oscillateur commandé en tension (39) avec une entrée de commande connectée à la sortie du sommateur 38 et une sortie délivrant la fréquence du rythme récupéré, connectée à l'une des entrées des 12.

premier et deuxième multiplicateurs (34 et 35).
2/ Dispositif selon la revendication 1 caractérisé en ce que les premier et deuxième redresseurs (30, 31) sont des redresseurs à double alter-nance.
3/ Dispositif selon la revendication 1 caractérisé en ce qu'un limiteur absolu (32, 33) est intercalé entre le premier redresseur (30) et le premier multiplicateur (34) ainsi qu'entre le deuxième redresseur (31) et le deuxième multiplicateur (35) et en ce que les premier et deuxième multiplicateurs (34, 35) sont des postes logiques du type "ou exclusif"
à deux entrées.
CA000339249A 1978-11-07 1979-11-06 Dispositif de recuperation de rythme Expired CA1119677A (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7831466 1978-11-07
FR7831466A FR2441298A1 (fr) 1978-11-07 1978-11-07 Dispositif de recuperation de rythme

Publications (1)

Publication Number Publication Date
CA1119677A true CA1119677A (fr) 1982-03-09

Family

ID=9214564

Family Applications (1)

Application Number Title Priority Date Filing Date
CA000339249A Expired CA1119677A (fr) 1978-11-07 1979-11-06 Dispositif de recuperation de rythme

Country Status (10)

Country Link
US (1) US4275465A (fr)
BE (1) BE879651A (fr)
CA (1) CA1119677A (fr)
DE (1) DE2944235A1 (fr)
FR (1) FR2441298A1 (fr)
GB (1) GB2036513B (fr)
IE (1) IE48641B1 (fr)
IT (1) IT1119430B (fr)
LU (1) LU81844A1 (fr)
NL (1) NL187464C (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2544571B1 (fr) * 1983-04-12 1985-06-14 Prigent Jean Pierre Recuperation des frequences de porteuse et de rythme pour les systemes de transmission numerique a modulation a etats de phase ou d'amplitude et a demodulation coherente
US4550598A (en) * 1983-10-31 1985-11-05 The Goodyear Tire & Rubber Company Apparatus and method adapted to test tires by eliminating jitter from data signals without losing data
DE3347044A1 (de) * 1983-12-24 1985-07-04 Brown, Boveri & Cie Ag, 6800 Mannheim Empfangseinrichtung fuer funkempfaenger
US5675284A (en) * 1996-05-13 1997-10-07 Zenith Electronics Corporation Frequency lock indicator for FPLL demodulated signal having a pilot
US20070019773A1 (en) * 2005-07-21 2007-01-25 Zhou Dacheng Henry Data clock recovery system and method employing phase shifting related to lag or lead time
US8467489B2 (en) * 2005-08-24 2013-06-18 Hewlett-Packard Development Company, L.P. Data clock recovery system and method employing delayed data clock phase shifting
RU2483430C2 (ru) * 2011-08-02 2013-05-27 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации Способ демодуляции и фильтрации фазомодулированных сигналов и устройство его реализации
RU2483431C2 (ru) * 2011-08-03 2013-05-27 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации Способ демодуляции и фильтрации фазомодулированных сигналов и устройство его реализации
RU2483432C2 (ru) * 2011-08-03 2013-05-27 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации Способ демодуляции фазомодулированных сигналов и устройство его реализации
RU2488950C2 (ru) * 2011-08-04 2013-07-27 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации Способ демодуляции и фильтрации фазомодулированных сигналов и устройство его реализации
RU2483433C2 (ru) * 2011-08-04 2013-05-27 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации Способ демодуляции фазомодулированных сигналов и устройство его реализации
RU2488949C2 (ru) * 2011-10-13 2013-07-27 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации Способ демодуляции и фильтрации фазомодулированных сигналов и устройство его реализации

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2101804C3 (de) * 1971-01-15 1978-09-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren und Schaltungen zum Rückgewinnen der Trägerfrequenz für einen Vierphasen-Demodulator
US3993956A (en) * 1975-11-03 1976-11-23 Motorola, Inc. Digital detection system for differential phase shift keyed signals
NL7513610A (nl) * 1975-11-21 1977-05-24 Philips Nv Ontvanger voor synchrone signalen met dubbele fasevergrendelde lus.
FR2358056A1 (fr) * 1976-07-09 1978-02-03 Ibm France Procede et dispositif de synchronisation de l'horloge du recepteur d'un systeme de transmissions de donnees en modulation psk
US4105975A (en) * 1977-02-01 1978-08-08 Ncr Corporation Offset correction circuit for phase detectors

Also Published As

Publication number Publication date
LU81844A1 (fr) 1980-06-05
NL187464C (nl) 1991-10-01
IE48641B1 (en) 1985-04-03
IT7969169A0 (it) 1979-11-07
FR2441298A1 (fr) 1980-06-06
NL7908110A (nl) 1980-05-09
DE2944235A1 (de) 1980-05-08
GB2036513A (en) 1980-06-25
FR2441298B1 (fr) 1983-07-18
IT1119430B (it) 1986-03-10
DE2944235C2 (fr) 1988-12-15
IE792125L (en) 1980-05-07
GB2036513B (en) 1982-11-24
US4275465A (en) 1981-06-23
BE879651A (fr) 1980-04-28

Similar Documents

Publication Publication Date Title
CA1063178A (fr) Dispositif de modulation et de filtration
Pasupathy Minimum shift keying: A spectrally efficient modulation
CA1119677A (fr) Dispositif de recuperation de rythme
CA1173965A (fr) Procede et dispositif de detection de la sequence d'apprentissage d'un egaliseur autoadaptatif
EP0013343B1 (fr) Procédé et dispositif pour détecter une séquence pseudo-aléatoire de changements de phase de 0 degré et 180 degrés de la porteuse dans un récepteur de données
US4531221A (en) Premodulation filter for generating a generalized tamed frequency modulated signal
FR2623669A1 (fr) Appareil et procede d'egalisation pour la transmission de donnees
EP0559883A1 (fr) Procede de transmission numerique et recepteur a conversion directe.
EP0433198B1 (fr) Système de transmission à modulation d'amplitude à porteuse supprimée, conservant la polarité du signal transmis
US5404379A (en) Timing recovery method and system
FR2546001A1 (fr) Demodulateur de signaux, a enveloppe constante et phase continue, modules angulairement par un train de symboles binaires
FR2503498A1 (fr) Emetteur pour signaux a modulation angulaire
Simon et al. Offset quadrature communications with decision-feedback carrier synchronization
US4799238A (en) Differential phase shift keying method for the transmission of data
EP0021943B1 (fr) Système de transmission hyperfréquence de données numériques
US4882552A (en) Coherent frequency exchange keying modulator
Jung et al. On the representation of CPM signals by linear superposition of impulses in the bandpass domain
US3517131A (en) System for superimposing individual channel spectra in a noninterfering manner
Smith A unified view of synchronous data transmission system design
JP2002208980A (ja) ディジタルデータ値のストリームを送信する方法
JPS6034859B2 (ja) 信号伝送方式
EP0044230B1 (fr) Procédé et dispositif pour lever l'ambiguité de phase dans une liaison à modulation de phase quadrivalente
Costas Phase-shift radio teletype
FR2675001A1 (fr) Procede et dispositif de modulation numerique a composantes en phase et en quadrature et installation de transmission en comportant application.
FR2731572A1 (fr) Signal module en phase et portant une surmodulation hierarchique, dispositif d'emission et recepteurs correspondants

Legal Events

Date Code Title Description
MKEX Expiry