BRPI1103076B1 - Método para inibir um conversor possuindo pelo menos dois módulos de fase - Google Patents
Método para inibir um conversor possuindo pelo menos dois módulos de fase Download PDFInfo
- Publication number
- BRPI1103076B1 BRPI1103076B1 BRPI1103076-3A BRPI1103076A BRPI1103076B1 BR PI1103076 B1 BRPI1103076 B1 BR PI1103076B1 BR PI1103076 A BRPI1103076 A BR PI1103076A BR PI1103076 B1 BRPI1103076 B1 BR PI1103076B1
- Authority
- BR
- Brazil
- Prior art keywords
- valve branch
- smn
- converter
- submodule
- module
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
- Ac-Ac Conversion (AREA)
Abstract
método para inibir um conversor com armazenamentos de energia distribuída. a presente invenção refere-se a um método para inibir um conversor (2) com armazenamentos de energia distribuída (csm) apresentando pelo menos dois módulos de fase (4~ 1~, 4~ 2~, 4~ 3~), que apresentam, cada qual uma ramificação de válvula superior e uma ramificação de válvula inferior (p1, n1, p2, n2, p3, n3), que apresentam, cada qual uma multiplicidade de submódulos de dois polos (sm1, sm2, ... smn), que são eletricamente conectados em série e que apresentam, cada qual, um capacitor de armazenamento de energia unipolar (csm), com o qual um circuito em série de dois comutadores semicondutores (s1, s2), que podem ser desligados, cada qual com um diodo (d1, d2) conectado costas com costas em paralelo, é conectado eletricamente em paralelo. de acordo com a invenção, os módulos (sm1, sm2, ..., smn) em uma ramificação de válvula superior e em uma ramificação de válvula inferior (p1, n1, p2, n2, p3, n3) em cada módulo de fase (4~ 1~, 4~ 2~, 4~ 3~) no conversor (2) são controlados para um estado de comutação iii, escalonado em tempo. isto consideravelmente reduz a carga de tensão para o conversor (2) e um motor polifásico conectado (6), ou um sistema de suprimento de energia conectado.
Description
Relatório Descritivo da Patente de Invenção para "MÉTODO PARA INIBIR UM CONVERSOR POSSUINDO PELO MENOS DOIS MÓDULOS DE FASE".
[001] A presente invenção refere-se a um método para inibir um conversor com armazenamentos de energia distribuída apresentando pelo menos dois módulos de fase, que apresentam cada qual, uma ramificação de válvula superior e uma ramificação de válvula inferior, que apresentam cada qual, uma pluralidade de submódulos de dois polos, que são eletricamente conectados em série e que apresentam cada qual, um capacitor de armazenamento de energia unipolar, com o qual um circuito em série de dois comutadores semicondutores que podem ser desligados, cada com um diodo conectado costas com costas em paralelo, é conectado eletricamente em paralelo.
[002] Um conversor com armazenamentos de energia distribuída é conhecido a partir de DE 101 03 031 A1, e é ilustrado esquematica-mente na figura 1. De acordo com esta ilustração, este conversor 2 apresenta três módulos de fase 41, 42 e 43, que apresentam, cada qual, uma respectiva ramificação de válvula superior e uma respectiva ramificação de válvula inferior P1 e N1, P2 e N2, bem como P3 e N3. Estas duas ramificações de válvula P1, N1, P2, N2, e P3, N3, em cada módulo de fase 41, 42, e 43, respectivamente, são conectadas para formarem um braço de ponte. Um ponto de junção entre uma ramificação de válvula superior e uma ramificação de válvula inferior P1 e N1, P2 e N2, bem como P3 e N3 é ultrapassado como uma respectiva conexão L1, L2 ou L3, respectivamente, no lado de tensão CA do respectivo módulo de fase 41, 42 ou 43. Um motor polifásico 6 ou um sistema de suprimento de energia é conectado a estas conexões L1, L2 ou L3 no lado CA. Os módulos de fase 41, 42 ou 43 são eletricamente conectados em paralelo entre si e são conectados para formarem um dispositivo de alimentação de tensão CC, que não é ilustrado em mai ores detalhes, mas é conectado às conexões de tensão CC Po e No do conversor 2 com armazenamentos de energia distribuída Csm. Uma tensão CC gerada Ucc está presente entre estas conexões de tensão CC P0 e N0.
[003] Esta ilustração do conversor 2 com armazenamentos de energia distribuída Csm mostra igualmente que cada ramificação de válvula P1, N1, P2, N2, P3, e N3 apresenta uma pluralidade de sub-módulos de dois polos SM1, SM2, SMn, que são eletricamente conectados em série. Cada submódulo de dois polos SM1, SM2, SMn, com base na ilustração do submódulo SM1, apresenta um capacitor de armazenamento de energia unipolar CSM, dois comutadores semicondutores S1 e S2, que podem ser desligados, e dois diodos D1 e D2. Os dois comutadores semicondutores S1 S2 que podem ser desligados são eletricamente conectados em série, e, este circuito em série, é eletricamente conectado em paralelo com o capacitor de armazenamento de energia unipolar Csm. Um respectivo diodo D1 ou D2 é conectado costas com costas em paralelo com os comutadores semicondutores S1 e S2 que podem ser desligados. Estes diodos D1 e D2 formam, portanto, cada um deles, um diodo de roda livre. Um ponto de junção entre os dois comutadores semicondutores S1 e S2, que podem ser desligados, é ultrapassado como a conexão de módulo X2. A conexão negativa do capacitor de armazenamento de energia unipolar Csm forma uma segunda conexão de módulo X1. Quando o capacitor de armazenamento de energia unipolar CSM tiver sido carregado, uma tensão de capacitor Usm irá sofrer uma queda através dele.
[004] Estas tensões de capacitor Usm1, Usm2, UsMn dos subsis-temas de dois polos SM1, SM2, SMn em cada ramificação de válvula P1, N1, P2, N2, P3 e N3 serão respectivamente acrescentadas para formarem uma tensão de válvula Uzp1 Uzn1, Uzp2, Uzn2, Uzp3 e Uzn3. A adição, em cada caso, de duas tensões de válvula Uzp1, Uzn1, Uzp2 e UZP2, bem como Uzp3 e Uzn3 de um respectivo de módulo de fase 4i, 42 ou 43 resulta na tensão CC Ucc que está presente entre as conexões de tensão CC P0 e N0.
[005] A configuração de cada subsistema de dois polos SM no conversor 2 com armazenamentos de energia distribuída Csm permite que cada submódulo SM seja controlado com relação aos três estados de comutação, especificamente os estados de comutação I, II e III. No estado de comutação I, o comutador semicondutor S1, que pode ser desligado, está no estado ligado, e o comutador semicondutor S2, que pode ser desligado, está no estado desligado. A tensão de capacitor Usm está, portanto, presente como a tensão termina Ux2x1 nas conexões de módulo X2 e X1 do submódulo SM, independentemente da direção de uma corrente de ramificação iz que flui. No estado de comutação II, o comutador semicondutor S1, que pode ser desligado, está no estado desligado, e o comutador semicondutor S2, que pode ser desligado, está no estado ligado, resultando assim em uma tensão terminal Ux2x1 com amplitude zero estando presente nas conexões de módulo X2 e X1 do submódulo SM, do mesmo modo independentemente da direção de uma corrente de ramificação iz que flui. No estado de comutação III, ambos os comutadores semicondutores S1 e S2, que podem ser desligados, estão no estado desligado. A amplitude da tensão terminal Ux2x1 de cada submódulo SM, quando no estado de comutação III, é dependente da direção de uma corrente de ramificação iz que flui. Se a corrente de ramificação for maior do que zero, então, a amplitude da tensão terminal Ux2x1 do submódulo SM corresponderá à amplitude da tensão de capacitor Usm neste módulo Sm. Em contraste, se a corrente de ramificação for menor do que zero, a amplitude da tensão terminal será igual a zero. Se nenhuma corrente de ramificação iz estiver fluindo e se a tensão dividida entre os comutadores semicondutores S1 e S2 que podem ser desligados no submódulo SM for simétrica, a amplitude da tensão terminal Ux2xi corresponderá à metade da amplitude da tensão de capacitor Usm no módulo SM.
[006] De acordo com DE 101 03 031 A1, apenas os estados de comutação I e II dos submódulos SM no conversor 2 com armazenamentos de energia distribuída Csm são usados durante a operação normal deste conversor 2. O estado de comutador III é usado apenas no caso de defeitos, por exemplo, um curto-circuito em suas conexões de tensão CC P0 e N0, para um circuito aberto deliberado (interrupção da operação do conversor) e para tempos de retardo de comutação insignificantemente curtos para os comutadores semicondutores S1 e S2 que poderão ser desligados em um módulo SM, quando da ocorrência de uma mudança de estado de comutação.
[007] De modo geral, sabe-se que a inibição de pulso assim chamada é ativada, a fim de desligar o conversor em estados de operação críticos, por exemplo, de sobrecorrente, sobretensão, falha de um drive, falha de um sistema de controle, falha de comunicações entre a válvula do conversor e o modulador, ,,,, de tal modo que este conversor fique em um estado seguro depois da operação da inibição de pulso. De acordo com DE 10 2004 043 877 A1, esta inibição de pulso é implementada com a inibição de todas as válvulas de conversor no conversor autocomutado (inversor). Isto é preferivelmente feito com a interrupção da tensão de suprimento, que é derivada de uma tensão externa, para os optoacopladores nos circuitos de acionamento associados.
[008] Quando uma inibição de pulso em um conversor 2 com armazenamentos de energia distribuída Csm for disparada, então, todos os sinais de acionamento para os comutadores semicondutores S1 e S2, que podem ser desligados em todos os submódulos SM1, SM2, ..., SMn em todas as ramificações de válvula P1, N1, P2, N2, P3 e N3 nos módulos de fase 41, 42 e 43 no conversor 2 com armazenamentos de energia distribuída Csm, terão que ser inibidos ao mesmo tempo, conforme mostrado na figura 1.
[009] Apenas no módulo de fase 41 do conversor 2 com armazenamentos de energia distribuída Csm, conforme mostrado na figura 1, é ilustrado em maiores detalhes na figura 2a, para fins de clareza. Os submódulos SM1, ,,, SM4 nas ramificações de válvula superior e inferior P1 e N1 neste módulo de fase 41 ilustram uma distribuição de estado de comutação durante a operação normal deste conversor 2. Dos quatro submódulos SM1, SM4 na ramificação de válvula superior P1, os submódulos SM2 a SM4 estão no estado de comutação I, e o submódulo SM1 está no estado de comutação II. Dos submódulos SM1, SM4 na ramificação de válvula inferior N1, os submódulos SM1 a SM3 estão no estado de comutação II, e o submódulo SM4 está no estado de comutação I. A amplitude da tensão CC Ucc que está presente nas conexões de tensão CC P0 e P0 do conversor 2 é, portanto, Ucc = 4*Usm. A tensão uzp na ramificação de válvula superior P1 com relação a um ponto neutro virtual é fornecida por uzp=3»Usm, enquanto que, em contraste, a tensão Uzn na ramificação de válvula inferior N1 é fornecida por uzn=1*Usm.
[0010] Uma vez que uma inibição de pulso tenha sido disparada, todos os submódulos SM1 a SM4 nas ramificações de válvula superior P1 e N1 são comutados para o estado de comutação III. O módulo de fase 41 com os submódulos SM1 a SM4 no estado de comutação III é ilustrado na figura 2b. A inibição de pulso pode ser ajustada, por um lado, por uma falha que ocorre (por exemplo, uma sobrecorrente) por um dispositivo de controle de laço aberto e de laço fechado, que não é ilustrado em maiores detalhes, no conversor 2, ao passo que, por outro lado, de modo autônomo pelos submódulos SM1 a SM4 (distúrbio ou ruptura de comunicação, sobretensão). Uma vez que o tempo no qual é ajustada uma inibição de pulso não pode ser previsto, as ten sões uzp e uzn e/ou suas taxes de mudança duzp/dt e duzN/dt sobre as ramificações de válvula P1 e N1 em um módulo de fase 4i serão controladas unicamente pela direção da corrente de ramificação correspondente ízp1 e ízn1, quando a inibição de pulso for ajustada.
[0011] Com a suposição de que a soma das duas tensões de ramificação uzp e uzn em uma respectiva fase 41, 42 ou 43 corresponde, na média, à tensão CC Ucc durante a operação normal, isto resulta nas tensões e mudanças de tensão, conforme mostrado na seguinte tabela depois de uma inibição de pulso ter sido ajustada.
[0012] Suposição: soma média das tensões de ramificação antes da inibição de pulso (uzp+uzn)=Ucc [0013] Também é assumido que as tensões de capacitor Usm em cada submódulo SM, na média, apresentam um valor de Usm = Ucc/nsub, onde nsub representa o número de submódulos conectados em série SM1, SMn em cada ramificação de válvula P1, N1, P2, N2, P3 e N3 no conversor 2 com armazenamentos de energia distribuída Csm.
[0014] Conforme pode ser visto a partir desta tabela, ocorrerão dois cenários de pior caso com relação à mudança de tensão nas ramificações em uma fase, quando uma inibição de pulso for ajustada. A mudança de tensão máxima na soma das tensões de ramificação uzp e uzn em um módulo de fase 41, 42 e 43 é + Ucc e ocorrerá quando ambas as correntes de ramificação izp e izn em um módulo de fase 4 apre sentarem o mesmo sinal matemático. Este estado é mantido até que uma das correntes de ramificação tenha sido comutada a zero.
[0015] A comutação do estado de comutação III resultará em processos de comutação do comutador semicondutor S1, que pode ser desligado, para um diodo D2 nos ditos submódulos SM2, SM3, SM4 na ramificação de válvula superior P1 e no submódulo SM4 na ramificação de válvula inferior N1 no módulo de fase 41, se, antes do ajuste da inibição de pulso, a soma das tensões de ramificação uzp e uzn em um módulo de fase 41 for, na média, igual à tensão CC Ucc entre as conexões de tensão CC Po e No, e as correntes de ramificação izp e ízn apresentarem um sinal matemático negativo. Quando o estado de comutação III estiver ligado, nenhum processo de comutação ocorrerá no submódulo SM1 na ramificação de válvula superior P1 e nos submódulos SM1, SM2, SM3 na ramificação de válvula inferior N1 no módulo de fase 41, se, antes do ajuste da inibição de pulso, a soma das tensões de ramificação uzp e uzn em um módulo de fase 41 for, na média, igual à tensão CC Ucc e as correntes de ramificação ízp e ízn apresentarem um sinal matemático negativo, uma vez que o diodo D2 conduzia a corrente de ramificação correspondente antes da comutação no estado de comutação III.
[0016] Em contraste, os processos de comutação acontecerão do comutador semicondutor S2, que pode ser desligado, para o diodo D1 nos ditos submódulos como resultado da comutação no estado de comutação III no submódulo SM1 na ramificação de válvula superior P1 e nos submódulos SM1, SM2, SM3 na ramificação de válvula inferior N1 no módulo de fase 41, se, antes do ajuste da inibição de pulso, a soma das tensões de ramificação uzp e uzn de um módulo de fase 41 for, na média, igual à tensão CC Ucc entre as conexões de tensão CC Po e No, e as correntes de ramificação ízp e ízn apresentarem um sinal matemático positivo. Nenhum processo de comutação acontecerá, quando o estado de comutação III for comutado nos submódulos SM2, SM3, SM4 na ramificação de válvula superior P1 e no submódulo SM4 na ramificação de válvula inferior N1 no módulo de fase 41, se, antes do ajuste de uma inibição de pulso, a soma das tensões de ramificação uzp e uzn de um módulo de fase 41 for, na média, igual à tensão CC Ucc e as correntes de ramificação izp e ízn apresentarem um sinal matemático negativo, uma vez que o diodo D1 conduzia a corrente de ramificação correspondente antes da comutação no estado de comutação III.
[0017] Uma taxa de mudança de tensão que, por exemplo, pode ser de 4 kV/qs, pode ser assumida para um comutador semicondutor S1 ou S2 que pode ser desligado em cada submódulo SM, para cada mudança de tensão que ocorre durante um processo de comutação. Isto resulta então em uma taxa de mudança de tensão através das duas ramificações de válvula P1 e N1 no módulo de fase 41 com um valor de 16 kV/qs, porque há quatro submódulos SM no módulo de fase 41 no estado de comutação I antes do ajuste de uma inibição de pulso. Quanto maior o número de submódulos SM que são usados em cada ramificação de válvula P1, N1, P2, N2, P3 e N3 no conversor 3 com armazenamentos de energia distribuída Csm, maior o valor da mudança de tensão por módulo de fase 41, 42 e 43.
[0018] A fim de obter uma respectiva tensão ul10, ul20, ul30 com uma forma de onda senoidal tanto quanto possível na respectiva saída L1, L2 ou L3 de um respectivo módulo de fase 41, 42 ou 43 no conversor 2 com armazenamentos de energia distribuída Csm, doze ou mais submódulos SM, por exemplo, são usados para cada ramificação de válvula P1, N1, P2, N2, P3 e N3. Quando houver doze submódulos SM para cada ramificação de válvula P1, N1, P2, N2, P3 e N3, a taxa de mudança de tensão será já de 48 kV/qs.
[0019] Se a tensão CC Ucc, que está presente nas conexões de tensão CC Po e No do conversor 2 com armazenamentos de energia distribuída Csm, for assumida como sendo constante, então, a dita taxa de mudança de tensão atuará não apenas em um indutor de ramificação l_2, mas também sobre um indutor parasítico Lcc no circuito de tensão CC. Esta carga de tensão sobre o indutor de ramificação Lz resulta em um tamanho físico grande, por causa do uso de isolamento reforçado.
[0020] Com relação às tensões de saída ulio, ul2o e ul3o do conversor 2 com armazenamentos de energia distribuída Csm, diferentes condições de pior caso ocorrerão em comparação às tensões internas do conversor uzp e uzn. Uma situação de pior caso será explicada com referência às figuras 3a e 3b, com relação às mudanças de tensão nas tensões de fase ulio no módulo de fase 4i no conversor 2, conforme mostrado na figura 1.
[oo21] Devido à distribuição de estado de comutação dos submódulos SM1 a SM4 nas ramificações de válvula P1 e N1 no módulo de fase 41 no conversor 2 com armazenamentos de energia distribuída Csm, conforme mostrado na figura 1, os submódulos SM1 a SM4 na ramificação de válvula superior P1 estarão todos no estado de comutação II. Em contraste, os submódulos SM1 a SM4 na ramificação de válvula inferior N1 estão todos no estado de comutação I. A tensão de fase ul1o, que é igual à metade da diferença entre as tensões de válvula uzn e uzp, é de Ucc/2. Se uma inibição de pulso for agora ajustada, então, isto resultará em uma mudança de tensão na tensão de fase Ul1o que é dependente da direção de corrente instantânea das correntes de ramificação ízp e ízn. A seguinte tabela provê um resumo das tensões e mudanças de tensão sobre as ramificações de válvula P e N em um módulo de fase 4 depois de uma inibição de pulso ter sido ajustada.
[0022] Suposição: Tensão do capacitor de um submódulo Usm,x = Ucc/nsub [0023] A situação de pior caso com relação à mudança de tensão na tensão de fase uli0, ul20 ou ul30 depois do ajuste de uma inibição ocorrerá quando as seguintes condições ocorrerem antes do ajuste da inibição de pulso: - todos os submódulos em uma ramificação de válvula, por exemplo, na ramificação de válvula NI, em um módulo de fase estão no estado de comutação I, - todos os submódulos em uma ramificação de válvula correspondente, por exemplo, a ramificação de válvula PI, em um módulo de fase está no estado de comutação II, - a corrente de ramificação, por exemplo, a corrente de ramificação ízn, na ramificação de válvula com os submódulos que estão no estado de comutação I apresenta um sinal matemático negativo, e - a corrente de ramificação, por exemplo, a corrente de ramificação ízp, na ramificação de válvula com os submódulos que estão no estado de comutação II apresenta um sinal matemático positivo. [0024] Nestas condições, a tensão de fase ulio salta de Ucc/2 para -Ucc/e, ou de -Ucc/2 para Ucc/2. Nestas condições, a mudança na tensão de fase ul1o é, portanto, + Ucc. Se for agora assumido que uma taxa de mudança de tensão de, por exemplo, 4 kV/qs ocorre através de cada submódulo SM no módulo de fase 4i em cada submódulo SM1 a SM4 em cada ramificação de válvula Pi e Ni em um módulo de fase 4-1, por causa da comutação de um comutador semicondutor Si ou S2 que pode ser desligado para um respectivo diodo D2 ou Di, então, isto resultará em um valor de 16 kV/qs para a taxa de mudança de tensão da tensão de fase uLio/dt, uL2o/dt e uL3o/dt, quando houver quatro submódulos SM em cada ramificação de válvula P e N, e em um valor de 48 kV/qs, quando houver doze submódulos SM em cada ramificação de válvula P e N em um módulo de fase 4i.
[0025] Isto significa que, na situação de pior caso, na qual duas tensões de fase mudam repentinamente através de + Ucc em sentidos opostos, para uma tensão de linha ulil2, uma mudança de tensão de Aulil2 = + 2Ucc e uma taxa de mudança de tensão de 32 kV/qs ocorrerão através de uma impedância de entrada (enrolamento de estator de um motor polifásico conectado 6), quando quatro submódulos SM forem usados em cada ramificação de válvula P e N em um módulo de fase 4i, ou de 96 kV/qs, quando doze submódulos SM forem usados em cada ramificação de válvula P e N em um módulo de fase 4i. A fim de impedir que um alimentador de tensão CC no lado do sistema de suprimento de energia e um motor polifásico 6 conectado no lado de carga sejam excessivamente danificados, quando da ocorrência de situações de pior caso, estes componentes terão que ser projetados para uma taxa de mudança de tensão muito maior, resultando assim em custos adicionais em um nível não insignificante.
[0026] A invenção agora se baseia no objetivo de especificar um método para inibir um conversor com armazenamentos de energia distribuída, no qual a carga de tensão em situações de pior caso é consideravelmente reduzida.
[0027] Este objetivo é alcançado pelas etapas do método de acordo com a invenção.
[0028] Uma vez que os submódulos no conversor com armazenamentos de energia distribuída não são todos controlados ao mesmo tempo, mas escalonados em tempo, para o estado de comutação III, apenas a carga de tensão correspondendo a uma taxa de mudança de tensão de um submódulo ocorre em cada escalonador de tempo. O número de escalonadores de tempo corresponde ao número de submódulos em uma ramificação de válvula no conversor com armazenamentos de energia distribuída. Isto significa que apenas um submódulo em uma ramificação de válvula superior e/ou inferior, em cada caso, um módulo de fase, é continuamente controlado do presente estado de comutação I ou II para o estado de comutação III em cada escalonador de tempo. Quando houver quatro submódulos em cada ramificação de válvula no conversor com armazenamentos de energia distribuída, quatro escalonadores de tempo serão exigidos a fim de completamente implementar uma inibição de pulso de ajuste.
[0029] A vantagem principal deste método de acordo com a invenção é a de que a carga de tensão corresponde, quando muito, à taxa de mudança de tensão de dois submódulos. Esta redução na carga de tensão se tornará maior, quanto maior o número de submódulos que são providos para cada ramificação de válvula no conversor com armazenamentos de energia distribuída. A fim de assegurar que as tensões de saída de fase do conversor com armazenamentos de energia distribuída sejam tão senoidais quanto possível (grande número de etapas escalonadas), o número de submódulos usados em cada ramificação de válvula tem que ser doze ou mais.
[0030] Se os submódulos em um módulo de fase forem, cada qual, controlados e escalonados em tempo para o estado de comutação III na sequência de fora para dentro ou de dentro para fora não muda nada com relação ao valor de reduzir a carga de tensão e o intervalo e tempo para implementação de uma inibição de pulso.
[0031] Em uma concretização vantajosa, o intervalo de tempo mínimo entre dois escalonadores de tempo é igual a um tempo de retardo de desligamento de um comutador semicondutor, que pode ser desligado, em um submódulo. Isto assegura que, depois de um intervalo de tempo mínimo de dois escalonadores de tempo sucessivos ter decorrido, um submódulo em uma ramificação de válvula superior e em uma ramificação de válvula inferior de cada módulo de fase no conversor com armazenamentos de energia distribuída tenha completado a mudança de estado de comutação.
[0032] Para explanação adicional, é feita referência ao desenho, que ilustra o método de acordo com a invenção, e no qual: a figura 1 mostra um circuito equivalente de um conversor conhecido com armazenamentos de energia distribuída, as figuras 2a, 2b mostram distribuições de estado de comutação nos submódulos em um módulo de fase no conversor, conforme mostrado na figura 1, antes e depois do ajuste de uma inibição de pulso, as figuras 3a, 3b mostram distribuições de estado de comutação nos submódulos em um módulo de fase no conversor, conforme mostrado na figura 1 antes e depois do ajuste de uma inibição de pulso, e as figuras 4a a 4e mostram, cada qual, distribuições de estado de comutação nos submódulos em um módulo de fase no conversor, conforme mostrado na figura 1, que resultam por meio do método de acordo com a invenção.
[0033] O método de acordo com a invenção para inibir um conversor 2 com armazenamentos de energia distribuída Csm, conforme mostrado na figura 1, será agora explicado em maiores detalhes com referência às figuras 4a a 4e. De acordo com o método de acordo com a invenção, depois de uma inibição de pulso ter sido ajustada, os submódulos SM1 a SM4 em uma ramificação de válvula superior e em uma ramificação de válvula inferior P1 e N1 em cada módulo de fase 41, 42 e 43 no conversor 2 não são mais controlados ao mesmo tempo para o estado de comutação III, mas escalonados em tempo. Este escalonamento de tempo do processamento de uma inibição de pulso que foi ajustada é ilustrado por quatro distribuições de estado de comutação dos submódulos SM1 a SM4 nas ramificações de válvula P1 e N1 no módulo de fase 41, com as setas entre duas respectivas distribuições de estado de comutação no módulo de fase 41, conforme mostrado nas figuras de 4b a 4e, cada qual simbolizando um intervalo de tempo predeterminado At para a implementação escalonada por tempo do processamento de uma inibição de pulso que foi ajustada.
[0034] A figura 4a ilustra o módulo de fase 41 no conversor 2, conforme mostrado na figura 1 com uma distribuição de estado de comutação aleatória dos submódulos SM1 a SM4 em suas ramificações de válvula superior e inferior P1 e N1. Dos submódulos SM1 a SM4 nas ramificações de válvula P1 e N1 no módulo de fase 41, os submódulos SM1 e SM2 estão, cada qual no estado de comutação II, enquanto que, em contraste, os submódulos SM3 e SM4 estão, cada qual, na etapa de comutação I. Se uma inibição de pulso for agora ajustada, então, em uma primeira etapa no tempo t1 (figura 4b), um submódulo SM1 nas ramificações de válvula superior e inferior P1 e N1 será, em cada caso, controlado com relação ao estado de comutação III. Depois de um intervalo de tempo predeterminado At ter decorrido, isto é, no tempo t2 (figura 4c), um submódulo adicional SM2 nas ramificações de válvula superior e inferior P1 e N1 no módulo de fase 4i é, em cada caso, controlado com relação ao estado de comutação III. Depois de um intervalo de tempo predeterminado At ter decorrido, especificamente no tempo t3 (figura 4d), um submódulo adicional SM3 nas ramificações de válvula superior e inferior P1 e N1 neste módulo de fase 41 é, em cada caso, controlado com relação ao estado de comutação III. Depois de um intervalo de tempo adicional At ter decorrido, no tempo t4 (figura 4e), um submódulo adicional SM4 nas ramificações de válvula superior e inferior P1 e N1 neste módulo de fase 41 é controlado com relação ao estado de comutação III. No tempo t4, todos os submódulos SM1 a SM4 em cada ramificação de válvula P1, N1, P2, N2, P3 e N3 no conversor 2 com armazenamentos de energia distribuída Csm estão, portanto, no estado de comutação III, com uma inibição de pulso que foi ajustada sendo implementada em uma forma escalonada, de acordo com a invenção.
[0035] Há um intervalo de tempo predeterminado At, em cada caso, como o escalonador de tempo entre as etapas individuais do método (figura 4b a 4e), e isto preferivelmente corresponde a um "retardo de tempo" assim chamado de um comutador semicondutor S1 ou S2 que foi desligado em um submódulo SM. Este retardo de tempo de um comutador semicondutor S1 ou S2 que pode ser desligado em um submódulo SM é o intervalo de tempo mínimo At que pode ser implementado. Depois de um intervalo de tempo mínimo At ter decorrido, em cada caso, uma mudança de estado de comutação de um submó-dulo SM está completa. Isto assegura que a carga de tensão em cada etapa de tempo do processamento escalonado de uma inibição de pulso que foi ajustada corresponde, quando muito, apenas à taxa de mudança de tensão de dois submódulos SM.
[0036] Por exemplo, se a taxa de mudança de tensão em cada submódulo SM for 4 kV/qs, a carga máxima du/dt durante cada mu dança de estado de comutação será apenas de 8 kV/qs em comparação a 16 k/qs, quando uma inibição de pulso for processada na maneira convencional. Isto significa que o método de acordo com a invenção provê pelo menos metades da carga de tensão para tensões internas do conversor e tensões de saída de fase.
[0037] Quando uma inibição de pulso que foi ajustada for processada e escalonada em tempo de acordo com a invenção, não haverá nenhuma necessidade de controlar, em cada caso, um submódulo SM em uma ramificação de válvula superior e em uma ramificação de válvula inferior com relação ao estado de comutação III ao mesmo tempo, enquanto que, em vez disso, também é possível controlar apenas um submódulo SM em cada módulo de fase 41, 42 e 43 com relação ao estado de comutação III. É irrelevante com qual dos submódulos SM em um módulo de fase 41, 42 e 43 se inicia. A sequência com base em quais submódulos SM em uma ramificação de válvula superior e em uma ramificação de válvula inferior P1, N1, P2, N2, P3 e N3 e em um módulo de fase 41, 42 e 43 são controlados com relação ao estado de comutação III é também irrelevante para a redução na carga du/dt.
[0038] É importante que haja um deslocamento de tempo entre as mudanças de estado de comutação, em cada caso, de um submódulo SM em uma ramificação de válvula superior e em uma ramificação de válvula inferior P1, N1, P2, N2, P3 e N3 e de um módulo de fase 41, 42 e 43.
[0039] Se apenas um submódulo SM em um módulo de fase 41, 42 e 43 no conversor 2 com armazenamentos de energia distribuída Csm, conforme mostrado na figura 1, for, em cada caso, controlado com relação ao estado de comutação III, quando uma inibição de pulso que foi ajustada for processada e escalonada em tempo, serão exigidas duas vezes tantas etapas de tempo em vez de quatro etapas de tempo mostradas na figura 4, isto é, oito etapas de tempo são exigidas antes que tenha sido implementada uma inibição de pulso que foi ajustada. Consideravelmente mais tempo é consequentemente exigido para implementar uma inibição de pulso que foi ajustada. Se houver doze ou mais submódulos em cada ramificação de válvula P1, N1, P2, N2, P3 e N3 no conversor 2, conforme mostrado na figura 1, será necessário verificar, dependendo da aplicação do conversor, se as funções de proteção que são inicializadas com a inibição de pulso podem ser satisfeitas.
[0040] A inibição de pulso é ajustada a fim de desligar o conversor 2 com armazenamentos de energia distribuída Csm em estados de operação críticos, por exemplo, sobrecorrente, sobretensão ou falha do acionamento, de tal modo que o conversor 2 esteja em um estado seguro depois da inibição de pulso ter sido aplicada. O tempo disponível para desligar o conversor 2 não é ilimitado, por causa destas situações de falha.
[0041] O método de acordo com a invenção é usado por esta razão, no qual dois submódulos, especificamente um submódulo na ramificação de válvula superior P1, P2, P3 e um submódulo SM na ramificação de válvula inferior N1, N2, N3 são controlados para o estado de comutação III ao mesmo tempo em cada escalonador de tempo. reivindicações
Claims (5)
1. Método para inibir um conversor (2) possuindo pelo menos dois módulos de fase (41, 42, 4β), que apresentam, cada qual, uma ramificação de válvula superior e uma ramificação de válvula inferior (P1, N1, P2, N2, P3, N3) , que apresentam, cada qual uma pluralidade de submódulos de dois polos (SM1, SM2, ... SMn), que são eletricamente conectados em série e que possuem, cada qual, um capacitor de armazenamento de energia unipolar (Csm), com uma conexão em série de dois comutadores semicondutores (S1, S2), cada um sendo conectado em paralelo com um diodo (D1, D2) conectado em anti-paralelo, o método caracterizado pelo fato de que apresenta as etapas de: a) disparar uma inibição de pulso em resposta a uma falha que ocorre durante a operação do conversor (2), b) controlar um estado de comutação de exatamente um submódulo de dois polos (SM1) em cada ramificação de válvula (P1, N1, P2, N2, P3, N3) com relação a um estado de comutação III depois de uma inibição de pulso ter sido ajustada, sendo que no estado de comutação III todos os comutadores semicondutores (S1, S2) de um correspondente submódulo de dois polos (SM1, SM2, ... SMn) estão em um estado desligado, c) controlar exatamente um submódulo adicional (SM2) em cada ramificação de válvula (P1, N1, P2, N2, P3, N3) a um estado de comutação III depois de um intervalo de tempo predeterminado (At) ter decorrido, sendo que nas etapas b) e c) todos os comutadores semicondutores (S1, S2) de um número idêntico de submódulos estão no estado de comutação III, e d) repetir a etapa c) até que todos os submódulos de dois polos (SM1, SM2, ..., SMn) em cada ramificação de válvula (P1, N1, P2, N2, P3, N3) tenham sido controlados para o estado de comutação III.
2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que o submódulo de dois polos (SM1, SM2, SMn) em cada ramificação de válvula (P1, N1, P2, N2, P3, N3) é um submódulo de dois polos (SM1, SM2, SMn) de uma ramificação de válvula superior e uma ramificação de válvula inferior (P1, N1, P2, N2, P3, N3) em cada módulo de fase (41, 42, 43) conectado a uma conexão CC, e repetir a etapa c) inclui controlar sequencialmente um submódulo de dois polos (SM1, SM2, SMn) adicional em cada ramificação de válvula (P1, N1, P2, N2, P3, N3) localizada no interior de um submódulo de dois polos (SM1, SM2, ..., SMn) previamente controlado na direção de uma conexão no lado CA.
3. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que o submódulo de dois polos em cada ramificação de válvula é um submódulo de dois polos (SM1, SM2, SMn) de uma ramificação de válvula superior e uma ramificação de válvula inferior (P1, N1, P2, N2, P3, N3) em cada módulo de fase (41, 42, 43) conectado a uma conexão no lado CA, e repetir a etapa c) inclui controlar sequencialmente um submódulo de dois polos (SM1, SM2, ..., SMn) adicional em cada ramificação de válvula (P1, N1, P2, N2, P3, N3) localizada no exterior de um submódulo de dois polos (SM1, SM2, ..., SMn) previamente controlado em direção a uma conexão CC.
4. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que o intervalo de tempo predeterminado (At) é igual a um tempo de retardo de desligamento de um comutador semicondutor (S1, S2) que pode ser desligado em um submódulo de dois polos (SM1, SM2, SMn).
5. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que no estado de comutação III de um submódulo de dois polos (SM1, SM2, ..., SMn), os dois comutadores semicondutores (S1, S2) que podem ser desligados do submódulo de dois polos (SM1, SM2, SMn) são desligados.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102010030078A DE102010030078A1 (de) | 2010-06-15 | 2010-06-15 | Verfahren zum Sperren eines Stromrichters mit verteilten Energiespeichern |
| US102010030078.0 | 2010-06-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| BRPI1103076A2 BRPI1103076A2 (pt) | 2012-12-04 |
| BRPI1103076B1 true BRPI1103076B1 (pt) | 2020-03-10 |
Family
ID=44862224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRPI1103076-3A BRPI1103076B1 (pt) | 2010-06-15 | 2011-06-15 | Método para inibir um conversor possuindo pelo menos dois módulos de fase |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8873258B2 (pt) |
| EP (1) | EP2398138B1 (pt) |
| CN (1) | CN102290793B (pt) |
| BR (1) | BRPI1103076B1 (pt) |
| DE (1) | DE102010030078A1 (pt) |
| DK (1) | DK2398138T3 (pt) |
| ES (1) | ES2750002T3 (pt) |
| RU (1) | RU2526374C2 (pt) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011004733A1 (de) * | 2011-02-25 | 2012-08-30 | Siemens Aktiengesellschaft | Submodul eines modularen Mehrstufenumrichters |
| DE102011006987A1 (de) | 2011-04-07 | 2012-10-11 | Siemens Aktiengesellschaft | Modulares Stromrichterschranksystem |
| DE102011079545A1 (de) * | 2011-07-21 | 2013-01-24 | Siemens Aktiengesellschaft | Schaltungsanordnung mit einem Halbleiterschalter und einer zugehörigen Ansteuerschaltung |
| EP2762347A1 (de) | 2013-01-31 | 2014-08-06 | Siemens Aktiengesellschaft | Modularer Hochfrequenz-Umrichter und Verfahren zum Betrieb desselben |
| EP3062413A1 (en) * | 2015-02-27 | 2016-08-31 | Alstom Technology Ltd | Voltage source converter and control thereof |
| EP3131377A1 (de) | 2015-08-14 | 2017-02-15 | Siemens Aktiengesellschaft | Phasenmodul für einen stromrichter |
| US10845859B2 (en) | 2015-10-29 | 2020-11-24 | Hewlett Packard Enterprise Development Lp | Parallel output of backup power modules |
| CN110899837B (zh) * | 2018-09-18 | 2022-11-11 | 南京泉峰科技有限公司 | 电动工具及其启动方法 |
| CN109830943B (zh) * | 2019-01-02 | 2020-05-19 | 华中科技大学 | 一种柔性直流电网故障限流控制系统、方法及应用 |
| US11682968B2 (en) * | 2020-04-09 | 2023-06-20 | Virginia Tech Intellectual Properties, Inc. | Control of power converters having integrated capacitor blocked transistor cells |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533313A (en) * | 1978-08-30 | 1980-03-08 | Toshiba Corp | Serial connection circuit for self-arc-extinguishing semiconductor element |
| KR900008393B1 (ko) * | 1986-10-02 | 1990-11-17 | 미츠비시 덴키 가부시키가이샤 | 인버터장치의 과전류보호회로 |
| JPH03297218A (ja) * | 1990-04-16 | 1991-12-27 | Toshiba Eng Co Ltd | パルス電源の半導体スイッチング素子故障検出方法 |
| JPH04210779A (ja) * | 1990-12-14 | 1992-07-31 | Mitsubishi Electric Corp | インバータ装置の地絡検出器及び地絡検出方法 |
| US5450306A (en) * | 1992-12-07 | 1995-09-12 | Square D Company | Closed loop pulse width modulator inverter with volt-seconds feedback control |
| US5815391A (en) * | 1996-03-19 | 1998-09-29 | International Rectifier Corporation | Current sensing circuit for pulse width modulated motor drive |
| US5874818A (en) * | 1997-06-11 | 1999-02-23 | Agile Systems, Inc. | Method and apparatus for sensing load current in a motor controller |
| DE19739553A1 (de) * | 1997-09-09 | 1999-03-11 | Siemens Ag | Vorladeschaltung für einen am Ausgang eines netzgeführten Stromrichters angeschlossenen Kondensator |
| DE19838389C1 (de) * | 1998-08-24 | 2000-03-09 | Siemens Ag | Verfahren und Vorrichtung zur Steuerung eines abschaltbaren Stromrichterventils mit der Reihenschaltzahl Zwei oder größer |
| DE20122923U1 (de) | 2001-01-24 | 2010-02-25 | Siemens Aktiengesellschaft | Stromrichterschaltungen mit verteilten Energiespeichern |
| RU2226310C1 (ru) * | 2002-08-19 | 2004-03-27 | Южно-Российский государственный технический университет (Новочеркасский политехнический институт) | Устройство сигнализации состояния полупроводникового вентиля |
| US7110272B2 (en) * | 2004-06-22 | 2006-09-19 | Smc Electrical Products, Inc. | Inverter bridge controller implementing short-circuit protection scheme |
| DE102004043877B4 (de) | 2004-09-10 | 2012-03-22 | Siemens Ag | Antriebssteuereinrichtung für einen selbstgeführten Stromrichter |
| DE102005040549A1 (de) * | 2005-08-26 | 2007-03-15 | Siemens Ag | Pulswiderstand |
| DE102005040543A1 (de) * | 2005-08-26 | 2007-03-01 | Siemens Ag | Stromrichterschaltung mit verteilten Energiespeichern |
| DE102005045091B4 (de) * | 2005-09-21 | 2007-08-30 | Siemens Ag | Steuerverfahren zur Redundanznutzung im Störungsfall eines mehrphasigen Stromrichters mit verteilten Energiespeichern |
| DE102005045090B4 (de) * | 2005-09-21 | 2007-08-30 | Siemens Ag | Verfahren zur Steuerung eines mehrphasigen Stromrichters mit verteilten Energiespeichern |
| JP5230068B2 (ja) * | 2006-01-13 | 2013-07-10 | オムロンオートモーティブエレクトロニクス株式会社 | インバータ装置 |
| DK2122817T3 (en) * | 2007-01-17 | 2018-03-12 | Siemens Ag | Control of a phase module branch of a multi-level converter |
| DE102008007659A1 (de) * | 2008-02-06 | 2009-02-19 | Siemens Aktiengesellschaft | Umrichter |
| DE102008036810A1 (de) * | 2008-08-07 | 2010-02-18 | Siemens Aktiengesellschaft | Steuerverfahren zur Redundanznutzung im Störungsfall eines mehrphasigen Stromrichters mit verteilten Energiespeichern |
| DE102008036811B4 (de) * | 2008-08-07 | 2019-10-10 | Siemens Aktiengesellschaft | Redundanzsteuerverfahren eines mehrphasigen Stromrichters mit verteilten Energiespeichern |
| JP4671000B1 (ja) * | 2009-09-28 | 2011-04-13 | ダイキン工業株式会社 | 相電流検出装置、及びそれを用いた電力変換装置 |
-
2010
- 2010-06-15 DE DE102010030078A patent/DE102010030078A1/de not_active Ceased
-
2011
- 2011-04-07 ES ES11161409T patent/ES2750002T3/es active Active
- 2011-04-07 EP EP11161409.5A patent/EP2398138B1/de active Active
- 2011-04-07 DK DK11161409.5T patent/DK2398138T3/da active
- 2011-06-14 RU RU2011124077/07A patent/RU2526374C2/ru active
- 2011-06-14 US US13/160,060 patent/US8873258B2/en active Active
- 2011-06-15 BR BRPI1103076-3A patent/BRPI1103076B1/pt not_active IP Right Cessation
- 2011-06-15 CN CN201110161234.0A patent/CN102290793B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| RU2011124077A (ru) | 2012-12-20 |
| BRPI1103076A2 (pt) | 2012-12-04 |
| CN102290793B (zh) | 2015-07-15 |
| ES2750002T3 (es) | 2020-03-24 |
| US20120147636A1 (en) | 2012-06-14 |
| US8873258B2 (en) | 2014-10-28 |
| EP2398138A3 (de) | 2017-05-03 |
| EP2398138A2 (de) | 2011-12-21 |
| EP2398138B1 (de) | 2019-07-10 |
| DK2398138T3 (da) | 2019-09-30 |
| DE102010030078A1 (de) | 2011-12-15 |
| CN102290793A (zh) | 2011-12-21 |
| RU2526374C2 (ru) | 2014-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BRPI1103076B1 (pt) | Método para inibir um conversor possuindo pelo menos dois módulos de fase | |
| ES2856832T3 (es) | Disposición de convertidor y procedimiento para su protección contra cortocircuitos | |
| KR101649248B1 (ko) | 제어 회로 | |
| RU2652690C2 (ru) | Модульный многоточечный вентильный преобразователь для высоких напряжений | |
| JP6559387B1 (ja) | 電力変換装置 | |
| BR102014006315A2 (pt) | Método e aparelho de desvio de célula de potência melhorados para inversor de múltiplos níveis | |
| BR102014000999B1 (pt) | conversor e método para acionar um conversor | |
| EP3278435A1 (en) | Control of voltage source converters | |
| ES2819348T3 (es) | Sistemas y procedimientos de implementación de compensadores en serie en UPS estáticos | |
| JP6689472B1 (ja) | 電力変換装置 | |
| ES2759432T3 (es) | Sistemas y procedimientos para explotar la capacidad de corriente en UPS estáticas | |
| BR102015001567B1 (pt) | Perna de fase de conversor de potência, conversor e método de operação de uma perna de fase | |
| US9847642B2 (en) | Control circuit | |
| CN111869071B (zh) | 转换器 | |
| BR102013031894A2 (pt) | trem de transmissão elétrico de um dispositivo e equipamento de compressão de gás | |
| US20190068081A1 (en) | Converter | |
| EP3926812A1 (en) | Power conversion device and power conversion system | |
| US20180013290A1 (en) | Control circuit | |
| BR102015018691A2 (pt) | conversor de potência e sistema para conversão de potência | |
| US11722071B2 (en) | Control circuit of NPC-type three-level converter, NPC-type three-level converter and wind power generator set | |
| ES2804351T3 (es) | Procedimiento de control para el uso de redundancia en el caso de una falla de un convertidor de corriente polifásico con acumuladores de energía distribuidos | |
| WO2021105455A1 (en) | Modular multilvel converter | |
| US20180233916A1 (en) | Voltage source converter | |
| US11677335B2 (en) | Method for operating a power converter | |
| KR20170120687A (ko) | 전류 제한을 갖는 전압 소스 변환기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B03A | Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette] | ||
| B06F | Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette] | ||
| B06T | Formal requirements before examination [chapter 6.20 patent gazette] | ||
| B09A | Decision: intention to grant [chapter 9.1 patent gazette] | ||
| B16A | Patent or certificate of addition of invention granted [chapter 16.1 patent gazette] |
Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 15/06/2011, OBSERVADAS AS CONDICOES LEGAIS. |
|
| B21F | Lapse acc. art. 78, item iv - on non-payment of the annual fees in time |
Free format text: REFERENTE A 10A ANUIDADE. |
|
| B24J | Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12) |
Free format text: EM VIRTUDE DA EXTINCAO PUBLICADA NA RPI 2624 DE 20-04-2021 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDA A EXTINCAO DA PATENTE E SEUS CERTIFICADOS, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013. |