BRPI0706054A2 - amplificador, método de amplificação, e, filtro - Google Patents
amplificador, método de amplificação, e, filtro Download PDFInfo
- Publication number
- BRPI0706054A2 BRPI0706054A2 BRPI0706054-8A BRPI0706054A BRPI0706054A2 BR PI0706054 A2 BRPI0706054 A2 BR PI0706054A2 BR PI0706054 A BRPI0706054 A BR PI0706054A BR PI0706054 A2 BRPI0706054 A2 BR PI0706054A2
- Authority
- BR
- Brazil
- Prior art keywords
- variable capacitance
- capacitance device
- variable
- switch
- voltage signal
- Prior art date
Links
- 230000003321 amplification Effects 0.000 title claims description 106
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 106
- 238000000034 method Methods 0.000 title claims description 21
- 230000010287 polarization Effects 0.000 claims description 38
- 230000002441 reversible effect Effects 0.000 claims description 37
- 238000009825 accumulation Methods 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 3
- 230000014509 gene expression Effects 0.000 description 106
- 238000010586 diagram Methods 0.000 description 90
- 230000008859 change Effects 0.000 description 65
- 238000012544 monitoring process Methods 0.000 description 58
- 230000007423 decrease Effects 0.000 description 27
- 238000012423 maintenance Methods 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000007704 transition Effects 0.000 description 11
- 230000002787 reinforcement Effects 0.000 description 9
- 230000002238 attenuated effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000001186 cumulative effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 4
- PNDZEEPOYCVIIY-UHFFFAOYSA-N indo-1 Chemical compound CC1=CC=C(N(CC(O)=O)CC(O)=O)C(OCCOC=2C(=CC=C(C=2)C=2N=C3[CH]C(=CC=C3C=2)C(O)=O)N(CC(O)=O)CC(O)=O)=C1 PNDZEEPOYCVIIY-UHFFFAOYSA-N 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 210000002435 tendon Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/70—Charge amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F7/00—Parametric amplifiers
- H03F7/04—Parametric amplifiers using variable-capacitance element; using variable-permittivity element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/507—A switch being used for switching on or off a supply or supplying circuit in an IC-block amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/519—Indexing scheme relating to amplifiers the bias or supply voltage or current of the drain side of a FET amplifier being controlled to be on or off by a switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/522—Indexing scheme relating to amplifiers the bias or supply voltage or current of the gate side of a FET amplifier being controlled to be on or off by a switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/525—Indexing scheme relating to amplifiers the bias or supply voltage or current of the source side of a FET amplifier being controlled to be on or off by a switch
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
AMPLIFICADOR, METODO DE AMPLIFICAçãO, E, FILTRO Um amplificador é fornecido que inclui: um primeiro dispositivo de capacitância variável do qual a capacitância é variável, um segundo dispositivo de capacitância variável da qual a capacitância é variável, eletricamente conectado ao primeiro dispositivo de capacitância variável, e de umacondutividade inversa do primeiro dispositivo de capacitância variável, e um primeira unidade de entrada para, de forma seletiva, entrar uma voltagem de polarização e um sinal de voltagem para o primeiro dispositivo de capacitância variável e para o segundo dispositivo de capacitância variável, onde no evento que a voltagem de polarização e o sinal de voltagem são entrados para o primeiro dispositivo de capacitância variável e para o segundo dispositivo de capacitância variável, a capacitância do primeiro dispositivo de capacitância variável e do segundo dispositivo de capacitância variável é considerada com um primeiro valor, e onde o sinal de voltagem é amplificado com a capacitância do primeiro dispositivo de capacitância variável e do segundo dispositivo de capacitância variável conforme um segundo valor menor do que o primeiro valor.
Description
Amplificador, método de amplificação, e, filtro"
Campo Técnico
A presente invenção se refere a um amplificador, um métodode amplificação, e um filtro.
Fundamentos da Técnica
Nos anos recentes, com Soc (System on Chip) paracomunicação sem fio onde um circuito de RF (Freqüência de Rádio) e umcircuito digital são incluídos endereço um único chip de CMOS(Complementary Metal Oxide Semicondutor), tem sido desenvolvido umatecnologia para circuitos de RF mais finos e de consumo mais baixo depotência elétrica, empregando tecnologia de processamento de sinal analógicodiscreto no tempo tal como amostragem do modo de corrente com, tempos derelógio de alta velocidades, circuitos de capacitância comutados, e assim pordiante.
Um exemplo de uma técnica para realizar circuitos mais finose de consumo mais baixo de potência elétrica usando um amplificadorparamétrico discreto no tempo (o amplificador paramétrico de MOSFET)configurado de um MOSFET (Metal Oxide Semicondutor Field EffectTransistor), é o Documento de Patente 1
Documento de Patente 1: Publicação de Pedido de Patente USNo. 2005/275026
Divulgação da Invenção
Problema Técnico
Contudo, com o amplificador paramétrico de MOSFETconvencional descrito acima, a voltagem de polarização e entrada de sinais devoltagem para o amplificador paramétrico de MOSFET são amplificadosjuntos enquanto ainda em um estado de sobreposição. Conseqüentemente, ossinais de saída do amplificador paramétrico de MOSFET sãodesnecessariamente grandes, e os sinais de saída são difíceis de tratar, namedida em que resistência de alta voltagem precisa ser fornecida aoscomponentes de fluxo de descida que recebem os sinais de saída. Também,quando os sinais de saída do amplificador paramétrico de MOSFET sãodesnecessariamente grandes, o arranjo se torna não adequado para circuitosmais finos e de consumo mais baixo de potência elétrica. Ainda, no eventoque os sinais de saída do amplificador paramétrico de MOSFET são maioresdo que a voltagem da fonte de energia, a capacitância do MOSFET diminui,resultando em distorção das formas de ondas dos sinais de saída.
A presente invenção, assim, foi feita à luz dos problemasacima, e é um objeto da presente invenção fornecer um amplificador novo emelhorado, um método de amplificação, um filtro, capazes de amplificar ossinais de voltagem, de voltagem de polarização e de entrada de sinais devoltagem para um amplificador.
Solução Técnica
De modo a alcançar o objeto acima, de acordo com umaprimeira perspectiva da presente invenção, um amplificador é fornecido,compreendendo: um primeiro dispositivo de capacitância variável do qual acapacitância é variável, um segundo dispositivo de capacitância variável doqual a capacitância é variável, eletricamente conectado ao primeirodispositivo de capacitância variável, e de um tipo de condutividade inversa doprimeiro dispositivo de capacitância variável; e uma primeira unidade deentrada para, de forma seletiva, entrar uma voltagem de polarização e umsinal de voltagem para o primeiro dispositivo de capacitância variável e para osegundo dispositivo de capacitância variável, onde, no evento em que avoltagem de polarização e o sinal de voltagem são entrados para o primeirodispositivo de capacitância variável e para o segundo primeiro dispositivo decapacitância variável, a capacitância do primeiro dispositivo de capacitânciavariável e do segundo dispositivo de capacitância variável é consideradacomo um primeiro valor, e onde o sinal de voltagem é amplificado com acapacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável como um segundo valor menor do que oprimeiro valor.
O amplificador acima tem um primeiro dispositivo decapacitância variável, e um segundo dispositivo de capacitância variável, euma primeira unidade de entrada. A capacitância do primeiro dispositivo decapacitância variável é variável. Também, o segundo dispositivo decapacitância variável é de um tipo de condutividade inversa do primeirodispositivo de capacitância variável, e a capacitância dele é variável. Aprimeira unidade de entrada, de forma seletiva, entra uma voltagem depolarização e um sinal de voltagem para o primeiro dispositivo decapacitância variável e para o segundo dispositivo de capacitância variável.No evento em que a voltagem de polarização e o sinal de voltagem sãoentrados para o primeiro dispositivo de capacitância variável e para o segundodispositivo de capacitância variável, a capacitância é considerada com umprimeiro valor, e a carga é acumulada. Então, o primeiro dispositivo decapacitância variável e o segundo dispositivo de capacitância variávelreduzem a capacitância do primeiro valor para um segundo valor menor, a fimde emitir um sinal de voltagem de saída amplificado pelo sinal de voltagemsendo multiplicado pelo primeiro valor como para o segundo valor. Note quea voltagem de polarização substancialmente não é amplificada, já que a cargaequivalente para a quantidade de amplificação é cancelada no primeirodispositivo de capacitância variável e no segundo dispositivo de capacitânciavariável.
Também, voltagem para cancelar a quantidade de amplificaçãoda voltagem de polarização pode ser aplicada no primeiro dispositivo decapacitância variável e no segundo dispositivo de capacitância variável.
A carga equivalente para a quantidade de amplificação davoltagem de polarização amplificada pode ser cancelada no primeirodispositivo de capacitância variável e no segundo dispositivo de capacitânciavariável, aplicando a voltagem de fonte de energia, por exemplo.
Também, um arranjo pode ser feito onde o primeirodispositivo de capacitância variável e o segundo dispositivo de capacitânciavariável são varactors de MOS, por exemplo, a primeira unidade de entradatem um primeiro comutador, por exemplo, os terminais de porta do primeirodispositivo de capacitância variável e do segundo dispositivo de capacitânciavariável são, cada um, conectados ao primeiro comutador, o terminal de fontee terminal de dreno do primeiro dispositivo de capacitância variável sãoconectados a uma fonte de energia para emitir voltagem de fonte de energia,ou para a terra, através de um segundo comutador, por exemplo, e o terminalde fonte e o terminal de dreno do segundo dispositivo de capacitância variávelsão conectados à fonte de energia, ou para a terra, através de um terceirocomutador, por exemplo, onde no evento do segundo comutador serconectado à fonte de energia, o terceiro comutador é conectado para a terra,com a capacitância do primeiro dispositivo de capacitância variável e dosegundo dispositivo de capacitância variável sendo considerada como oprimeiro valor, e no evento do segundo comutador ser conectado para a terra,o terceiro comutador é conectado à fonte de energia, com a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável sendo considerada como o segundo valor.
O primeiro dispositivo de capacitância variável e o segundodispositivo de capacitância variável são varactors de MOS, por exemplo,tendo mutuamente condutividade inversa. Também, a primeira unidade deentrada tem um primeiro comutador, por exemplo, e, de forma seletiva, entraa voltagem de polarização e os sinais de voltagem para o primeiro dispositivode capacitância variável e para o segundo dispositivo de capacitância variávelde acordo com abertura / fechamento do primeiro comutador. Os terminais deporta do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável são, cada um, conectados ao primeirocomutador. Também, o terminal de fonte e o terminal de dreno do primeirodispositivo de capacitância variável são conectados à, por exemplo, fonte deenergia para emitirem voltagem de fonte de energia, ou para a terra, atravésde um segundo comutador, e o terminal de fonte e o terminal de dreno dosegundo dispositivo de capacitância variável são conectados à, por exemplo,,fonte de energia ou para aterra, através de um terceiro comutador.
Aqui, no evento do segundo comutador sendo conectado àfonte de energia, o terceiro comutador é conectado para a terra, com acapacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável sendo considerada como o primeiro valor.Também, no evento do segundo comutador sendo conectado para a terra, oterceiro comutador é conectado à fonte de energia, com a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável sendo considerada com o segundo valor. Devido aosegundo comutador e ao terceiro comutador sendo operado tal que asdestinações de conexão são mutuamente diferentes, o em capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável do tipo, mutuamente, de condutividade inversa, se tornaa mesma.
Também, um arranjo pode ser feito onde o primeirodispositivo de capacitância variável e o segundo dispositivo de capacitânciavariável são varactors de MOS, por exemplo, a primeira unidade de entradatendo um primeiro comutador, o terminal de fonte e o terminal de dreno doprimeiro dispositivo de capacitância variável e o terminal de fonte e oterminal de destino do segundo dispositivo de capacitância variável são, cadaum, conectados ao primeiro comutador, o terminal de porta do segundodispositivo de capacitância variável é conectado a uma fonte de energia paraemitir voltagem de fonte de energia, ou para a terra, através de um segundocomutador, e o terminal de porta do primeiro dispositivo de capacitânciavariável é conectado à fonte de energia, ou para a terra, através de um terceirocomutador, onde, no evento do segundo comutador sendo conectado à fontede energia, o terceiro comutador é conectado para a terra, com a capacitânciado primeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável sendo considerada como o primeiro valor, e onde, noevento do segundo comutador sendo conectado para a terra, o terceirocomutador é conectado à fonte de energia, com a capacitância do primeirodispositivo de capacitância variável e do segundo dispositivo de capacitânciavariável sendo considerada como o segundo valor.
O primeiro dispositivo de capacitância variável e o segundodispositivo de capacitância variável são varactors de MOS, por exemplo,tendo mutuamente, condutividade inversa. Também, a primeira unidade deentrada tem um primeiro comutador, e é capaz de, de forma seletiva, entrar avoltagem de polarização e os sinais de voltagem para o primeiro dispositivode capacitância variável e para o segundo dispositivo de capacitância variável,de acordo com a abertura / fechamento do primeiro comutador, por exemplo.
O terminal de fonte e o terminal de dreno do primeiro dispositivo decapacitância variável e o terminal de fonte e o terminal de dreno do segundodispositivo de capacitância variável são, cada um, conectados ao primeirocomutador. Também, o terminal de porta do segundo dispositivo decapacitância variável é conectado à, por exemplo, uma fonte de energia paraemitir voltagem de fonte de energia, ou para a terra, através de um segundocomutador, e o terminal de porta do primeiro dispositivo de capacitânciavariável é conectado, por exemplo, à fonte de energia, ou para a terra, atravésde um terceiro comutador.
Aqui, no evento do segundo comutador sendo conectado àfonte de energia, o terceiro comutador é conectado para a terra, com acapacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável sendo considerada como o primeiro valor.Também, no evento do segundo comutador sendo conectado para a terra, oterceiro comutador é conectado à fonte de energia, com a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável sendo considerada com o segundo valor. Devido aosegundo comutador e ao terceiro comutador sendo operado tal que asdestinações de conexão são mutuamente diferentes, o aumento / diminuiçãoem capacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável do tipo, mutuamente, de condutividadeinversa, se torna a mesma. De acordo com esta configuração, a voltagem desinal pode ser amplificada enquanto mantendo a voltagem de polarização.
Também, o amplificador pode compreender, pelo menos, umou mais, dispositivos de capacitância variável de ajuste, do mesmo tipo decondutividade como o primeiro dispositivo de capacitância variável ou osegundo dispositivo de capacitância variável, e menor em largura de porta doque o primeiro dispositivo de capacitância variável e o segundo dispositivo decapacitância variável; e, pelo menos, um ou mais comutadores de ajuste, porexemplo, para conectar cada um dos, terminal de dreno e terminal de drenodo, pelo menos, um ou mais dispositivo de capacitância variável de ajuste àfonte de energia ou à terra, onde o, pelo menos, um ou mais dispositivos decapacitância variável de ajuste tem os terminais de porta deles, cada umconectado ao primeiro comutador, em paralelo ao primeiro dispositivo decapacitância variável ou segundo dispositivo de capacitância variável.
O amplificador inclui, por exemplo, pelo menos, um ou maisdispositivos de capacitância variável de ajuste, e, pelo menos, um ou maiscomutadores de ajuste. Cada um dos dispositivos de capacitância variável deajuste é um dispositivo de capacitância variável do mesmo tipo decondutividade como o primeiro dispositivo de capacitância variável e osegundo dispositivo de capacitância variável, e menor em largura de porta doque o primeiro dispositivo de capacitância variável e o segundo dispositivo decapacitância variável. Os terminais de porta (Gate) dos dispositivos decapacitância variável de ajuste são, cada um, conectados ao primeirocomutador, e os terminais de fonte (Source) e os terminais de dreno (Drain)deles são, cada um, conectados aos comutadores de ajuste correspondendo aosdispositivos de capacitância variável de ajuste. A área do terminal de porta doprimeiro dispositivo de capacitância variável ou a área do terminal de porta dosegundo dispositivo de capacitância variável pode ser, de forma indireta,ajustado para o segundo comutador (um caso onde os dispositivos decapacitância variável de ajuste são do mesmo tipo de condutividade como osegundo dispositivo de capacitância variável).
Também, o amplificador pode ainda compreender: um terceirodispositivo de capacitância variável do qual a capacitância é variável; e umquarto dispositivo de capacitância variável do qual a capacitância é variável,eletricamente conectado ao terceiro dispositivo de capacitância variável, e deum tipo de condutividade inversa do terceiro dispositivo de capacitânciavariável, onde o terceiro dispositivo de capacitância variável e o quartodispositivo de capacitância variável são varactors de MOS, por exemplo, osterminais de fonte e terminais de dreno do terceiro dispositivo de capacitânciavariável e os terminais de fonte e os terminais de dreno do quarto dispositivode capacitância variável são, cada um, conectado ao primeiro comutador, oterminal de porta do quarto dispositivo de capacitância variável é conectado àuma fonte de energia para emitir voltagem de fonte de energia, ou para a terra,através do segundo comutador, a porta do terceiro dispositivo de capacitânciavariável é conectada à fonte de energia para emitir voltagem de fonte deenergia, ou para a terra, através do terceiro comutador, e onde, no evento dosegundo comutador sendo conectado à fonte de energia, o terceiro comutadoré conectado para a terra, com a capacitância do terceiro dispositivo decapacitância variável e do quarto dispositivo de capacitância variável sendoconsiderada como o primeiro valor, e onde, no evento do segundo comutadorsendo conectado para a terra, com a capacitância do terceiro dispositivo decapacitância variável e do quarto dispositivo de capacitância variável sendoconsiderada como um segundo valor.
O amplificador pode ainda compreende um o terceirodispositivo de capacitância variável e o quarto dispositivo de capacitânciavariável. O terceiro dispositivo de capacitância variável e o quarto dispositivode capacitância variável são varactors de MOS, por exemplo, tendomutuamente, condutividade inversa. Os terminais de fonte e os terminais dedreno do terceiro dispositivo de capacitância variável e do quarto dispositivode capacitância variável são, cada um, conectado ao primeiro comutador, porexemplo. Também, o terminal de porta do quarto dispositivo de capacitânciavariável é conectado à, por exemplo, uma fonte de energia para emitirvoltagem de fonte de energia, ou para a terra, através do segundo comutador,o terminal de porta do terceiro dispositivo de capacitância variável éconectado à, por exemplo, fonte de energia, ou para a terra, através do terceirocomutador.
Agora, no evento do segundo comutador sendo conectado àfonte de energia, o terceiro comutador é conectado para a terra, com acapacitância do terceiro dispositivo de capacitância variável e do quartodispositivo de capacitância variável sendo considerada como o primeiro valor.Também, no evento do segundo comutador sendo conectado para a terra, oterceiro comutador é conectado à fonte de energia, com a capacitância doterceiro dispositivo de capacitância variável e do quarto dispositivo decapacitância variável sendo considerada como o segundo valor. Devido aosegundo comutador e ao terceiro comutador sendo operados, tal que asdestinações de conexão são, mutuamente, diferentes, em capacitância doterceiro dispositivo de capacitância variável e do quarto dispositivo decapacitância variável do tipo, mutuamente, de condutividade inversa, se tornaa mesma. De acordo com esta configuração, a voltagens pode ser amplificadaenquanto mantendo a voltagem de polarização.
Também, um arranjo pode ser feito onde a primeira unidade deentrada, de forma seletiva, entra a voltagem de polarização e um sinal devoltagem de fase positiva realizando um sinal diferencial servindo como osinal de voltagem, o primeiro dispositivo de capacitância variável e o segundodispositivo de capacitância variável amplificam o sinal de voltagem de fasepositiva com a capacitância como um segundo valor menor do que o primeirovalor, o amplificador ainda compreende um terceiro dispositivo decapacitância variável do qual a capacitância é variável; um quarto dispositivode capacitância variável do qual a capacitância é variável, eletricamenteconectado ao terceiro dispositivo de capacitância variável, e de um tipo decondutividade inversa do terceiro dispositivo de capacitância variável; e umasegunda unidade de entrada para, de forma seletiva, entrar, para o terceirodispositivo de capacitância variável e para o quarto dispositivo decapacitância variável, a voltagem de polarização e um sinal de voltagem defase inversa do qual a fase foi invertida do sinal de voltagem de fase positiva;onde, no evento em que a voltagem de polarização e o sinal de voltagem defase inversa são entrados para o terceiro dispositivo de capacitância variável epara o quarto dispositivo de capacitância variável, a capacitância do terceirodispositivo de capacitância variável e do quarto dispositivo de capacitânciavariável é considerada como um terceiro valor, e onde o sinal de voltagem defase inversa é amplificado com a capacitância do terceiro dispositivo decapacitância variável e do quarto dispositivo de capacitância variável comoum quarto valor menor do que o terceiro valor.
O amplificador ainda compreende um terceiro dispositivo decapacitância variável, um quarto dispositivo de capacitância variável, e umasegunda unidade de entrada. O terceiro dispositivo de capacitância variável eo quarto dispositivo de capacitância variável tem, mutuamente, condutividadeinversa, e corresponde ao primeiro dispositivo de capacitância variável e aosegundo dispositivo de capacitância variável. Também, a segunda unidade deentrada é um componente correspondendo à primeira unidade de entrada. Aprimeira unidade de entrada, de forma seletiva, entra a voltagem depolarização e um sinal de voltagem de fase positiva realizando um sinaldiferencial servindo como o sinal de voltagem para o primeiro dispositivo decapacitância variável e para o segundo dispositivo de capacitância variável.
Também, a segunda unidade de entrada, de forma seletiva, entra a voltagemde polarização e um sinal de voltagem de fase inversa do qual a fase foiinvertida do sinal de voltagem de fase positiva, para o terceiro dispositivo decapacitância variável e para o quarto dispositivo de capacitância variável.
Agora, entrada do sinal de voltagem de fase positiva ou do sinal de voltagemde fase inversa é efetuada de forma síncrona. Conseqüentemente, oamplificador emite sinais diferenciais através da emissão de sinais devoltagem de saída onde o sinal de voltagem de fase positiva foi amplificado,do primeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável, e emitindo sinais de voltagem de saída onde o sinal devoltagem de fase inversa foi amplificado, do terceiro dispositivo decapacitância variável e do quarto dispositivo de capacitância variável.
Também, um arranjo pode ser feito onde o primeirodispositivo de capacitância variável, o segundo dispositivo de capacitânciavariável, o terceiro dispositivo de capacitância variável, e o quarto dispositivode capacitância variável são varactors do MOS, por exemplo, a primeiraunidade de entrada tendo um primeiro comutador, por exemplo, a segundaunidade de entrada tendo um segundo comutador, por exemplo, os terminaisde porta do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável são conectados ao primeiro comutador; osterminais de porta do terceiro dispositivo de capacitância variável e do quartodispositivo de capacitância variável são conectados ao segundo comutador; osterminais de fonte e / ou os terminais de dreno do primeiro dispositivo decapacitância variável e do terceiro dispositivo de capacitância variável sãoconectados, por exemplo, à uma fonte de energia para emitir voltagem defonte de energia, ou para a terra, através de um terceiro comutador, osterminais de fonte e / ou os terminais de dreno do segundo dispositivo decapacitância variável e do quarto dispositivo de capacitância variável sãoconectados à fonte de energia, ou para a terra, através de um quartocomutador, e onde, no evento do terceiro comutador sendo conectado à fontede energia, o quarto comutador é conectado à fonte de energia, o quartocomutador é conectado para a terra, com a capacitância do primeirodispositivo de capacitância variável e do segundo dispositivo de capacitânciavariável sendo considerada com o primeiro valor, e a capacitância do terceirodispositivo de capacitância variável e do quarto dispositivo de capacitânciavariável sendo considerada como o terceiro valor, e onde, no evento doterceiro comutador sendo conectado para a terra, o quarto comutador éconectado à fonte de energia, com a capacitância do o primeiro dispositivo decapacitância variável e o segundo dispositivo de capacitância variável sendoconsiderada como o segundo valor, e a capacitância do terceiro dispositivo decapacitância variável e do quarto dispositivo de capacitância variável sendoconsiderada como o quarto valor.
O primeiro dispositivo de capacitância variável e o segundodispositivo de capacitância variável são varactors de MOS, por exemplo,tendo, mutuamente, condutividade inversa. Na mesma maneira, o terceirodispositivo de capacitância variável e o quarto dispositivo de capacitânciavariável são varactors de MOS, por exemplo, tendo, mutuamente,condutividade inversa. Também, a primeira unidade de entrada tem umprimeiro comutador, por exemplo, e, de forma seletiva, entra a voltagem depolarização e sinal de voltagem de fase positiva para o primeiro dispositivo decapacitância variável e para o segundo dispositivo de capacitância variável, deacordo com a abertura / fechamento do primeiro comutador. Na mesmamaneira, a segunda unidade de entrada tem um segundo comutador, porexemplo, e, de forma seletiva, entra a voltagem de polarização e sinal devoltagem de fase inversa para o terceiro dispositivo de capacitância variável epara o quarto dispositivo de capacitância variável, de acordo com a abertura /fechamento do segundo comutador. Os terminais de porta do primeirodispositivo de capacitância variável e do segundo dispositivo de capacitânciavariável são, cada um, conectados ao primeiro comutador, e os terminais deporta do terceiro dispositivo de capacitância variável e do quarto dispositivode capacitância variável são, cada um, conectados ao segundo comutador.Agora, os terminais de fonte e / ou os terminais de dreno do primeirodispositivo de capacitância variável e do terceiro dispositivo de capacitânciavariável são conectados à fonte de energia para emitir voltagem de fonte deenergia, ou para a terra, através de um terceiro comutador, por exemplo, e osterminais de fonte e / ou os terminais de dreno do segundo dispositivo decapacitância variável e do quarto dispositivo de capacitância variável sãoconectados à fonte de energia, ou para a terra, através de um quartocomutador, por exemplo.
Agora, no evento do segundo comutador sendo conectado àfonte de energia, o terceiro comutador é conectado para a terra, com acapacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável sendo considerada como o primeiro valor,e a capacitância do terceiro dispositivo de capacitância variável e do quartodispositivo de capacitância variável sendo considerada com o terceiro valor.Também, no evento do segundo comutador sendo conectado para a terra, oterceiro comutador é conectado à fonte de energia, com a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável sendo considerada como o segundo valor, e acapacitância do terceiro dispositivo de capacitância variável e do quartodispositivo de capacitância variável sendo considerada como o quarto valor.Devido ao segundo comutador e ao terceiro comutador sendo operado tal queas destinações de conexão são, mutuamente, diferentes, o aumento /diminuição em capacitância do primeiro dispositivo de capacitância variável edo segundo dispositivo de capacitância variável do tipo, mutuamente, decondutividade inversa, e do terceiro dispositivo de capacitância variável e doquarto dispositivo de capacitância variável do tipo, mutuamente, decondutividade inversa, se torna o mesmo.
Também, um arranjo pode ser feito onde a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável é considerada como um terceiro valor maior do que oprimeiro valor no evento de atenuação do sinal de voltagem, o amplificadorainda compreende, pelo menos, um terceiro dispositivo de capacitânciavariável do mesmo tipo de condutividade como o primeiro dispositivo decapacitância variável e do qual a capacitância é variável, conectado à primeiraunidade de entrada em paralelo ao primeiro segundo dispositivo decapacitância variável; e, pelo menos, um quarto dispositivo de capacitânciavariável do mesmo tipo de condutividade como o segundo dispositivo decapacitância variável e do qual a capacitância é variável, conectado à primeiraunidade de entrada em paralelo ao segundo dispositivo de capacitânciavariável.
Através da capacitância do primeiro dispositivo decapacitância variável e do segundo dispositivo de capacitância variável sendoconsiderada como um terceiro valor maior do que o primeiro valor, o sinal devoltagem pode ser atenuado através de multiplicação por uma proporção doprimeiro valor correspondendo ao terceiro valor. Também, o amplificadorainda compreende, pelo menos, um terceiro dispositivo de capacitânciavariável e, pelo menos, um quarto dispositivo de capacitância variável. Oterceiro dispositivo de capacitância variável é do mesmo tipo decondutividade que o primeiro dispositivo de capacitância variável e acapacitância dele é variável. Também, o quarto dispositivo de capacitânciavariável é do mesmo tipo de condutividade que o segundo dispositivo decapacitância variável, e a capacitância dele é variável. Agora, o terceirodispositivo de capacitância variável e o quarto dispositivo de capacitânciavariável, na mesma maneira que o primeiro dispositivo de capacitânciavariável e o segundo dispositivo de capacitância variável, pode efetuaramplificação através da multiplicação por uma proporção do primeiro valorcorrespondendo ao segundo valor, através da redução da capacitância par umsegundo valor menor do que o primeiro valor, e também, o sinal de voltagempode ser atenuado através da multiplicação por uma proporção do primeirovalor correspondendo ao terceiro valor, considerando a capacitância como umterceiro valor maior do que o primeiro valor. Conseqüentemente, o ganho desinais de voltagem de saída emitidos do amplificador pode ser comutado, deforma independente, ao trocar o aumento / a diminuição da capacitância noprimeiro dispositivo de capacitância variável e no segundo dispositivo decapacitância variável, e da capacitância no terceiro dispositivo de capacitânciavariável e no quarto dispositivo de capacitância variável.
Também, o amplificador pode compreender, pelo menos, umdispositivo de capacitância tendo uma capacitância pré-determinada e capazde acumular uma carga equivalente para a capacitância pré-determinada,disposta no fluxo de subida da primeira unidade de entrada, onde o sinal devoltagem que a primeira unidade de entrada entra é um sinal de voltagemdevido ao compartilhamento de carga pelo primeiro dispositivo decapacitância variável, pelo segundo dispositivo de capacitância variável, e,pelo menos, por um dispositivo de capacitância.
O amplificador recebe de entrada de sinais de voltagem atravésdo compartilhamento de carga do, pelo menos, um dispositivo de capacitânciadisposto no fluxo de subida da primeira unidade de entrada, do primeirodispositivo de capacitância variável, e do segundo dispositivo de capacitânciavariável, e sinais de voltagem do compartilhamento da carga podem semamplificados. Conseqüentemente, o amplificador pode ser usado como oestágio final de um circuito de filtro principal carregado, configurado com umfiltro de SINC, por exemplo.
Também, os varactors de MOS podem ser uns varactors deMOS de modo reverso.
Também, os varactors de MOS podem ser uns varactors deMOS de modo acumulativo.
O varactor de MOS pode ser um varactor de MOS de modoreverso, ou um varactor de MOS de modo acumulativo. Enquanto o varactorde MOS de modo reverso e o varactor de MOS de modo acumulativo diferemno funcionamento de como a capacitância é aumentada / diminuída, ambossão capazes de aumentar / diminuir capacitância, assim o amplificador podeamplificar, da voltagem de polarização de entrada e sinal de voltagem, o sinalde voltagem.
Também, de modo a alcançar o objeto acima, de acordo comuma segunda perspectiva da presente invenção, um amplificador é fornecido,compreendendo: uma primeira unidade de capacitância variável da qual acapacitância é variável; uma segunda unidade de capacitância variável da quala capacitância é variável, eletricamente conectada à primeira unidade decapacitância variável; e uma primeira unidade de entrada para, de formaseletiva, entrar uma voltagem de polarização e um sinal de voltagem para aprimeira unidade de capacitância variável e para a segunda unidade decapacitância variável, onde a primeira unidade de capacitância variável e asegunda unidade de capacitância variável são, cada uma, uma combinação dosmesmos componentes, e onde, no evento em que a voltagem de polarização eo sinal de voltagem são entrados para a primeira unidade de capacitânciavariável e para a segunda unidade de capacitância variável, a capacitância daprimeira unidade de capacitância variável e da segunda unidade decapacitância variável são, cada uma, considerada como um mesmo primeirovalor, e onde o sinal de voltagem é amplificado com as capacitâncias de cadauma da primeira unidade de capacitância variável e da segunda unidade decapacitância variável como um mesmo segundo valor cada um menor do queo primeiro valor.
De acordo com esta configuração, a capacitância do primeirodispositivo de capacitância variável e do segundo dispositivo de capacitânciavariável· pode, cada uma, ser feita a mesma, assim o sinal de voltagem podeser amplificado enquanto mantendo a voltagem de polarização.
Também, de modo a alcançar o objeto acima, de acordo comuma terceira perspectiva da presente invenção, um método de amplificação,relacionando um amplificador incluindo um primeiro dispositivo decapacitância variável do qual a capacitância é variável, e um segundodispositivo de capacitância variável do qual a capacitância é variável e de umtipo de condutividade inversa do primeiro dispositivo de capacitânciavariável, é fornecido, compreendendo: um passo para entrar uma voltagem depolarização e um sinal de voltagem para o primeiro dispositivo decapacitância variável e para o segundo dispositivo de capacitância variável, eacumular uma primeira carga correspondendo à uma primeira capacitância;um passo para manter a primeira carga, e uma voltagem correspondendo àvoltagem de polarização e o sinal de voltagem; e um passo para amplificar osinal de voltagem reduzindo a capacitância do primeiro dispositivo decapacitância variável e do segundo dispositivo de capacitância variável daprimeira capacitância para uma segunda capacitância menor do que a primeiracapacitância.
O passo para amplificar o sinal de voltagem pode aindacompreender: um passo para reduzir a capacitância do primeiro dispositivo decapacitância variável e do segundo dispositivo de capacitância variável daprimeira capacitância para a segunda capacitância; um passo para amplificar avoltagem de polarização e o sinal de voltagem de acordo com a proporção daprimeira capacitância como para a segunda capacitância; e um passo paracancelar uma carga equivalente à quantidade de amplificação da voltagem depolarização amplificada no primeiro dispositivo de capacitância variável e nosegundo dispositivo de capacitância variável.
Usando este método, da voltagem de polarização de entrada esinal de voltagem, o sinal de voltagem pode ser amplificado.
Também, de modo a alcançar o objeto acima, de acordo com aquarta perspectiva da presente invenção, um filtro é fornecidocompreendendo: uma unidade de amplificação a qual uma voltagem depolarização e um sinal de voltagem são entrados, com o sinal de voltagemsendo amplificado e emitido; uma primeira unidade de comutação para, deforma seletiva, entrar a voltagem de polarização e o sinal de voltagem para aunidade de amplificação; e uma segunda unidade de comutação para, deforma seletiva, emitir a saída de sinal de voltagem da unidade deamplificação, a unidade de amplificação incluindo um primeiro dispositivo decapacitância variável do qual a capacitância é variável; e um segundodispositivo de capacitância variável do qual a capacitância é variável,eletricamente conectado ao primeiro dispositivo de capacitância variável, e deum tipo de condutividade inversa do primeiro dispositivo de capacitânciavariável, onde, no evento em que a voltagem de polarização e o sinal devoltagem são entrados para o primeiro dispositivo de capacitância variável epara o segundo dispositivo de capacitância variável, a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável é considerada com um primeiro valor, e onde o sinal devoltagem é amplificado com a capacitância do primeiro dispositivo decapacitância variável e do segundo dispositivo de capacitância variável comoum segundo valor menor do que o primeiro valor.Com esta configuração, o sinal de voltagem pode seramplificado e emitido enquanto mantendo a voltagem de polarização deentrada.
Também, o filtro pode ainda compreender uma terceiraunidade de comutação para configurar a unidade de amplificação para umestado inicial antes da entrada do sinal de voltagem.
Com esta configuração, mesmo em um caso onde entrada devoltagem de polarização e sinal de voltagem foi, repetidamente, efetuada, osinal de voltagem pode ser amplificado e emitido enquanto mantendo avoltagem de polarização de entrada, em um estado onde a eficiência deamplificação de voltagem de sinal é mantida.
Também, de modo a alcançar o objeto acima, de acordo comuma quinta perspectiva da presente invenção, um filtro é fornecidocompreendendo: uma unidade de amplificação para a qual uma voltagem depolarização e um sinal de voltagem são entrados, com o sinal de voltagemsendo amplificado e emitido; uma primeira unidade de comutação para, deforma seletiva, entrar a voltagem de polarização e o sinal de voltagem para aunidade de amplificação; e uma segunda unidade de comutação para, deforma seletiva, emitir a saída de sinal de voltagem da unidade deamplificação, a unidade de amplificação incluindo uma primeira unidade decapacitância variável da qual a capacitância é variável; e uma segundaunidade de capacitância variável da qual a capacitância é variável,eletricamente conectada à primeira unidade de capacitância variável; com aprimeira unidade de capacitância variável e a segunda unidade de capacitânciavariável, cada uma, sendo uma combinação dos mesmos componentes,onde,no evento em que a voltagem de polarização e o sinal de voltagem sãoentrados para a primeira unidade de capacitância variável e para a segundaunidade de capacitância variável, as capacitâncias da primeira unidade decapacitância variável e da segunda unidade de capacitância variável são, cadauma, considerada como um mesmo primeiro valor, e onde o sinal de voltagemé amplificado com as capacitâncias de cada uma da primeira unidade decapacitância variável e da segunda unidade de capacitância variável como ummesmo segundo valor cada um menor do que o primeiro valor.
Com esta configuração, o sinal de voltagem pode seramplificado e emitido enquanto mantendo a voltagem de polarização deentrada.
De modo a alcançar o objeto acima, de acordo com uma outraperspectiva da presente invenção, um amplificador é fornecidocompreendendo: um primeiro dispositivo de capacitância variável do qual acapacitância é variável; um segundo dispositivo de capacitância variável doqual a capacitância é variável, eletricamente conectado ao primeirodispositivo de capacitância variável, e de um tipo de condutividade inversacomo para o primeiro dispositivo de capacitância variável; e uma primeiraunidade de entrada para, de forma seletiva, entrar uma voltagem depolarização e um sinal de voltagem para o primeiro dispositivo decapacitância variável e para o segundo dispositivo de capacitância variável,onde, no evento em que a voltagem de polarização e o sinal de voltagem sãoentrados para o primeiro dispositivo de capacitância variável e para o segundodispositivo de capacitância variável, a capacitância do primeiro dispositivo decapacitância variável e do segundo dispositivo de capacitância variável éconsiderada como um primeiro valor, e onde o sinal de voltagem éamplificado com a capacitância do primeiro dispositivo de capacitânciavariável e do segundo dispositivo de capacitância variável como um segundovalor menor do que o primeiro valor.
O amplificador tem um primeiro dispositivo de capacitânciavariável, um segundo dispositivo de capacitância variável, e uma primeiraunidade de entrada. A capacitância do primeiro dispositivo de capacitânciavariável é variável. Também, o segundo dispositivo de capacitância variável éde um tipo de condutividade inversa com para o primeiro dispositivo decapacitância variável, e a capacitância é variável. A primeira unidade deentrada, de forma seletiva, entra uma voltagem de polarização e sinal devoltagem para o primeiro dispositivo de capacitância variável e para osegundo dispositivo de capacitância variável. No evento em que a voltagemde polarização e o sinal de voltagem são entrados para o primeiro dispositivode capacitância variável e para o segundo dispositivo de capacitância variável,a capacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável é considerada como um primeiro valor, ea carga é acumulada. O primeiro dispositivo de capacitância variável e osegundo dispositivo de capacitância variável reduzem a capacitância para umsegundo valor menor do que o primeiro valor acima, e por meio disso emitirum sinal de voltagem de saída onde o sinal de voltagem foi amplificadoatravés da multiplicação por uma proporção do primeiro valor como para osegundo valor. Note que a voltagem de polarização é substancialmente nãoamplificada, já que a carga equivalente à quantidade de amplificação écancelada no primeiro dispositivo de capacitância variável e no segundodispositivo de capacitância variável.
Também, voltagem para cancelar a quantidade de amplificaçãoda voltagem de polarização pode ser aplicada no primeiro dispositivo decapacitância variável e no segundo dispositivo de capacitância variável.
Também, aplicando a voltagem de fonte de energia, porexemplo, no primeiro dispositivo de capacitância variável e no segundodispositivo de capacitância variável, habilita carga equivalente para aquantidade de amplificação da voltagem de polarização a ser cancelada.
Também, um arranjo pode ser feito onde o primeirodispositivo de capacitância variável e o segundo dispositivo de capacitânciavariável são varactors de MOS, por exemplo, a primeira unidade de entradatem um primeiro comutador, por exemplo, os terminais de porta do primeirodispositivo de capacitância variável e do segundo dispositivo de capacitânciavariável são, cada um, conectados ao primeiro comutador, o terminal de fontee terminal de dreno do primeiro dispositivo de capacitância variável sãoconectados a uma fonte de energia para emitir voltagem de fonte de energia,ou para a terra, através de um segundo comutador, por exemplo, e o terminalde fonte e o terminal de dreno do segundo dispositivo de capacitância variávelsão conectados à fonte de energia, ou para a terra, através de um terceirocomutador, por exemplo, onde no evento do segundo comutador serconectado à fonte de energia, o terceiro comutador é conectado para a terra,com a capacitância do primeiro dispositivo de capacitância variável e dosegundo dispositivo de capacitância variável sendo considerada como oprimeiro valor, e no evento do segundo comutador ser conectado para a terra,o terceiro comutador é conectado à fonte de energia, com a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável sendo considerada como o segundo valor.
O primeiro dispositivo de capacitância variável e o segundodispositivo de capacitância variável são varactors de MOS, por exemplo,tendo mutuamente, condutividade inversa. Também, a primeira unidade deentrada tem um primeiro comutador, e a voltagem de polarização e o sinal devoltagem são, de forma seletiva, entrados para o primeiro dispositivo decapacitância variável e para o segundo dispositivo de capacitância variável, deacordo com a abertura / fechamento do primeiro comutador. Os terminais deporta do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável são, cada um, conectados ao primeirocomutador. Também, os terminais de fonte e de dreno do primeiro dispositivode capacitância variável são conectados à uma fonte de energia para emitirvoltagem de fonte de energia, ou para a terra, através de um segundocomutador, por exemplo, e o terminal de fonte de energia e o terminal dedreno do segundo dispositivo de capacitância variável são conectados à fontede energia, ou para a terra, através de um terceiro comutador, por exemplo.
Agora, no evento do segundo comutador sendo conectado àfonte de energia, o terceiro comutador é conectado para a terra, com acapacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável sendo considerada como o primeiro valor.
Também, no evento do segundo comutador sendo conectado para a terra, oterceiro comutador é conectado à fonte de energia, com a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável sendo considerada como o segundo valor. Devido aosegundo comutador e ao terceiro comutador sendo operado tal que asdestinações de conexão são, mutuamente, diferentes, o aumento / diminuiçãoem capacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável do tipo, mutuamente, de condutividadeinversa, se torna o mesmo.
O amplificador pode compreender, pelo menos, um ou mais,dispositivos de capacitância variável de ajuste, do mesmo tipo decondutividade como o primeiro dispositivo de capacitância variável ou osegundo dispositivo de capacitância variável, e menor em largura de porta doque o primeiro dispositivo de capacitância variável e o segundo dispositivo decapacitância variável; e, pelo menos, um ou mais comutadores de ajuste paraconectar cada um do, terminal de dreno e terminal de dreno do, pelo menos,um ou mais dispositivo de capacitância variável de ajuste à fonte de energiaou à terra, onde o, pelo menos, um ou mais dispositivos de capacitânciavariável de ajuste tem os terminais de porta deles, cada um conectado àprimeira entrada, em paralelo ao primeiro dispositivo de capacitância variávelou segundo dispositivo de capacitância variável.
O amplificador inclui, por exemplo, pelo menos, um ou maisdispositivos de capacitância variável de ajuste, e, pelo menos, um ou maiscomutadores de ajuste. Cada um dos dispositivos de capacitância variável deajuste é um dispositivo de capacitância variável do mesmo tipo decondutividade como o primeiro dispositivo de capacitância variável e osegundo dispositivo de capacitância variável, e menor em largura de porta doque o primeiro dispositivo de capacitância variável e o segundo dispositivo decapacitância variável. Os terminais de porta (Gate) dos dispositivos decapacitância variável de ajuste são, cada um, conectados ao primeirocomutador, e os terminais de fonte (Source) e os terminais de dreno (Drain)deles são, cada um, conectados aos comutadores de ajuste correspondendo aosdispositivos de capacitância variável de ajuste. A área do terminal de porta doprimeiro dispositivo de capacitância variável ou a área do terminal de porta dosegundo dispositivo de capacitância variável pode ser, de forma indireta,ajustado coincidindo o estado de conexão dos comutadores de ajuste para osegundo comutador (um caso onde os dispositivos de capacitância variável deajuste são do mesmo tipo de condutividade como o primeiro dispositivo decapacitância variável) ou o terceiro comutador (um caso onde os dispositivosde capacitância variável de ajuste são do mesmo tipo de condutividade comoo segundo dispositivo de capacitância variável).
Também, um arranjo pode ser feito onde a primeira unidade deentrada, de forma seletiva, entra a voltagem de polarização e um sinal devoltagem de fase positiva realizando um sinal diferencial servindo como osinal de voltagem, o primeiro dispositivo de capacitância variável e o segundodispositivo de capacitância variável amplificam a capacitância como umsegundo valor menor do que o primeiro valor, o amplificador aindacompreende um terceiro dispositivo de capacitância variável do qual acapacitância é variável; um quarto dispositivo de capacitância variável doqual a capacitância é variável, eletricamente conectado ao terceiro dispositivode capacitância variável, e de um tipo de condutividade inversa do terceirodispositivo de capacitância variável; e uma segunda unidade de entrada para,de forma seletiva, entrar, para o terceiro dispositivo de capacitância variável epara o quarto dispositivo de capacitância variável, o sinal de voltagem de fasepositiva e um sinal de voltagem de fase inversa do qual a fase foi invertida dosinal de voltagem de fase positiva; onde, no evento em que a voltagem depolarização e o sinal de voltagem de fase inversa são entrados para o terceirodispositivo de capacitância variável e para o quarto dispositivo decapacitância variável, a capacitância do terceiro dispositivo de capacitânciavariável e do quarto dispositivo de capacitância variável é considerada comoum terceiro valor, e onde o sinal de voltagem de fase inversa é amplificadocom a capacitância do terceiro dispositivo de capacitância variável e doquarto dispositivo de capacitância variável como um quarto valor menor doque o terceiro valor.
O amplificador ainda compreende um terceiro dispositivo decapacitância variável, um quarto dispositivo de capacitância variável, e umasegunda unidade de entrada. O terceiro dispositivo de capacitância variável eo quarto dispositivo de capacitância variável tem, mutuamente, condutividadeinversa, e corresponde ao primeiro dispositivo de capacitância variável acimae ao segundo dispositivo de capacitância variável acima. Também, a segundaunidade de entrada é um componente correspondendo à primeira unidade deentrada acima. A primeira unidade de entrada, de forma seletiva, entra avoltagem de fase positiva realizando um sinal diferencial servindo como osinal de voltagem para o primeiro dispositivo de capacitância variável e para osegundo dispositivo de capacitância variável. Também, a segunda unidade deentrada, de forma seletiva, entra um sinal de voltagem de fase inversa, do quala fase foi invertida do sinal de voltagem de fase positiva, para o terceirodispositivo de capacitância variável e para o quarto dispositivo decapacitância variável. Agora, entrada do sinal de voltagem de fase positivaacima ou do sinal de voltagem de fase inversa na primeira unidade de entradaacima e na segunda unidade de entrada acima é efetuada de forma síncrona.
Conseqüentemente, o amplificador emite sinais diferenciais através daemissão de sinais de voltagem de saída onde o sinal de voltagem de fasepositiva foi amplificado, do primeiro dispositivo de capacitância variável e dosegundo dispositivo de capacitância variável, e emitindo sinais de voltagemde saída onde o sinal de voltagem de fase inversa foi amplificado, do terceirodispositivo de capacitância variável e do quarto dispositivo de capacitânciavariável.
Também, um arranjo pode ser feito onde o primeirodispositivo de capacitância variável, o segundo dispositivo de capacitânciavariável, o terceiro dispositivo de capacitância variável, e o quarto dispositivode capacitância variável são varactors do MOS, a primeira unidade de entradatendo um primeiro comutador, por exemplo, a segunda unidade de entradatendo um segundo comutador, os terminais de porta do primeiro dispositivode capacitância variável e do segundo dispositivo de capacitância variável sãoconectados ao primeiro comutador; os terminais de porta do terceirodispositivo de capacitância variável e do quarto dispositivo de capacitânciavariável são conectados ao segundo comutador; os terminais de fonte e / ou osterminais de dreno do primeiro dispositivo de capacitância variável e doterceiro dispositivo de capacitância variável são conectados à uma fonte deenergia para emitir voltagem de fonte de energia, ou para a terra, através deum terceiro comutador, os terminais de fonte e / ou os terminais de dreno dosegundo dispositivo de capacitância variável e do quarto dispositivo decapacitância variável são conectados à uma fonte de energia, para emitirvoltagem de fonte de energia, ou para a terra, através de um quartocomutador, e onde, no evento do terceiro comutador sendo conectado à fontede energia, o quarto comutador é conectado à fonte de energia, o quartocomutador é conectado para a terra, com a capacitância do primeirodispositivo de capacitância variável e do segundo dispositivo de capacitânciavariável sendo considerada com o primeiro valor, e a capacitância do terceirodispositivo de capacitância variável e do quarto dispositivo de capacitânciavariável sendo considerada como o terceiro valor, e onde, no evento doterceiro comutador sendo conectado para a terra, o quarto comutador éconectado à fonte de energia, com a capacitância do o primeiro dispositivo decapacitância variável e o segundo dispositivo de capacitância variável sendoconsiderada como o segundo valor, e a capacitância do terceiro dispositivo decapacitância variável e do quarto dispositivo de capacitância variável sendoconsiderada como o quarto valor.
O primeiro dispositivo de capacitância variável e o segundodispositivo de capacitância variável são varactors de MOS, por exemplo,tendo, mutuamente, condutividade inversa. Na mesma maneira, o terceirodispositivo de capacitância variável e o quarto dispositivo de capacitânciavariável são varactors de MOS, por exemplo, tendo, mutuamente,condutividade inversa. A primeira unidade de entrada tem um primeirocomutador, por exemplo, e, de forma seletiva, entra a voltagem de polarizaçãoe sinal de voltagem de fase positiva para o primeiro dispositivo decapacitância variável e para o segundo dispositivo de capacitância variável, deacordo com a abertura / fechamento do primeiro comutador. Na mesmamaneira, a segunda unidade de entrada tem um segundo comutador, porexemplo, e, de forma seletiva, entra a voltagem de polarização e sinal devoltagem de fase inversa para o terceiro dispositivo de capacitância variável epara o quarto dispositivo de capacitância variável, de acordo com a abertura /fechamento do segundo comutador. Os terminais de porta do primeirodispositivo de capacitância variável e do segundo dispositivo de capacitânciavariável são, cada um, conectados ao primeiro comutador, e os terminais deporta do terceiro dispositivo de capacitância variável e do quarto dispositivode capacitância variável são, cada um, conectados ao segundo comutador.
Agora, os terminais de fonte e / ou os terminais de dreno do primeirodispositivo de capacitância variável e do terceiro dispositivo de capacitânciavariável são conectados à fonte de energia para emitir voltagem de fonte deenergia, ou para a terra, através de um terceiro comutador, por exemplo, e osterminais de fonte e / ou os terminais de dreno do segundo dispositivo decapacitância variável e do quarto dispositivo de capacitância variável sãoconectados à fonte de energia, ou para a terra, através de um quartocomutador, por exemplo.
Agora, no evento do terceiro comutador sendo conectado àfonte de energia, o quarto comutador é conectado para a terra, com acapacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável sendo considerada como o primeiro valor,e a capacitância do terceiro dispositivo de capacitância variável e do quartodispositivo de capacitância variável sendo considerada com o terceiro valor.Também, no evento do terceiro comutador sendo conectado para a terra, oquarto comutador é conectado à fonte de energia, com a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável sendo considerada como o segundo valor, e acapacitância do terceiro dispositivo de capacitância variável e do quartodispositivo de capacitância variável sendo considerada como o quarto valor.Devido ao segundo comutador e ao terceiro comutador sendo operado tal queas destinações de conexão são, mutuamente, diferentes, o aumento /diminuição em capacitância do primeiro dispositivo de capacitância variável edo segundo dispositivo de capacitância variável do tipo, mutuamente, decondutividade inversa, e do terceiro dispositivo de capacitância variável e doquarto dispositivo de capacitância variável do tipo, mutuamente, decondutividade inversa, se torna o mesmo. Também, um arranjo pode ser feitoonde a capacitância do primeiro dispositivo de capacitância variável e dosegundo dispositivo de capacitância variável é considerada como um terceirovalor maior do que o primeiro valor no evento de atenuação do sinal devoltagem, o amplificador ainda compreende, pelo menos, um terceirodispositivo de capacitância variável do mesmo tipo de condutividade como oprimeiro dispositivo de capacitância variável e do qual a capacitância évariável, conectado à primeira unidade de entrada em paralelo ao primeirodispositivo de capacitância variável; e, pelo menos, um quarto dispositivo decapacitância variável do mesmo tipo de condutividade como o segundodispositivo de capacitância variável e do qual a capacitância é variável,conectado à primeira unidade de entrada em paralelo ao segundo dispositivode capacitância variável.
Através da capacitância do primeiro dispositivo decapacitância variável e do segundo dispositivo de capacitância variável sendoconsiderada como um terceiro valor maior do que o primeiro valor, o sinal devoltagem pode ser atenuado através de multiplicação por uma proporção doprimeiro valor. Também, o amplificador ainda compreende, pelo menos, umterceiro dispositivo de capacitância variável e, pelo menos, um quartodispositivo de capacitância variável. O terceiro dispositivo de capacitânciavariável é do mesmo tipo de condutividade que o primeiro dispositivo decapacitância variável e a capacitância dele é variável. Também, o quartodispositivo de capacitância variável é do mesmo tipo de condutividade que osegundo dispositivo de capacitância variável, e a capacitância dele é variável.Agora, o terceiro dispositivo de capacitância variável e o quarto dispositivo decapacitância variável, na mesma maneira que o primeiro dispositivo decapacitância variável e o segundo dispositivo de capacitância variável, podeefetuar amplificação através da multiplicação por uma proporção do primeirovalor correspondendo ao segundo valor, através da redução da capacitânciapar um segundo valor menor do que o primeiro valor, e também, o sinal devoltagem pode ser atenuado através da multiplicação por uma proporção doprimeiro valor correspondendo ao terceiro valor, considerando a capacitânciacomo um terceiro valor maior do que o primeiro valor. Conseqüentemente, oganho de sinais de voltagem de saída emitidos do amplificador pode sercomutado, de forma independente, ao trocar o aumento / a diminuição dacapacitância no primeiro dispositivo de capacitância variável e no segundodispositivo de capacitância variável, e da capacitância no terceiro dispositivode capacitância variável e no quarto dispositivo de capacitância variável.
O amplificador pode compreender, pelo menos, um dispositivode capacitância tendo uma capacitância pré-determinada e capaz de acumularuma carga equivalente para a capacitância pré-determinada, disposta no fluxode subida da primeira unidade de entrada, onde o sinal de voltagem que aprimeira unidade de entrada entra é um sinal de voltagem devido aocompartilhamento de carga pelo primeiro dispositivo de capacitância variável,pelo segundo dispositivo de capacitância variável, e, pelo menos, por umdispositivo de capacitância.
O amplificador recebe de entrada de sinais de voltagem atravésdo compartilhamento de carga do, pelo menos, um dispositivo de capacitânciadisposto fluxo de subida da primeira unidade de entrada, do primeirodispositivo de capacitância variável, e do segundo dispositivo de capacitânciavariável, e sinais de voltagem do compartilhamento da carga podem semamplificados. Conseqüentemente, o amplificador pode ser usado como oestágio final de um circuito de filtro principal carregado, configurado com umfiltro de SINC, por exemplo.
Também, os varactors de MOS podem ser uns varactors deMOS de modo reverso.
Também, os varactors de MOS podem ser uns varactors deMOS de modo acumulativo.
O varactor de MOS pode ser um varactor de MOS de modoreverso, ou um varactor de MOS de modo acumulativo. Enquanto o varactorde MOS de modo reverso e o varactor de MOS de modo acumulativo diferemno funcionamento de como a capacitância é aumentada / diminuída, ambossão capazes de aumentar / diminuir capacitância, assim o amplificador podeamplificar, da voltagem de polarização de entrada e sinal de voltagem, o sinalde voltagem.
Também, de modo a alcançar o objeto acima, de acordo comuma outra perspectiva da presente invenção, um método de amplificação,relacionando um amplificador incluindo um primeiro dispositivo decapacitância variável do qual a capacitância é variável; e um segundodispositivo de capacitância variável do qual a capacitância é variável e de umtipo de condutividade inversa do primeiro dispositivo de capacitânciavariável, é fornecido, compreendendo: um passo para entrar uma voltagem depolarização e um sinal de voltagem para o primeiro dispositivo decapacitância variável e para o segundo dispositivo de capacitância variável, eacumular e uma primeira carga correspondendo à uma primeira capacitância;um passo para manter a primeira carga, e uma voltagem correspondendo àvoltagem de polarização e o sinal de voltagem; e um passo para amplificar osinal de voltagem reduzindo a capacitância do primeiro dispositivo decapacitância variável e do segundo dispositivo de capacitância variável daprimeira capacitância para uma segunda capacitância menor do que a primeiracapacitância.
O passo para amplificar o sinal de voltagem pode aindacompreender: um passo para reduzir a capacitância do primeiro dispositivo decapacitância variável e do segundo dispositivo de capacitância variável daprimeira capacitância para a segunda capacitância; um passo para amplificar avoltagem de polarização e o sinal de voltagem de acordo com a proporção daprimeira capacitância como para a segunda capacitância; e um passo paracancelar uma carga equivalente à quantidade de amplificação da voltagem depolarização amplificada no primeiro dispositivo de capacitância variável e nosegundo dispositivo de capacitância variável.
Usando este método, da voltagem de polarização de entrada esinal de voltagem, o sinal de voltagem pode ser amplificado.
De modo a alcançar o objeto acima, de acordo com uma outraperspectiva da presente invenção, um amplificador é fornecidocompreendendo: um primeiro dispositivo de capacitância variável do qual acapacitância é variável; um segundo dispositivo de capacitância variável doqual a capacitância é variável, eletricamente conectado ao primeirodispositivo de capacitância variável; e uma primeira unidade de entrada para,de forma seletiva, entrar uma voltagem de polarização e um sinal de voltagempara o primeiro dispositivo de capacitância variável e para o segundodispositivo de capacitância variável, onde, no evento em que a voltagem depolarização e o sinal de voltagem são entrados para o primeiro dispositivo decapacitância variável e para o segundo dispositivo de capacitância variável, acapacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável é considerada como um primeiro valor, eonde o sinal de voltagem é amplificado com a capacitância do primeirodispositivo de capacitância variável e do segundo dispositivo de capacitânciavariável como um segundo valor menor do que o primeiro valor.
O amplificador tem um primeiro dispositivo de capacitânciavariável, um segundo dispositivo de capacitância variável, e uma primeiraunidade de entrada. A capacitância do primeiro dispositivo de capacitânciavariável é variável. O segundo dispositivo de capacitância variável éeletricamente conectado ao primeiro dispositivo de capacitância variável, e acapacitância é variável como com o primeiro dispositivo de capacitânciavariável. A primeira unidade de entrada pode, de forma seletiva, entrar umavoltagem de polarização e um sinal de voltagem para o primeiro dispositivode capacitância variável e para o segundo dispositivo de capacitância variável.
No evento em que a voltagem de polarização e o sinal de voltagem sãoentrados para o primeiro dispositivo de capacitância variável e para o segundodispositivo de capacitância variável, a capacitância do primeiro dispositivo decapacitância variável e do segundo dispositivo de capacitância variável éconsiderada como um primeiro valor, com a carga sendo acumulada. Oprimeiro dispositivo de capacitância variável e o segundo dispositivo decapacitância variável, cada um, reduz a capacitância para um segundo valormenor do que o primeiro valor acima, e por meio disso emitir um sinal devoltagem de saída onde o sinal de voltagem foi amplificado através damultiplicação por uma proporção do primeiro valor como para o segundovalor. Note que a voltagem de polarização é substancialmente nãoamplificada, já que a carga equivalente à quantidade de amplificação écancelada no primeiro dispositivo de capacitância variável e no segundodispositivo de capacitância variável. De acordo com esta configuração, avoltagem de sinal pode ser amplificada enquanto mantendo a voltagem depolarização.
Também, voltagem para cancelar a quantidade de amplificaçãoda voltagem de polarização pode ser aplicada no primeiro dispositivo decapacitância variável e no segundo dispositivo de capacitância variável.
Também, aplicando a voltagem de fonte de energia, porexemplo, no primeiro dispositivo de capacitância variável e no segundodispositivo de capacitância variável, habilita carga equivalente para aquantidade de amplificação da voltagem de polarização a ser cancelada.
Também, o primeiro dispositivo de capacitância variável e osegundo dispositivo de capacitância variável pode ser do mesmo tipo decondutividade.
Com esta configuração da mesma forma, carga equivalentepara a quantidade de amplificação é cancelada no primeiro dispositivo decapacitância variável e no segundo dispositivo de capacitância variável, assima voltagem de sinal pode ser amplificada enquanto mantendo a voltagem depolarização.
Também, um arranjo pode ser feito onde o primeirodispositivo de capacitância variável e o segundo dispositivo de capacitânciavariável são varactors de MOS do tipo canal n, a primeira unidade de entradatendo um primeiro comutador, o terminal de fonte e o terminal de dreno doprimeiro dispositivo de capacitância variável e o terminal de porta do segundodispositivo de capacitância variável são, cada um, conectados ao primeirocomutador, o terminal de porta do primeiro dispositivo de capacitânciavariável é conectado a uma fonte de energia para emitir voltagem de fonte deenergia, ou para a terra, através de um segundo comutador, e o terminal defonte e o terminal de dreno do segundo dispositivo de capacitância variávelsão conectados à fonte de energia, ou para a terra, através de um terceirocomutador, e onde, no evento do segundo comutador ser conectado à fonte deenergia, o terceiro comutador é conectado para a terra, com a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável sendo considerada como o primeiro valor, e onde, noevento do segundo comutador sendo conectado para a terra, o terceirocomutador é conectado à fonte de energia, com a capacitância do primeirodispositivo de capacitância variável e do segundo dispositivo de capacitânciavariável sendo considerada como o segundo valor.
O primeiro dispositivo de capacitância variável e o segundodispositivo de capacitância variável são varactors de MOS do tipo canal n, porexemplo, e são dispositivos de capacitância variável tendo o mesmo tipo decondutividade cada um com o outro. Também, a primeira unidade de entradatem um primeiro comutador, e a voltagem de polarização e sinal de voltagemsão entrados, de forma seletiva, para o primeiro dispositivo de capacitânciavariável e para o segundo dispositivo de capacitância variável, de acordo coma abertura / fechamento do primeiro comutador. O terminal de fonte e osterminais de dreno do primeiro dispositivo de capacitância variável e oterminal de porta do segundo dispositivo de capacitância variável são, cadaum, conectados ao primeiro comutador. Também, o terminal de porta doprimeiro dispositivo de capacitância variável é conectado à uma fonte deenergia para emitir voltagem de fonte de energia, ou para a terra, através deum segundo comutador, por exemplo, e o terminal de fonte de energia e oterminal de dreno do segundo dispositivo de capacitância variável sãoconectados à fonte de energia, ou para a terra, através de um terceirocomutador, por exemplo.
Agora, no evento do segundo comutador sendo conectado àfonte de energia, o terceiro comutador é conectado para a terra, com acapacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável sendo considerada como o primeiro valor.Também, no evento do segundo comutador sendo conectado para a terra, oterceiro comutador é conectado à fonte de energia, com a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável sendo considerada como o segundo valor. Devido aosegundo comutador e ao terceiro comutador sendo operado tal que asdestinações de conexão são, mutuamente, diferentes, o aumento / diminuiçãoem capacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável do tipo, mutuamente, de condutividadeinversa, se torna o mesmo. De acordo com esta configuração, a voltagem desinal pode ser amplificada enquanto mantendo a voltagem de polarização.
Também, o primeiro dispositivo de capacitância variável e osegundo dispositivo de capacitância variável podem ser varactors de MOS dotipo canal p, a primeira unidade de entrada tendo um primeiro comutador, oterminal de porta do primeiro dispositivo de capacitância variável e o terminalde fonte e o terminal de dreno do segundo dispositivo de capacitância variávelsão, cada um, conectados ao primeiro comutador, o terminal de fonte e oterminal de dreno do primeiro dispositivo de capacitância variável sãoconectados à uma fonte de energia para emitir voltagem de fonte de energia,ou para a terra, através de um segundo comutador, e o terminal de porta dosegundo dispositivo de capacitância variável é conectado à fonte de energia,ou para a terra, através de um terceiro comutador, e onde, no evento dosegundo comutador ser conectado à fonte de energia, o terceiro comutador éconectado para a terra, com a capacitância do primeiro dispositivo decapacitância variável e do segundo dispositivo de capacitância variável sendoconsiderada como o primeiro valor, e onde, no evento do segundo comutadorsendo conectado para a terra, o terceiro comutador é conectado à fonte deenergia, com a capacitância do primeiro dispositivo de capacitância variável edo segundo dispositivo de capacitância variável sendo considerada como osegundo valor.
O primeiro dispositivo de capacitância variável e o segundodispositivo de capacitância variável são varactors de MOS do tipo canal p, porexemplo, e são dispositivos de capacitância variável tendo o mesmo tipo decondutividade cada um com o outro. Também, a primeira unidade de entradatem um primeiro comutador, e a voltagem de polarização e sinal de voltagempodem, de forma seletiva, ser entrados para o primeiro dispositivo decapacitância variável e para o segundo dispositivo de capacitância variável, deacordo com a abertura / fechamento do primeiro comutador. O terminal deporta do primeiro dispositivo de capacitância variável e o terminal de fonte eo terminal de dreno do segundo dispositivo de capacitância variável são, cadaum, conectados ao primeiro comutador. Também, o terminal de fonte eterminal de dreno do primeiro dispositivo de capacitância variável sãoconectados à uma fonte de energia para emitir voltagem de fonte de energia,ou para a terra, através de um segundo comutador, por exemplo, e o terminalde porta do segundo dispositivo de capacitância variável é conectado à fontede energia, ou para a terra, através de um terceiro comutador, por exemplo.
Agora, no evento do segundo comutador sendo conectado àfonte de energia, o terceiro comutador é conectado para a terra, com acapacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável pode ser considerada como o primeirovalor. Também, no evento do segundo comutador sendo conectado para aterra, o terceiro comutador é conectado à fonte de energia, e a capacitância doprimeiro dispositivo de capacitância variável e do segundo dispositivo decapacitância variável pode ser considerada como o segundo valor.
Também, de modo a alcançar o objeto acima, de acordo comuma outra perspectiva da presente invenção, um filtro é fornecidocompreendendo: uma unidade de amplificação a qual uma voltagem depolarização e um sinal de voltagem são entrados, com o sinal de voltagemsendo amplificado e emitido; uma primeira unidade de comutação para, deforma seletiva, entrar a voltagem de polarização e o sinal de voltagem para aunidade de amplificação; e uma segunda unidade de comutação para, deforma seletiva, emitir a saída de sinal de voltagem da unidade deamplificação, a unidade de amplificação incluindo um primeiro dispositivo decapacitância variável do qual a capacitância é variável; e um segundodispositivo de capacitância variável do qual a capacitância é variável,eletricamente conectado ao primeiro dispositivo de capacitância variável,onde, no evento em que a voltagem de polarização e o sinal de voltagem sãoentrados para o primeiro dispositivo de capacitância variável e para o segundodispositivo de capacitância variável, a capacitância do primeiro dispositivo decapacitância variável e do segundo dispositivo de capacitância variável éconsiderada com um primeiro valor, e onde o sinal de voltagem é amplificadocom a capacitância do primeiro dispositivo de capacitância variável e dosegundo dispositivo de capacitância variável como um segundo valor menordo que o primeiro valor.
Com esta configuração, o sinal de voltagem pode seramplificado e emitido enquanto mantendo a voltagem de polarização deentrada.
Também, o filtro pode ainda compreender uma terceiraunidade de comutação para configurar a unidade de amplificação para umestado inicial antes da entrada do sinal de voltagem.Com esta configuração, mesmo em um caso onde entrada devoltagem de polarização e sinal de voltagem foi, repetidamente, efetuada, osinal de voltagem pode ser amplificado e emitido enquanto mantendo avoltagem de polarização de entrada, em um estado onde a eficiência deamplificação de voltagem de sinal é mantida.
Efeitos Vantajosos
De acordo com a presente invenção, da voltagem depolarização e entrada de sinal de voltagem para o amplificador, o sinal devoltagem pode ser amplificado. Também, de acordo com a presente invenção,da voltagem de polarização e entrada de sinal de voltagem para o filtro, osinal de voltagem odes em resposta amplificado.
Descrição Breve dos Desenhos
[Fig. 1A] Fig. IA é um diagrama explicativo ilustrando oprincípio de um amplificador paramétrico discreto no tempo, amplificandosinais de voltagem.
[Fig. 1B] Fig. IB é um diagrama explicativo ilustrando oprincípio de um amplificador paramétrico discreto no tempo, amplificandosinais de voltagem.
[Fig. 1C] Fig. IB é um diagrama explicativo ilustrando oprincípio de um amplificador paramétrico discreto no tempo, amplificando
sinais de voltagem.
[Fig. 2A] Fig. 2A é um diagrama explicativo ilustrando aconfiguração de um η - MOSFET em um amplificador paramétrico deMOSFET convencional.
[Fig. 2B] Fig. 2B é um diagrama explicativo ilustrando aconfiguração de um η - MOSFET em um amplificador paramétrico deMOSFET convencional.
[Fig. 3A] Fig. 3A é um diagrama explicativo ilustrando umamplificador paramétrico de MOSFET convencional.[Fig. 3Β] Fig. 3Β é um diagrama explicativo ilustrando umamplificador paramétrico de MOSFET convencional.
[Fig. 4] Fig. 4 é um diagrama explicativo ilustrando as formasde onda dos sinais do amplificador paramétrico de MOSFET convencionalmostrado nas Fig. 3A e Fig. 3B.
[Fig. 5A] Fig. 5A é um diagrama explicativo ilustrando umfator de contribuição na distorção dos sinais de voltagem de saída em umamplificador paramétrico de MOSFET convencional.
[Fig. 5B] Fig. 5B é um diagrama explicativo ilustrando umfator de contribuição na distorção dos sinais de voltagem de saída em umamplificador paramétrico de MOSFET convencional.
[Fig. 6A] Fig. 6A é um diagrama explicativo ilustrando umestado de Monitoração e um estado de Manutenção com um amplificador deacordo com uma modalidade da presente invenção.
[Fig. 6B] Fig. 6B é um diagrama explicativo ilustrando umestado de Monitoração e um estado de Manutenção com um amplificador deacordo com uma modalidade da presente invenção.
[Fig. 7A] Fig. 7A é um diagrama explicativo ilustrandomovimento de carga em um estado de Reforço com um amplificador deacordo com uma modalidade da presente invenção.
[Fig. 7B] Fig. 7B é um diagrama explicativo ilustrandomovimento de carga em um estado de Reforço com um amplificador deacordo com uma modalidade da presente invenção.
[Fig. 7C] Fig. 7C é um diagrama explicativo ilustrandomovimento de carga em um estado de Reforço com um amplificador deacordo com uma modalidade da presente invenção.
[Fig. 8] Fig. 8 é um fluxograma ilustrando um método deamplificação usando os princípios de amplificação de acordo com a presenteinvenção.[Fig. 9Α] Fig. 9Α é um diagrama explicativo ilustrando umamplificador de acordo com uma primeira modalidade da presente invenção.
[Fig. 9B] Fig. 9B é um diagrama explicativo ilustrando umamplificador de acordo com uma primeira modalidade da presente invenção.
[Fig. 10] Fig. 10 é um diagrama explicativo ilustrando a formade onda dos sinais de acordo com a primeira modalidade mostrada nas Fig.9A e Fig. 9B.
[Fig. 11] Fig. 11 é um diagrama explicativo ilustrando umamplificador de acordo com uma segunda modalidade da presente invenção.
[Fig. 12] Fig. 12 é um diagrama explicativo ilustrando umamplificador de acordo com uma terceira modalidade da presente invenção.
[Fig. 13] Fig. 13 é um diagrama explicativo ilustrando a formade onda do sinais de acordo com uma terceira modalidade mostrada na Fig.12.
[Fig. 14] Fig. 14 é um diagrama explicativo ilustrando umamplificador de acordo com uma quarta modalidade da presente invenção.
[Fig. 15] Fig. 15 é um diagrama explicativo ilustrando umamplificador de acordo com uma quinta modalidade da presente invenção.
[Fig. 16] Fig. 16 é um diagrama explicativo ilustrando osesquemáticos de um circuito de filtro principal carregado tendo oamplificador de acordo com a presente invenção.
[Fig. 17] Fig. 17 é um diagrama explicativo ilustrando umcircuito de filtro principal carregado tendo um amplificador de acordo com asexta modalidade da presente invenção.
[Fig. 18] Fig. 18 é um diagrama explicativo ilustrando asformas de ondas dos sinais de acordo com a sexta modalidade mostrada naFigura. 17.
[Fig. 19] Fig. 19 é um diagrama explicativo ilustrando umestado de Monitoração de um amplificador de acordo com uma sétimamodalidade.
[Fig. 20] Fig. 20 é um diagrama explicativo ilustrando em umestado de Reforço do amplificador de acordo com uma sétima modalidade.
[Fig. 21] Fig. 21 é um diagrama explicativo ilustrando asformas de onda dos sinais de acordo com a sétima modalidade mostrada nasFig. 19 e Fig. 20.
[Fig. 22A] Fig. 22A é um diagrama esquemático ilustrando umvaractor de p-MOS Pl que o amplificador, de acordo com a sétimamodalidade mostrada nas Fig. 19 e Fig. 20, tem.
[Fig. 22B] Fig. 22B é um diagrama esquemático ilustrando umvaractor de p-MOS Pl que o amplificador, de acordo com a sétimamodalidade mostrada nas Fig. 19 e Fig. 20, tem.
[Fig. 23 A] Fig. 23A é um diagrama esquemático ilustrando umvaractor de n-MOS N2 que o amplificador, de acordo com a sétimamodalidade mostrada nas Fig. 19 e Fig. 20, tem.
[Fig. 23B] Fig. 23b é um diagrama esquemático ilustrando umvaractor de n-MOS N2 que o amplificador, de acordo com a sétimamodalidade mostrada nas Fig. 19 e Fig. 20, tem.
[Fig. 24A] Fig. 24A é um diagrama esquemático ilustrando umvaractor de n-MOS Nl que o amplificador, de acordo com a sétimamodalidade mostrada nas Fig. 19 e Fig. 20, tem.
[Fig. 24B] Fig. 24b é um diagrama esquemático ilustrando umvaractor de n-MOS Nl que o amplificador, de acordo com a sétimamodalidade mostrada nas Fig. 19 e Fig. 20, tem.
[Fig. 25A] Fig. 25A é um diagrama esquemático ilustrando umvaractor de p-MOS P2 que o amplificador, de acordo com a sétimamodalidade mostrada nas Fig. 19 e Fig. 20, tem.
[Fig. 25B] Fig. 25B é um diagrama esquemático ilustrando umvaractor de p-MOS P2 que o amplificador, de acordo com a sétimamodalidade mostrada nas Fig. 19 e Fig. 20, tem.
[Fig. 26] Fig. 26 é um diagrama esquemático ilustrando umcircuito de filtro principal carregado tendo um amplificador de acordo comuma oitava modalidade da presente invenção.
[Fig. 27] Fig. 27 é um diagrama esquemático ilustrando umcircuito de filtro principal carregado tendo um amplificador de acordo comuma nona modalidade da presente invenção.
[Fig. 28A] Fig. 28A é um diagrama esquemático ilustrando osprincípios de um amplificador de acordo com uma modalidade da presenteinvenção.
[Fig. 28B] Fig. 28B é um diagrama esquemático ilustrando osprincípios de um amplificador de acordo com uma modalidade da presenteinvenção.
[Fig. 28C] Fig. 28C é um diagrama esquemático ilustrando osprincípios de um amplificador de acordo com uma modalidade da presenteinvenção.
[Fig. 29] Fig. 29 é um diagrama esquemático ilustrando umestado de Monitoração de um amplificador de acordo com uma décimaprimeira modalidade.
[Fig. 30] Fig. 30 é um diagrama esquemático ilustrando umestado de Reforço de um amplificador de acordo com uma décima primeiramodalidade.
[Fig. 31] Fig. 31 é um diagrama esquemático ilustrando aforma adição e onda dos sinais de acordo com a décima primeira modalidademostrada nas Figura. 29 e Figura. 30.
[Fig. 32] Fig. 32 é um diagrama esquemático ilustrando umestado de Monitoração de um amplificador de acordo com uma décimasegunda modalidade.
[Fig. 33] Fig. 33 é um diagrama esquemático ilustrando umestado de Reforço de um amplificador de acordo com uma décima segundamodalidade.
Melhores Modos de Realizar a Invenção
Modalidades preferidas da presente invenção serão descritasem detalhes a seguir com referência aos desenhos anexos, componentes tendisubstancialmente a mesma configuração funcional serão denotados com osmesmos numerais de referência, e por meio disso omitindo descriçãoredundante.
(Princípio do amplificador paramétrico discreto no tempo)
Primeiro, o princípio de um amplificador paramétrico discretono tempo amplificando sinais de voltagem será descrito com referência à Fig.IA até Fig. 1C. Note que Fig. IA é um diagrama ilustrando um estado deMonitoração onde o amplificador paramétrico discreto no tempo acumulacarga, Fig. IB é um diagrama ilustrando um estado de Manutenção onde acarga acumulada é mantida, e ainda Fig. IC é um diagrama ilustrando umestado de Reforço onde a voltagem é amplificada.
Como mostrado na Fig. IA até Fig. 1C, este amplificadorparamétrico discreto no tempo é configurado de um fonte de energia paraemitir voltagem de entrada Vi, um dispositivo de capacitância variável doqual a capacitância muda, e um comutador SW para controlar a entrada davoltagem de entrada Vi para o dispositivo de capacitância variável.
As operações totais deste amplificador paramétrico serãodescritas como segue. Primeiro, em um estado de Monitoração (Fig. IA), ocomutador SW está em um estado on (ON), assim a voltagem de entrada Vi éaplicada ao dispositivo de capacitância variável Ci através do comutador SW.
Conseqüentemente, uma carga Quadro (= Ci * Vi), que é obtida como oproduto da voltagem de entrada Vi e a capacitância Ci do dispositivo decapacitância variável é acumulada em ambas extremidades do dispositivo decapacitância variável.Neste estado, quando o comutador SW muda para OFF, e oamplificador paramétrico fazendo a transição para o estado de Manutenção(Fig. 1B), o dispositivo de capacitância variável mantém a carga Quadroacumulada no estado de Monitoração, e conseqüentemente, a diferença depotencial entre ambos os eletrodos do dispositivo de capacitância variável émantida na voltagem de entrada Vi diretamente antes do comutador SW abrir.
Neste estado, no evento que a capacitância do dispositivo decapacitância variável muda de Ci para Co com mostrado na Fig. 1C, adiferença de potencial gerado entre ambos os eletrodos do dispositivo decapacitância variável muda conforme segue.
[Expressão Matemática 1]
<formula>formula see original document page 45</formula>
Expressão 1
Assim sendo, o potencial entre eletrodos seguindo a mudançade capacitância é proporcional a (Ci/Co). Conseqüentemente, com base nestarelação, configurando a capacitância do dispositivo de capacitância variáveltal que Como < Circuito permite que a diferença de potencial gerada entreambos os eletrodos do dispositivo de capacitância variável seja Estimulada(amplificada). Note que "k "na Expressão 1 é chamada de proporção demudança de capacitância.
(Problemas com amplificação paramétrica de MOSFET convencional)
A seguir, os problemas de amplificação paramétrica deMOSFET convencional usando o amplificador paramétrico discreto no tempoacima será descrito com referência à Fig. 2A até Fig. 5B.
Primeiro Problema
Fig. 2A e Fig. 2B são diagramas explicativos ilustrando aconfiguração de um η (negativo) - MOSFET com um amplificadorparamétrico de MOSFET convencional. Note que Fig. 2A mostra um estadode Monitoração, e Fig. 2B mostra um estado de Reforço.Como mostrado na Fig. 2A e Fig. 2B, com um amplificadorparamétrico de MOSFET convencional, a fonte de voltagem de polarização éconectada ao terminal de Porta do η - MOSFET através de um comutadorSW1_1, e a voltagem de polarização Vbias é aplicada ao terminal de Porta deacordo com o estado de conexão (ON / OFF) do comutador SW1_1. Também,o terminal de Fonte e o terminal de Dreno são conectados à uma fonte deenergia emitindo voltagem de fonte de energia Vdd (daqui em diantereferenciada como "fonte de voltagem de fonte de energia ") ou à terra,através de um comutador SW2_1, com a voltagem aplicada ao terminal deFonte e terminal de Dreno sendo capazes de ser comutados de acordo com oestado de conexão do comutador SW2_1. Note que o terminal de Bulk éconectado para a terra.
No estado de Monitoração, o amplificador paramétrico deMOSFET acima está em um estado onde o comutador SW1_1 está ON e ocomutador SW2_1 está conectado para a terra (Fig. 2A). Conseqüentemente,a voltagem de polarização Vbias é aplicada ao terminal de Porta, e o terminalde Fonte e o terminal de Dreno mantêm a voltagem da terra. Agora, no eventoem que a voltagem de polarização Vbias é configurada tal como para sermaior do que a voltagem limite Vt do η - MOSFET, o η - MOSFET estáfortemente em um estado invertido, assim uma camada de inversão B éformada na interface entre a película de óxido Aeo substrato P (P -substrato), e elétrons (elétrons) são acumulados. Como um resultado deles, acapacitância do η - MOSFET aumenta.
A seguir, como mostrado na Fig. 2B, quando o comutadorSW1_1 indo para OFF e o comutador SW21 sendo conectado ao lado dafonte de voltagem de fonte de energia, transição é feita para um estado onde avoltagem de fonte de energia Vdd é aplicada ao terminal de Fonte e aoterminal de Dreno, e também a voltagem de polarização Vbias não é aplicada.
Neste estado, a camada de inversão B que foi formada na interface entre apelícula de óxido Aeo substrato P (P - substrato) desaparece devido avoltagem de fonte de energia Vdd ser aplicada ao terminal de Fonte e aoterminal de Dreno, com íons negativos (íons Negativos) aumentando e acapacitância do η - MOSFET diminuindo. Também, nesta hora, o terminal de
Porta está em um estado de uma carga sendo mantida nele, assim quando oestado de conexão dos comutadores mudando como mostrado na Fig. 2B emudança em capacitância ocorrendo, a voltagem do terminal de Porta mudapara um valor obtido através da voltagem de polarização Vbias tendo sidoEstimulada (amplificada) através da multiplicação pela proporção de mudançade capacitância (ver Expressão 1). Note que enquanto a Fig. 2A e Fig. 2Bmostram um η - MOSFET, o princípio de amplificação de voltagem noterminal de Porta é o mesmo com um ρ (positivo) - MOSFET da mesmaforma, mesmo embora haja as diferenças que as condutividade são inversas, etambém o terminal de Bulk é conectado ao lado de fonte de voltagem de fontede energia emitindo a voltagem de fonte de energia Vdd. Daqui em diante,descrição de um amplificador paramétrico de MOSFET convencional seráfeita usando um η - MOSFET.
Agora, como descrito acima, mudança (amplificação) davoltagem do terminal de Porta ocorre devido a mudança na camada deinversão B. Agora, no caso de um MOSFET, a resistência de voltagem dodispositivo precisa ser determina levando em consideração a diferença depotencial entre o terminal de Porta - terminal de Fonte, ou entre o terminal dePorta - terminal de Dreno, i. e., a magnitude de voltagem aplicada ao terminalde Porta. Conseqüentemente, quando a voltagem de terminal de Porta sendoEstimulada através da mudança de capacitância, não somente a resistência devoltagem do MOSFET onde a voltagem do terminal de Porta foi amplificada(i. e., o MOSFET efetivamente efetuando o Boost), mas também a resistênciade voltagem do MOSFET do fluxo de descida onde a voltagem amplificada épara ser entrada, precisa ser levada em consideração. Conseqüentemente, comcircuitos tendo amplificadores paramétricos de MOSFET convencional, hádificuldade em tratar sinais de saída emitido dos amplificadores paramétricosde MOSFET.
Segundo Problema
A seguir, um segundo programa do amplificador paramétricode MOSFET convencional descrito acima será descrito com referência à Fig.3A, Fig. 3B, e Fig. 4A, e Fig. 4B. Note que os diagramas de circuitos da Fig.3A e Fig. 3B são representações dos desenhos esquemáticos da Fig. 2A e Fig.2B, com a Fig. 3A ilustrando um estado de Monitoração e a Fig. 3B umestado de Reforço, respectivamente.
Também, Fig. 4 é um diagrama explicativo ilustrando formasde onda dos imagens relacionando a um amplificador paramétrico deMOSFET convencional 10 mostrado na Fig. 3A e Fig. 3B, com a Fig. 4(a)ilustrando, sinais de relógio de controle para controlar os comutadores na Fig.3A e Fig. 3B, Fig. 4(b) sinais de voltagem de entrada Vinput 1_1 entradospara o amplificador paramétrico de MOSFET convencional 10, e Fig. 4(c)sinais de voltagem de saída Voutput 1_1 do amplificador paramétrico deMOSFET convencional 10, respectivamente.
Agora, vamos assumir que as seguintes relações mantidas como amplificador paramétrico de MOSFET convencional 10. (1) O comutadorSW1_1 opera, de forma síncrona, com um sinal de relógio Φ 1_1 mostrado naFig. 4(a), a fim de ser "ON "quando o sinal de relógio Φ 1_1 é alto (alto) e"OFF "quando baixo (baixo). (2) O comutador SW2_1 opera, de formasíncrona, com um sinal de relógio Φ 2_1 mostrado na Fig. 4(a), a fim de ser"conectado ao lado de fonte de voltagem de fonte de energia "quando o sinalde relógio Φ 2_1 é alto (alto) e "conectado ao lado de terra "quando baixo(baixo).
Note que o sinal de voltagem de entrada Vinput 1_1 entradopar ao amplificador paramétrico de MOSFET convencional 10 é um sinalonde a voltagem de polarização Vbias e o sinal de voltagem Vin sãosobrepostos, como mostrado na Fig. 4(b).
Neste exemplo, enquanto o sinal de relógio Φ 11 é "alto", ocomutador SW1_1 está "ON", e também, o sinal de relógio Φ 2_1 que éinvertido ao sinal de relógio Φ 1_1 é "baixo", tal que o comutador SW2_1está conectado para a terra. Conseqüentemente, o amplificador paramétrico deMOSFET convencional 10 está em um estado de Monitoração (Fig. 3A), umacamada de inversão é formada no lado do substrato Para da película de óxidodo terminal de Porta, com a voltagem do terminal de Porta mudando deacordo com o sinal de voltagem de entrada Vinput 1_1, e carga sendoacumulada no η - MOSFET.
A seguir, quando do sinal de relógio Φ 11 mudando para"baixo", o comutador SW1_1 vai para "OFF ". Também, nesta hora, o sinalde relógio Φ 2_1 vai para "alto "de acordo com o sinal de relógio Φ 11, e ocomutador SW2_1 está conectado à fonte de voltagem de fonte de energia(efetivamente, o tempo de inversão dos dois é compensado, mas este pontoserá descrito mais tarde). Conseqüentemente, o amplificador paramétrico deMOSFET convencional 10 faz a transição par ao estado de Reforço e acapacitância do η - MOSFET diminui. Nesta hora, o terminal de Porta do η -MOSFET é mantido uma carga, assim o sinal de voltagem de entrada Vinput1_1 muda para um valor amplificado através da multiplicação pela proporçãode mudança de capacitância. embora não mostrado na Fig. 3A e Fig. 3B,transição é feita do estado de Monitoração mostrando na Fig. 3 A par aoestado de Reforço mostrado na Fig. 3B através de um estado de Manutenção,devido ao sinal de relógio Φ 2_1 aparecendo depois que o sinal de relógio Φ1_1 cai (i. e., devido a havendo uma diferença de tempo no tempo de inversãodos dois sinais).
Agora, vamos considerar a voltagem (voltagem de Boost) noterminal de Porta do η - MOSFET na hora do amplificador paramétrico deMOSFET convencional 10 fazendo a transição para o estado de Reforço, i. e.,a voltagem de saída Voutput 1_ do amplificador paramétrico de MOSFETconvencional 10. Nesta hora, como mostrado na Fig. 4(c), a voltagem de saídaVoutput 11 éum valor onde a voltagem de entrada Vinput 1_1 (- voltagemde polarização Vbias + sinal de voltagem Vin) foi amplificada através damultiplicação pela proporção de mudança de capacitância (k vezes). Isto édizer, não somente o sinal de voltagem Vin que deve ser Estimulado, mastambém a voltagem de polarização Vbias é conseqüentemente tambémmultiplicada pela proporção de mudança de capacitância. Conseqüentemente,com um circuito tendo um amplificador paramétrico de MOSFETconvencional 10, a voltagem de saída Voutput 1_ 1 se tornadesnecessariamente grande, e se torna inadequado para circuitos mais finos ede mais baixo consumo de potência elétrica. Note que com a Fig. 4(c),distorção está presente na voltagem de saída Voutput 1_ 1, tal como umaparte do sinal de voltagem Vin amplificado sendo amplificado através damultiplicação problema k' (0 < k' < k), que será descrito a seguir.[Terceiro Problemal
Com o segundo problema do amplificador paramétrico deMOSFET convencional 10 descrito acima, descrição foi feita que a voltagemde saída Voutput 1_ 1 se torna desnecessariamente grande, e pode ser visto dareferência à Fig. 4(c) que a distorção descrita cima está presente na voltagemde saída Voutput 1_ 1. Conseqüentemente, o problema desta distorçãoocorrendo na voltagem de saída Voutput 1_ 1 será discutido a seguir comoum terceiro problema do amplificador paramétrico de MOSFET convencional 10.
Fig. 5A e Fig. 5B são diagramas explicativos ilustrando umfator de contribuição na distorção da voltagem de saída Voutput noamplificador paramétrico de MOSFET convencional 10. Fig. 5A é umdiagrama explicativo mostrando a forma de onda da freqüência de 5 MHzextraída do sinal de voltagem de saída Voutput 1_ 1 com uma forma de ondacontínua no tempo. Também, Fig. 5B é um diagrama explicativo ilustrando oespectro de freqüência da Fig. 5A.
Com referência à Fig. 5B, em adição à onda fundamental de 5Mhz, estão presente um componente de DC (corrente direta) de -60 [db] euma onde harmônico com uma freqüência mais alta do que 5 MHz, com ocomponente de DC e componente de onda de harmônico distorcendo avoltagem de saída Voutput 1_ 1. A distorção acima é devida à capacitância doη - MOSFET caindo quando a voltagem de saída Voutput 1_ 1 excede avoltagem de fonte de energia Vdd. Conseqüentemente, na Fig. 4(c), existe arelação de que maior a proporção de mudança de capacitância e, se tornamaior a distorção ocorrendo na voltagem capacitiva auxiliar.
Isto é para dizer, com o amplificador paramétrico de MOSFETconvencional 10, distorção ocorre na voltagem de saída Voutput 1_ 1 na horade Estimular a voltagem de saída Voutput 1_ 1 emitida do amplificadorparamétrico de MOSFET, assim os componentes que recebem a voltagem desaída Voutput 1_ 1 precisam efetuar correção ou o similar, da voltagem desaída Voutput 1_ 1, como apropriado.
Como descrito acima, com o amplificador paramétrico deMOSFET convencional 10, a voltagem de polarização e o sinal de voltagementrados no amplificador paramétrico de MOSFET convencional 10 sãoamplificados juntos enquanto ainda em um estado de superposição, criando,pelo menos, os três problemas descritos acima. Conseqüentemente, com oamplificador de acordo com as modalidades presentes, uma técnica, pararesolver os problemas acima através da seguinte técnica em geral, tem sidoempregada.
(Princípio de amplificacão com amplificador de acordo com a presenteinvenção)
Primeiro, o princípio de amplificação de acordo com apresente invenção será descrito com referência às Fig. 6A até Fig. 7C. Noteque Fig. 6A e Fig. 6B são diagramas explicativos ilustrando o estado deMonitoração e estado de Manutenção de um amplificador de acordo com umamodalidade da presente invenção, com a Fig. 6A ilustrando o estado deMonitoração e Fig. 6B o estado de Manutenção, respectivamente.
Também, Fig. 7A até a Fig. 7C são diagramas explicativosilustrando movimento de carga em um estado de Reforço com o amplificadorde acordo com uma modalidade da presente invenção, com Fig. 7A até Fig.7C, cada uma, ilustrando o movimento de carga no estado de Reforço aolongo do tempo.
Com referência às Fig. 6A até Fig. 7C, o amplificador deacordo com uma modalidade da presente invenção tem (1) uma primeirodispositivo de capacitância variável Para com capacitância variável, e (2) umsegundo dispositivo de capacitância variável N com condutividade inversacomo para o primeiro dispositivo de capacitância variável P, com umavoltagem de polarização Vdd / 2 e sinal de voltagem Vin sendo entrado para oprimeiro dispositivo de capacitância variável P e para o segundo dispositivode capacitância variável N de acordo com o estado de conexão do comutadorSWl. Também, o primeiro dispositivo de capacitância variável P é conectadoà fonte de voltagem de fonte de energia,e o segundo dispositivo decapacitância variável N é conectado para a terra N. Note que enquanto avoltagem de polarização tem sido mostrada para ser Vdd / 2 na Fig. 6A atéFig. 7C, é desnecessário dizer que o arranjo não é restrito ao acima.
Primeiro, como mostrado na Fig. 6A, quando o comutadorSWl está no estado "ON", a voltagem de polarização Vdd / 2 e o sinal devoltagem Vin são entrado através do comutador SWl, rede por meio dissoVpl = Vdd / 2 - Vin é aplicada à ambas extremidades do primeiro dispositivode capacitância variável P, e também Vnl = Vdd /2 + Vin é aplicada à ambasextremidade do segundo dispositivo de capacitância variável N.Conseqüentemente, o primeiro dispositivo de capacitância variável Peosegundo dispositivo de capacitância variável N acumulam carga.
Neste estado, no evento em que o comutador SWl abre e estáem um estado onde a voltagem de polarização Vdd / 2 e o sinal de voltagemVin não são aplicados (estado de Manutenção), as seguintes relações sãomantidas no amplificador.
(1) A carga Qpl = - Cl * Vpl = - Cl (Vdd / 2 - Vin)imediatamente antes da abertura do comutador SWl é mantida no terminal dePorta do primeiro dispositivo de capacitância variável P (o terminal no ladoconectado ao comutador SWl na Fig. 6B).
(2) A carga Qnl = - Cl * Vnl = - Cl (Vdd / 2 + Vin)imediatamente antes da abertura do comutador SWl é mantida no terminal dePorta do segundo dispositivo de capacitância variável N (o terminal no ladoconectado ao comutador SWl na Fig. 6B).
Agora, a diferença em carga entre o terminal de Porta doprimeiro dispositivo de capacitância variável Peo segundo dispositivo decapacitância variável N é uma quantidade proporcional ao sinal de voltagemVin.
A seguir, descrição será feita considerando o estado deReforço, com referência às Fig. 7A até a Fig. 7C. Fig. 7A é um diagramailustrando o estado de Manutenção como com a Figura. 6B, mas é ilustradacomo uma configuração com um comutador SWO não presente na Figura. 6B,de modo a descreve movimento de carga no estado de Reforço. Agora ocomutador SWO é possível um comutador para controlar conexão entre oprimeiro dispositivo de capacitância variável PPPP e a fonte de voltagem defonte de energia como mostrado na Fig. 7A até Fig. 7C, mas é um comutadorimaginário por motivo de descrição. Isto é para dizer, que Fig. 6B e Fig. 7Asão essencialmente idênticas.
Com referência à Fig. 7A, o comutador SWO está aberto, entãona mesma maneira que com a Fig. 6B, a carga do terminal de Porta doprimeiro dispositivo de capacitância variável Pé Qpl = - Cl * Vpl = - Cl(Vdd / 2 - Vin), e também a carga no terminal de Porta do segundo dispositivode capacitância variável N é Qnl = - Cl * Vnl = - Cl (Vdd / 2 + Vin). Noteque outros estados são os mesmo como com a Fig. 6B.
Neste estado, vamos considerar um caso onde a capacitânciado primeiro dispositivo de capacitância variável Pea capacitância dosegundo dispositivo de capacitância variável N são reduzidas para "l/k "vezes(i. e., a capacitância após mudança C2 = Cl / k). Nesta hora, a carga noterminal de Porta do capacitância do primeiro dispositivo de capacitânciavariável P pode ser representada como Qpl=-Cl*Vpl=-Cl (Vdd / 2 -Vin) = - k C2 (Vdd / 2 - Vin), e na mesma maneira, a carga do terminal dePorta do segundo dispositivo de capacitância variável N pode ser representadacomo Qnl = - Cl * Vnl = - Cl (Vdd / 2 + Vin) - k C2 (Vdd / 2 + Vin).
Também, a voltagem Vp2' aplicada em ambas as extremidadesdo capacitância do primeiro dispositivo de capacitância variável P é Vp2' = K(Vdd / 2 - Vin), e é amplificada sendo multiplicada pela proporção demudança de capacitância, i.e. k vezes. Na mesma maneira, a voltagem Vn2'aplicada em ambas as extremidades do segundo dispositivo de capacitânciavariável N é Vn2' = k (Vddd / 2 + Vin), e é amplificada sendo multiplicadapela proporção de mudança de capacitância, i. e. k vezes. Note que o princípiode amplificação de voltagem é o mesmo que o princípio com o amplificadorparamétrico discreto no tempo mostrado na Expressão 1 descrita acima.
A seguir, como mostrado na Fig. 7C, quando do comutadorSWO sendo fechado do estado na Fig. 7B, o primeiro dispositivo decapacitância variável P está conectado à fonte de voltagem de fonte deenergia. Nesta hora, a fonte de voltagem de fonte de energia Vdd é aplicadano primeiro dispositivo de capacitância variável P e no segundo dispositivo decapacitância variável N, assim a carga Q' = (k - 1) C2 * Vdd / 1 se move doprimeiro dispositivo de capacitância variável P para o lado de fonte devoltagem de fonte de energia, simultaneamente com o movimento da cargaQ', carga de uma quantidade equivalente à carga Q' desaparece do terminalde Porta do primeiro dispositivo de capacitância variável P e do segundodispositivo de capacitância variável N. Isto é para dizer, a carga no terminalde Porta do primeiro dispositivo de capacitância variável P é Qp2 = - C2 (Vdd/ 2 - k Vin), e a carga no terminal de Porta do segundo dispositivo decapacitância variável N é Qp2 = C2 (Vdd / 2 + k Vin).
Agora, a diferença em carga entre o terminal de Porta doprimeiro dispositivo de capacitância variável P e do segundo dispositivo decapacitância variável N é mantida, assim a voltagem Vp2 aplicada em ambasas extremidades do primeiro dispositivo de capacitância variável P é expressacom a Expressão 2, e a voltagem Vn2 aplicada em ambas as extremidades dosegundo dispositivo de capacitância variável N é expressa com a Expressão 3.
[Expressão Matemática 2]
Vp2 = (Vddd/2) -k* Vin = Vbias - k * Vin
(Expressão 2)
[Expressão Matemática 31
Vn2 = (Vddd/2) +k* Vin = Vbias + k* Vin
(Expressão 3)
Conseqüentemente, com o amplificador de acordo com umamodalidade da presente invenção, diferentemente do amplificadorparamétrico de MOSFET convencional 10 onde a voltagem de polarização e osinal de voltagem são amplificados juntos enquanto ainda em um estado desobreposição, o sinal de voltagem Vin é amplificado k (proporção demudança de capacitância) vezes, mas a voltagem de polarização Vddd / 2 =Vbias não é amplificada. Conseqüentemente, com o amplificador de acordocom uma modalidade da presente invenção, a voltagem de saída não édesnecessariamente grande como com o amplificador paramétrico deMOSFET convencional 10, assim a probabilidade dos três problemas doamplificador paramétrico de MOSFET convencional 10 descritos acimaocorrerem pode se tornar bem pequena, e por meio disso contribuindo paracircuitos mais finos e com mais baixo consumo de potência elétrica.
Note que como acima, descrição tem sido feita que comconsideração, ao primeiro dispositivo de capacitância variável P e ao segundodispositivo de capacitância variável N, os terminais no lado conectado aocomutador SWl na Fig. 6A até Fig. 7C são respectivamente, o terminal de
Porta do primeiro dispositivo de capacitância variável Peo segundodispositivo de capacitância variável N. Contudo, o princípio de amplificaçãocom o amplificador de acordo com a presente invenção não é restrito ao casodescrito acima, e pode ser aplicado, por exemplo, para um caso onde osterminais no lado conectado ao comutador SWl na Fig. 6A até Fig. IC são oterminal de Fonte e o terminal de Dreno do primeiro dispositivo decapacitância variável Peo terminal de Fonte e o terminal de Dreno dosegundo dispositivo de capacitância variável, respectivamente.
Agora, para um caso onde os terminais no lado conectado aocomutador SWl nas Fig. 6A até a Fig. IC são o terminal de Fonte e oterminal de Dreno do primeiro dispositivo de capacitância variável P esomente segundo dispositivo de capacitância variável, respectivamente, tudoque é necessário é intercambiar o primeiro dispositivo de capacitânciavariável Peo segundo dispositivo de capacitância variável N nas Fig. 6A atéa Fig. 7C, por exemplo. Devido à configuração descrita acima, por exemplo, oamplificador de acordo com uma modalidade da presente invenção permiteque a probabilidade dos três problemas do amplificador paramétrico deMOSFET convencional 10 descrito acima ocorrerem, ser feita bem pequena, epor meio disso, contribuindo para circuitos mais finos e com mais baixoconsumo de potência elétrica. Note que é desnecessário dizer que oamplificador de acordo com a presente invenção não é restrito a configuraçãotendo uma terminal de Porta, um terminal de Fonte e um terminal de Dreno.
Também, os terminais no lado conectado ao comutador SWlserão descritos abaixo como o terminal de Porta do primeiro dispositivo decapacitância variável P e do terminal de Porta do segundo dispositivo decapacitância variável N, respectivamente.
(Método de amplifícacão usando o princípio de amplificação de acordo com apresente invenção)
Um método de amplificação de acordo com uma modalidadeda presente invenção com base no princípio acima será descrito comreferência à Fig. 8. Fig. 8 é um fiuxograma ilustrando um método deamplificação usando o princípio de amplificação de acordo com a presenteinvenção.
Voltagem de polarização e sinais de voltagem são entrados, euma primeira carga correspondendo à primeira capacitância é acumulada noprimeiro dispositivo de capacitância variável e no segundo dispositivo decapacitância variável (S100)
Entrada da voltagem de polarização e sinais de voltagemacima é parada, e a carga cumulada no passo S100 é mantida (S102). Nestahora, uma voltagem equivalente à voltagem de polarização acima e o sinal devoltagem acima são aplicados no primeiro dispositivo de capacitânciavariável e no segundo dispositivo de capacitância variável.
A capacitância do primeiro dispositivo de capacitânciavariável e do segundo dispositivo de capacitância variável é reduzida daprimeira capacitância para uma segunda capacitância que é menor do que aprimeira capacitância, enquanto ainda mantendo a carda mantida no passoS102 (SI04).
A voltagem de polarização e sinal de voltagem aplicados aoprimeiro dispositivo de capacitância variável e ao segundo dispositivo decapacitância variável, são amplificados de acordo com a proporção demudança de capacitância (primeira capacitância / segunda capacitância) damudança em capacitância no passo S104 (SI06).
A carga equivalente à quantidade de amplificação de voltagemde polarização, amplificada no primeiro dispositivo de capacitância variável eno segundo dispositivo de capacitância variável no passo S106, é cancelada(SI08). Agora, cancelamento da carga equivalente à quantidade deamplificação da voltagem de polarização acima ocorre através da voltagem defonte de energia Vdd sendo aplicada no primeiro dispositivo de capacitânciavariável e no segundo dispositivo de capacitância variável.
O método de amplificação usando o princípio de amplificaçãode acordo com a presente invenção amplifica, da voltagem de polarização eentrada de sinais de voltagem para o amplificador, os sinais de voltagem,através d o passo S100 até S108.
Note que no passo S104, a capacitância do primeirodispositivo de capacitância variável e do segundo dispositivo de capacitânciavariável é reduzida da primeira capacitância para a segunda capacitância queé menor do que a primeira capacitância, mas não é restrita a isto, e acapacitância do primeiro dispositivo de capacitância variável e do segundodispositivo de capacitância variável pode ser aumentada da primeiracapacitância para uma terceira capacitância que é maior do que a primeiracapacitância. Neste caso, no passo S106 a voltagem de polarização e sinal devoltagem aplicado no primeiro dispositivo de capacitância variável e nosegundo dispositivo de capacitância variável, são atenuados.
(Primeira Modalidade)
A seguir, uma modalidade de um amplificador de acordo coma presente invenção usando o princípio de amplificação descrito acima deacordo com a presente invenção será descrito com referência à Fig. 9A até aFig. 10. Fig. 9A e Fig. 9B são diagramas explicativos ilustrando umamplificador 100 da com uma primeira modalidade da presente invenção,com a Fig. 9A ilustrando um estado de Monitoração do amplificador 100, e aFig. 9B ilustrando um estado de Reforço do amplificador 100.
Também, Fig. 10 (a) é um diagrama ilustrando sinais derelógio de controle para controlar os comutadores da Fig. 9A e da Fig. 9B,Fig. 10 (b) é um diagrama ilustrando um sinal de voltagem de entrada Vinputentrado para o amplificador 100 de acordo com a primeira modalidade dapresente invenção, e Fig. 10 (c) é um diagrama ilustrando um sinal devoltagem de saída Voutput do amplificador 100 de acordo com a primeiramodalidade da presente invenção.
Com referência às Fig. 9A e Fig. 9B, o amplificador 100 deacordo com a primeira modalidade da presente invenção é configurado de umCMOS tendo um varactor de p-MOS Ple um varactor de n-MOS NI. Agora,o varactor de p-MOS Pleo varactor de n-MOS Nl mudam em capacitânciadependendo há ou não uma camada de inversão, como com o MOSFETmostrado na Fig. 2A e Fig. 2B.
A voltagem de polarização e o sinal de voltagem Vin sãoentrados para o terminal de Porta do varactor de p-MOS Pl e do varactor den-MOS NI, de acordo com o estado de conexão do comutador SWl.Também, o terminal de Fonte e o terminal de Dreno do varactor de p-MOS Plsão conectados à fonte de voltagem de fonte de energia e à terra de acordocom o estado de conexão do comutador SW2, e o terminal de Fonte e oterminal de Dreno do varactor de n-MOS Nl são conectados à fonte devoltagem de fonte de energia e à terra de acordo com o estado de conexão docomutador SW3. Agora, o varactor de p-MOS Pleo varactor de n-MOS Nltem condutividade inversa, então de modo a coincidir o aumento / diminuiçãode carga de capacitância do varactor de p-MOS Pl e do varactor de n-MOSNI, no evento em que o comutador SW2 é conectado aa fonte de voltagem defonte de energia, o comutador SW3 é conectado para a terra, e no evento emque o comutador SW2 é conectado para a terra, o comutador SW3 éconectado à fonte de voltagem de fonte de energia.
Agora, o comutador SWl sincroniza com o sinal de relógio Φ1mostrado na Fig. 10 (a), a fim de fechar quando o sinal de relógio Φ1 é alto, eentrar a voltagem de polarização Vbias e o sinal de voltagem Vin para osterminais de Porta do varactor de p-MOS Pl e do varactor de n-MOS NLTambém, o comutador SWl abre quando o sinal de relógio Φ1 é baixo, e pormeio disso controlar a entrada da voltagem de polarização Vbias e do sinal devoltagem Vin para o terminais de Porta do varactor de p-MOS Pl e dovaractor de n-MOS NL Note que a relação entre o sinal de relógio Φ1 e ocomutador SWl não é restrita ao acima, e o comutador SWl pode fecharquando o sinal de relógio Φ1 é baixo. Também, enquanto várias modalidadesrelacionando a presente invenção serão descritas, a relação entre sinais deentrada relógio e os comutadores não são restritas, na mesma maneira quecom a relação acima entre o sinal de relógio Φ1 e o comutador SWl.
O comutador SW2 sincroniza com o sinal de relógio Φ2mostrado na Fig. 10 (a), a fim de ser conectado para a terra quando o sinal derelógio Φ2 é alto, e conectado à fonte de voltagem de fonte de energia quandoo sinal de relógio Φ2 é baixo. Também, o comutador SW3 sincroniza com osinal de relógio Φ2, a fim de ser conectado à fonte de voltagem de fonte deenergia quando o sinal de relógio Φ2 é alto, e conectado para a terra quando osinal de relógio Φ2 é baixo. Agora, como mostrado na Fig. 10 (a), o sinal derelógio ΦΙε o sinal de relógio Φ2 são entrados tal que as fases deles não sesobrepõem. Um estado de Monitoração, um estado de Manutenção e umestado de Reforço são criados no amplificador 100 de acordo com a primeiramodalidade da presente invenção conservando a relação de passos do sinal derelógio Φ1 e do sinal de relógio Φ2 de se sobreporem.
Também, o sinal de voltagem de entrada Vin entrado para oamplificador 100 de acordo com a primeira modalidade da presente invençãoé um sinal onde a voltagem de polarização Vbias e o sinal de voltagem Vinsão sobreposto, como mostrado na Fig. 10 (b).
Com referência à Fig. 9A, no estado de Monitoração, o sinalde voltagem de entrada Vin é entrado para os terminais de Porta do varactorde p-MOS P1 e do varactor de n-MOS Nl através do comutador SWlfechando, de forma síncrona, com o sinal de relógio Φ1. Também, acapacitância do varactor de p-MOS Pl e do varactor de n-MOS Nl aumentadevido ao comutador SW2 sendo conectado à fonte de voltagem de fonte deenergia, de forma síncrona, com o sinal de relógio Φ2, e o comutador SW3sendo conectado para a terra, de forma síncrona, com o sinal de relógio Φ2.Conseqüentemente, a voltagem nos terminais de Porta do varactor de p-MOSPl e do varactor de n-MOS Nl muda de acordo com o sinal de voltagem deentrada Vinput, e a carga correspondendo ao sinal de voltagem de entradaVinput é acumulada no varactor de p-MOS Pl e varactor de n-MOS NI.
A seguir, com referência à Fig. 9B, no estado de Reforço, osinal de voltagem de entrada Vinput não é entrado para os terminais de Portado varactor de p-MOS Pl e do varactor de n-MOS Nl devido ao comutadorSWl abrindo, de forma síncrona, com o sinal de relógio Φ1, também, ocomutador SW2 é conectado para a terra, de forma síncrona, com o sinal derelógio Φ2, e o comutador SW3 é conectado à fonte de voltagem de fonte deenergia, de forma síncrona, com o sinal de relógio Φ2, e por meio disso acapacidade do varactor de p-MOS Pl e do varactor de n-MOS Nl diminuem.Nesta hora, os terminais de Porta do varactor de p-MOS Pl e do varactor den-MOS Nl mantêm uma carga, assim, o sinal de voltagem Vin é amplificadosendo multiplicado pela proporção de mudança de capacitância, com amagnitude da voltagem de polarização Vbias sendo mantida como ela está.Conseqüentemente, como mostrado na Fig. 10 (c), a voltagem de saídaVoutput do amplificador 100 de acordo com a primeira modalidade dapresente invenção assume uma forma de onda, onde o sinal de voltagem Vinfoi amplificado sendo multiplicado pela proporção de mudança decapacitância, com a magnitude da voltagem de polarização Vbias sendomantida como ela está, como para o sinal de voltagem de entrada Vinput.Agora, a voltagem de saída Voutput é menor do que a voltagem de fonte deenergia Vdd5 assim, não há distorção na voltagem de saída como com oamplificador paramétrico de MOSFET convencional 10. Note que enquantonão ilustrado nas Fig. 9A e Fig. 9B, tendo o sinal de relógio Φ2 de subirseguindo o sinal de relógio Φ1 caindo como mostrado na Fig. 10 (a) força atransição do estado de Monitoração mostrado na Fig. 9A, através do estado deManutenção para o estado de Reforço mostrado na Fig. 9B.
Conseqüentemente, com o amplificador 100 de acordo com aprimeira modalidade da presente invenção, um sinal de voltagem de saída,onde um sinal de voltagem foi amplificado sendo multiplicado pela proporçãode mudança de capacitância com a magnitude da voltagem de polarizaçãosendo mantida como ele está como para o sinal de voltagem de entrada, podeser emitido, assim, o sinal de voltagem de saída nunca se tornadesnecessariamente grande, conseqüentemente, um circuito tendo oamplificador de acordo com a primeira modalidade da presente invenção nãomais precisa ser fornecido com medidas especiais considerando sinais devoltagem de saída do amplificador de acordo com a primeira modalidade dapresente invenção, tornado o tratamento dos sinais de voltagem de saída maisfácil, e também possibilitando a contribuição para circuitos mais finos e commais baixo consumo de potência elétrica. Ainda, a probabilidade damagnitude do sinal de voltagem de saída se tornar maior do que a voltagem defonte de energia Vdd pode ser feita bem pequena, assim, não há distorção nossinais de voltagem de saída, e sinais de voltagem de saída desejados podemser obtidos.
[Modificação da Primeira Modalidadel
Com o amplificador 100 de acordo com a primeira modalidadeda presente invenção mostrado na Fig. 9A e Fig. 9B, uma configuração foiilustrada onde os terminais de Porta do varactor de p-MOS Pl e do varactorde n-MOS Nl são conectados ao comutador SWl, o terminal de Fonte e oterminal de Dreno do varactor de p-MOS Pl são, cada um, conectado aocomutador SW2, e o terminal de Fonte e o terminal de Dreno do varactor den-MOS Nl são, cada um, conectado ao comutador SW3. Contudo, aconfiguração do amplificador de acordo com a primeira modalidade dapresente invenção não é restrita ao acima. Por exemplo, o amplificador deacordo com a primeira modalidade da presente invenção pode terminal oterminal de Dreno e o terminal de Dreno do varactor de p-MOS Pl e obter oterminal de Dreno do varactor de n-MOS NI, cada um, conectado aocomutador SWl, com o terminal de Porta do varactor de n-MOS Nlconectado ao comutador SW2 e o terminal de Porta do varactor de p-MOS Plconectado ao comutador SW3.
Agora, o varactor de p-MOS Pl e o varactor de n-MOS Nltêm condutividade inversa. Conseqüentemente, de modo a coincidir amudança do aumento / diminuição de capacitância, como com o caso doamplificador 100,
(1) no evento em que o comutador SW2 está conectado á fontede voltagem de fonte de energia, o comutador SW3 está conectado para aterra, e,
(2) no evento em que o comutador SW2 está conectado para aterra, o comutador SW3 está conectado á fonte de voltagem de fonte deenergia.
Com a configuração acima da mesma forma, um estado deMonitoração, um estado de Manutenção e um estado de Reforço podem sercriados no amplificador 100, assim, o sinal de voltagem Vin pode seramplificado sendo multiplicado pela proporção de mudança de capacitância,com a magnitude da voltagem de polarização Vbias sendo mantida como elaestá, como mostrado nas Expressões 2 e 3.Assim sendo, com o amplificador de acordo com a primeiramodalidade da presente invenção, um sinal de voltagem de saída, onde umsinal de voltagem foi amplificado sendo multiplicado pela proporção demudança de capacitância com a magnitude da voltagem de polarização sendomantida como ela está como para o sinal de voltagem de entrada, pode seremitido, assim, o sinal de voltagem de saída nunca se tornadesnecessariamente grande. Conseqüentemente, um circuito tendo oamplificador de acordo com a primeira modalidade da presente invenção nãomais precisa ser fornecido com medidas especiais considerando os sinais devoltagem de saída do amplificador de acordo com a primeira modalidade dapresente invenção, tornando o tratamento dos sinais de voltagem de saídamais fácil, e também possibilitando a contribuição para circuitos mais finos ecom mais baixo consumo de potência elétrica. Ainda, a probabilidade damagnitude do sinal de voltagem de saída se tornar maior do que a voltagem defonte de energia Vdd pode se feita bem pequena, assim, não há distorção nossinais de voltagem de saída, e sinais de voltagem de saída desejados podem seobtidos.
CSegunda Modalidade)
Como descrito com o princípio de amplificação doamplificador de acordo com modalidades da presente invenção, comamplificador de acordo com modalidades da presente invenção, a mesmaquantidade de carga é eliminada no terminal de Porta do primeiro dispositivode capacitância variável P e no terminal de Porta do segundo dispositivo decapacitância variável N, assim, o sinal de voltagem é amplificado sendomultiplicado pela proporção de mudança de capacitância, enquanto mantendoa magnitude da voltagem de polarização. Conseqüentemente, é preferível quea área dos terminal de Porta do primeiro dispositivo de capacitância variável Pe a área do terminal de Porta do segundo dispositivo de capacitância variávelN são as mesmas. Contudo, em processos de fabricação efetivos, há casosonde a área do terminal de Porta do primeiro dispositivo de capacitânciavariável Pea área do terminal de Porta do segundo dispositivo decapacitância variável não coincidem, devido às irregularidades na fabricaçãodos dispositivos. Conseqüentemente, a seguir, uma segunda modalidade ondea área do terminal de Porta do primeiro dispositivo de capacitância variável Pe a área do terminal de Porta do segundo dispositivo de capacitância variávelpodem ser ajustadas, será descrita. Fig. 11 é um diagrama explicativoilustrando um amplificador 200 de acordo com uma segunda modalidade dapresente invenção.
Como mostrado na Fig. 11, o amplificador 200 de acordo coma segunda modalidade da presente invenção tem a mesma configuração básicacomo aquela do amplificador 100 de acordo com a primeira modalidade,ainda fornecido com múltiplos varactors de p-MOS ΡΊ até P'4 de ajuste,tendo larguras de porta minúsculas sendo fornecidas em paralelo ao varactorde p-MOS PI. A largura de porta do varactor de p-MOS Pl é W = a, e alargura de porta do varactor de n-MOS Nl é W = β. Também, a largura deporta do varactor de p-MOS P' 1 de ajuste é W = 4 [μηι], e na mesma maneira,as larguras de porta dos varactor de p-MOS P'2 até P'4 de ajuste são W = 8[μηι], 16 [μηι], e 32 [μηι]. Aqui, para clareza da descrição, vamos assumir queos comprimentos das portas lógicas do varactor de p-MOS PI, do varactor den-MOS Nl e dos varactors de p-MOS ΡΊ até P'4 são 1 [μηι].
Os terminais de Porta dos varactors de p-MOS P' 1 até P'4 sãoconectados ao comutador SWl, e a voltagem de polarização Vbias e o sinalde voltagem Vin são entrados de acordo com o estado de conexão docomutador SWl. Ainda, os varactors de p-MOS P'l até P'4 têm as seguintesrelações.
(1) O terminal de Fonte e o terminal de Dreno do varactor dep-MOS P' 1 de ajuste de ajuste são conectados à fonte de voltagem de fonte deenergia de acordo com o estado de conexão do comutador SW'l, e na mesmamaneira,
(2) O terminal de Fonte e o terminal de Dreno dos varactors dep-MOS P'2 até P'4 de ajuste são conectados à fonte de voltagem de fonte deenergia de acordo com o estado de conexão dos comutadores SW'2 até SW'4.
No evento em que cada um dos comutadores SW' 1 até SW'4têm a mesma polaridade que o varactor de p-MOS PI, i. e., com a mesmadestinação de conexão que o SW2, a área do terminal de Porta do varactor dep-MOS Pl aumenta. Por exemplo, como mostrado na Fig. 11, no evento emque o comutador SW2 e os comutadores SW'1 até SW'4 as conectados àfonte de voltagem de fonte de energia, a área Sp do terminal de Porta dovaractor de p-MOS Pl é, com base em Sp = a, Sp' = a + (4 + 8 + 16 + 32) = a+ 60 [μιη2], que é máximo. Também, no evento em que o comutador SW2 eos comutadores SW'l até SW'3 estão conectados à fonte de voltagem defonte de energia, e o comutador SW'4 está conectado para a terra, a área Spdo terminal de Porta do varactor de p-MOS Pl é, Sp' = α + (4 + 8 + 16) = α +28 [μιη2]. Como descrito acima,, com o amplificador 200 de acordo com asegunda modalidade da presente invenção, apropriadamente, de formaindependente, comutando as conexões dos comutadores SW'1 até SW'4possibilita a área Sp do terminal de Porta do varactor de p-MOS Pl serindiretamente mudada. Conseqüentemente, o valor da proporção de área Sn /Sp entre a área Sp do terminal de Porta do primeiro dispositivo decapacitância variável Pea área Sn = β do terminal de Porta do segundodispositivo de capacitância variável N pode ser, de forma precisa, ouaproximadamente ajustado para 1.
Agora, na Fig. 11, as larguras de portas lógicas dos varactorsde p-MOS ΡΊ até P'4 são ponderadas com potências de dois, a razão dissosendo para controle de bit da área Sp do terminal de Porta do primeirodispositivo de capacitância variável P. Por exemplo, em um evento deempregar a configuração na Fig. 11, controle de e bit, i.e., área Wp doterminal de Porta do primeiro dispositivo de capacitância variável P, pode servariada em 16 maneiras. Como uma questão de clareza, controle da área Wpdo terminal de Porta do primeiro dispositivo de capacitância variável P não érestrito ao descrito acima, e as larguras de porta dos varactors de p-MOS P' 1até P'4 podem ser arbitrariamente configuradas.
Também, na Fig. 11, a área Sp do terminal de Porta doprimeiro dispositivo de capacitância variável P foi indiretamente mudadatrocando a polaridade de voltagem a ser aplicada nos terminal de Fonte e nosterminais de dreno dos varactors de p-MOS ΡΊ até P'4 de ajuste, em umestado onde os terminais de Porta dos varactors de p-MOS ΡΊ até P'4 deajuste. Contudo, a área Sp do terminal de Porta do primeiro dispositivo decapacitância variável P pode ser, indiretamente, mudada fornecendocomutadores no lado do terminal de Porta dos varactors de p-MOS ΡΊ atéP'4 de ajuste.
Conseqüentemente, o amplificador 200 de acordo com asegunda modalidade da presente invenção é capaz de ajustar a proporção deárea entre a área do terminal de Porta do primeiro dispositivo de capacitânciavariável Pea área do terminal de Porta do segundo dispositivo decapacitância variável N. Conseqüentemente, mesmo no evento da área doterminal de Porta do primeiro dispositivo de capacitância variável P e da áreado terminal de Porta do segundo dispositivo de capacitância variável Ndiferirem devido às irregularidades entre os dispositivos, a magnitude davoltagem de polarização incluída no sinal de voltagem de entrada pode sermantida.
Assim sendo, com o amplificador 200 de acordo com asegunda modalidade da presente invenção, na mesma maneira que com oamplificador 100 de acordo com a primeira modalidade da presente invenção,um sinal de voltagem, onde um sinal de voltagem foi amplificado sendomultiplicado pela proporção de mudança de capacitância com a magnitude davoltagem de polarização sendo mantida como ele está como para o sinal devoltagem de entrada, pode ser emitida, assim, a sinal de voltagem de saídanunca se torna desnecessariamente grande. Conseqüentemente, um circuitotendo o amplificador 200 de acordo com a segunda modalidade da presenteinvenção não mais necessita ser fornecido com medidas especiaisconsiderando os sinais de voltagem de saída do amplificador 200 de acordocom a segunda modalidade da presente invenção, fazendo o tratamento dossinais de voltagem de saída mais fácil, e também possibilitando a contribuiçãopara circuitos mais finos e com mais baixo consumo de potência elétrica.
Ainda, a probabilidade da magnitude do sinal de voltagem de saída de setornar maior do que a voltagem de fonte de energia Vdd pode ser feita bempequena, assim, não há distorção nos sinais de voltagem de saída, e sinais devoltagem de saída desejados podem ser obtidos.
Também, enquanto na Fig. 11 mostra uma configuração onde aárea dos terminais de Porta do primeiro dispositivo de capacitância variável Pé ajustado, o arranjo não é restrito ao descrito acima, e arranjos podem serfeitos, por exemplo, onde múltiplos varactors de n-MOS de ajuste com bempequenas larguras de porta são fornecidos para ajustar a área do terminal dePorta do segundo dispositivo de capacitância variável N, ou onde ambas asáreas do terminal de Porta do primeiro dispositivo de capacitância variável P ea área do terminal de Porta do segundo dispositivo de capacitância variável Nsão ajustados.
CTerceira Modalidade)
A seguir, um circuito de amplificação diferencial usando oprincípio de amplificação de acordo com a presente invenção será descritacom uma terceira modalidade da presente invenção. Fig. 12 é um diagramaexplicativo ilustrando um amplificador 300 de acordo com a terceiramodalidade da presente invenção.
Também, Fig. 13 é um diagrama explicativo ilustrando deacordo com a terceira modalidade da presente invenção mostrada na Fig. 12.Aqui, Fig. 13 (a) é um diagrama ilustrando os sinais de relógio de controlepara controlar comutadores na Fig. 12, e Fig. 13 (b) é um a diagramailustrando um sinal de voltagem de entrada de fase positiva Vinputl entradopara o amplificador 300 de acordo com a terceira modalidade da presenteinvenção. Também, a Fig. 13 (c) é um diagrama ilustrando uma voltagem desaída de fase positiva Voutputl emitido do amplificador 300 de acordo com aterceira modalidade da presente invenção, e Fig. 13 (d) é um diagramailustrando um sinal de voltagem de saída diferencial Voutputl - VoutputlXemitido do amplificador 300 de acordo com a terceira modalidade da presenteinvenção. Agora, o VoutpulX no sinal de voltagem de saída diferencialVoutputl - VoutputlX é um sinal de voltagem de saída de fase inversa onde afase foi invertida daquela do sinal de voltagem de saída de fase positivaVoutpu 1.
Com referência à Fig. 12, o amplificador 300 de acordo com aterceira modalidade da presente invenção inclui uma primeira unidade deamplificação 302 para a qual o sinal de voltagem de entrada de fase positivaVinput 1, obtido por sobreposição da voltagem de polarização Vbias esomente sinal de voltagem de fase positiva Vin / 2 de acordo com o estado deconexão do comutador SWl, uma segunda unidade de amplificação 304 par àqual o sinal de voltagem de entrada de fase inversa VinputX, obtido porsobreposição da voltagem de polarização Vbias e do sinal de voltagem de faseinversa -Vin / 2 de acordo com o estado de conexão de um comutador SW1X,e uma unidade de comutação 306 para conectar a primeira unidade deamplificação 302 e a segunda unidade de amplificação 304 à fonte devoltagem de fonte de energia ou à terra. Aqui, o sinal de voltagem de entradade fase inversa VinputlX é um sinal onde a fase foi invertida daquele do sinalde voltagem de entrada de fase positiva Vinputl.
A primeira unidade de amplificação 302 e a segunda unidadede amplificação 304 são da mesma configuração como o amplificador 100 deacordo com a primeira modalidade da presente invenção descrita acima. Aprimeira unidade de amplificação tem um varactor de p-MOS Pl e umvaractor de n-MOS NI, com o sinal de voltagem de entrada de fase positivaVinputl sendo entrado par ao terminal de Porta do varactor de p-MOS Pl edo varactor de n-MOS Nl de acordo com o estado de conexão do comutadorSWl. Também, a segunda unidade de amplificação tem um varactor de p-MOS P2 e um varactor de n-MOS N2, com o sinal de voltagem de entrada defase inversa VinputlX sendo entrado para os terminais de Porta do varactorde p-MOS P2 e d) no evento de acordo com o estado de conexão docomutador SWlX.
A unidade de comutação 306 inclui comutadores SW2 e SW3,com o comutador SW2 conectando o varactor de n-MOS Nl e o varactor den-MOS N2 à fonte de voltagem de fonte de energia ou à terra, e o comutadorSW2 conectando o varactor de p-MOS Pl e o varactor de p-MOS P2 à fontede voltagem de fonte de energia ou à terra. Agora, os varactors de p-MOS Ple P2 e os varactors de n-MOS Nl e N2 tem condutividade inversa, então demodo a coincidir a mudança de aumento / diminuição de capacitância dosvaractors de p-MOS Pl e P2 e dos varactors de n-MOS Nl e N2, no eventoem que o comutador SW2 é conectado para a terra, o comutador SW3 éconectado à fonte de energia, e no evento em que o comutador SW2 éconectado à fonte de energia, o comutador SW3 é conectado para a terra.
Agora, o comutador SWl opera, de modo síncrono, com osinal de relógio Φ1 mostrado na Fig. 13 (a), a fim de fechar quando o sinal derelógio Φ1 é alto, e entrar o sinal de voltagem de entrada de fase positivaVinputl mostrando na Fig. 13 (b) para os terminais de Porta do varactor de p-MOS Pl e do varactor de n-MOS NI. Também, o comutador SWl abrequando o sinal de relógio Φ1 é baixo, e por meio disso controlar a entrada dosinal de voltagem de entrada de fase positiva Vinputl para os terminais dePorta do varactor de p-MOS Pl e do varactor de n-MOS NI.
O comutador SWlX opera, de forma síncrona, com o sinal derelógio Φ1 mostrado na Fig. 13 (a), a fim de fechar quando o sinal de relógioΦ1 é alto, e entrar o sinal de voltagem de entrada de fase inversa VinputlXpara os terminais de Porta do varactor de p-MOS P2 e do varactor de n-MOSN2. Também, o comutador SWlX abre quando o sinal de relógio Φ1 é baixo,e por meio disso controlar a entrada do voltagem de entrada de fase positivaVinputlX para os terminais de Porta do varactor de p-MOS P2 e no evento.
Também, o comutador SW2, de forma síncrona, com o sinalde relógio Φ2 mostrado na 13 (a), a fim de conectar os varactors de n-MOSNl e N2 para a terra quando o sinal de relógio Φ2 é baixo, e conectar osvaractors de n-MOS Nl e N2 para a fonte de voltagem de fonte de energiaquando o sinal de relógio Φ2 é alto. O comutador SW3 opera, de formasíncrona, com o sinal de relógio Φ2 mostrada na Fig. 13 (a), a fim de conectaros varactors de p-MOS Pl e P2 à fonte de voltagem de fonte de energiaquando o sinal de relógio Φ2 é baixo, e para conectar os varactors de p-MOSPl e P2 para a terra quando o sinal de relógio Φ2 é alto.
Na mesma maneira que com o amplificador 100 de acordocom a primeira modalidade da presente invenção descrito acima, a primeiraunidade de amplificação 302 faz a transição através do estado deMonitoração, do estado de Manutenção, e do estado de Reforço, com base nossinais de relógio Φ1 e Φ2 mostrados na Fig. 13 (a), e por meio disso, emitir osinal de voltagem de saída de fase positiva Voutputl mostrado na Fig. 13 (c),onde a voltagem de polarização Vbias foi mantida e o sinal de voltagem defase positiva Vin / 2 foi amplificado sendo multiplicado pela proporção demudança de capacitância.
Na mesma maneira, a segunda unidade de amplificação 304faz a transição através do estado de Monitoração, do estado de Manutenção edo estado de Reforço, com base nos sinais de relógio Φ1 e Φ2 mostrados na13 (a), e por meio disso, emitir o sinal de voltagem de saída de fase inversaVoutput IX, onde a voltagem de polarização Vbias foi mantida e o sinal devoltagem de fase inversa -Vin / 2 foi amplificado sendo multiplicado pelaproporção de mudança de capacitância.
Agora, o sinal de voltagem de saída de fase positiva Voutputle o sinal de voltagem de saída de fase inversa VoutputlX são usados como osinal de voltagem de saída diferencial Voutputl - VoutputlX mostrado naFig. 13 (d).
Conseqüentemente, um circuito tendo o amplificador 300 deacordo com a terceira modalidade da presente invenção pode cancelar o ruído(distorção mesmo quando) gerado no sinal de voltagem de saída de fasepositiva Voutputl e no sinal de voltagem de saída de fase inversa Voutput IX,considerando o sinal de voltagem de saída de fase positiva Voutputl e o sinalde voltagem de saída de fase inversa VoutputlX emitidos do amplificador300 da terceira modalidade da presente invenção como o sinal de voltagem desaída diferencial Voutpul - VoutputlX mostrado na 13 (d).
Também, com o amplificador 300 de acordo com a terceiramodalidade da presente invenção, um sinal de voltagem de saída de fasepositiva, onde um sinal de voltagem de fase positiva foi amplificado sendomultiplicado pela proporção de mudança de capacitância com a magnitude davoltagem de polarização sendo mantida como ela está como para o sinal devoltagem de entrada de fase positiva, pode ser emitido, assim, o sinal devoltagem de saída de fase positiva nunca se torna desnecessariamente grande.Na mesma maneira, um sinal de voltagem de saída de fase positiva inversa,onde um sinal de voltagem de fase inversa foi amplificado sendo multiplicadopela proporção de mudança de capacitância com a magnitude da voltagem depolarização sendo mantida como ela está como para o sinal de voltagem deentrada de fase inversa, pode ser emitido, assim, o sinal de voltagem deentrada de fase inversa nunca se torna desnecessariamente grande.Conseqüentemente, um circuito tendo o amplificador 300 de acordo com aterceira modalidade da presente invenção não mais necessita ser fornecidocom medidas especiais considerando os sinais de voltagem de saídadiferenciais do amplificador 300 de acordo com a terceira modalidade dapresente invenção, tornando o tratamento dos sinais de voltagem de saídadiferenciais mais fácil,e também possibilitando a contribuição para circuitosmais finos e com mais baixo consumo de potência elétrica. Ainda, aprobabilidade da magnitude dos sinais de voltagem de saída diferenciais setornarem maiores do que a voltagem de fonte de energia Vdd pode ser feitabem pequena, assim, não há distorção nos sinais de voltagem de saídadiferenciais, e os sinais de voltagem de saída diferenciais desejados podem serobtidos.
(Quarta Modalidade)
Fig. 14 é um diagrama ilustrando um amplificador 400 deacordo com a quarta modalidade da presente invenção.
Com referência à Fig. 14, o amplificador 400 de acordo com aquarta modalidade da presente invenção é basicamente da mesmaconfiguração como o amplificador 300 da terceira modalidade da presenteinvenção, configurando um circuito de amplificação diferencial. Também, emcomparação com o amplificador 300 de acordo com a terceira modalidade dapresente invenção mostrado na Fig. 12, com o amplificador 400 de acordocom a quarta modalidade da presente invenção, os terminais de Dreno dovaractor de p-MOS Pl e do varactor de p-MOS P2 são, mutuamente,conectados, mas os terminais de Dreno de cada unidade dos varactors de p-MOS acima e os terminais de Fonte do varactor de p-MOS Pl e do varactorde p-MOS Pl não são conectados. Também, enquanto os terminais de Drenodo varactor de n-MOS Nl e do varactor de n-MOS N2 são, mutuamente,conectados, os terminais de Dreno de cada um dos varactors de n-MOS e osterminais de Fonte de cada um dos varactor de n-MOS Nl e do varactor de n-MOS Ν2 não são conectados. Com tal uma configuração como descrita acimada mesma forma, a capacitância do varactor de p-MOS PI, do varactor de p-MOS P2, do varactor de n-MOS NI, e do varactor de n-MOS N2 pode servariada trocando a camada de inversão aplicando voltagem de fonte deenergia Vdd para a do terminal de Fonte ou do terminal de Dreno.
Conseqüentemente, a fiação do amplificador 400 de acordocom a quarta modalidade da presente invenção pode ser simplificada quandocomparada com aquela do amplificador 300 de acordo com a terceiramodalidade da presente invenção,e também, os comutadores SW2 e SW3 sãoconectados somente com os terminais de fonte dos varactors de p-MOS Pl eP2 e varactors de n-MOS Nl e N2, assim a carga nos comutadores SW2 eSW3 pode ser atenuada.
Também, com o amplificador 300 de acordo com a quartamodalidade da presente invenção, como com o amplificador 300 de acordocom a terceira modalidade da presente invenção, um sinal de voltagem desaída de fase positiva, onde um sinal de voltagem de saída de fase positiva foiamplificado sendo multiplicado pela proporção de mudança de capacitânciacom a magnitude da voltagem de polarização sendo mantida como ela estácomo para o sinal de voltagem de entrada de fase positiva, pode ser emitido,assim o sinal de voltagem de saída de fase positiva nunca se tornadesnecessariamente grande. Na mesma maneira, um sinal de voltagem desaída de fase inversa, ondas eletromagnéticas uma sinal de voltagem de faseinversa foi amplificado sendo multiplicado pela proporção de mudança decapacitância com a magnitude da voltagem de polarização mantida como elaestá como o sinal de voltagem de entrada de fase inversa, pode ser emitido,assim o sinal de voltagem de saída de fase inversa nunca se tornadesnecessariamente grande. Conseqüentemente, um circuito tendo oamplificador 400 de acordo com a quarta modalidade da presente invençãonão mais necessita ser fornecido com medidas especiais considerando ossinais de voltagem de saída diferenciais do amplificador 400 de acordo com aquarta modalidade da presente invenção, tornando o tratamento dos sinais devoltagem de saída diferenciais mais fácil, e também possibilitando acontribuição para circuitos mais finos e com mais baixo consumo de potênciaelétrica. Ainda, a probabilidade da magnitude dos sinais de voltagem de saídadiferenciais se tornarem maiores do que a voltagem de fonte de energia Vddpode ser feita bem pequena, assim, não há distorção nos sinais de voltagem desaída diferenciais, e os sinais de voltagem de saída diferenciais desejadospodem ser obtidos.
Também, enquanto a configuração é mostrada na Fig. 14 ondeos comutadores SW2 e SW3 estão conectados somente aos terminais de Fontedo varactors de p-MOS Pl e P2 e dos varactors de n-MOS Nl e N2, isto não érestrito ao descrito acima, e uma configuração pode ser feita onde oscomutadores SW2 e SW3 são conectados somente aos terminais de Dreno dovaractors de p-MOS Pl e P2 e do varactors de n-MOS Nl e N2.
COuinta Modalidade)
Como mostrado na Expressão 1, um amplificador paramétricodiscreto no tempo pode amplificar ou atenuar sinais de saída através deproporção de mudança de capacitância. Conseqüentemente, a seguir,descrição será feita considerando um amplificador de acordo com a quintamodalidade da presente invenção, que é capaz de comutação sobre o ganhodos sinais de voltagem de saída no processo de transição do estado deMonitoração para o estado de Reforço através do estado de Manutenção,combinando casos onde a capacitância de varactors de p-MOS e varactors den-MOS aumenta e casos onde a capacitância deles diminui. Fig. 15 e umdiagrama explicativo ilustrando um amplificador 500 de acordo com a quintamodalidade da presente invenção. Aqui, Fig. 15 ilustra um estado deMonitoração.
Com referência à Fig. 15, o amplificador 500 de acordo com aquinta modalidade da presente invenção tem uma primeira unidade deamplificação 502 e segunda unidade de amplificação 504 para as quais umsinal de voltagem de entrada Vinput onde a voltagem de polarização e o sinalde voltagem Vin foram sobre postos é entrado de acordo com o estado deconexão do comutador SWl. Aqui, o primeira unidade de amplificação 502 eo segunda unidade de amplificação 504 são conectados de forma serial.
A primeira unidade de amplificação 502 é da mesmaconfiguração que o amplificador 100 de acordo com a primeira modalidade dapresente invenção descrita acima, e tem um varactor de p-MOS Pl e umvaractor de n-MOS NI, com o sinal de voltagem de entrada Vinput sendoentrado para os terminais de Porta do varactor de p-MOS Pl e do varactor den-MOS Nl de acordo com o estado de conexão do comutador SWl. Também,o terminal de Fonte e o terminal de Dreno do varactor de p-MOS Pl sãoconectados à fonte de voltagem de fonte de energia e para a terra de acordocom o estado de conexão do comutador SW2, e o terminal de Fonte e oterminal de Dreno do varactor de n-MOS Nl são conectados à fonte devoltagem de fonte de energia e para aterra de acordo com o estado de conexãodo comutador SW3. Agora, o varactor de p-MOS Pleo varactor de n-MOSNl têm condutividade inversa, de modo a coincidir a mudança de aumento /diminuição de capacitância do varactor de p-MOS Pl e do varactor de n-MOSNI, em uma situação onde o comutador SW2 está conectado à fonte devoltagem de fonte de energia, o comutador SW3 necessita ser conectado paraa terra, e em uma situação onde o comutador SW2 está conectado para a terra,o comutador SW3 necessita ser conectado à fonte de voltagem de fonte deenergia.
A segunda unidade de amplificação 504 é da mesmaconfiguração que o amplificador 100 de acordo com a primeira modalidade dapresente invenção descrita acima, e tem um varactor de p-MOS P2 e umvaractor de n-MOS N2, com o sinal de voltagem de entrada Vinput sendoentrado para os terminais de Porta do varactor de p-MOS P2 e do varactor den-MOS N2 de acordo com o estado de conexão do comutador SWl. Também,o terminal de Fonte e o terminal de Dreno do varactor de p-MOS P2 sãoconectados à fonte de voltagem de fonte de energia e para a terra de acordocom o estado de conexão do comutador SW4, e o terminal de Fonte e oterminal de Dreno do varactor de n-MOS N2 são conectados à fonte devoltagem de fonte de energia e para aterra de acordo com o estado de conexãodo comutador SW5. Agora, o varactor de p-MOS P2 e o varactor de n-MOSN2 têm condutividade inversa, de modo a coincidir a mudança de aumento /diminuição de capacitância do varactor de p-MOS P2 e do varactor de n-MOSN2, em uma situação onde o comutador SW4 está conectado à fonte devoltagem de fonte de energia, o comutador SW5 necessita ser conectado paraa terra, e em uma situação onde o comutador SW4 está conectado para a terra,o comutador SW5 necessita ser conectado à fonte de voltagem de fonte deenergia.
O amplificador 500 de acordo com a quinta modalidade dapresente invenção opera como a seguir.
(1) Na hora da transição do estado de Monitoração para oestado de Reforço através do estado de Manutenção, no do amplificador 500,ON / OFF dos comutadores SW2 e SW3 da primeira unidade de amplificação502 é comutado com base no sinal de relógio Φ2, e a capacitância do varactorde p-MOS Pl e do varactor de n-MOS Nl aumenta ou diminui.
(2) Na hora da transição do estado de Monitoração para oestado de Reforço através do estado de Manutenção, no do amplificador 500,ON / OFF dos comutadores SW4 e SW5 da segunda unidade de amplificação504 é comutado com base no sinal de relógio Φ3, e a capacitância do varactorde p-MOS P2 e do varactor de n-MOS N2 aumenta ou diminui.
Por exemplo, (Caso a) nos vamos assumir, na hora datransição do estado de Monitoração para o estado de Reforço através doestado de Manutenção (i. e., na hora do Boost), casos de (i) redução dacapacitância do varactor de p-MOS Pl e do varactor de n-MOS Nl daprimeira unidade de amplificação, e (ii) aumento em capacitância do varactorde p-MOS P2 e do varactor de n-MOS N2 da segunda unidade deamplificação. Neste caso, a operação de amplificação do circuito como umtodo é cancelada no amplificador 500 e o ganho do sinal de voltagem de saídaVoutput é "1", e o sinal de voltagem de saída Voutput é um sinal, o mesmoque o sinal de voltagem de entrada Vinput. (Caso b) Também, no evento deredução de ambas as capacitâncias do varactor de p-MOS Pl e do varactor den-MOS Nl da primeira unidade de entrada e a capacitância do varactor de p-MOS P2 e do varactor de n-MOS N2 da segunda unidade de entrada no horado Boost, o ganho do sinal de voltagem de saída Voutput é k (proporção demudança de capacitância), e o sinal de voltagem de saída Voutput é um sinalobtido através do sinal de voltagem de entrada Vinput sendo amplificadosendo multiplicado por k. (Caso c) Na mesma maneira, no evento do aumentode ambas a capacitância do varactor de p-MOS Pl e do varactor de n-MOSNl da primeira unidade de entrada e a capacitância do varactor de p-MOS P2e do varactor de n-MOS N2 da segunda unidade de entrada na hora do Boost,o ganho do sinal de voltagem de saída Voutput é 1 / k, e o sinal de voltagemde saída Voutput é um sinal obtido através do sinal de voltagem de entradaVinput sendo atenuado, sendo multiplicado por 1 / k.
Isto é para dizer, como ilustrado pelos casos a, b,e c acima,com o amplificador 500 de acordo com a quinta modalidade mostrada na Fig.15. Independentemente, mudando a capacitância de cada uma da primeiraunidade de amplificação 502 rede da segunda unidade de amplificação 504possibilita comutação de proporção de mudança de capacitância com aseguinte Expressão, i. e., comutação de ganho.
[Expressão Matemática 4]<formula>formula see original document page 48</formula>
(Expressão 4)
Também, o amplificador 500 de acordo com a quintamodalidade da presente invenção mostrado na Fig. 15 tem duas unidades deamplificação, a primeira unidade de amplificação 502 e a segunda unidade deamplificação 504, e por meio disso comutação sobre os três tipos de ganhomostrados na Expressão 4 pode ser efetuada, ms o amplificador 500 de acordocom a quinta modalidade da presente invenção não é restrito à configuraçãomostrada na Fig. 15. Por exemplo, comutação de ganho tal como mostrado naExpressão 5 pode ser efetuado fornecendo uma terceira unidade deamplificação adicional (não mostrada nos desenhos).
<formula>formula see original document page 48</formula>
(Expressão 5)
Como mostrado na Expressão 5, devido ao amplificador 500de acordo com a quinta modalidade da presente invenção tendo as trêsunidades de amplificação dados auto-explicativos primeira até a terceiraunidades de amplificação, as mudanças de aumento / diminuição decapacitância dos varactors de p-MOS e dos varactors de n-MOS que aprimeira até a terceira unidade de amplificação têm, são todas feitas paraserem as mesmas, e por meio disso o ganho do sinal de voltagem de saídaVoutput 'ek ou 1 / k. Conseqüentemente, o amplificador 500 de acordo com aquinta modalidade da presente invenção pode amplificar o sinal de voltagemde entrada Vinput para k (proporção de mudança de capacitância) vezes, ouatenuar para 1 / k vezes. Também, trocando, independentemente, as mudançasde aumento / diminuição de capacitância dos varactors de p-MOS e dosvaractors de n-MOS que a primeira até a terceira unidade de amplificaçãotêm, o ganho do sinal de voltagem de saída Voutput é (2k +1 O / (k +2), ou (k+ 2) / (2k +1). Conseqüentemente, o amplificador 500 de acordo com aquinta modalidade da presente invenção pode emitir um sinal de voltagem desaída Voutput que foi amplificado ou atenuado de acordo com o ganho.
Conseqüentemente, o amplificador 500 de acordo com a quintamodalidade da presente invenção pode efetuar comutação da proporção demudança de capacitância da amplificação total tendo múltiplas unidades deamplificação colocadas em série, i. e. colocando em série, múltiplos CMOScompostos de varactors de p-MOS e varactors de n-MOS em paralelo, e pormeio disso, emitir sinais de voltagem de saída amplificados de acordo com aproporção de mudança de capacitância.
Assim sendo, com o amplificador 500 de acordo com a quintamodalidade da presente invenção, na mesma maneira que com o amplificador100 de acordo com a primeira modalidade da presente invenção, um sinal devoltagem de saída, onde um sinal de voltagem foi amplificado sendomultiplicado pela proporção de mudança de capacitância com a magnitude davoltagem de polarização sendo mantida como ela está como para o sinal devoltagem de entrada, pode ser emitido, assim o sinal de voltagem de saídanunca se torna desnecessariamente grande. Conseqüentemente, um circuitotendo o amplificador 500 de acordo com a quinta modalidade da presenteinvenção não mais necessita ser fornecido com medidas especiaisconsiderando os sinais de voltagem de saída do amplificador 500 de acordocom a quinta modalidade da presente invenção, tornando o tratamento dossinais de voltagem de saída mais fácil, e também possibilitando a contribuiçãopara circuitos mais finos e com mais baixo consumo de potência elétrica.Ainda, a probabilidade da magnitude do sinal de voltagem de saída se tornarmaior do que a voltagem de fonte de energia Vdd pode ser feita bem pequena,assim, não há distorção nos sinais de voltagem de saída, e sinais de voltagemde saída desejados podem ser obtidos.
(Sexta Modalidade)
A seguir um circuito de filtro principal carregado tendo umamplificador usando o princípio de amplificação de acordo com a presenteinvenção será descrita com uma sexta modalidade da presente invenção.
[Operações Básicas do filtro principal carregado de acordo com a modalidadeda presente invenção]
Primeiro, as operações básicas do filtro principal carregado deacordo com uma modalidade da presente invenção serão descritas. Fig. 16 éum diagrama explicativo ilustrando os esquemáticos de um circuito de filtroprincipal carregado tendo um amplificador de acordo com uma modalidade dapresente invenção.
O filtro principal carregado de acordo com uma modalidade dapresente invenção é um circuito que efetua transferência de carga repetindo asoperações básicas de um estado de Reinicio, um estado de Carga e de umestado de Descarga. O estado de Reinicio, o estado de Carga, e o estado deDescarga acima, cada um, podem ser realizados por comutadoresesquemáticos tais como mostrados na Fig. 16, por exemplo.
Por exemplo, o estado de Reinicio é realizado pelo comutadorde Reinicio fechando, e o comutador de Carga e o comutador de Descargaabrindo. No estado de Reinicio, a voltagem de polarização Vdd / 2 é aplicadaao segundo dispositivo de capacitância variável Cl e C2, através docomutador de Reinicio, a fim de ser configurado inicialmente para voltagemde polarização. Agora, com o estado de Reinicio, a configuração inicial podeser efetuada mais rápida fazendo a capacitância dos dispositivos decapacitância variável Cl e C2 ser uma estado pequeno (i. e. estado deReforço).
Também, o estado de Carga é realizado abrindo o comutadorde Reinicio do estado de Reinicio, e fechando o comutador de Carga. Noestado de Carga, o sinal de voltagem de entrada Vinput é aplicado nosdispositivos de capacitância variável Cle C2, através do comutador de Carga,a fim de acumular carga. Agora, com o estado de Carga, a capacitância dosdispositivos de capacitância variável Cl e C2 é feita para ser um estadogrande (i. e., estado de Monitoração).
Também, o estado de Descarga é realizado abrindo ocomutador de Carga do estado de Carga, e fechando o comutador deDescarga. No estado de Descarga, a carga acumulada nos dispositivos decapacitância variável Cl e C2 é transferida para um circuito de fluxo dedescida. Agora, com o estado de Descarga, voltagem de polarização é mantidafazendo a capacitância dos dispositivos de capacitância variável Cl e C2serem um estado pequeno (i. e., estado de Reforço), e o sinal de voltagem desaída Voutput pode ser emitido em um estado do sinal de voltagem tendo sidoamplificado.
O circuito de filtro principal carregado de acordo com umamodalidade da presente invenção transfere sinais de voltagem para umcircuito de fluxo de descida, com operações tais como descritas acima.Também, como mostrado acima, o estado de Carga e o estado de Reforçoestão em um a relação exclusiva.
[Circuito de filtro principal carregado de acordo com a sexta modalidade dapresente invenção]
Fig. 17 e um diagrama explicativo ilustrando um circuito defiltro principal carregado tendo um amplificador de acordo com uma sextamodalidade da presente invenção. Também, Fig. 18 é um diagramaexplicativo ilustrando formas de onda dos sinais relacionando à sextamodalidade da presente invenção. Agora, um circuito de filtro principalcarregado é um tipo de circuito usando tecnologia de RF re-configurável quepossibilita recepção de sinais sem fio de bandas de freqüência diferentes comum único circuito de RP (Freqüência de Rádio).
Com referência à Fig. 17, o circuito de filtro principalcarregado 600 de acordo com a sexta modalidade da presente invenção incluium transconductor (gm) 602, um primeiro circuito de filtro SINC 604, umsegundo circuito de filtro SINC 606, e um circuito de conversão de analógico/ digital (Conversor de Analógico para Digital; ADC) 608.
O transconductor 602 é um dispositivo de conversão devoltagem / corrente que converte sinais de voltagem de entrada em correnteproporcional aos sinais de voltagem, e os emite. O primeiro circuito de filtroSINC 604 tem capacitores Cl até C4 tendo uma capacitância pre-determinada, e comutadores SWl até SWl2. O segundo circuito de filtroSINC 606 tem primeiros dispositivos de capacitância variável Clp até C4pequivalentes aos varactors de p-MOS de acordo com a primeira modalidadeda presente invenção, segundos dispositivos de capacitância variável Clp atéC4p equivalentes aos varactors de n-MOS de acordo com a primeiramodalidade da presente invenção, e comutadores SWl 3 até SW22. Isto é paradizer, na Fig. 17, o segundo circuito de filtro SINC 606 é de umaconfiguração tendo quatro unidades de amplificação 610 até 616correspondendo ao amplificador 100 de acordo com a primeira modalidade dapresente invenção. O circuito de conversão de analógico / digital 608 é umcircuito para converter sinais analógicos em sinais digitais.
Primeiro, as operações do circuito de filtro principal carregado600 de acordo com a sexta modalidade da presente invenção será descritocom base nos sinais de relógio mostrados na Fig. 18. Agora, enquanto oprimeiro circuito de filtro SINC 604 tem quatro capacitores Cl até C4, o e osegundo circuito de filtro SINC 606 tem quatro unidades de amplificação 610até 616, descrição será feita focada nos capacidades Cle C2, e nas unidadesde amplificação 610 e 612, por motivo de conveniência da descrição.
Primeiro, entrada / saída de carga do primeiro circuito de filtroSINC 604 par ao segundo circuito de filtro SINC 606 será descrita. Quando osinal de relógio ΦIr indo para alto, o comutador SWl é fechado e voltagemde polarização Vbias é aplicada no capacitor Cl, e carga acumulada nocapacitor Cl é removida. Também, quando o sinal de relógio Olr indo parabaixo, o comutador SWl é aberto e aplicação da voltagem de polarizaçãoVbias é parada. A seguir, quando do sinal de relógio Φ 1_1 indo par alto, ocomutador SW2 é fechado, através do que a corrente emitida dotransconductor 602 é entrada, e o capacitor Cl acumula carga. Na mesmamaneira, quando o sinal de relógio Φ2γ indo para alto, com comutador SW4 éfechado e a voltagem de polarização Vbias é aplicada no capacitor C2, e cargaacumulada no capacitor C2 é removida. A seguir, quando o sinal de relógioΦ2 indo para alto, o comutador SW5 é fechado, através do que a correnteemitida do transconductor 602 é entrada, e o capacitor C2 acumula carga.Então, quando o sinal de relógio Φ4 indo para alto os comutadores SW3 eSW6 são fechados, através do que uma parte da carga acumulada noscapacitores Cl e C2 é emitida para o segundo circuito de filtro SINC 606.
Nesta hora, o sinal de relógio Φ1 vai para alto, assim, o comutador SW14 éfechado, e carga é acumulada na unidade de amplificação 610 a fim de manterum estado de equilíbrio com a carga mantida nos capacitores Cl e C2 doprimeiro circuito de filtro SINC 604. Agora, compartilhar uma carga entremúltiplos capacitores (na sexta modalidade da presente invenção, entrecapacitor e unidade de amplificação) a fim de formar um estado de equilíbrio,como descrito acima, é chamado compartilhamento de carga. Também, acarga entrada para a unidade de amplificação 610 é uma carga emitida doscapacitores Cle C2, e conseqüentemente, a taxa de amostragem é dizimada(Dizimação) para 1/2.A seguir, focando no segundo circuito de filtro SINC 606, coma unidade de amplificação 610, quando o sinal de relógio Φ4 indo par alto, oprimeiro dispositivo de capacitância variável Clp e o segundo dispositivo decapacitância variável Cln aumenta em capacitância, na mesma maneira quecom o varactor de p-MOS Pleo varactor de n-MOS Nl do amplificador 100de acordo com a primeira modalidade da presente invenção. A seguir, quandoo sinal de relógio Olr indo para alto, comutador SWl3 é fechado e voltagemde polarização Vbias é aplicada na unidade de amplificação 610, e a cargaacumulada na 601 é removida. Então, quando o sinal de relógio Φ1 indo paraalto, o comutador SWl 4 é fechado, e carga é acumulada porcompartilhamento de carga. Quando ao sinal de relógio Φ4 indo para alto denovo, a capacitância do primeiro dispositivo de capacitância variável Clp edo segundo dispositivo de capacitância variável Cln diminui como com ocaso do varactor de p-MOS Pl e do varactor de n-MOS Nl do amplificador100 de acordo com a primeira modalidade descrito acima, e o sinal devoltagem de saída é amplificado de acordo com a mudança na proporção demudança de capacitância. Nesta hora, o comutador SWl5 também é fechadode acordo com o sinal de relógio Φ4, assim o sinal de voltagem de saídaamplificado é emitido da unidade de amplificação 610. Note que a unidade deamplificação 612 acumula carga por compartilhamento de carga na mesmamaneira que com a unidade de amplificação 610, e quando o sinal de relógioΦ4 indo para alto, sinais de voltagem de saída são emitidos da unidade deamplificação 612 e o sinal de voltagem de saída é dizimado, no tempoconforme a unidade de amplificação 610.
Também, na mesma maneira que com os capacitores Cl e C2do primeiro circuito de filtro SINC 604 e as unidades de amplificação unidadede amplificação 610 e unidade de amplificação 612 do segundo circuito defiltro SINC 606, os capacitores C2 e C3 do primeiro circuito de filtro SINC604 e as unidades de amplificação 614 e 616 do segundo circuito de filtroSINC 606 efetuam compartilhamento de carga e dizimação dos sinais devoltagem de saída com base nos sinal de relógio ΦΙγ até <D4r, Φ1 até Φ4, Φ1γaté Φ4γ e Φ1 até Φ4.
No evento em que o sinal de relógio Φ4 é alto, o circuito deconversão de analógico / digital 608 converte o sinal de voltagem de saídaamplificado pelos circuitos de amplificação 610 e 612 em valores digitais, eno evento em que o sinal de relógio Φ2 é alto, converte o sinal de voltagem desaída amplificado pelos circuitos de amplificação 614 e 616 em valoresdigitais.
Conseqüentemente, o circuito de filtro principal carregado 600de acordo com a sexta modalidade da presente invenção pode amplificar edizimar sinais de voltagem entrados para o transconductor 602, e ainda emitesinais de voltagem de saída digitalizados.
Também, com o amplificador do circuito de filtro principalcarregado 600 de acordo com a sexta modalidade da presente invenção, namesma maneira que com o amplificador 100 de acordo com a primeiramodalidade da presente invenção, um sinal de voltagem de saída, onde umsinal de voltagem foi amplificado sendo multiplicado pela proporção demudança de capacitância com a magnitude da voltagem de polarização sendomantida como ela está como para o sinal de voltagem de entrada porcompartilhamento de carga, pode ser emitido, assim o sinal de voltagem desaída nunca se torna desnecessariamente grande. Conseqüentemente, oamplificador 600 de acordo com a sexta modalidade da presente invenção nãomais necessita ser fornecido com medidas especiais considerando os sinais devoltagem de saída do amplificador 600 de acordo com a sexta modalidade dapresente invenção, fazendo o tratamento dos sinais de voltagem de saída maisfácil, e também possibilitando a contribuição para circuitos mais finos e commais baixo consumo de potência elétrica. Ainda, a probabilidade damagnitude do sinal de voltagem de saída de se tornar maior do que a voltagemde fonte de energia Vdd pode ser feita bem pequena, assim, não há distorçãonos sinais de voltagem de saída, e sinais de voltagem de saída desejadospodem ser obtidos.
(Sétima Modalidade)
Como descrita no princípio de amplificação com oamplificador de acordo com uma modalidade da presente invenção, a carga demesma quantidade é cancelada em um terminal do primeiro dispositivo decapacitância variável P e em um terminal do segundo dispositivo decapacitância variável N eletricamente conectado ao um terminal dodispositivo de capacitância variável para, através do que o sinal de voltagempode ser amplificado através da multiplicação pela proporção de mudança decapacitância, enquanto mantendo a magnitude da voltagem de polarização.Contudo, há uma possibilidade que efeitos desejados não possam sersuficientemente obtidos no evento em que uma situação inesperada tal comoirregularidades de fabricação do primeiro dispositivo de capacitância variávelP e do segundo dispositivo de capacitância variável N, por exemplo, ocorramtal que um diferença de capacitância Ac ocorra entre a capacitância doprimeiro dispositivo de capacitância variável P e do segundo dispositivo decapacitância variável Ν. A razão deles será brevemente descrita abaixo comreferência às Fig. 6A até Fig. 7c.
Por exemplo, no evento em que um diferença de capacitânciaAc ocorra ocorre entre a capacitância do primeiro dispositivo de capacitânciavariável P e do segundo dispositivo de capacitância variável N, a carga noterminal de Porta do primeiro dispositivo de capacitância variável para na Fig.6B é Qpl = - Cl (Vdd / 2 - Vin), e também a carga no terminal de Porta dosegundo dispositivo de capacitância variável N na Fig. 6B é Qnl = (Cl + Ac)(Vdd / 2 + Vin). Nesta hora, na Fig. 6B, o total da carga no terminal dePorta do primeiro dispositivo de capacitância variável Pea carga no terminalde Porta do segundo dispositivo de capacitância variável N é Qtotal = (2 * Cl+ Ac) Vin + Ac * (Vddd / 2), com a carga sendo dependente da voltagem depolarização Vdd / 2.
Conseqüentemente, o sinal de voltagem de saída Voutputemitido do amplificador através do estado de Reforço mostrado na Fig. 7C éque onde a voltagem de polarização Vbias = Vdd / 2 também foi amplificadoindesejavelmente, como mostrado na Expressão 6.
[Expressão Matemática 6]
(Expressão 6)
Agora, a quantidade de amplificação da voltagem depolarização Vbias mostrada na Expressão 6 é tal que, quanto menor adiferença de capacitância Ac é, menor a quantidade de amplificação davoltagem de polarização Vbias é quando comparada a quantidade deamplificação da voltagem de polarização amplificada no amplificadorparamétrico de MOSFET convencional 10 descrito acima. Contudo, se avoltagem de polarização Vbias é amplificada como mostrada na Expressão 6,existe a possibilidade que as vantagens do amplificador de acordo commodalidades da presente invenção, que são "tornar o tratamento dos sinais devoltagem de saída mais fácil", "possibilitar a contribuição para circuitos maisfinos e com mais baixo consumo de potência elétrica", e "sinais de voltagemde saída desejados podem ser obtidos", podem não ser obtidas.
De modo a tratar com o problema descrito acima, umaconfiguração onde a proporção de ária do terminal de Porta do primeirodispositivo de capacitância variável P e do terminal de Porta do segundodispositivo de capacitância variável podem ser ajustadas, foi ilustrada comouma segunda modalidade da presente invenção. Contudo, configurações paratratamento do problema descrito acima não são restritas à segundamodalidade da presente invenção. Conseqüentemente, a seguir, uma sétimamodalidade relacionando uma outra configuração para tratar o problemadescrito acima será descrita com referência às Fig. 19 até 21.
Fig. 19 e Fig. 20 são diagramas explicativos ilustrando umamplificador 700 de acordo com uma sétima modalidade da presenteinvenção, com a Fig. 19 ilustrando um estado de Monitoração, e a 20 umestado de Reforço, respectivamente.
Também, Fig. 21 é um diagrama explicativo ilustrando formasde ondas dos sinais de acordo com a sétima modalidade da presente invenção,com (a) ilustrando sinais de relógio de controle para controlar comutadores,(b) ilustrando o sinal de voltagem de entrada Vinput, e (c) ilustrando o sinalde voltagem de saída Voutput, respectivamente. Note que enquanto Fig. 19até Fig. 21 ilustram a voltagem de polarização sendo Vbias = Vdd / 2, édesnecessário dizer que a voltagem de polarização não é restrita ao descritoacima.
Com referência às Fig. 19 e Fig. 20, o amplificador 700 deacordo com a sétima modalidade da presente invenção tem a mesmaconfiguração básica que com o amplificador 100 de acordo com a primeiramodalidade da presente invenção, mas ainda inclui um varactor de p-MOS P2walkie-talkie um varactor de n-MOS N2. Com o varactor de p-MOS P2 e ovaractor de n-MOS N2, como com o MOSFET mostrando na Fig. 2, acapacitância pode ser mudada dependendo se há ou não uma camada deinversão. Também, os varactors de p-MOS Pl e P2 e os varactors de n-MOSN1 e N2 do amplificador 700 preferencialmente tem, de forma geral, asmesmas larguras e comprimentos de porta (i. e. na ordem de variância defabricação que é permitida).
Como com o amplificador 100 de acordo com a primeiramodalidade da presente invenção, voltagem de polarização Vdd / 2 e sinal devoltagem Vin são entrados para o terminal de Porta do varactor de n-MOSN1, de acordo com o estado de conexão do comutador SW1. Também, comocom o amplificador 100 de acordo com a primeira modalidade da presenteinvenção, o terminal de Fonte e o terminal de Dreno do varactor de p-MOSP1 são conectados à fonte de voltagem de fonte de energia e à terra de acordocom o estado de conexão do comutador SW2, e o terminal de Fonte e oterminal de Dreno do varactor de n-MOS Nl são conectados à fonte devoltagem de fonte de energia e à terra de acordo com o estado de conexão docomutador SW3.
Também, entrada para o (1) terminal de Fonte e terminal deDreno do varactor de p-MOS P2, e ainda para o (2) terminal de fatia eterminal de Dreno do varactor de n-MOS N2, são a voltagem de polarizaçãoVdd / 2 e sinal de voltagem Vin, cada uma de acordo com o estado deconexão do comutador SWl. Também, o terminal de Porta do varactor de n-MOS N2 é conectado à fonte de voltagem de fonte de energia e à terra, deacordo com o estado de conexão do comutador SW2, e o terminal de Porta dovaractor de p-MOS P2 é conectado à fonte de voltagem de fonte de energia eà terra, de acordo com o estado de conexão do comutador SW3.
Agora, o varactor de p-MOS P1 e o varactor de n-MOS NI, eo varactor de p-MOS P2 e o varactor de n-MOS N2, têm condutividadeinversa, assinante, não há a necessidade de coincidir a mudança de aumento /diminuição da capacitância. Conseqüentemente, com o amplificador 700 deacordo com a sétima modalidade da presente invenção, enquanto o comutadorSW2 está conectado à fonte de voltagem de fonte de energia, e enquanto ocomutador 2 está conectado para a terra, o comutador SW3 está conectado àfonte de voltagem de fonte de energia.
Também, o comutador SW1 opera, de forma síncrona, com osinal de relógio Φ1 mostrado na Fig. 21 (a), a fim de estar em um estadofechado (i. e., "ON ") quando o sinal de relógio Φ1 é alto, com a voltagem depolarização Vdd / 2 e o sinal de voltagem Vin sendo entradas para cada umdos terminais de Porta do varactor de p-MOS Pl e do varactor de n-MOS NI,e para os terminais de Fonte e terminais de Dreno do varactor de p-MOS P2 edo varactor de n-MOS N2
Também, quando o sinal de relógio Φ1 via para baixo, ocomutador SWl vai para um estado aberto (i. e., "OFF "), e entrada davoltagem de polarização Vdd / 2 e do sinal de voltagem Vin para cada um dos
(i) terminais de Porta do varactor de p-MOS Pl e do varactor de n-MOS NI, e
(ii) dos terminais de Fonte e terminais de Dreno do varactor de p-MOS P2 evaractor de n-MOS N2, sendo controlada. Note que a relação entre o sinal derelógio Oleo comutador SWl não é restrita ao descrito acima, e um arranjopode ser feito onde, por exemplo, o comutador SWl fecha quando o sinal derelógio Φ1 é baixo.
Por outro lado, o comutador SW2 é arrumado tal que adestinação de conexão dele comuta, de forma síncrona, com o sinal de relógioΦ2 mostrado na Fig. 21 (a), sendo conectado para a terra quando o sinal derelógio Φ2 é alto, e conectado à fonte de voltagem de fonte de energia quandoo sinal de relógio Φ2 é baixo. A contrário, o comutador SW3 é arrumado talque a destinação de conexão dele comuta, de forma síncrona, com o sinal derelógio Φ2, sendo conectado à fonte de voltagem de fonte de energia quandosinal de relógio Φ2 é alto, e conectado para a terra quando o sinal de relógioΦ2 é baixo. Note que como mostrado na Fig. 21 (a), o sinal de relógio Φ1 e osinal de relógio Φ2, como com a primeira modalidade da presente invenção, osinal de relógio Φ1 e o sinal de relógio Φ2 são emitidos tais que as fases delesnão se sobrepõem, e por meio disso criando um estado de Manutenção.
Com referência à Fig. 19, no estado de Monitoração, ocomutador SWl fecha devido ao sinal de relógio Φ1 indo para alto, e o sinalde voltagem de entrada Vinput é entrado par ao terminais de Porta do varactorde p-MOS Pl e varactor de n-MOS NI. Na mesma maneira, o sinal devoltagem de entrada Vinput é entrado para o terminal de Fonte e o terminal deDreno do varactor de p-MOS P2 e para o terminal de Fonte e o terminal deDreno do varactor de n-MOS N2. Agora, o sinal de voltagem de entradaVinput entrado para o amplificador 700 de acordo com a sétima modalidadeda presente invenção é um sinal onde a voltagem de polarização Vdd / 2 e osinal de voltagem Vin são sobrepostos, como mostrado na Fig. 21 (b).
Também, o comutador SW2 é conectado à fonte de voltagemde fonte de energia quando o sinal de relógio Φ2 é baixo, e o comutador SW3é conectado para a terra quando o sinal de relógio Φ2 é baixo. Nesta hora,camadas de inversão são formadas em cada um dos varactor de p-MOS Plevaractor de n-MOS NI, e a capacitância de cada um aumenta.Conseqüentemente, a voltagem nos terminais de Porta do Ί e do varactor den-MOS Nl muda de acordo com o sinal de voltagem de entrada Vinput, namesma maneira como com o amplificador 100 de acordo com a presenteinvenção, e uma carga de acordo com o sinal de voltagem de entrada Vinput éacumulada no varactor de p-MOS Pl e no varactor de n-MOS Nl.
Na mesma maneira, quando o comutador SW está conectado àfonte de voltagem de fonte de energia, e o comutador SW3 é conectado para aterra, camadas de inversão são formadas em cada um do varactor de p-MOSP2 e do varactor de n-MOS N2,e a capacitância de cada um aumenta.Conseqüentemente, no estado de Monitoração mostrado na
Fig. 19, camadas de inversão são formadas na interface do semicondutordiretamente abaixo dos terminais de Porta de cada um do varactors de p-MOSP1 e P2 e do snl2, e a capacitância de cada um aumenta.
O seguinte é uma descrição da capacitância dos varactors de p-MOS Pl e P2 e dos varactor de n-MOS Nl no estado de Monitoração, comreferência às Fig. 22A até 25B. Note que nas Fig. 22A até Fig. 25B, Fig. 22A,Fig. 23A, Fig. 24A e Fig. 25A cada uma ilustra um estado de Monitoração, eFig. 22B, Fig. 23B, Fig. 24B e Fig. 25B cada uma ilustra um estado deReforço.Agora, nas Fig. 22A até 25B, Cgd indica a capacitância desobreposição e a capacitância de extremidade entre o terminal de Porta e oterminal de Dreno. Também, Conexão indica a capacitância da película deóxido de Porta, e Cgs indica a capacitância de sobreposição e a capacitânciade extremidade entre o terminal de Porta e o terminal de Fonte. Também,Cdep indica a capacitância de camada de depleção diretamente abaixo doterminal de Porta. Também, Cjd indica a capacitância de junção do terminalde Dreno e Cjs indica a capacitância de junção do terminal de Fonte.
[Capacitância de varactor de p-MOS Pl no estado de Monitoração]
Fig. 22A é um diagrama explicativo ilustrando o estado deMonitoração do varactor de p-MOS Pl que o amplificador 700 de acordo coma sétima modalidade da presente invenção tem. A capacitância Cmax, pi noestado de Monitoração como vista do lado do terminal de Porta tem o campoelétrico terminado na camada de inversão (Camada de Inversão), econseqüentemente é expressa como na Expressão 7.
[Expressão Matemática 7]
<formula>formula see original document page 93</formula>
(Expressão 7)
[Capacitância de varactor de n-MOS Nl no estado de Monitoração]
Fig. 23A é um diagrama explicativo ilustrando o estado deMonitoração do varactor de n-MOS N2 que o amplificador 700 de acordocom a sétima modalidade da presente invenção tem. A capacitância Cmax, N2 noestado de Monitoração como vista do terminal de Dreno e do terminal deFonte podem ser vista como Cdg, Cox, e Cgs, como para o terminal de Porta,e também Cj d, Cdep, e Cjs como para o bulk terminal, e conseqüentemente éexpressa como na Expressão 8.
[Expressão Matemática 8]
<formula>formula see original document page 93</formula>
[Expressão 8]
[Capacitância de varactor de n-MOS Nl no estado de Monitoração]Fig. 24Α é um diagrama explicativo ilustrando o estado deMonitoração do varactor de n-MOS Nl que o amplificador 700 de acordocom a sétima modalidade da presente invenção tem. A capacitância CmaX; N1 noestado de Monitoração como visto do lado do terminal de Porta tem o campoelétrico terminado na camada de inversão, e conseqüentemente é expressacomo na Expressão 9.
[Expressão Matemática 9]
<formula>formula see original document page 94</formula>
[Expressão 9]
[Capacitância de varactor de p-MOS P2 no estado de Monitoração]
Fig. 25A é um diagrama explicativo ilustrando o estado deMonitoração do varactor de p-MOS P2 que o amplificador 700 de acordo coma sétima modalidade da presente invenção tem. A capacitância Cmax> P2 noestado de Monitoração como vista do terminal de Dreno e do terminal deFonte podem ser vista como Cdg, Cox, e Cgs como para o terminal de Porta, etambém Cj d, Cdep, e Cjs como para o Corpo (contato N-well), econseqüentemente é expressa como na Expressão 10.
[Expressão Matemática 10]
<formula>formula see original document page 94</formula>
(Expressão 10)
[Capacitância do amplificador 700 no estado de Monitoração]
Conseqüentemente, as capacitâncias Ca,max e Cb,max doamplificador 700 no estado de Monitoração podem se expressas como naExpressão lie Expressão 12, respectivamente
[Expressão Matemática 11]
<formula>formula see original document page 94</formula>
(Expressão 11)
[Expressão Matemática 12]<formula>formula see original document page 95</formula>
(Expressão 12)
Agora, a capacitância C % max mostrada na Expressão 11 é acapacitância para o lado superior na Fig. 19 e Fig. 20 (o soma da capacitânciado varactor de p-MOS Pl e da capacitância do varactor de n-MOS N2, i. e., asoma da Expressão 7 e a Expressão 8). Também, a capacitância C b, maxmostrada na Expressão 12 é a capacitância para o lado inferior na Fig. 19 eFig. 20 (a soma da capacitância do varactor de n-MOS Nl e a capacitância dovaractor de p-MOS P2, i. e., a soma da Expressão 9 e a Expressão 10). Noteque na Expressão lie Expressão 12, por exemplo, C 0X; n representa a Cox deum varactor de n-MOS. Também, outros itens também são os mesmos.
Comparando a Expressão Ilea Expressão 12, pode ser vistoque enquanto Cjd, Cjs, e Cdep diferem entre aqueles relacionando varactorsde p-MOS e varactors de n-MOS, os outros itens são os mesmos.Conseqüentemente, pode ser entendido que os valores mostrados naExpressão 11 e os valores mostrados na Expressão 12 tem diferenças que sãodependentes dos valores de Cjd, Cjs, e Cdep. Por outro lado, Cjd e Cjs sãochamadas de capacitância de junção, e se o tamanho dos varactors de MOS(aqui, tamanho indica as larguras e comprimentos dos terminais de Porta) égeralmente o mesmo, as capacitâncias de junção diferem pouco entrevaractors de p-MOS e varactors de n-MOS. Ao contrário, a Cdep é acapacitância de camada de depleção diretamente abaixo do terminal de Porta,assim a capacitância difere entre ρ e n. Contudo, a capacitância de camada dedepleção é suficientemente pequena quando comparada a capacitância total deoutras capacitâncias, e conseqüentemente pode ser ignorada com um erronegligenciado.
Conseqüentemente, no evento em que o tamanho dos varactorsde MOS compondo o amplificador é geralmente o mesmo, nenhuma diferençade capacitância Ac ocorre no estado de Monitoração (estritamente falando, adiferença de capacitância Ac pode ser feita extremamente pequena, e ignoradacomo um erro negligenciado) com o amplificador 700 de acordo com a sétimamodalidade da presente invenção.
A seguir, com referência à Fig. 20, no estado de Reforço, ocomutador SWl abre através do sinal de relógio Φ1 indo para baixo, e entradado sinal de voltagem de entrada Vinput para os terminais de Porta do varactorde p-MOS Pl e do varactor de n-MOS NI, e para cada um dos terminal deFonte e dos terminal de Dreno do varactor de p-MOS P2 e do varactor de n-MOS N2, é parada.
Também, quando o sinal de relógio Φ2 está em alto, ocomutador SW2 é conectado para a terra, e quando o sinal de relógio Φ2 estáem alto, o comutador SW3 é conectado à fonte de voltagem de fonte deenergia. Nesta hora, as camadas de inversão que foram geradas na interfacedo semicondutor diretamente abaixo dos terminais de Porta do varactor de p-MOS Pl e do varactor de n-MOS Nl e do varactor de p-MOS P2 e dovaractor de n-MOS N2 desaparecem e as capacitâncias de cada um dosvaractors de p-MOS Pl e P2 e dos varactors de n-MOS Nl e N2 diminuem,
O seguinte é uma descrição da capacitância dos varactors de p-MOS Pl eP2e dos varactors de n-MOS Nl e N2 no estado de Reforço, comreferência às Fig. 22B, Fig. 23B, Fig. 24B e Fig. 25B.
Capacitância de varactor de p-MOS Pl no estado de Reforco
Fig. 22B é um diagrama explicativo ilustrando o estado deReforço do varactor de p-MOS Pl que o amplificador 700 de acordo com asétima modalidade da presente invenção tem. Com a capacitância C minj p] noestado de Reforço como visto do lado do terminal de Porta, Cox e Cdeppodem ser vistas devido ao desaparecimento da camada de inversão, econseqüentemente é expressa com na Expressão 13.
[Expressão Matemática 13]<formula>formula see original document page 97</formula>
(Expressão 13)
[Capacitância de varactor de n-MOS N2 no estado de Reforço]
Fig. 23B é um diagrama explicativo ilustrando o estado deReforço do varactor de n-MOS N2 que o amplificador 700 de acordo com asétima modalidade da presente invenção tem. A capacitância C min> N2 noestado de Reforço como visto do terminal de Fonte e do terminal de Drenonão pode ver Cox e Cdep devido ao desaparecimento da camada de inversão,e conseqüentemente é expressa com na Expressão 14.
[Expressão Matemática 14]
<formula>formula see original document page 97</formula>
(Expressão 14)
"Capacitância de varactor de n-MOS Nl no estado de Reforço]
Fig. 24B é um diagrama explicativo ilustrando o estado deReforço do varactor de n-MOS Nl que o amplificador 700 de acordo com asétima modalidade da presente invenção tem. Com a capacitância C min, ni noestado de Reforço como visto do lado do terminal de Porta, Cox e Cdeppodem ser vistas devido ao desaparecimento da camada de inversão, econseqüentemente é expressa com na Expressão 15.
[Expressão Matemática 15]
<formula>formula see original document page 97</formula>
(Expressão 15)
[Capacitância de varactor de p-MOS P2 no estado de Reforço]
Fig. 25B é um diagrama explicativo ilustrando o estado deReforço do varactor de p-MOS P2 que o amplificador 700 de acordo com asétima modalidade da presente invenção tem. A capacitância C Jnin, P2 noestado de Reforço como visto do terminal de Fonte e do terminal de Drenonão pode ver Cox e Cdep devido ao desaparecimento da camada de inversão,e conseqüentemente é expressa com na Expressão 16.
[Expressão Matemática 16]
<formula>formula see original document page 98</formula>
(Expressão 16)
[Capacitância do amplifícador 700 no estado de Reforço!
Conseqüentemente, as capacitâncias C a, min e C mjn doamplifícador 700 no estado de Monitoração podem se expressas como naExpressão 17 e Expressão 18, respectivamente
<formula>formula see original document page 98</formula>
[Expressão Matemática 17]
<formula>formula see original document page 98</formula>
(Expressão 17)
[Expressão Matemática 18]
<formula>formula see original document page 98</formula>
(Expressão 18)
Agora, a capacitância C ^ mín mostrada na Expressão 17 é acapacitância para o lado superior na Fig. 19 e Fig. 20 (o soma da capacitânciado varactor de p-MOS Pl e da capacitância do varactor de n-MOS N2, i. e., asoma da Expressão 13 e a Expressão 14). Também, a capacitância C b, minmostrada na Expressão 18 é a capacitância para o lado inferior na Fig. 19 eFig. 20 (a soma da capacitância do varactor de n-MOS Nl e a capacitância dovaractor de p-MOS P2, i. e., a soma da Expressão 15 e a Expressão 16).
Comparando a Expressão 17 e a Expressão 18, pode ser vistoque enquanto Cj d, Cj s, e a capacitância em série de Cox e Cdep (primeirotermo na Expressão 17 e na Expressão 18) diferem entre aqueles relacionandovaractors de p-MOS e varactors de n-MOS, os outros itens são os mesmos.Conseqüentemente, pode ser entendido que os valores mostrados naExpressão 17 e os valores mostrados na Expressão 18 tem diferenças que sãodependentes dos valores de Cj d, Cj s, Cox e Cdep. Por outro lado, com Cjd eCjs, se o tamanho dos varactors de MOS é geralmente o mesmo, há umadiferença pequena entre varactors de p-MOS e varactors de n-MOS, comodescrito acima. Também, a capacitância em série de Cox e Cdep ésuficientemente menor do que Cdep em ambos varactors de p-MOS evaractors de n-MOS, assinante a diferença da capacitância em série de Cox eCdep é suficientemente pequena na Expressão 17 e na Expressão 18.Conseqüentemente, a diferença da capacitância em série de Cox e Cdep naExpressão 17 e na Expressão 18 pode ser ignorada com um erronegligenciado.
Conseqüentemente, no evento em que o tamanho dos varactorsde MOS compondo o amplificador é geralmente o mesmo, nenhuma diferençade capacitância Ac ocorre no estado de Reforço (estritamente falando, adiferença de capacitância Ac pode ser feita extremamente pequena, e ignoradacomo um erro negligenciado) com o amplificador 700 de acordo com a sétimamodalidade da presente invenção.
Também, a capacitância do amplificador 700 de acordo com asétima modalidade da presente invenção no estado de Monitoração, i. e. acapacitância máxima Cmax no amplificador 700, pode ser considerada comoa soma da Expressão 11 e da Expressão 12. Conseqüentemente, a capacitânciamáxima do 6700 é expressa pela Expressão 19.
[Expressão Matemática 19]
<formula>formula see original document page 99</formula>
(Expressão 19)
Também, a capacitância do amplificador 700 de acordo com asétima modalidade da presente invenção no estado de Reforço, i. e. acapacitância máxima Cmin no amplificador 700, pode ser considerada como asoma da Expressão 17 e da Expressão 18. Conseqüentemente, a capacitânciamáxima do 6700 é expressa pela Expressão 20.
[Expressão Matemática 20]
<formula>formula see original document page 100</formula>
(Expressão 20)
Como mostrado na Expressão 19 e na Expressão 20, pode servisto que Cox e Cdep contribuem para a proporção de mudança decapacitância. Agora, nos varactors de p-MOS rede nos varactors de n-MOS,Cox se torna a capacitância em série de Cox e Cdep no caso do estado deReforço, assim, um projeto do amplificador 700 de acordo com a sétimamodalidade da presente invenção tal que outras capacitâncias são tãopequenas quanto possível, é efetivo em fazer a proporção de mudança decapacitância maior. Especificamente, quando o comprimento da Porta de cadavaractor de MOS compondo o amplificador 700 é mais longo, a área doterminal de Dreno e do terminal de Fonte como a área da região de Portapode, de forma correspondente, ser feita pequena. Conseqüentemente,projetando o amplificador 700 com o descrito acima possibilita um aumentogrande da proporção de mudança de capacitância.
Como descrito acima, com o amplificador 700 de acordo coma sétima modalidade da presente invenção, não há diferença de capacitânciaAc ocorrendo no estado de Monitoração e no estado de Reforço.Conseqüentemente, o amplificador 700 de acordo com a sétima modalidadeda presente invenção pode, na mesma maneira que com o amplificador 100 deacordo com a primeira modalidade, amplificar o sinal de voltagem Vinmultiplicando pela proporção de mudança de capacitância, com a magnitudeda voltagem de polarização Vdd / 2 mantida, pela mudança em capacitânciatal como mostrado nas Expressões 2 e 3.
Conseqüentemente, a sinal de voltagem de saída Voutput doamplificador 700 de acordo com a sétima modalidade da presente invenção éuma forma de onda onde o sinal de voltagem Vin foi amplificadomultiplicando pela proporção de mudança de capacitância com a magnitudeda voltagem de polarização Vdd / 2 mantida. Agora, a voltagem de saídaVoutput é menor do que a voltagem de fonte de energia Vdd, assim, não hádistorção correndo na voltagem de saída como com o amplificadorparamétrico de MOSFET convencional 10.
Como descrito acima, o amplificador 700 de acordo com asétima modalidade da presente invenção tem uma configuração onde ambosum varactor de p-MOS e um varactor de n-MOS são verticalmente alinhados(aqui, "vertical "indica uma colocação simétrica tal como mostrado na Fig.19, por exemplo. Conseqüentemente," horizontal "e "diagonal "também sãoincluídos na configuração do amplificador 700 de acordo com a sétimamodalidade da presente invenção com uma questão corrente). Agora, mesmono evento em que há irregularidades de fabricação nos varactors de n-MOScompondo o amplificador 700, a diferença de capacitância entre os varactorsde MOS é extremamente pequena enquanto eles são varactors de MOS com,geralmente, o mesmo tamanho e do mesmo tipo de condutividade.Conseqüentemente, com o amplificador 700 de acordo com a sétimamodalidade da presente invenção, mesmo no evento em que háirregularidades de fabricação nos varactors de p-MOS e nos varactors de n-MOS compondo o amplificador 700, a diferença de capacitância Δ pode serfeita extremamente pequena.
Conseqüentemente, o amplificador 700 de acordo com asétima modalidade da presente invenção pode manter a magnitude davoltagem de polarização incluída no sinal de voltagem de entrada, mesmoapós a amplificação.Assim sendo, com o amplificador 700 de acordo com a sétimamodalidade da presente invenção, na mesma maneira que com o amplificador100 de acordo com a primeira modalidade da presente invenção, um sinal devoltagem, onde um sinal de voltagem foi amplificado sendo multiplicado pelaproporção de mudança de capacitância com a magnitude da voltagem depolarização mantida como ela está como para o sinal de voltagem de entrada,pode ser emitido, assim o sinal de voltagem de saída nunca se tornadesnecessariamente grande. Conseqüentemente, o amplificador 700 de acordocom a sétima modalidade da presente invenção não mais necessita serfornecido com medidas especiais considerando os sinais de voltagem de saídado amplificador 700, tornando o tratamento dos sinais de voltagem de saídamais fácil, e também possibilitando a contribuição para circuitos mais finos ecom mais baixo consumo de potência elétrica. Ainda, a probabilidade damagnitude do sinal de voltagem de saída de se tornar maior do que a voltagemde fonte de energia Vdd pode ser feita bem pequena, assim, não há distorçãonos sinais de voltagem de saída, e sinais de voltagem de saída desejadospodem ser obtidos.
[Oitava Modalidade]
O amplificador 700 de acordo com a sétima modalidade dapresente invenção pode ser aplicado a um circuito de filtro principalcarregado, como mostrado com a sexta modalidade da presente invenção,descrita cima. Conseqüentemente, um circuito de filtro principal carregadotendo o amplificador 700 de acordo com a sétima modalidade da presenteinvenção será descrito a seguir como uma oitava modalidade da presenteinvenção.
Fig. 26 é um diagrama explicativo de um circuito de filtroprincipal carregado 800 tendo o amplificador 700, de acordo com a oitavamodalidade da presente invenção.
Com referência à Fig. 26, o circuito de filtro principalcarregado 800 de acordo com a oitava modalidade da presente invenção tem,por exemplo, um MOSFET 802 servindo como o comutador de Cargamostrado na Fig. 16, o amplificador 700 de acordo com a sétima modalidadeda presente invenção, e um MOSFET 804 servindo como um comutador deReinicio e um MOSFET 806 servindo como um comutador de Descarga.
Um n-MOSFET (ΝΊ) e um p-MOSFET (P' 1) que o MOSFET802 tem, são a cada um, de forma exclusiva, aplicado com voltagem de fontede energia de Carga. Também, um n-MOSFET (N'2) e um p-MOSFET (P'2)que o MOSFET 804 tem, são a cada um, de forma exclusiva, aplicado com avoltagem de fonte de energia de Reinicio. Também, um n-MOSFET (N'3) eum p-MOSFET (P'3) que o MOSFET 806 tem, são a cada um, de formaexclusiva, aplicado com a voltagem de fonte de energia de Descarga.Também, os dispositivos de capacitância variável do estágio superior(varactors de p-MOS Pl e P2 e varactors de n-MOS Nl e N2) e dispositivosde capacitância variável do estágio anterior (varactor de n-MOS Nl e varactorde p-MOS P2) que o amplificador 700 tem, são a cada um, de formaexclusiva, aplicado com a voltagem de fonte de energia de Reforço.
Agora, com o circuito de filtro principal carregado 800, oscomponentes operando como dispositivos de capacitância variável podem sersomente os MOSFETS do amplificador 700, por exemplo. Também,MOSFETS geralmente usados como comutadores, tais como os MOSFETS802 até 806, tais como mostrados na Fig. 26, por exemplo, ou os similares,podem ser aprimorados na velocidade de operação fazendo o comprimento daPorta mais curto para reduzir resistência de ON. Contudo, com o circuito defiltro principal carregado 800, os MOSFETS 802 até 806 são capacitânciasparasitárias como para os dispositivos de capacitância variável, econseqüentemente podem ser fatores reduzindo a proporção de mudança decapacitância. Conseqüentemente, com o circuito de filtro principal carregado800, os terminais de Porta dos comutadores tais como os MOSFETS 802 até806, são preferencialmente formados pequenos em tamanho. Naturalmente, édesnecessário dizer que o tamanho dos terminais de Porta dos comutadorestais como os MOSFETS 802 até MOSFET 806, e a configuração dosMOSFETS 802 até MOSFET 806, não são restritos ao acima.
Também, o circuito de filtro principal carregado 800 podeemitir o sinal de voltagem de saída Voutput amplificado com a voltagem depolarização sendo mantida, através das operações básicas do circuito de filtroprincipal carregado de acordo com as modalidades da invenção descritasacima.
Conseqüentemente, usando o circuito de filtro principalcarregado 800, não há mais necessidade de um circuito de fluxo de descidapara ser fornecido com medidas especiais considerando sinais de voltagem desaída do circuito de filtro principal carregado 800, tornando o tratamento dossinais de voltagem de saída mais fácil, e também possibilitando a contribuiçãopara circuitos mais finos e com mais baixo consumo de potência elétrica.Ainda, a probabilidade da magnitude do sinal de voltagem de saída de setornar maior do que a voltagem de fonte de energia Vdd pode ser feita bempequena, assim, não há distorção nos sinais de voltagem de saída, e sinais devoltagem de saída desejados podem ser obtidos
Nona Modalidade
Fig. 27 é um diagrama explicativo ilustrando um circuito defiltro principal carregado 900 tendo o amplificador 700, de acordo com umanona modalidade da presente invenção.
Fazendo referência à Fig. 27, o circuito de filtro principalcarregado 900 de acordo com a nona modalidade da presente invenção tem,basicamente, a mesma configuração que o circuito de filtro principalcarregado 800 de acordo com a nona modalidade da presente invenção.Agora, como descrito nas operações básicas do circuito de filtro principalcarregado de acordo com as modalidades da presente invenção, o estado deCarga e estado de Reforço estão em uma relação exclusiva.Conseqüentemente, como mostrado na Fig. 27, a voltagem de fonte de energiaaplicada ao MOSFET 802 e ao amplificador 700 pode ser mantida emcomum.
Conseqüentemente, o circuito de filtro principal carregado 900pode ser simplificado em configuração de circuito quando comparado aocircuito de filtro principal carregado 800.
Também, mesmo com a configuração mostrada na Fig. 27, ocircuito de filtro principal carregado 900 pode emitir o sinal de voltagem desaída Voutput amplificado com a voltagem de polarização sendo mantida,através das operações básicas do circuito de filtro principal carregado deacordo com as modalidades da invenção descritas acima, na mesma maneiracomo com o circuito de filtro principal carregado 800.
Conseqüentemente, usando o circuito de filtro principalcarregado 900 de acordo com a nona modalidade da presente invenção, nãohá mais necessidade de um circuito de fluxo de descida para ser fornecidocom medidas especiais considerando sinais de voltagem de saída do circuitode filtro principal carregado 800, tornando o tratamento dos sinais devoltagem de saída mais fácil, e também possibilitando a contribuição paracircuitos mais finos e com mais baixo consumo de potência elétrica. Ainda, aprobabilidade da magnitude do sinal de voltagem de saída de se tornar maiordo que a voltagem de fonte de energia Vdd pode ser feita bem pequena,assim, não há distorção nos sinais de voltagem de saída, e sinais de voltagemde saída desejados podem ser obtidos.
(Décima Modalidade)
Os amplificadores de acordo com a primeira até a nonamodalidade descritas acima são tais que mudança em capacitância ocorredevido se camadas de inversão estão ou não presentes nos varactors de p-MOS e nos varactors de n-MOS, e conseqüentemente efetuam operações de"modo reverso ". Agora, os varactors de p-MOS e os varactors de n-MOStambém operam em um "modo de acúmulo "onde mudança em capacitânciaocorre devido ao acúmulo de buracos de elétrons perto da película de óxido.Conseqüentemente, mesmo em casos de substituição dos amplificadores deacordo com a primeira até a nona modalidade descrita acima, com osvaractors de p-MOS e varactors de n-MOS operando em um "modo deacúmulo", da voltagem de polarização e do sinal de voltagem de entrada parao amplificador, o sinal de voltagem pode ser amplificado, na mesma maneiraque com os amplificadores de acordo com a primeira até a nona modalidadedescrita acima.
(Décima primeira Modalidade)
A seguir,descrição será feita considerando uma décimaprimeira modalidade da presente invenção. Agora as modalidades descritasacima foram, cada uma, tentativas para resolver o [primeiro problema] até o[terceiro problema] descritos acima ocorrendo na hora da voltagem de Boost,através da realização de um amplificador do tipo CMOS usando varactors deMOS de tipos de condutividade inversa (p-MOS e n-MOS). Inversamente, oamplificador de acordo com a presente invenção tenta realizar as mesmasfunções como as modalidades acima usando dispositivos de capacitânciavariável (varactor de MOS) do mesmo tipo de condutividade.
[Princípio de amplificação com amplificador configurado de dispositivos decapacitância variável do mesmo tipo de condutividade]
Fig. 28A até Fig. 28C são diagramas explicativos ilustrando oprincípio de amplificação com um amplificador de acordo com umamodalidade da presente invenção. Aqui, Fig. 28A ilustra um estado deMonitoração, 28b ilustra um estado de Manutenção, e 20C ilustra um estadode Reforço, respectivamente.
Com referência às Fig. 28A até Fig. 28C, o amplificadorconfigurado de dispositivos de capacitância variável do mesmo tipo decondutividade, de acordo com uma modalidade da presente invenção, tem (1)um primeiro dispositivo de capacitância variável A do qual a capacitânciavaria, e (2) um segundo dispositivo de capacitância variável B tendo o mesmotipo de condutividade com o primeiro dispositivo de capacitância variável A,com a voltagem de polarização Vdd / 2 e o sinal de voltagem Vin sendoentrado par ao primeiro dispositivo de capacitância variável A e para osegundo dispositivo de capacitância variável B de acordo com o estado deconexão do comutador SWl. Também, o primeiro dispositivo de capacitânciavariável A está conectado à fonte de voltagem de fonte de energia, e osegundo dispositivo de capacitância variável B está conectado para a terra.Note que a voltagem de polarização é mostrada como Vdd / 2 nas Fig. 28Aaté Fig. 28C, mas, é claro que não é restrita a isso.
Como mostrado na Fig. 28A, no estado de Monitoração, ocomutador 1 está fechado, e por meio disso a voltagem de polarização Vdd / 2e o sinal de voltagem Vin são entrados através do comutador SWl.
Conseqüentemente, a diferença de potencial em ambas as extremidades doprimeiro dispositivo de capacitância variável A é Val = Vdd /2 - Vin, e adiferença de potencial em ambas as extremidades do segundo dispositivo decapacitância variável B é Vbl = Vdd /2 + Vin. Conseqüentemente, o primeirodispositivo de capacitância variável Aeo segundo dispositivo de capacitânciavariável B acumulam carga.
A seguir, como mostrado na Fig. 28B, no estado deManutenção, através do comutador SWl abrindo do estado de Monitoração,entrada da voltagem de polarização Vdd / 2 e do sinal de voltagem Vin para.Aqui, as seguintes relações se mantém no estado de Manutenção.
(1) A carga Qal = -Cl * Val = -Cl (Vdd / 2 - Vin),
imediatamente anterior a abertura do comutador SWl é mantida no ladoinferior do primeiro dispositivo de capacitância variável A (o terminal no ladoconectado ao comutador SWl na Fig. 28B).(2) A carga Qbl = Cl * Vbl = Cl (Vdd / 2 + Vin),imediatamente anterior a abertura do comutador SWl é mantida no ladosuperior do segundo dispositivo de capacitância variável B (o terminal nolado conectado ao comutador SWl na Fig. 28B).
Agora, o total de carga Qtotal Manutenção no lado inferior doprimeiro dispositivo de capacitância variável A e do lado superior do segundodispositivo de capacitância variável B é a carga Qtotal Manutenção = 2 * Cl *Vinn. conseqüentemente, o sinal de voltagem Vin é equivalente para serentrado para um dispositivo de capacitância tendo duas vezes a capacitânciada capacitância Cl.
A seguir, como mostrado na Fig. 28C, no estado de Reforço, acapacitância do primeiro dispositivo de capacitância variável A e do segundodispositivo de capacitância variável B são, cada uma, reduzida de C1 para C2respectivamente (aqui, mantém Cl > C2) sendo multiplicado problema 1 / k.Isto é para dizer, a capacitância do primeiro dispositivo de capacitânciavariável A e do segundo dispositivo de capacitância variável B é C2 = Cl / k.
Nesta hora, devido à carga Q' = (k -1) C2 * Vdd / 2 fazendo atransição do primeiro dispositivo de capacitância variável A para o lado defonte da voltagem de fonte de energia, a carga de uma quantidade equivalenteà carga Quadro' é cancelada no lado inferior do primeiro dispositivo decapacitância variável A e do lado superior do segundo dispositivo decapacitância variável B. Conseqüentemente, a carga no lado inferior doprimeiro dispositivo de capacitância variável a é Qa2 = -C2 (Vdd / 2 - kVin),e na mesma maneira, a carga no lado superior do segundo dispositivo decapacitância variável B é Qb2 = -C2 (Vdd / 2 + kVin).
Conseqüentemente, no estado de Reforço, a diferença depotencial aplicada em ambas as extremidades do primeiro dispositivo decapacitância variável a é Va2 = Vdd / 2 - kVin, e a diferença de potencialaplicada em ambas as extremidades do segundo dispositivo de capacitânciavariável B é Vb2 = Vdd / 2 + kVin. Agora, a carga total Qtotal Boost no ladoinferior do primeiro dispositivo de capacitância variável A e do lado superiordo segundo dispositivo de capacitância variável B no estado de Reforço éQtotal Boost = 2 * Cl * Sinal de voltagem Vin = Qtotal Manutenção.
Conseqüentemente, a carga é mantida mesmo no estado de Reforço
Conseqüentemente, com o amplifícador configurado dedispositivos de capacitância variável do mesmo tipo de condutividade deacordo com uma modalidade da presente invenção, o sinal de voltagem Vinpode ser amplificado k (proporção de mudança de capacitância) vezes,enquanto mantendo a voltagem de polarização Vdd / 2 = Vbias, como com osamplificadores tendo CMOS de acordo com modalidades da presenteinvenção descritas acima. / Conseqüentemente, com o amplifícadorconfigurado de dispositivos de capacitância variável do mesmo tipo decondutividade de acordo com uma modalidade da presente invenção, avoltagem de saída não é desnecessariamente grande como com o amplifícadorparamétrico de MOSFET convencional 10, assim, a probabilidade dos trêsproblemas do amplifícador paramétrico de MOSFET convencional 10descrito acima ocorrerem, pode ser feita bem pequena, e por meio dissocontribuir para circuitos mais finos e com mais baixo consumo de potênciaelétrica.
Também, o princípio de amplificação, com o amplifícador, deacordo com as modalidades da presente invenção descritas acima, pode seraplicado independente dos casos onde os dispositivos de capacitância variávelconfigurando o amplifícador serem CMOS ou os caso onde os dispositivos decapacitância variável são do mesmo tipo de condutividade.
[Problema Excepcionall
Como descrito no acima [Princípio de amplificação comamplifícador configurado de dispositivos de capacitância variável do mesmotipo de condutividade], carga da mesma quantidade é cancelada em umterminal do primeiro dispositivo de capacitância variável A e de um terminaldo segundo dispositivo de capacitância variável B eletricamente conectado aoum terminal do primeiro dispositivo de capacitância variável A, e por meiodisso, o sinal de voltagem pode se refere amplificado através da multiplicaçãopela proporção de mudança de capacitância, enquanto mantendo a magnitudeda voltagem de polarização. Contudo, há uma possibilidade que os efeitosdesejados não podem ser suficientemente obtidos no evento em que umasituação inesperada tal como irregularidades de fabricação do primeirodispositivo de capacitância variável A e do segundo dispositivo decapacitância variável B, por exemplo, ocorram, tal que uma diferença decapacitância Ac ocorra entre a capacitância do primeiro dispositivo decapacitância variável A e do segundo dispositivo de capacitância variável B.A razão dela será brevemente descrita abaixo com referência à Fig. 19.
Por exemplo, no evento em que uma diferença de capacitânciaAc ocorre entre a capacitância do primeiro dispositivo de capacitânciavariável a e do segundo dispositivo de capacitância variável B, a carga nolado inferior do primeiro dispositivo de capacitância variável A na Fig. 28B(o terminal no lado conectado ao comutador SWl na Fig. 28 (b)) é Qal = -Cl(Vdd / 2 - Vin), e também a carga no lado superior do segundo dispositivo decapacitância variável B na Fig. 28B (o terminal no lado conectado par aocomutador SWl na Fig. 28b) é Qbl = (Cl + Ac) * (Vdd / 2 + Vin). Nestahora, na Fig. 28B, o total da carga no lado inferior do primeiro dispositivo decapacitância variável Aea carga do lado superior do segundo dispositivo decapacitância variável B é Qtotal = (2 * Cl + Ac) Vin + Ac * (Vdd /2), com acarga sendo dependente da voltagem de polarização Vdd / 2
Conseqüentemente, o sinal de voltagem de saída Voutputemitido do amplificador através do estado de Reforço é que onde a voltagemde polarização Vbias = Vddd / 2 também foi amplificada indesejavelmente,como mostra na Expressão 21.[Expressão Matemática 21]
<formula>formula see original document page 111</formula>
(Expressão 21)
Agora, a quantidade de amplificação da voltagem depolarização Vbias mostrada na Expressão 21 é tal que quanto menor adiferença de capacitância Ac é, menor é a quantidade de voltagem depolarização Vbias, quando comparada á quantidade de amplificação davoltagem de polarização amplificada no amplificador paramétrico deMOSFET convencional 10 descrito acima. Contudo, se a voltagem depolarização Vbias é amplificada como mostrada na Expressão 21, há apossibilidade que as vantagens do amplificador de acordo com asmodalidades da presente invenção que são "tornar o tratamento dos sinais devoltagem de saída mais fácil", "possibilitar a contribuição para circuitos maisfinos e com mais baixo consumo de potência elétrica", e "sinais de voltagemde saída desejados podem ser obtidos", podem não ser obtidas.
Com o amplificador configurado de dispositivos decapacitância variável do mesmo tipo de condutividade de acordo com as mosda presente invenção, o primeiro dispositivo de capacitância variável Aeosegundo dispositivo de capacitância variável B são do mesmo tipo decondutividade. Agora,com dispositivos de capacitância variável do mesmotipo de condutividade, enquanto o tamanho é geralmente o mesmo, adiferença de capacitância Ac é extremamente pequena mesmo se uma situaçãoinesperada surge tal como irregularidades de fabricação ou o similar, assim adiferença de capacitância Ac pode ser tratado com um erro negligenciado.
Conseqüentemente, com o amplificador configurado de dispositivos decapacitância variável do mesmo tipo de condutividade de acordo com asmodalidades da presente invenção, a capacitância do primeiro dispositivo decapacitância variável A e do segundo dispositivo de capacitância variável Bpode ser feita para ser a mesma (geralmente a mesma), assim o problemaexcepcional descrito acima não ocorre, e o sinal de voltagem pode seramplificado através da multiplicação pela proporção de mudança decapacitância.
[Amplifícador de acordo com a décima primeira modalidade da presenteinvenção]
A seguir, um amplifícador 1000 de acordo com uma décimaprimeira modalidade da presente invenção será descrito com referência às Fig.29 até Fig. 31. Aqui, Fig. 29 ilustra um estado de Monitoração doamplifícador 1000 de acordo com a décima primeira modalidade da presenteinvenção, e Fig. 30 ilustra um estado de Reforço do amplifícador 1000 deacordo com a décima primeira modalidade da presente invenção.
Também, Fig. 31 é um diagrama explicativo ilustrando formasde onda dos sinais de acordo com a décima primeira modalidade da presenteinvenção, com (a) ilustrando sinais de relógio de controle para controlarcomutadores, (b) ilustrando o sinal de voltagem de entrada Vinput entradapara o amplifícador 1000 de acordo com a décima primeira modalidade dapresente invenção. Note que enquanto Fig. 29 até Fig. 31 ilustra a voltagemde polarização como sendo Vbias = Vdd / 2, é desnecessário dizer que avoltagem de polarização não é restrita ao acima descrito.
Com referência às Fig. 29 e Fig. 20, o amplifícador 1000 deacordo com a décima primeira modalidade da presente invenção éconfigurado de varactors de n-MOS. Como com o MOSFET mostrado na Fig.2, a capacitância dos varactors de n-MOS pode ser mudada dependendo se háou não uma camada de inversão. Agora, os varactors de n-MOS doamplifícador 1000 preferencialmente tem, geralmente, os mesmoscomprimentos e larguras de terminal de Porta (i. e., na ordem de variância defabricação que é permitida)Sinal de voltagem de entrada Vinput é entrado para o terminalde Porta do varactor de n-MOS NI, e para o terminal de Fonte e terminal deDreno do varactor de n-MOS N2, de acordo com o estado de conexão docomutador SWl. Agora, o sinal de voltagem de entrada Vinput entrado para oamplificador 1000 de acordo com a décima primeira modalidade da presenteinvenção é um sinal onde a voltagem de polarização Vdd / 2 e o sinal devoltagem Vin são sobrepostos, como mostrado na Fig. 31 (b).
Também, o terminal de Fonte e o terminal de Dreno dovaractor de n-MOS Nl são conectados á fonte de voltagem de fonte deenergia e à terra de acordo com o estado de conexão do comutador SW3, e oterminal de Porta do varactor de n-MOS N2 é conectado à fonte de voltagemde fonte de energia e à terra de acordo com o estado de conexão do comutadorSW2. Enquanto os varactors de n-MOS Nl e N2 são do mesmo tipo decondutividade, os terminais conectados ao Comutador SWl diferem.
Conseqüentemente, de modo a coincidir a mudança de aumento / diminuiçãode capacitância para os varactors de n-MOS Nl e N2, no evento que ocomutador SW2 está conectado à fonte de voltagem de fonte de energia, ocomutador SW3 é conectado para a terra, e no evento em que o comutadorSW2 está conectado para a terra, o comutador SW2 é conectado à fonte devoltagem de fonte de energia.
Agora, o comutador SWl sincroniza com o sinal de relógio Φ1mostrado na Fig. 31 (a), a fim de fechar quando o sinal de relógio Φ1 estáalto, e entrar a voltagem de polarização Vbias e o sinal de voltagem Vin paraos terminais de Porta do varactor de n-MOS Nl e do varactor de n-MOS N2.
Também, o comutador SWl abre quando o sinal de relógio Φ1 está baixo, epor meio disso controla a entrada da voltagem de polarização Vbias e da sinalde voltagem Vin para os terminais de Porta do varactor de n-MOS Nl e dovaractor de n-MOS N2. Note que a relação entre o sinal de relógio Φ1 e ocomutador SWl não é restrita ao acima, e o comutador SWl pode fecharquando o sinal de relógio Φ1 está baixo.
O comutador SW2 sincroniza com o sinal de relógio Φ2mostrado na Fig. 31 (a), a fim de ser conectado para a terra quando o sinal derelógio Φ2 está alto, e conectado à fonte de voltagem de fonte de energiaquando o sinal de relógio Φ2 está baixo, por exemplo. Também, o comutadorSW3 sincroniza com o sinal de relógio Φ2, a fim de ser conectado à fonte devoltagem de fonte de energia quando o sinal de relógio Φ2 está alto, econectado para a terra quando o sinal de relógio Φ2 está baixo, por exemplo.
Agora, como mostrado na Fig. 31 (a), o sinal de relógio Φ1 e o sinal derelógio Φ 11 2 são entrados tais que as fases deles não se sobrepõem, a razãodeles sendo a mesma que com a primeira modalidade descrita acima (paracriar um estado de Manutenção).
No estado de Monitoração mostrado na Fig. 29, o sinal devoltagem de entrada Vinput é entrado para o terminal de Porta do varactor den-MOS Nl e para o terminal de Fonte e para o terminal de Dreno do varactorde n-MOS N2 através do comutador SWl fechando devido ao sinal de relógioΦ1 indo para alto.
Também, o comutador SW2 é conectado à fonte de voltagemde fonte de energia o sinal de relógio Φ2 está baixo, e o comutador SW3 estáconectado para a terra quando sinal de relógio Φ2 está baixo. Nesta hora, ascamadas de inversão são formadas na interface do semicondutor diretamenteabaixo dos terminais de Porta de cada um dos varactors de n-MOS Nl e N2, ea capacitância de cada um aumenta. Conseqüentemente, cargacorrespondendo ao sinal de voltagem de entrada Vinput é acumulada em cadaum dos varactors de n-MOS Nl e N2.
Também, no estado de Reforço mostrado na Fig. 30, ocomutador SWl abre através do sinal de relógio Φ1 indo para abaixo, e aentrada do sinal de voltagem de entrada Vinput é parada.
Também, quando o sinal de relógio Φ2 está em alto, ocomutador SW2 é conectado para a terra, e quando o sinal de relógio Φ2 estáem alto, o comutador SW3 é conectado à fonte de voltagem de fonte deenergia. Nesta hora, as camadas de inversão que foram geradas na interfacedo semicondutor diretamente abaixo do terminal de Porta de cada um dosvaractors de n-MOS Nl e N2, desaparece, e a capacitância de cada um dosvaractors de n-MOS Nl e N2 diminui. Nesta hora, o terminal de Porta dovaractor de n-MOS Nl e o terminal de Fonte e o terminal de Dreno dovaractor de n-MOS Nl tem carga, assim o sinal de voltagem Vin éamplificado através da multiplicação pela proporção de mudança decapacitância, mudando em capacitância, enquanto mantendo a magnitude davoltagem de polarização Vdd / 2.
Conseqüentemente, como mostrado na Fig. 31 (c), a voltagemde saída Voutput do amplificador 100 de acordo com a décima primeiramodalidade da presente invenção assume uma forma de onda, onde o sinal devoltagem Vin foi amplificado sendo multiplicado pela proporção de mudançade capacitância, com a magnitude da voltagem de polarização Vbias sendomantida como ele é como para o sinal de voltagem de entrada Vinput. Agora,a voltagem de saída Voutput é menor do que à voltagem de fonte de energiaVdd, assim, não há distorção como com o amplificador paramétrico deMOSFET convencional 10. Também, tendo que o sinal de relógio Φ2 sobeacompanhando a queda do sinal de relógio Φ1 conforme mostrado na Fig. 31(a) força a transição do estado de Monitoração mostrado na Fig. 29 através doestado de Manutenção para o estado de Reforço mostrado na Fig. 30.
Como descrito acima, o amplificador 1000 de acordo com adécima primeira modalidade da presente invenção tem uma configuraçãoonde os varactors de n-MOS que são geralmente os mesmos em tamanho(aqui, tamanho indica as larguras e comprimentos dos terminais de Porta) sãoverticalmente alinhados (aqui, "vertical "indica uma colocação simétrica talcomo mostrado na Fig. 29, por exemplo. Conseqüentemente," horizontal "e"diagonal "também são incluídos na configuração do amplificador 1000 deacordo com a décima primeira modalidade da presente invenção com umaquestão corrente). Agora, mesmo no evento em que há irregularidades defabricação nos varactors de n-MOS compondo o amplificador 1000, adiferença de capacitância entre os varactors de MOS é extremamentepequena. Conseqüentemente, com o amplificador 1000 de acordo com adécima primeira modalidade da presente invenção, mesmo no evento em quehá irregularidades de fabricação nos varactors de n-MOS compondo oamplificador 1000, a diferença de capacitância Δ pode ser feita extremamentepequena.
Conseqüentemente, o amplificador 1000 de acordo com adécima primeira modalidade da presente invenção pode manter a magnitudede voltagem de polarização incluída da mesma forma no sinal de voltagem deentrada após a amplificação.
Assim, com o amplificador 1000 de acordo com a décimaprimeira modalidade da presente invenção, na mesma maneira que com oamplificador 100 de acordo com a primeira modalidade da presente invenção,um sinal de voltagem de saída, onde um sinal de voltagem de saída, onde umsinal de voltagem foi amplificado sendo multiplicado pela proporção demudança de capacitância com a magnitude da voltagem de polarização sendomantida como ele está como para o sinal de voltagem de entrada, pode seremitido, assim, o sinal de voltagem de saída nunca se tornadesnecessariamente grande. Conseqüentemente, um circuito tendo oamplificador 1000 de acordo com a décima primeira modalidade da presenteinvenção não mais necessita ser fornecido com medidas especiaisconsiderando sinais de voltagem de saída do amplificador 1000 de acordocom a décima primeira modalidade da presente invenção, tornado otratamento dos sinais de voltagem de saída mais fácil, e tambémpossibilitando a contribuição para circuitos mais finos e com mais baixoconsumo de potência elétrica. Ainda, a probabilidade da magnitude do sinalde voltagem de saída se tornar maior do que a voltagem de fonte de energiaVdd pode ser feita bem pequena, assim, não há distorção nos sinais devoltagem de saída, e sinais de voltagem de saída desejados podem ser obtidos.
(Décima segunda Modalidade)
Uma configuração usando os varactors de n-MOS tem sidomostrada como amplificador 1000 de acordo com a décima primeiramodalidade da presente invenção, como um amplificador configurado dedispositivos de capacitância variável do mesmo tipo de condutividade deacordo com uma modalidade da presente invenção. Contudo, um amplificadorconfigurado de dispositivos de capacitância variável do mesmo tipo decondutividade de acordo com uma modalidade da presente invenção não érestrito para usar varactors de n-MOS. Conseqüentemente, a seguir, umaconfiguração usando varactors de p-MOS que são do tipo de condutividadeinversa como para os varactors de n-MOS, será ilustrada como umamplificador de acordo com uma décima segunda modalidade da presenteinvenção
Fig. 32 e Fig. 33 são diagramas explicativos ilustrando umamplificador 1100 de acordo com a décima segunda modalidade da presenteinvenção. Fig. 32 ilustra um estado de Monitoração, e Fig. 33 ilustra umestado de Reforço, respectivamente.
Com referência às Fig. 32 e Fig. 33, o amplificador 1100 deacordo com a décima segunda modalidade da presente invenção é configuradode varactors de p-MOS Pl e P2. Com o com o MOSFET mostrado na Fig. 2Ae Fig. 2B, a capacitância do varactors de p-MOS Pl e P2 pode ser mudadadependendo se há ou não uma camada de inversão. Agora, os varactors de p-MOS Pl e P2 do amplificador 1100 preferencialmente tem, geralmente, osmesmos comprimentos e larguras do terminal de Porta (i. e., na ordem devariância de fabricação que é permitida).Sinal de voltagem de entrada Vinput é entrado para o terminalde Porta do varactor de p-MOS PI, e para o terminal de Fonte e para oterminal de Dreno do varactor de p-MOS P2, de acordo com o estado deconexão do cmutl. Agora, o sinal de voltagem de entrada Vinput entrado parao amplificador 1100 de acordo com a décima segunda modalidade da presenteinvenção é um sinal onde a voltagem de polarização Vdd / 2 e o sinal devoltagem Vin são sobrepostos, na mesma maneira como com o amplificador100 de acordo com a décima primeira modalidade da presente invençãomostrado na Fig. 31 (b).
Também, o terminal de Fonte e o terminal de Dreno dovaractor de p-MOS Pl são conectados á fonte de voltagem de fonte de energiae à terra de acordo com o estado de conexão do comutador SW2, e o terminalde Porta do varactor de p-MOS P2 é conectado à fonte de voltagem de fontede energia e à terra de acordo com o estado de conexão do comutador SW3.
Enquanto os varactors de p-MOS Pl e P2 são do mesmo tipo decondutividade, os terminais conectados ao Comutador SWl diferem.Conseqüentemente, de modo a coincidir a mudança de aumento / diminuiçãode capacitância para os varactors de p-MOS Pl e P2, no evento que ocomutador SW2 está conectado à fonte de voltagem de fonte de energia, ocomutador SW3 é conectado para a terra, e no evento em que o comutadorSW2 está conectado para a terra, o comutador SW3 é conectado à fonte devoltagem de fonte de energia.
No estado de Monitoração mostrado na Fig. 32, o sinal devoltagem de entrada Vinput é entrado para o terminal de Porta do varactor dep-MOS Ple para o terminal de Fonte e para o terminal de Dreno do varactorde p-MOS P2 através do comutador SWl fechando devido ao sinal de relógioΦ1 indo para alto.
Também, o comutador SW2 é conectado à fonte de voltagemde fonte de energia o sinal de relógio Φ2 está baixo, e o comutador SW3 estáconectado para a terra quando sinal de relógio Φ2 está baixo. Nesta hora, ascamadas de inversão são formadas na interface do semicondutor diretamenteabaixo dos terminais de Porta de cada um dos varactors de p-MOS Ple P2, ea capacitância de cada um aumenta. Conseqüentemente, cargacorrespondendo ao sinal de voltagem de entrada Vinput é acumulada em cadaum dos varactors de p-MOS Pl e P2.
Também, no estado de Reforço mostrado na Fig. 33, ocomutador SWl abre através do sinal de relógio Φ1 indo para abaixo, e aentrada do sinal de voltagem de entrada Vinput é parada.
Também, quando o sinal de relógio Φ2 está em alto, ocomutador SW2 é conectado para a terra, e quando o sinal de relógio Φ2 estáem alto, o comutador SW3 é conectado à fonte de voltagem de fonte deenergia. Nesta hora, as camadas de inversão que foram geradas na interfacedo semicondutor diretamente abaixo do terminal de Porta de cada um dosvaractors de p-MOS Pl e P2, desaparece, e a capacitância de cada um dosvaractors de p-MOS Pl e P2 diminui. Nesta hora, o terminal de Porta dovaractor de p-MOS Pl e o terminal de Fonte e o terminal de Dreno dovaractor de p-MOS P2 tem carga, assim o sinal de voltagem Vin éamplificado através da multiplicação pela proporção de mudança decapacitância, mudando em capacitância, enquanto mantendo a magnitude davoltagem de polarização Vdd / 2.
Conseqüentemente, em comparação com o amplificador 1000de acordo com a décima primeira modalidade da presente invenção, oamplifícador 1100 de acordo com a décima segunda modalidade da presenteinvenção tem dispositivos de capacitância variável de condutividade inversacomo para os dispositivos de capacitância variável do amplifícador 1000 deacordo com a décima primeira modalidade da presente invenção, assim arelação de conexão dos dispositivos de capacitância variável diferem, maspode se entendido que a fimção como um amplifícador é a mesma.Como descrito acima, o amplificador 1100 de acordo com adécima segunda modalidade da presente invenção tem uma configuração ondeos varactors de p-MOS que são geralmente os mesmos em tamanho (aqui,tamanho indica as larguras e comprimentos dos terminais de Porta) sãoverticalmente alinhados (aqui, "vertical "indica uma colocação simétrica talcomo mostrado na Fig. 29, por exemplo. Conseqüentemente," horizontal "e"diagonal "também são incluídos na configuração do amplificador 1100 deacordo com a décima segunda modalidade da presente invenção com umaquestão corrente). Agora, mesmo no evento em que há irregularidades defabricação nos varactors de p-MOS compondo o amplificador 1100, adiferença de capacitância entre os varactors de MOS é extremamentepequena. Conseqüentemente, com o amplificador 1100 de acordo com adécima segunda modalidade da presente invenção, mesmo no evento em quehá irregularidades de fabricação nos varactors de p-MOS compondo oamplificador 1100, a diferença de capacitância Δ pode ser feita extremamentepequena.
Conseqüentemente, o amplificador 1100 de acordo com adécima segunda modalidade da presente invenção pode manter a magnitudede voltagem de polarização incluída da mesma forma no sinal de voltagem deentrada após a amplificação.
Também, com o amplificador 1100 de acordo com a décimasegunda modalidade da presente invenção, na mesma maneira que com oamplificador 100 de acordo com a primeira modalidade da presente invenção,um sinal de voltagem de saída, onde um sinal de voltagem de saída, onde umsinal de voltagem foi amplificado sendo multiplicado pela proporção demudança de capacitância com a magnitude da voltagem de polarização sendomantida como ele está como para o sinal de voltagem de entrada, pode seremitido, assim, o sinal de voltagem de saída nunca se tornadesnecessariamente grande. Conseqüentemente, um circuito tendo oamplificador 1100 de acordo com a décima segunda modalidade da presenteinvenção não mais necessita ser fornecido com medidas especiaisconsiderando sinais de voltagem de saída do amplificador 1100 de acordocom a décima segunda modalidade da presente invenção, tornado otratamento dos sinais de voltagem de saída mais fácil, e tambémpossibilitando a contribuição para circuitos mais finos e com mais baixoconsumo de potência elétrica. Ainda, a probabilidade da magnitude do sinalde voltagem de saída se tornar maior do que a voltagem de fonte de energiaVdd pode ser feita bem pequena, assim, não há distorção nos sinais devoltagem de saída, e sinais de voltagem de saída desejados podem ser obtidos.
(Décima terceira Modalidade)
Os amplifícadores de acordo com a primeira até a oitavamodalidades descritas acima são tais que mudança em capacitância ocorredevido se as camadas de inversão estão a união presentes nos varactors de p-MOS e nos varactors de n-MOS, e conseqüentemente, efetuam operações de"modo reverso ". Agora, os varactors de p-MOS e os varactors de n-MOStambém operam em um "modo de acúmulo "onde mudança em capacitânciaocorre devido ao acúmulo de buracos de elétrons perto da película de óxido.
Conseqüentemente, mesmo em casos de substituição dos amplifícadores deacordo com a primeira até a oitava modalidade descrita acima, com osvaractors de p-MOS e varactors de n-MOS operando em um "modo deacúmulo", da voltagem de polarização e do sinal de voltagem de entrada parao amplificador, o sinal de voltagem pode ser amplificado, na mesma maneiraque com os amplifícadores de acordo com a primeira até a oitava modalidadedescrita acima.
Enquanto modalidades preferidas da presente invenção temsido descrita com referência aos desenhos anexos, é desnecessário dizer que apresente invenção não é restrita por esses exemplos. É claramente entendidoque alguém com habilidade na técnica poderia conceber várias modificaçõesou correções dentro do escopo das Reivindicações, e essas também sãoenglobada no escopo técnico da presente invenção como uma questãocorrente.
Por exemplo, com o amplificador de acordo com a segundamodalidade da presente invenção, uma configuração foi mostrada onde oamplificador de acordo com a primeira modalidade ainda inclui múltiplosvaractors de p-MOS de ajuste dos quais a largura de porta é bem pequena,mas não é restrito a esta configuração, e os amplificadores de acordo com aterceira até a sexta modalidades podem ainda incluir múltiplos varactors de p-MOS de ajuste dos quais a largura de porta é bem pequena. Como descritoacima, os varactors de p-MOS de ajuste que o amplificador de acordo com asegunda modalidade da presente invenção serviu para ajustar a voltagem depolarização, e mesmo com uma configuração onde os amplificadores deacordo com coma terceira te a sexta modalidades incluem múltiplos varactorsde p-MOS de ajuste dos quais a largura de porta é bem pequena, o sinal devoltagem, da voltagem de polarização e o sinal de voltagem de entrada para oamplificador, podem ser amplificados.
Também, enquanto uma configuração tendo um CMOS foiilustrada com os amplificadores de acordo com a terceira até a quintamodalidades da presente invenção, isto não e restrito a esta configuração, earranjos podem ser feitos onde, por exemplo, os amplificadores de acordocom a terceira até a quinta modalidades da presente invenção podem serconfigurados de dispositivos de capacitância variável do mesmo tipo decondutividade como com a oitava e nona modalidades da presente invenção.Ainda, os amplificadores de acordo com a terceira até a quinta modalidadesda presente invenção podem ter configurações incluindo ambas umaconfiguração tendo um CMOS e uma configuração com dispositivos decapacitância variável do mesmo tipo de condutividade. Da mesma forma, comessas configurações, sinais de voltagem de saída onde o sinal de voltagem foiamplificado sendo multiplicado pela proporção de mudança de capacitânciapodem ser emitido com a magnitude da voltagem de polarização mantida.
Também, enquanto uma configuração foi ilustrada com ocircuito de filtro principal carregado de acordo com a sexta modalidade dapresente invenção, onde as unidades de amplificação 610 até 616 do segundocircuito de filtro SYNC são de uma configuração do amplificador de acordocom a primeira modalidade da presente invenção, isto não é restrito para estaconfiguração, e as unidades de amplificação do segundo circuito de filtroSYNC no circuito de filtro principal carregado de acordo com a sextamodalidade aos desenhos anexados, nos quais presente invenção sãoamplificadores de acordo com a segunda até a quinta, sétima, e oitavamodalidades da presente invenção. Mesmo em um caso onde as unidades deamplificação são da configuração acima, as unidades de amplificação podememitir sinais de voltagem onde os sinais de voltagem foi amplificado sendomodo padrão, com a magnitude da voltagem de polarização mantida.
As configurações descritas acima são prontamente alcançáveispor alguém com habilidade na técnica, e devem ser entendidas compertencendo ao escopo equivalente da presente invenção.
Claims (25)
1. Amplificador, caracterizado pelo fato de compreender:um primeiro dispositivo de capacitância variável do qual acapacitância é variável;um segundo dispositivo de capacitância variável do qual acapacitância é variável, eletricamente conectado ao mencionado primeirodispositivo de capacitância variável, e de um tipo de condutividade inversa domencionado primeiro dispositivo de capacitância variável; euma primeira unidade de entrada para, de forma seletiva,entrar uma voltagem de polarização e um sinal de voltagem para mencionadoprimeiro dispositivo de capacitância variável e mencionado segundodispositivo de capacitância variável,onde, no evento em que mencionada voltagem de polarizaçãoe mencionado sinal de voltagem são entrados para mencionado primeirodispositivo de capacitância variável e para mencionado segundo dispositivode capacitância variável, a capacitância do mencionado primeiro dispositivode capacitância variável e do mencionado segundo dispositivo de capacitânciavariável é considerada com um primeiro valor.e onde mencionado sinal de voltagem é amplificado com acapacitância do mencionado primeiro dispositivo de capacitância variável edo mencionado segundo dispositivo de capacitância variável com um segundovalor menor do que mencionado primeiro valor.
2. Amplificador de acordo com a reivindicação 1,caracterizado pelo fato de que voltagem para cancelar a quantidade deamplificação da mencionada voltagem de polarização sendo aplicada nomencionado primeiro dispositivo de capacitância variável e no mencionadosegundo dispositivo de capacitância variável.
3. Amplificador de acordo com a reivindicação 1,caracterizado pelo fato de que mencionado primeiro dispositivo decapacitância variável e mencionado segundo dispositivo de capacitânciavariável são varactors de MOS, mencionada primeira unidade de entradatendo um primeiro comutador,os terminais de porta do mencionado primeiro dispositivo decapacitância variável e do mencionado segundo dispositivo de capacitânciavariável são, cada um, conectados ao primeiro comutadoro terminal de fonte e o terminal de dreno de mencionadoprimeiro dispositivo de capacitância variável são conectados à uma fonte deenergia para emitir voltagem de fonte de energia, ou para a terra, através deum segundo comutador, eo terminal de fonte e o terminal de dreno do mencionadosegundo dispositivo de capacitância variável são conectados à mencionadafonte de energia, ou para a terra, através de um terceiro comutador,onde, no evento do segundo comutador mencionado serconectado à mencionada fonte de energia, o mencionado terceiro comutador éconectado para a terra, com a capacitância do mencionado primeirodispositivo de capacitância variável e do mencionado segundo dispositivo decapacitância variável sendo considerada como mencionado primeiro valor,e no evento do segundo comutador ser conectado para a terra,o mencionado terceiro comutador é conectado à mencionada fonte de energia,com a capacitância do mencionado primeiro dispositivo de capacitânciavariável e do mencionado segundo dispositivo de capacitância variável sendoconsiderada como mencionado segundo valor.
4. Amplificador de acordo com a reivindicação 1,caracterizado pelo fato de que o mencionado primeiro dispositivo decapacitância variável e mencionado segundo dispositivo de capacitânciavariável são varactors de MOS, mencionada primeira unidade de entradatendo um primeiro comutador,o terminal de fonte e o terminal de dreno do mencionadoprimeiro dispositivo de capacitância variável e o terminal de fonte e oterminal de dreno do mencionado segundo dispositivo de capacitânciavariável são, cada um, conectado ao primeiro comutador mencionado,o terminal de porta do segundo dispositivo de capacitânciavariável é conectado à uma fonte de energia par emitir voltagem de fonte deenergia, ou para a terra, através de um segundo comutador, eo terminal de porta do mencionado primeiro dispositivo decapacitância variável é conectado à mencionada fonte de energia, ou para aterra, através de um terceiro comutador,onde, no evento do segundo comutador mencionado serconectado à mencionada fonte de energia, o mencionado terceiro comutador éconectado para a terra, com a capacitância do mencionado primeirodispositivo de capacitância variável e do mencionado segundo dispositivo decapacitância variável sendo considerada como mencionado primeiro valor,e no evento do segundo comutador ser conectado para a terra,o mencionado terceiro comutador é conectado à mencionada fonte de energia,com a capacitância do mencionado primeiro dispositivo de capacitânciavariável e do mencionado segundo dispositivo de capacitância variável sendoconsiderada como mencionado segundo valor.
5. Amplificador de acordo com a reivindicação 3,caracterizado pelo fato de compreender, pelo menos, um ou mais dispositivosde capacitância variável de ajuste, do mesmo tipo de condutividade como omencionado primeiro dispositivo de capacitância variável ou o mencionadosegundo dispositivo de capacitância variável, e menor em largura de porta doque o mencionado primeiro dispositivo de capacitância variável e omencionado segundo dispositivo de capacitância variável; epelo menos, um ou mais comutadores de ajuste para conectarcada um do terminal de fonte e terminal de dreno do, pelo menos, um ou maisdispositivos de capacitância variável de ajuste mencionado, para mencionadafonte de energia ou para terra,onde, pelo menos, um ou mais dispositivos de capacitânciavariável de ajuste mencionado tem cada um dos terminais de porta delesconectados ao primeiro comutador mencionado, em paralelo ao mencionadoprimeiro dispositivo de capacitância variável ou ao mencionado segundodispositivo de capacitância variável, como para a mencionada primeiraunidade de entrada.
6. Amplificador de acordo com a reivindicação 3,caracterizado pelo fato de ainda compreender:um terceiro dispositivo de capacitância variável do qual acapacitância é variável; eum quarto dispositivo de capacitância variável do qual acapacitância é variável, eletricamente conectado ao mencionado terceirodispositivo de capacitância variável, e de um tipo de condutividade inversa domencionado terceiro dispositivo de capacitância variável,e que mencionado terceiro dispositivo de capacitância variávele mencionado quarto dispositivo de capacitância variável são varactors deMOS,os terminais de fonte e os terminais de dreno do mencionadoterceiro dispositivo de capacitância variável e do mencionado quartodispositivo de capacitância variável são, cada um, conectados ao primeirocomutador mencionado,o terminal de porta do mencionado quarto dispositivo decapacitância variável é conectado à uma fonte de energia para emitir voltagemde fonte de energia, ou para terra, através do segundo comutador mencionado,o terminal de porta do mencionado terceiro dispositivo decapacitância variável é conectado à mencionada fonte de energia para emitirvoltagem de fonte de energia, ou para a terra, através do mencionado terceirocomutador,onde, no evento do segundo comutador mencionado serconectado à mencionada fonte de energia, o mencionado terceiro comutador éconectado para a terra, com a capacitância do mencionado terceiro dispositivode capacitância variável e do mencionado quarto dispositivo de capacitânciavariável sendo considerada como mencionado primeiro valor,e no evento do segundo comutador ser conectado para a terra,o mencionado terceiro comutador é conectado à mencionada fonte de energia,com a capacitância do mencionado terceiro dispositivo de capacitânciavariável e do mencionado quarto dispositivo de capacitância variável sendoconsiderada como mencionado segundo valor.
7. Amplificador de acordo com a reivindicação 1,caracterizado pelo fato de quereferida primeira unidade de entrada, de forma seletiva, entramencionada voltagem de polarização e um sinal de voltagem de fase positivacompondo um sinal diferencial servindo como mencionado sinal de voltagem,referido primeiro dispositivo de capacitância variável ereferido segundo dispositivo de capacitância variável amplificam referidosinal de voltagem de fase positiva com capacitância mencionada como umsegundo valor menor do que mencionado primeiro valor,referido amplificador ainda compreende um terceirodispositivo de capacitância variável do qual a capacitância é variável;um quarto dispositivo de capacitância variável do qual acapacitância é variável, eletricamente conectado ao mencionado terceirodispositivo de capacitância variável, e de um tipo de condutividade inversa domencionado terceiro dispositivo de capacitância variável; euma segunda unidade de entrada para, de forma seletiva,entrar, para mencionado terceiro dispositivo de capacitância variável emencionado quarto dispositivo de capacitância variável, mencionadavoltagem de polarização e uma sinal de voltagem de fase inversa do qual afase foi invertida do sinal de voltagem de fase positiva mencionado;onde, no evento em que mencionada voltagem de polarizaçãoe sinal de voltagem de fase inversa mencionado são entrados paramencionado terceiro dispositivo de capacitância variável e para mencionadoquarto dispositivo de capacitância variável, a capacitância do mencionadoterceiro dispositivo de capacitância variável e do quarto dispositivo decapacitância variável sendo considerada como um terceiro valor,e onde sinal de voltagem de fase inversa mencionado éamplificado com a capacitância do mencionado terceiro dispositivo decapacitância variável e do mencionado quarto dispositivo de capacitânciavariável conforme um quarto valor menor do que mencionado terceiro valor.
8. Amplificador de acordo com a reivindicação 7,caracterizado pelo fato de que mencionado primeiro dispositivo decapacitância variável, mencionado segundo dispositivo de capacitânciavariável, mencionado terceiro dispositivo de capacitância variável emencionado quarto dispositivo de capacitância variável, são varactors deMOS,mencionada primeira unidade de entrada tendo um primeirocomutador,mencionada segunda unidade de entrada tendo um segundocomutador,os terminais de porta do mencionado primeiro dispositivo decapacitância variável e do mencionado segundo dispositivo de capacitânciavariável são conectados ao primeiro comutador mencionado;os terminais de porta do mencionado terceiro dispositivo decapacitância variável e do mencionado quarto dispositivo de capacitânciavariável são conectados ao segundo comutador mencionado;os terminais de fonte e / ou os terminais de dreno domencionado primeiro dispositivo de capacitância variável e do mencionadoterceiro dispositivo de capacitância variável são conectados à uma fonte deenergia para emitir voltagem de fonte de energia, ou para a terra, através deum terceiro comutador,os terminais de fonte e / ou os terminais de dreno domencionado segundo dispositivo de capacitância variável e do mencionadoquarto dispositivo de capacitância variável são conectados à mencionadafonte de energia, ou para a terra, através de um quarto comutador,onde, no evento do mencionado terceiro comutador serconectado à mencionada fonte de energia, mencionado quarto comutador éconectado para a terra, com a capacitância do mencionado primeirodispositivo de capacitância variável e do mencionado segundo dispositivo decapacitância variável sendo considerada como mencionado primeiro valor, e acapacitância do mencionado terceiro dispositivo de capacitância variável e domencionado quarto dispositivo de capacitância variável sendo consideradacomo mencionado terceiro valor,e onde, no evento do mencionado terceiro comutador serconectado para a terra, mencionado quarto comutador é conectado àmencionada fonte de energia, com a capacitância do mencionado primeirodispositivo de capacitância variável e do mencionado segundo dispositivo decapacitância variável sendo considerada como mencionado segundo valor, e acapacitância do mencionado terceiro dispositivo de capacitância variável e domencionado quarto dispositivo de capacitância variável sendo consideradacomo mencionado quarto valor.
9. Amplificador de acordo com a reivindicação 1,caracterizado pelo fato de que a capacitância do mencionado primeirodispositivo de capacitância variável e do mencionado segundo dispositivo decapacitância variável é considerada como um terceiro valor maior do quemencionado primeiro valor no evento de atenuar mencionado sinal devoltagem,referido amplificador ainda compreendendo:pelo menos, um terceiro dispositivo de capacitância variáveldo mesmo tipo de condutividade que mencionado primeiro dispositivo decapacitância variável e do qual a capacitância é variável, conectado àmencionada primeira unidade de entrada em paralelo ao mencionado primeirodispositivo de capacitância variável; epelo menos, um quarto dispositivo de capacitância variável domesmo tipo de condutividade que mencionado segundo dispositivo decapacitância variável e do qual a capacitância é variável, conectado àmencionada primeira unidade de entrada em paralelo ao mencionado segundodispositivo de capacitância variável.
10. Amplificador de acordo com a reivindicação 1,caracterizado pelo fato de compreender, pelo menos, um dispositivo decapacitância tendo uma capacitância pré-determinada e capaz de acumularuma carga equivalente à capacitância pré-determinada mencionada, dispostano fluxo de subida da mencionada primeira unidade de entrada,onde mencionado sinal de voltagem, cuja mencionada primeiraunidade de entrada entra, é um sinal de voltagem devida ao compartilhamentode carga através do mencionado primeiro dispositivo de capacitância variável,do mencionado segundo dispositivo de capacitância variável, e, pelo menos,um mencionado dispositivo de capacitância.
11. Amplificador de acordo com a reivindicação 3,caracterizado pelo fato de que varactor de MOS mencionado é um varactor deMOS de modo reverso.
12. Amplificador de acordo com a reivindicação 3,caracterizado pelo fato de que mencionado varactor de MOS é um varactor deMOS de modo de acúmulo.
13. Amplificador, caracterizado pelo fato de compreender:uma primeira unidade de capacitância variável da qual acapacitância é variável;uma segunda unidade de capacitância variável da qual acapacitância é variável, eletricamente conectada à mencionada primeiraunidade de capacitância variável; euma primeira unidade de entrada para, de forma seletiva,entrar uma voltagem de polarização e um sinal de voltagem para mencionadaprimeira unidade de capacitância variável e mencionada segunda unidade decapacitância variável,e em que mencionada primeira unidade de capacitânciavariável e mencionada segunda unidade de capacitância variável, cada uma, éuma combinação dos mesmos componentes,onde, no evento em que mencionada voltagem de polarizaçãoe o mencionado sinal de voltagem são entrados para mencionada primeiraunidade de capacitância variável e para mencionada segunda unidade decapacitância variável, as capacitâncias da mencionada primeira unidade decapacitância variável e da mencionada segunda unidade de capacitânciavariável são, cada uma, consideradas um mesmo primeiro valor,e onde, mencionado sinal de voltagem é amplificado com ascapacitâncias de cada uma da mencionada primeira unidade de capacitânciavariável e da mencionada segunda unidade de capacitância variável, como ummesmo segundo valor menor do que mencionado primeiro valor.
14. Método de amplificação, relacionando um amplificadorincluindo um primeiro dispositivo de capacitância variável do qual acapacitância é variável, e um segundo dispositivo de capacitância variável doqual a capacitância é variável e de um tipo de condutividade inversa doprimeiro dispositivo de capacitância variável, caracterizado pelo fato decompreender:um passo para entrar uma voltagem de polarização e um sinalde voltagem para mencionado primeiro dispositivo de capacitância variável emencionado segundo dispositivo de capacitância variável, e acumular umaprimeira carga correspondendo à uma primeira capacitância;um passo para manter mencionada primeira carga e umavoltagem correspondendo à mencionada voltagem de polarização e aomencionado sinal de voltagem; eum passo para amplificar mencionado sinal de voltagemreduzindo a capacitância do mencionado primeiro dispositivo de capacitânciavariável e do mencionado segundo dispositivo de capacitância variável damencionada primeira capacitância para uma segunda capacitância menor doque mencionada primeira capacitância.
15. Método de amplificação de acordo com a reivindicação 14,caracterizado pelo fato de que passo mencionado para amplificar mencionadosinal de voltagem ainda compreende:um passo para reduzir a capacitância do mencionado primeirodispositivo de capacitância variável e do mencionado segundo dispositivo decapacitância variável da mencionada primeira capacitância para segundacapacitância mencionada;um passo para amplificar mencionada voltagem de polarizaçãoe mencionado sinal de voltagem de acordo com a proporção da mencionadaprimeira capacitância para segunda capacitância mencionada; eum passo para cancelar uma carga equivalente à quantidade deamplifícação da voltagem de polarização amplificada no mencionadoprimeiro dispositivo de capacitância variável e no mencionado segundodispositivo de capacitância variável.
16. Filtro, caracterizado pelo fato de compreender:uma unidade de amplifícação para a qual uma voltagem depolarização e um sinal de voltagem são entrados, com mencionado sinal devoltagem sendo amplificado e emitido;uma primeira unidade de comutação para, de forma seletiva,entrar mencionada voltagem de polarização e mencionado sinal de voltagempara mencionada unidade de amplificação; euma segunda unidade de comutação para, de forma seletiva,emitir o sinal de voltagem de saída da mencionada unidade de amplificação,mencionada unidade de amplificação incluindoum primeiro dispositivo de capacitância variável da qual acapacitância é variável; eum segundo dispositivo de capacitância variável da qual acapacitância é variável, eletricamente conectado ao mencionado primeirodispositivo de capacitância variável, e de um tipo de condutividade inversa doprimeiro dispositivo de capacitância variável,onde, no evento em que mencionada voltagem de polarizaçãoo mencionado sinal de voltagem são entrados para mencionada primeiraunidade de capacitância variável e para mencionada segunda unidade decapacitância variável, as capacitâncias da mencionada primeira unidade decapacitância variável e da mencionada segunda unidade de capacitânciavariável são, cada uma, consideradas um primeiro valor,e onde, sinal de voltagem é amplificado com as capacitânciasde cada uma da mencionada primeira unidade de capacitância variável e damencionada segunda unidade de capacitância variável, conforme um mesmovalor menor do que mencionado primeiro valor.
17. Filtro de acordo com a reivindicação 16, caracterizado pelofato de ainda compreender uma terceira unidade de comutação paraconfigurar mencionada unidade de amplificação para um estado inicialanterior à entrada do mencionado sinal de voltagem.
18. Filtro, caracterizado pelo fato de compreender:uma unidade de amplificação para a qual uma voltagem depolarização e um sinal de voltagem são entrados, com mencionado sinal devoltagem sendo amplificado e emitido;uma primeira unidade de comutação para, de forma seletiva,entrar mencionada voltagem de polarização e mencionado sinal de voltagempara mencionada unidade de amplificação; euma segunda unidade de comutação para, de forma seletiva,emitir o sinal de voltagem de saída da mencionada unidade de amplificação,mencionada unidade de amplifícação incluindouma primeira unidade de capacitância variável da qual acapacitância é variável; euma segunda unidade de capacitância variável da qual acapacitância é variável, eletricamente conectado à primeira unidade decapacitância variável mencionado;com mencionada primeira unidade de capacitância variável emencionada segunda unidade de capacitância variável, cada uma, sendo umacombinação dos mesmos componentes,onde, no evento em que mencionada voltagem de polarizaçãoe o mencionado sinal de voltagem são entrados para mencionada primeiraunidade de capacitância variável e para mencionada segunda unidade decapacitância variável, as capacitâncias da mencionada primeira unidade decapacitância variável e da mencionada segunda unidade de capacitânciavariável são, cada uma, considerada como um mesmo primeiro valor,e onde, mencionado sinal de voltagem é amplificado com ascapacitâncias de cada uma da mencionada primeira unidade de capacitânciavariável e da mencionada segunda unidade de capacitância variável, conformeum mesmo segundo valor menor do que mencionado primeiro valor.
19. Amplificador, caracterizado pelo fato de compreender:um primeiro dispositivo de capacitância variável do qual acapacitância é variável;um segundo dispositivo de capacitância variável do qual acapacitância é variável, eletricamente conectada ao mencionado primeirodispositivo de capacitância variável; euma primeira unidade de entrada para, de forma seletiva,entrar uma voltagem de polarização e um sinal de voltagem para mencionadoprimeiro dispositivo de capacitância variável e mencionado segundodispositivo de capacitância variável,onde, no evento em que mencionada voltagem de polarizaçãoe o mencionado sinal de voltagem são entrados para mencionado primeirodispositivo de capacitância variável e para mencionado segundo dispositivode capacitância variável, a capacitância do mencionado primeiro dispositivode capacitância variável e do mencionado segundo dispositivo de capacitânciavariável é considerada como um primeiro valor,e onde, mencionado sinal de voltagem é amplificado com acapacitância do mencionado primeiro dispositivo de capacitância variável edo mencionado segundo dispositivo de capacitância variável conforme umsegundo valor menor do que mencionado primeiro valor.
20. Amplificador de acordo com a reivindicação 19,caracterizado pelo fato de que voltagem para cancelar a quantidade deamplificação da mencionada voltagem de polarização é aplicada nomencionado primeiro dispositivo de capacitância variável e no mencionadosegundo dispositivo de capacitância variável.
21. Amplificador de acordo com a reivindicação 19,caracterizado pelo fato de que mencionado primeiro dispositivo decapacitância variável e mencionado segundo dispositivo de capacitânciavariável são do mesmo tipo de condutividade.
22. Amplificador de acordo com a reivindicação 21,caracterizado pelo fato de que mencionado primeiro dispositivo decapacitância variável e mencionado segundo dispositivo de capacitânciavariável são varactors de MOS do tipo canal n, mencionada primeira unidadede entrada tendo um primeiro comutador,o terminal de fonte e o terminal de dreno do mencionadoprimeiro dispositivo de capacitância variável e o terminal de porta domencionado segundo dispositivo de capacitância variável são, cada um,conectado ao primeiro comutador mencionado,o terminal de porta do primeiro dispositivo de capacitânciavariável é conectado à uma fonte de energia para emitir voltagem de fonte deenergia, ou para a terra, através de um segundo comutador, eo terminal de fonte e o terminal de dreno do segundodispositivo de capacitância variável são conectados à mencionada fonte deenergia, ou para a terra, através de um terceiro comutador,onde, no evento do segundo comutador mencionado sendoconectado à mencionada fonte de energia, mencionado terceiro comutador éconectado para a terra, com a capacitância do mencionado primeirodispositivo de capacitância variável e do mencionado segundo dispositivo decapacitância variável sendo considerada como mencionado primeiro valor,e onde, no evento do segundo comutador mencionado sendoconectado para a terra, mencionado terceiro comutador é conectado àmencionada fonte de energia, com a capacitância do mencionado primeirodispositivo de capacitância variável e do mencionado segundo dispositivo decapacitância variável sendo considerada como mencionado segundo valor.
23. Amplificador de acordo com a reivindicação 21,caracterizado pelo fato de que mencionado primeiro dispositivo decapacitância variável e mencionado segundo dispositivo de capacitânciavariável são varactors de MOS do tipo canal p, mencionada primeira unidadede entrada tendo um primeiro comutador,o terminal de porta do mencionado primeiro dispositivo decapacitância variável e terminal de fonte e terminal de dreno do mencionadosegundo dispositivo de capacitância variável são, cada um, conectado aoprimeiro comutador mencionado,o terminal de fonte e o terminal de dreno do mencionadoprimeiro dispositivo de capacitância variável são conectados à uma fonte deenergia para emitir voltagem de fonte de energia, ou para a terra através deum segundo comutador, eo terminal de porta do segundo dispositivo de capacitânciavariável é conectado à mencionada fonte de energia, ou para a terra, atravésde um terceiro comutador,onde, no evento do segundo comutador mencionado sendoconectado à mencionada fonte de energia, mencionado terceiro comutador éconectado para a terra, com a capacitância do mencionado primeirodispositivo de capacitância variável e do mencionado segundo dispositivo decapacitância variável sendo considerada como mencionado primeiro valor,e onde, no evento do segundo comutador mencionado sendoconectado para a terra, mencionado terceiro comutador é conectado àmencionada fonte de energia, com a capacitância do mencionado primeirodispositivo de capacitância variável e do mencionado segundo dispositivo decapacitância variável sendo considerada como mencionado segundo valor.
24. Filtro, caracterizado pelo fato de compreender:uma unidade de amplificação para a qual uma voltagem depolarização e um sinal de voltagem são entrados, com mencionado sinal devoltagem sendo amplificado e emitido;uma primeira unidade de comutação para, de forma seletiva,entrar mencionada voltagem de polarização e mencionado sinal de voltagempara mencionada unidade de amplificação; euma segunda unidade de comutação para, de forma seletiva,emitir o sinal de voltagem de saída da mencionada unidade de amplificação,mencionada unidade de amplificação incluindoum primeiro dispositivo de capacitância variável da qual acapacitância é variável; eum segundo dispositivo de capacitância variável da qual acapacitância é variável, eletricamente conectado ao mencionado primeirodispositivo de capacitância variável;onde, no evento em que mencionada voltagem de polarizaçãoe o mencionado sinal de voltagem são entrados para mencionado primeirodispositivo de capacitância variável e para mencionado segundo dispositivode capacitância variável, a capacitância do mencionado primeiro dispositivode capacitância variável e do mencionado segundo dispositivo de capacitânciavariável é considerada como um primeiro valor,e onde, mencionado sinal de voltagem é amplificado com acapacitância do mencionado primeiro dispositivo de capacitância variável edo mencionado segundo dispositivo de capacitância variável conforme umsegundo valor menor do que mencionado primeiro valor.
25. Filtro de acordo com a reivindicação 24, caracterizado pelofato de ainda compreender uma terceira unidade de comutação paraconfigurar mencionada unidade de amplificação para um estado inicialanterior a entrada do mencionado sinal de voltagem
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006246171 | 2006-09-11 | ||
| JPP2006-246171 | 2006-09-11 | ||
| JPP2006-345074 | 2006-12-21 | ||
| JP2006345074A JP2008099224A (ja) | 2006-09-11 | 2006-12-21 | 増幅器、増幅方法、およびフィルタ |
| JPP2006-345075 | 2006-12-21 | ||
| JP2006345075A JP2008099225A (ja) | 2006-09-11 | 2006-12-21 | 増幅器、およびフィルタ |
| PCT/JP2007/067196 WO2008032601A1 (fr) | 2006-09-11 | 2007-09-04 | Amplificateur, procédé d'amplification et filtre |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BRPI0706054A2 true BRPI0706054A2 (pt) | 2011-03-22 |
Family
ID=39183662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRPI0706054-8A BRPI0706054A2 (pt) | 2006-09-11 | 2007-09-04 | amplificador, método de amplificação, e, filtro |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7990210B2 (pt) |
| EP (1) | EP1944865B1 (pt) |
| KR (1) | KR20090051000A (pt) |
| CN (1) | CN101356725B (pt) |
| AT (1) | ATE490595T1 (pt) |
| BR (1) | BRPI0706054A2 (pt) |
| DE (1) | DE602007010893D1 (pt) |
| TW (1) | TW200832891A (pt) |
| WO (1) | WO2008032601A1 (pt) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004051550A1 (en) * | 2002-12-02 | 2004-06-17 | The Trustees Of Columbia University In The City Ofnew York | Mosfet parametric amplifier |
| US8273616B2 (en) * | 2010-02-19 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gated-varactors |
| US8203374B2 (en) * | 2010-05-06 | 2012-06-19 | Aeroflex Colorado Springs Inc. | Electrically tunable continuous-time circuit and method for compensating a polynomial voltage-dependent characteristic of capacitance |
| JP5755850B2 (ja) | 2010-07-28 | 2015-07-29 | パナソニック株式会社 | 離散時間アナログ回路及びそれを用いた受信機 |
| US9236466B1 (en) * | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
| US9876480B2 (en) | 2013-10-22 | 2018-01-23 | Infineon Technologies Ag | System and method for a tunable capacitance circuit |
| US9264034B2 (en) * | 2013-12-19 | 2016-02-16 | Nxp B.V. | Circuit and method for body biasing |
| US9385703B2 (en) | 2013-12-19 | 2016-07-05 | Nxp B.V. | Circuit and method for body biasing |
| EP3796560A1 (en) | 2019-09-17 | 2021-03-24 | Imec VZW | Pipelined successive approximation register analog-to-digital converter and method of analog-to-digital conversion |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3591848A (en) * | 1968-07-25 | 1971-07-06 | Gen Electric | Parametric amplifier employing self-biased nonlinear diodes |
| JP3141453B2 (ja) * | 1991-10-25 | 2001-03-05 | 日本電気株式会社 | 機械式増幅器 |
| US5438293A (en) * | 1993-10-04 | 1995-08-01 | Regents Of The University Of California | Low power analog absolute differencing circuit and architecture |
| WO2004051550A1 (en) | 2002-12-02 | 2004-06-17 | The Trustees Of Columbia University In The City Ofnew York | Mosfet parametric amplifier |
| US6949451B2 (en) * | 2003-03-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOI chip with recess-resistant buried insulator and method of manufacturing the same |
| GB0318611D0 (en) * | 2003-08-08 | 2003-09-10 | Koninkl Philips Electronics Nv | Circuit for signal amplification and use of the same in active matrix devices |
| US7495515B1 (en) * | 2007-08-24 | 2009-02-24 | Freescale Semiconductor, Inc. | Low-noise amplifier |
| US7688130B2 (en) * | 2007-10-01 | 2010-03-30 | Agere Systems Inc. | Passive mixer having transconductance amplifier with source degeneration capacitance |
-
2007
- 2007-09-04 WO PCT/JP2007/067196 patent/WO2008032601A1/ja active Application Filing
- 2007-09-04 CN CN2007800013298A patent/CN101356725B/zh not_active Expired - Fee Related
- 2007-09-04 AT AT07806651T patent/ATE490595T1/de not_active IP Right Cessation
- 2007-09-04 KR KR1020087010995A patent/KR20090051000A/ko not_active Application Discontinuation
- 2007-09-04 EP EP07806651A patent/EP1944865B1/en not_active Not-in-force
- 2007-09-04 TW TW096132939A patent/TW200832891A/zh not_active IP Right Cessation
- 2007-09-04 DE DE602007010893T patent/DE602007010893D1/de active Active
- 2007-09-04 BR BRPI0706054-8A patent/BRPI0706054A2/pt not_active IP Right Cessation
- 2007-09-04 US US12/093,207 patent/US7990210B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101356725B (zh) | 2011-11-09 |
| EP1944865A4 (en) | 2008-11-05 |
| WO2008032601A1 (fr) | 2008-03-20 |
| ATE490595T1 (de) | 2010-12-15 |
| US7990210B2 (en) | 2011-08-02 |
| EP1944865A1 (en) | 2008-07-16 |
| KR20090051000A (ko) | 2009-05-20 |
| EP1944865B1 (en) | 2010-12-01 |
| DE602007010893D1 (de) | 2011-01-13 |
| TW200832891A (en) | 2008-08-01 |
| CN101356725A (zh) | 2009-01-28 |
| TWI341077B (pt) | 2011-04-21 |
| US20090219086A1 (en) | 2009-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BRPI0706054A2 (pt) | amplificador, método de amplificação, e, filtro | |
| JP3561060B2 (ja) | 負電圧発生回路 | |
| Peluso et al. | A 900-mV low-power/spl Delta//spl Sigma/A/D converter with 77-dB dynamic range | |
| EP1096671B1 (en) | A differential operational amplifier | |
| US7911257B2 (en) | MOSFET parametric amplifier | |
| US20020060598A1 (en) | Linear voltage subtractor/adder circuit and MOS differential amplifier circuit therefor | |
| US8987792B2 (en) | Merged active devices on a common substrate | |
| JP2005006072A (ja) | 高周波スイッチ装置および半導体装置 | |
| KR20080108991A (ko) | 트랙/홀드 회로 | |
| US20130009696A1 (en) | Triple mode charge-pump | |
| CN108847826B (zh) | 一种采用动态偏置网络的堆叠式e类功率放大器及其应用 | |
| US6677799B1 (en) | Integrator with high gain and fast transient response | |
| Baschirotto | A low-voltage sample-and-hold circuit in standard CMOS technology operating at 40 Ms/s | |
| Baree et al. | Monolithic MESFET distributed baluns based on the distributed amplifier gate-line termination technique | |
| KR20060061750A (ko) | 동적 바이어스를 갖는 내부 병렬 삼중 캐스코드 전력증폭기 | |
| Scaletti et al. | A novel push-pull input buffer for wideband ADCs with improved high-frequency linearity | |
| US7339415B2 (en) | SC circuit arrangement | |
| US11431307B2 (en) | Current signal generation useful for sampling | |
| KR20220048036A (ko) | 스위치드 커패시터 회로 | |
| JPH0689118A (ja) | 電圧発生回路とその電圧発生方法 | |
| TWI469509B (zh) | 運算放大器裝置 | |
| JP2008099225A (ja) | 増幅器、およびフィルタ | |
| US11626846B2 (en) | Differential amplifier circuitry | |
| US10951223B2 (en) | Current signal generation useful for sampling | |
| US10686459B2 (en) | Programmable gain amplifier (PGA) embedded pipelined analog to digital converters (ADC) for wide input full scale range |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B08F | Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette] |
Free format text: REFERENTE A 7A ANUIDADE. |
|
| B08K | Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette] |
Free format text: REFERENTE AO DESPACHO 8.6 PUBLICADO NA RPI 2270 DE 08/07/2014. |