BRPI0210276B1 - Aparelho, método de realização de operações e sistema de dados de vídeo escalonável com elevada granularidade, método para receber dados de macrobloco de vídeo codificados e dispositivo de armazenamento de programa que pode ser lido por máquina - Google Patents

Aparelho, método de realização de operações e sistema de dados de vídeo escalonável com elevada granularidade, método para receber dados de macrobloco de vídeo codificados e dispositivo de armazenamento de programa que pode ser lido por máquina Download PDF

Info

Publication number
BRPI0210276B1
BRPI0210276B1 BRPI0210276-5A BRPI0210276A BRPI0210276B1 BR PI0210276 B1 BRPI0210276 B1 BR PI0210276B1 BR PI0210276 A BRPI0210276 A BR PI0210276A BR PI0210276 B1 BRPI0210276 B1 BR PI0210276B1
Authority
BR
Brazil
Prior art keywords
data
bit rate
macroblock
dct
produce
Prior art date
Application number
BRPI0210276-5A
Other languages
English (en)
Inventor
Mary Lafuze Comer
Izzat Hekmat Izzat
Original Assignee
Thomson Licensing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing filed Critical Thomson Licensing
Publication of BRPI0210276B1 publication Critical patent/BRPI0210276B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/34—Scalability techniques involving progressive bit-plane based encoding of the enhancement layer, e.g. fine granular scalability [FGS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/154—Measured or subjectively estimated visual quality after decoding, e.g. measurement of distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

"compensação de movimento para vídeo escalonável por granulação fina". um aparelho de dados de video escalonável por granulação fina, método e estrutura de dados é descrito. um codificador (110) para a codificação dos dados de vídeo de entrada como dados de macrobloco de taxa de bit mínima para produzir dados dct possuindo coeficientes dct que representam uma versão de taxa de bit mínima dos dados de macrobloco. o codificador (110) também codifica os dados de vídeo de entrada como dados de macrobloco de taxa de bit intermediária para produzir dados dct possuindo coeficientes dct que representam uma versão de taxa de bit intermediária dos dados de macrobloco. um compensador de movimento adaptativo (132) (se incorporado no codificador ou fora do mesmo) se comunica com o codificador para prever se uma versão decodificada dos dados de macrobloco de taxa de bit intermediária possui uma energia de frame de erro previsto acumulado que exceda um limite máximo (238).

Description

“APARELHO, MÉTODO DE RELIZAÇÃO DE OPERAÇÕES E SISTEMA DE DADOS DE VÍDEO ESCALONÁVEL COM ELEVADA GRANULARIDADE, MÉTODO PARA RECEBER DADOS DE MACROBLOCO DE VÍDEO CODIFICADOS E DISPOSITIVO DE ARMAZENAMENTO DE PROGRAMA QUE PODE SER LIDO POR MÁQUINA
Referências Cruzadas
O presente pedido reivindica o benefício do pedido de patente provisório U.S. No. 60/297.330, depositado em 11 de junho de 2001 (No. de documento PU010128), que é incorporado aqui por referência em sua totalidade.
Campo da Invenção
A presente descrição é direcionada para os codificadores de vídeo por escalabilidade de elevada granularidade (FGS) e, em particular, a uma técnica de compensação de movimento adaptativa para a codificação de dados de vídeo utilizando a escalabilidade de elevada granularidade.
Fundamentos da Invenção
Os dados de vídeo digital são freqüentemente processados e transferidos na forma de fluxos de bit. Um fluxo de bit é escalonável com elevada granularidade (FGS) se o fluxo de bit puder ser decodificado em qualquer um de um conjunto finamente espaçado de taxas de bit entre as taxas mínima e máxima predeterminadas. Infelizmente, esse tipo de capacidade de escalonamento resulta tipicamente em uma eficiência de codificação que é significativamente menor do que de um codificador/decodificador (CODEC) de vídeo não escalonável.
31/44
O Grupo de Especialistas em Imagens em Movimento (MPEG) adotou os padrões para vídeo em fluxo contínuo. O padrão MPEG-4 inclui um modo para o vídeo FGS. No vídeo FGS MPEG-4, o quadro atual é previsto utilizando-se a versão reconstruída da taxa de bits mínima do quadro anterior. Com MPEG-4, se uma versão com taxa de bits mais alta do quadro anterior fosse utilizada para previsão, isso levaria a uma mudança na previsão toda vez que o fluxo de bit fosse decodificado a uma taxa inferior à taxa utilizada para previsão no codificador. A mudança de previsão é causada pela diferença entre o quadro de referência do codificador e o quadro de referência do decodificador. De acordo, é desejável se aperfeiçoar a eficiência do CODEC através desses esquemas FGS típicos tais como, por exemplo, o esquema de vídeo FGS adotado no padrão MPEG-4.
Sumário da Invenção
Essas e outras desvantagens da técnica anterior são solucionadas por um aparelho e método para realizar a compensação de movimento de dados de vídeo por escalabilidade com elevada granularidade. Os dados de vídeo escalonados com elevada granularidade são gerados por um codificador para codificar os dados de vídeo de entrada como dados de macrobloco de taxa de bits mínima para produzir dados de Transformada Discreta de Coseno (DCT) possuindo coeficientes de DCT que representam uma versão de taxa de bits mínima dos dados de macrobloco, e para codificar os dados de vídeo de entrada como dados de macrobloco de taxa de bits intermediária para produzir dados de DCT possuindo coeficientes de DCT
32/44 que representam uma versão de taxa de bits intermediária dos dados de macrobloco, e um compensador de movimento adaptativo em comunicação por sinal com o codificador para prever se uma versão decodificada nos dados de macrobloco de taxa de bits intermediária terão uma energia de quadro de erro prevista acumulada excedendo um limite máximo.
Breve Descrição dos Desenhos
A presente descrição ensina uma abordagem eficiente para compensação de movimento para vídeo por escalabilidade de elevada granularidade de acordo com as figuras ilustrativas a seguir, nas quais:
A Figura 1 é um diagrama de blocos de um codificador por escalabilidade de elevada granularidade (FGS) com apenas a compensação do movimento da camada base;
A Figura 2 é um diagrama de blocos de um codificador por escalabilidade de elevada granularidade (FGS) com compensação do movimento adaptativo de acordo com uma modalidade preferida da presente invenção; e
A Figura 3 é um fluxograma para a compensação de movimento adaptativo da figura 2, de acordo com os princípios da presente invenção.
Descrição Detalhada
Um codificador/decodificador (CODEC) de dados de vídeo, de acordo com as modalidades da presente invenção descritas aqui, emprega a transformada discreta de coseno (DCT) com base na manipulação dos dados de vídeo. Os dados de vídeo são preferivelmente organizados como macroblocos.
33/44
A capacidade de escalabilidade de elevada granularidade (FGS) MPEG-4 utiliza um quadro anterior de taxa de bits mínima para compensação de movimento. De acordo com os princípios da presente invenção, o codificador escolhe entre o quadro anterior de taxa de bits mínima e um quadro anterior de taxa de bits mais alta, com base no macrobloco. O codificador rastreia a mudança de previsão acumulada em cada quadro.
Para um determinado macrobloco, a utilização do quadro anterior de taxa de bits mais alta para compensar o movimento resultará em uma energia de mudança de previsão acima de um limite máximo, o codificador escolhe o quadro anterior de taxa de bits mínima para prever o macrobloco. Do contrário, o codificador escolhe o quadro anterior de taxa de bits mais alta para prever o macrobloco. O codificador determina um bit (indicador) no macrobloco codificado para transportar para o decodificador, versão essa do quadro anterior que foi utilizada para a previsão.
Como ilustrado na figura 1, um codificador FGS 10 pode ser funcionalmente dividido em uma parte de Camada de Base 11 e uma parte de Camada de Enriquecimento 33. A parte de Camada de Base 11 inclui um terminal de entrada 12 que é acoplado em comunicação com sinal a uma entrada positiva de um bloco de soma 14. O bloco de soma 14 é acoplado, por sua vez, a um bloco de função 16 para implementar uma transformada discreta de coseno (DCT). O bloco 16 é acoplado a um bloco de função 18 para implementar a transformada de quantização Q. O bloco de função 18 é acoplado a um bloco de
34/44 função 20 para implementar a codificação de comprimento variável (VLC). O bloco 18 é adicionalmente acoplado a um bloco de função 22 para implementar a transformada de quantização inversa Q-1.
O bloco 22, por sua vez, é acoplado a um bloco de função 24 para implementar uma transformada discreta de coseno inversa (IDCT). O bloco 24 é acoplado a uma entrada positiva de um bloco de soma 26, que é acoplado a um bloco 28 para a implementação de um armazenamento temporário de quadro. O bloco 28 é acoplado a um bloco de função 30 para realizar a estimativa de movimento. O terminal de entrada 12 também é acoplado ao bloco 30 para fornecer um sinal de vídeo de entrada. O armazenamento temporário de quadro 28 e o bloco de estimativa de movimento 30 são cada um acoplados a um bloco 32 para realizar a compensação de movimento. O bloco de função 32 é acoplado a uma entrada negativa do bloco de soma 14 e também passado para uma entrada positiva do bloco de soma 26.
A parte de camada de enriquecimento 33 inclui um bloco de soma 34 possuindo sua entrada positiva acoplada à saída do DCT 16 e sua entrada negativa acoplada à saída do bloco de quantização inversa 22. A saída do bloco 34 é acoplada a um bloco de função 36 para implementar a codificação de plano de bits. A saída do codificador de plano de bits 36 é acoplada, por sua vez, a um bloco de função 38 para implementar a codificação de comprimento variável (VLC).
Em operação, o codificador FGS da figura 1 utiliza apenas a camada de base para previsão, como é feito no FGS
35/44
MPEG-4. O codificador de camada de base 11 é simplesmente um codificador de movimento compensado com base em DCT de camada única. Inicialmente, o vídeo de entrada é compensado por movimento, utilizando vetores de movimento obtidos a partir do processo de estimativa de movimento. Então, o erro de previsão é transformado utilizando-se a DCT, e os coeficientes da DCT resultantes são quantizados e codificados por entropia utilizando-se um código de comprimento variável. Para reconstruir o quadro da camada de base, inicialmente, a quantização inversa é realizada, e então uma IDCT é realizada. A previsão que foi subtraída no processo de compensação de movimento é então somada de volta, e o quadro reconstruído é armazenado no armazenamento temporário de quadro, a fim de ser utilizado como uma referência para imagens futuras.
Uma etapa inicial na codificação da camada de enriquecimento é a subtração dos coeficientes de DCT quantizados invertidos na camada de base a partir dos coeficientes não quantizados. Os planos de bits são então varridos um de cada vez e codificados por comprimento variável. O decodificador decodificará algum subconjunto desses planos de bits de acordo com a taxa de bits disponível no instante da decodificação.
Voltando-se para a figura 2, um codificador FGS ilustrativo 110, de acordo com os princípios da presente invenção, pode ser conceitualmente dividido em uma parte de Camada de Base 111 e uma parte de Camada de Enriquecimento 133. A parte de Camada de Base 111 inclui um terminal de entrada 112 que é acoplado em comunicação por sinal a uma en
36/44 trada positiva de um bloco de soma 114. O bloco de soma 114 é acoplado, por sua vez, a um bloco de função 116 para implementar uma transformada discreta de coseno (DCT). O bloco 116 é acoplado a um bloco de função 118 para implementar a transformada de quantização Q. O bloco de função 118 é acoplado a um bloco de função 120 para implementar a codificação de comprimento variável (VLC). O bloco 118 é adicionalmente acoplado a um bloco de função 122 para a implementação da transformada de quantização inversa Q-1.
O bloco 122, por sua vez, é acoplado a um bloco de função 124 para implementar uma transformada discreta de coseno inversa (IDCT). O bloco 124 é acoplado a uma entrada positiva de um bloco de soma 126, que é acoplada a um bloco 128 para implementar um armazenamento temporário de quadro. O bloco 128 é acoplado a um bloco de função 130 para realizar a estimativa de movimento. O terminal de entrada 112 também é acoplado ao bloco 130 para fornecer um sinal de vídeo de entrada. O armazenamento temporário de quadro 128 e o estimador de movimento 130 são cada um acoplados a um bloco de função 132 para realizar a compensação de movimento adaptativa. O bloco de função 132 é acoplado a uma entrada negativa do bloco de soma 114 e também é passado para uma entrada positiva do bloco de soma 126.
A parte de camada de enriquecimento 133 inclui um bloco de soma 134 possuindo sua entrada positiva acoplada à saída do DCT 116 e sua entrada negativa acoplada à saída do bloco de quantização inversa 122. A saída do bloco 134 é acoplada a um bloco de função 136 para a implementação da
37/44 codificação de plano de bits. A saída do codificador de plano de bits 136 é acoplada, por sua vez, a um bloco de função 138 para implementar a codificação de comprimento variável (VLC). A saída do codificador de plano de bits 136 também é acoplada a uma entrada positiva de um bloco de soma 139 compreendido pela parte de camada de base 111.
Retornando para a parte de camada de base 111, o bloco de soma 139 possui outra entrada positiva acoplada a partir da saída do bloco de quantização inversa 122. A saída do bloco de soma 139 é acoplada a um bloco de função 140 para implementação de outra IDCT. A IDCT 140 é acoplada a uma entrada positiva de um bloco de soma 142, que possui outra entrada positiva acoplada a partir da saída do compensador de movimento adaptativo 132. A saída do bloco de soma 142 é acoplada a um armazenamento temporário de quadro da camada de enriquecimento 144. O armazenamento temporário de quadro da camada de enriquecimento 144 é acoplado, por sua vez, ao compensador de movimento adaptativo 132. Um armazenamento temporário de quadro de mudança 146 é acoplado em comunicação de sinal bidirecional ao compensador de movimento adaptativo 132.
Em operação, o codificador FGS da figura 2 implementa um método FGS preferido, de acordo com os princípios da presente invenção. Uma diferença significativa entre o codificador FGS da figura 2 e um da figura 1 é que, no codificador da figura 2, a saída da codificação de plano de bits para um subconjunto de planos de bits na camada de enriquecimento é somado aos coeficientes de DCT quantizados inver
38/44 sos na camada de base, como uma etapa inicial na obtenção do quadro de camada de enriquecimento reconstruído fmid. Uma IDCT é então realizada e a previsão da etapa de compensação de movimento é somada de volta. O resultado, fmid, é armazenado no armazenamento temporário de quadro da camada de enriquecimento. O quadro de camada de base reconstruído, fmin, é armazenado no armazenamento temporário de quadro da camada de base. No método de compensação de movimento adaptativo, aparelho e sistema que incorpora os princípios da presente invenção, as previsões de camada de base e de camada de enriquecimento são lidas, a mudança de previsão acumulada é computada assumindo-se que a previsão da camada de enriquecimento seja utilizada, e a previsão adequada seja selecionada. Se a previsão de camada de enriquecimento for selecionada, a mudança de previsão acumulada é atualizada e escrita no armazenamento temporário de quadro de mudança.
Com referência à figura 3, o processo de compensação de movimento adaptativa referido na figura 2 e que acompanha a descrição, e de acordo com os princípios da presente invenção, é ilustrado como o método 200. O método 200 começa no bloco inicial 210, e prossegue para o bloco de decisão 212. No bloco de decisão 212, é determinado se a imagem atual inicia um novo grupo de imagens (GOP). Se a imagem atual der início a um GOP novo, o controle passa para o bloco de função 214 para reconfigurar o quadro de erro previsto acumulado, Fd, para zero. Depois do bloco 214, ou se um novo GOP não tiver sido detectado no bloco 212, o controle passa para o bloco de função 216, que escolhe uma taxa de bits in39/44 termediária Rmid, onde Rmid é qualquer valor entre uma taxa de bits mínima Rmin e uma taxa de bits máxima Rmax. Para fins ilustrativos, Rmid pode ser considerado como sendo o meio do caminho entre Rmin e Rmax. O bloco 216 então passa para o bloco de função 218, que recupera um macrobloco do quadro, Fmin, correspondendo ao quadro anterior codificado na taxa de bits mínima Rmin. O bloco 218 então passa para o bloco de função 220, que recupera um macrobloco do quadro, Fmid, correspondendo ao quadro anterior codificado na taxa de bits intermediária Rmid. O bloco 220 então passa para funcionar o bloco 222, que recupera um macrobloco do quadro, Fd, correspondendo ao erro de previsão acumulado do quadro anterior.
O bloco de função 222 passa o controle para o bloco de função 226. O bloco 226 computa a energia E da previsão de taxa de bits intermediária Pmid com relação ao erro de previsão acumulado Fd, e passa para o bloco de decisão 228. O bloco de decisão 228 determina se a energia computada E é maior do que um limite Emax, e se não for maior, passa o controle para o bloco de função 230. O bloco de função 230 escolhe a previsão de taxa de bits intermediária Pmid, e passa para o bloco de função 232. O bloco de função 232 atualiza o quadro de erro de previsão acumulado Fd, e passa para um bloco de retorno 236. No bloco de decisão 228, se a energia E for maior do que o limite Emax, então o controle é passado para o bloco de função 234. O bloco 234 escolhe a previsão de taxa de bits mínima Pmin, e passa para o bloco de retorno 236.
40/44
Na operação do presente método de compensação de movimento, as taxas de bits mínima e máxima para o fluxo de dados codificado são Rmin e Rmax, respectivamente. Rmid é qualquer taxa de bits intermediária entre Rmin e Rmax. Dessa forma, para se codificar um macrobloco, o codificador recupera um bloco de movimento compensado do quadro anterior em Rmin e um bloco de movimento compensado do quadro anterior em Rmid.
O codificador também recupera outro bloco de um quadro representando o erro de mudança de previsão acumulado. O quadro de erro de mudança de previsão acumulado é reconfigurado para zero no começo de cada grupo de imagens (GOP). Os blocos que representam a previsão de taxa mínima, a previsão de taxa intermediária e o erro de mudança de previsão acumulado são referidos como Pmin, Pmid e Pd, respectivamente. A fim de se determinar qual previsão se utilizar, o codificador computa a energia do erro de mudança de previsão para a previsão Pmid. Se a energia E for definida como uma função de medição da energia de um bloco e se Emax for o limite de energia de mudança máximo permitido, então a previsão adequada é selecionada como se segue:
Se E (Pd+Pmin-Pmid) >Emax
Previsão = Pmin
Senão
Previsão = Pmid Pd=Pd+Pmin-Pmid
Fim se
Nessa modalidade ilustrativa, um bit é incluído no cabeçalho do macrobloco para transportar para o decodifica41/44 dor de recepção o bloco de previsão que foi selecionado. No decodificador, duas versões decodificadas de cada quadro, Fmin e Fmid, respectivamente, são escritas na memória para serem utilizadas como quadros de referência. O quadro Fmin representa o quadro na taxa de bits mínima, enquanto que o quadro Fmid representa o quadro na taxa de bits intermediária. Se o quadro for decodificado a uma taxa de bits inferior a Rmid, então Fmid é aproximado utilizando-se o quadro decodificado na menor taxa de bits.
Essas e outras características e vantagens da presente descrição podem ser prontamente determinadas pelos versados na técnica pertinente com base nos ensinamentos apresentados aqui. Deve-se compreender que os ensinamentos da presente descrição podem ser implementados em várias formas de hardware, software, firmware, processadores de finalidade específica ou combinações dos mesmos.
Mais preferivelmente, os ensinamentos da presente descrição são implementados como uma combinação de hardware e software. Ademais, o software é preferivelmente implementado como um programa de aplicativo consubstanciado de forma tangível em uma unidade de armazenamento de programa. O programa de aplicativo pode ser carregado em, e executado por, uma máquina compreendendo qualquer arquitetura adequada. Preferivelmente, a máquina é implementada em uma plataforma de computador possuindo hardware tal como uma ou mais unidades de processamento central (CPU), uma memória de acesso aleatório (RAM) e interfaces de entrada/saída (I/O). A plataforma de computador também pode incluir um sistema opera42/44 cional e um código de microinstrução. Os vários processos e funções descritos aqui podem ser parte do código de microinstrução ou parte do programa de aplicativo, ou qualquer combinação dos mesmos, que possa ser executada por uma CPU. Adicionalmente, várias outras unidades periféricas podem ser conectadas à plataforma de computador tal como uma unidade de armazenamento de dados adicional e uma unidade de impressão.
Deve ser adicionalmente compreendido que, devido a alguns dos componentes de sistema constituinte e métodos apresentados nos desenhos em anexo serem preferivelmente implementados em software, as conexões reais entre os componentes do sistema ou os blocos de função de processo podem diferir dependendo da forma na qual a presente invenção é programada. De acordo com os ensinamentos fornecidos aqui, os versados na técnica pertinente serão capazes de contemplar essas e implementações ou configurações similares da presente descrição.
Apesar das modalidades ilustrativas terem sido descritas aqui com referência aos desenhos em anexo, deve-se compreender que a presente descrição não está limitada a essas modalidades precisas, e que várias mudanças e modificações podem ser efetuadas aqui pelos versados na técnica pertinente sem se distanciar do escopo ou espírito da presente descrição. Tais mudanças e modificações devem ser incluídas no escopo da presente descrição como apresentado nas reivindicações em anexo.

Claims (20)

  1. REIVINDICAÇÕES
    1. Aparelho de dados de vídeo escalonável com elevada granularidade fina, CARACTERIZADO pelo fato de compreender:
    um codificador (110) para codificar os dados de vídeo de entrada como dados de macrobloco de taxa de bits mínima para produzir dados de DCT possuindo coeficientes de DCT que representam uma versão em taxa mínima de bits dos dados de macrobloco, e para codificar os dados de vídeo de entrada como dados de macrobloco de taxa de bits intermediária para produzir dados de DCT possuindo coeficientes de DCT que representam uma versão de taxa intermediária de dados dos dados de macrobloco; e um compensador de movimento adaptativo (132) em comunicação por sinal com o codificador para prever se uma versão decodificada dos dados de macrobloco de taxa de bits intermediária tem uma energia de quadro de erro de mudança previsto acumulada que excede um limite máximo (228) .
  2. 2. Aparelho, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de os dados de vídeo de entrada serem escalonáveis com elevada granularidade entre a taxa de bits mínima e uma taxa de bits máxima, a taxa de bits intermediária estando em qualquer lugar entre as duas.
  3. 3. Aparelho, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de o codificador compreender o compensador de movimento adaptativo.
  4. 4. Aparelho, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de o codificador compreender:
    23/44 um armazenamento de quadro de camada de enriquecimento (144);
    o compensador de movimento adaptativo (132) em comunicação por sinal com o armazenamento temporário de quadro da camada de enriquecimento; e um armazenamento temporário de quadro de mudança (146) em comunicação por sinal com o armazenamento temporário de quadro da camada de enriquecimento.
  5. 5. Aparelho, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de o compensador de movimento adaptativo compreender:
    um detetor de grupo de imagens para reconfigurar um armazenamento temporário de quadro de mudança para cada novo grupo de imagens (212);
    uma unidade de energia (226) para computar a energia de uma previsão de taxa intermediária relativa ao armazenamento temporário de quadro de mudança (226); e uma unidade de previsão para selecionar uma dentre a previsão de taxa intermediária e uma previsão de taxa mínima para cada bloco de pixels a serem previstas a partir dos dados da imagem anterior utilizando os vetores de movimento para os dados de macrobloco (228) .
  6. 6. Aparelho de dados de vídeo escalonável com elevada granularidade para receber dados de macrobloco de vídeo codificados, cada macrobloco sendo representado por um dos coeficientes de DCT que representam uma versão de taxa de bits mínima dos dados de macrobloco e coeficientes de DCT que representam uma versão de taxa de bits intermediária dos
    24/44 dados de macrobloco, o aparelho sendo CARACTERIZADO por compreender um decodificador para decodificar um dos dados de DCT codificados com uma das taxas de bits intermediária e mínima para cada macrobloco recebido do codificador para produzir dados de macrobloco reconstruídos que respondem a uma energia prevista de um quadro de erro de mudança previsto acumulado.
  7. 7. Método de realização das operações de dados de vídeo escalonável com elevada granularidade, CARACTERIZADO pelo fato de compreender as etapas de:
    codificar dados de vídeo de entrada como dados de macrobloco de taxa de bits mínima para produzir dados de DCT possuindo coeficientes de DCT que representam uma versão de taxa de bits mínima dos dados de macrobloco;
    codificar dados de vídeo de entrada como dados de macrobloco de taxa de bits intermediária para produzir dados de DCT possuindo coeficientes de DCT que representam uma versão de taxa de bits intermediária dos dados de macrobloco; e compensar os dados codificados para prever se uma versão decodificada dos dados de macrobloco de taxa de bits intermediária possui uma energia de quadro de erro de mudança previsto acumulado que exceda um limite máximo.
  8. 8. Método, de acordo com a reivindicação 7, CARACTERIZADO adicionalmente pelo fato de compreender a etapa de decodificar dados de DCT codificados com taxa de bits intermediária e mínima a partir dos dados de vídeo de entrada codificados para produzir dados de macrobloco reconstruí
    25/44 dos que respondem à energia prevista do quadro de erro previsto acumulado.
  9. 9. Método, de acordo com a reivindicação 7, CARACTERIZADO pelo fato de os dados de vídeo de entrada serem escalonáveis com elevada granularidade entre a taxa de bits mínima e uma taxa de bits máxima, a taxa de bits intermediária encontrando-se entre as duas.
  10. 10. Método, de acordo com a reivindicação 7, CARACTERIZADO adicionalmente pelo fato de compreender a etapa de compensar os dados de bloco de camada de enriquecimento com os dados de camada de enriquecimento de uma imagem anterior e vetores de movimento para os dados de macrobloco para produzir dados de bloco de camada de enriquecimento compensados de forma que a DCT seja realizada com relação aos dados de bloco de camada de enriquecimento para produzir os dados de DCT de camada de enriquecimento.
  11. 11. Método para receber dados de macrobloco de vídeo codificados, cada macrobloco sendo representado por um dos coeficientes de DCT que representam uma versão de taxa de bits mínima dos dados de macrobloco e os coeficientes de DCT que representam uma versão de taxa de bits intermediária dos dados de macrobloco, o método sendo CARACTERIZADO pelo fato de compreender a etapa de decodificar um dos dados de DCT codificados com taxa de bits intermediária e mínima para cada macrobloco recebido do codificador para produzir os dados de macrobloco reconstruídos que respondem à energia prevista de um quadro de erro de mudança previsto acumulado.
    26/44
  12. 12. Dispositivo de armazenamento de programa que pode ser lido por máquina, consubstanciando de forma tangível um programa de instruções executável pela máquina para realizar as etapas de realização das operações de dados de vídeo escalonável com elevada granularidade, CARACTERIZADO pelo fato de as etapas compreenderem as etapas de:
    codificar dados de vídeo de entrada como dados de macrobloco de taxa de bits mínima para produzir dados de DCT possuindo coeficientes de DCT que representam uma versão de taxa de bits mínima dos dados de macrobloco;
    codificar os dados de vídeo de entrada como dados de macrobloco de taxa de bits intermediária para produzir dados de DCT possuindo coeficientes de DCT que representam uma versão de taxa de bits intermediária dos dados de macrobloco; e compensar os dados codificados para prever se uma versão decodificada dos dados de macrobloco de taxa de bits intermediária terá uma energia de quadro de erro de mudança previsto acumulada que exceda um limite máximo.
  13. 13. Dispositivo de armazenamento de programa, de acordo com a reivindicação 12, CARACTERIZADO pelo fato de as etapas compreenderem adicionalmente a etapa de decodificar um dos dados de DCT codificados por taxa de bits intermediária e mínima a partir dos dados de vídeo de entrada codificados para produzir dados de macrobloco reconstruídos que respondem à energia prevista do quadro de erro previsto acumulado.
    27/44
  14. 14. Dispositivo de armazenamento de programa, de acordo com a reivindicação 12, CARACTERIZADO pelo fato de os dados de vídeo de entrada serem escalonáveis com elevada granularidade entre a taxa de bits mínima e uma taxa de bits máxima, a taxa de bits intermediária encontrando-se entre as duas.
  15. 15. Dispositivo de armazenamento de programa, de acordo com a reivindicação 12, CARACTERIZADO pelo fato de as etapas compreenderem adicionalmente a etapa de compensar os dados de bloco da camada de enriquecimento com os dados de camada de enriquecimento de uma imagem anterior e vetores de movimento para os dados de macrobloco para produzir dados de bloco de camada de enriquecimento compensados de forma que a DCT seja realizada com relação aos dados de bloco de camada de enriquecimento compensados para produzir os dados de DCT da camada de enriquecimento.
  16. 16. Dispositivo de armazenamento de programa que pode ser lido por máquina, consubstanciando de forma tangível um programa de instruções executável pela máquina para realizar as etapas de receber dados de macrobloco de vídeo codificados, cada macrobloco sendo representado por um dos coeficientes de DCT que representam uma versão de taxa de bits mínima dos dados de macrobloco e os coeficientes de DCT que representam uma versão de taxa de bits intermediária dos dados de macrobloco, CARACTERIZADO pelo fato de as etapas compreenderem a etapa de decodificar um dos dados de DCT codificados com taxa de bits intermediária e mínima para cada macrobloco recebido do codificador para produzir dados de
    28/44 macrobloco reconstruídos que respondem a uma energia prevista de um quadro de erro de mudança previsto acumulado.
  17. 17. Sistema de dados de vídeo escalonável com elevada granularidade para realização das operações de dados de vídeo da escalabilidade de elevada granularidade, o sistema sendo CARACTERIZADO pelo fato de compreender:
    um dispositivo de codificação mínima para codificação de dados de vídeo de entrada como dados de macrobloco de taxa de bits mínima para produzir dados de DCT possuindo coeficientes de DCT que representam uma versão de taxa de bits mínima dos dados de macrobloco;
    um dispositivo de codificação intermediária para codificar os dados de vídeo de entrada como dados de macrobloco de taxa de bits intermediária para produzir dados de DCT possuindo coeficientes de DCT que representam uma versão de taxa de bits intermediária dos dados de macrobloco; e um dispositivo de compensação para compensar os dados codificados para prever se uma versão decodificada dos dados de macrobloco de taxa de bits intermediária terá uma energia de quadro de erro de mudança previsto acumulado que exceda um limite máximo.
  18. 18. Sistema, de acordo com a reivindicação 17, CARACTERIZADO adicionalmente pelo fato de compreender um dispositivo de decodificação para decodificação de um dado de DCT codificado por taxa de bits intermediária e mínima a partir dos dados de vídeo de entrada codificados para produ
    29/44 zir os dados de macrobloco reconstruídos que respondem à energia prevista do quadro de erro previsto acumulado.
  19. 19. Sistema, de acordo com a reivindicação 17,
    CARACTERIZADO pelo fato de os dados de vídeo de entrada se5 rem escalonáveis com elevada granularidade entre a taxa de bits mínima e uma taxa de bits máxima, a taxa de bits intermediária encontrando-se entre as duas.
  20. 20. Sistema, de acordo com a reivindicação 17,
    CARACTERIZADO adicionalmente pelo fato de compreender um 10 dispositivo de compensação para compensar os dados de bloco da camada de enriquecimento com dados da camada de enriquecimento de uma imagem anterior e vetores de movimento para os dados de macrobloco para produzir dados de bloco da camada de enriquecimento compensados de forma que a DCT seja re15 alizada com relação aos dados de bloco da camada de enriquecimento compensados para produzir dados de DCT da camada de enriquecimento.
BRPI0210276-5A 2001-06-11 2002-06-11 Aparelho, método de realização de operações e sistema de dados de vídeo escalonável com elevada granularidade, método para receber dados de macrobloco de vídeo codificados e dispositivo de armazenamento de programa que pode ser lido por máquina BRPI0210276B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US29733001P 2001-06-11 2001-06-11
US60/297.330 2001-06-11
PCT/US2002/018444 WO2002102048A2 (en) 2001-06-11 2002-06-11 Motion compensation for fine-grain scalable video

Publications (1)

Publication Number Publication Date
BRPI0210276B1 true BRPI0210276B1 (pt) 2019-04-09

Family

ID=23145854

Family Applications (2)

Application Number Title Priority Date Filing Date
BR0210276-5A BR0210276A (pt) 2001-06-11 2002-06-11 Compensação de movimento para vìdeo escalonável por granulação fina
BRPI0210276-5A BRPI0210276B1 (pt) 2001-06-11 2002-06-11 Aparelho, método de realização de operações e sistema de dados de vídeo escalonável com elevada granularidade, método para receber dados de macrobloco de vídeo codificados e dispositivo de armazenamento de programa que pode ser lido por máquina

Family Applications Before (1)

Application Number Title Priority Date Filing Date
BR0210276-5A BR0210276A (pt) 2001-06-11 2002-06-11 Compensação de movimento para vìdeo escalonável por granulação fina

Country Status (9)

Country Link
US (1) US7912124B2 (pt)
EP (1) EP1396091A4 (pt)
JP (2) JP4597511B2 (pt)
KR (1) KR100936635B1 (pt)
CN (1) CN100366094C (pt)
AU (1) AU2002312451A1 (pt)
BR (2) BR0210276A (pt)
MX (1) MXPA03011303A (pt)
WO (1) WO2002102048A2 (pt)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4891234B2 (ja) * 2004-06-23 2012-03-07 エージェンシー フォー サイエンス， テクノロジー アンド リサーチ グリッド動き推定／補償を用いたスケーラブルビデオ符号化
US7809064B2 (en) * 2004-11-15 2010-10-05 Industrial Technology Research Institute Systems and methods of flexible power management applicable to digital broadcasting
US8081755B2 (en) * 2005-05-20 2011-12-20 Microsoft Corporation JPEG2000 syntax-compliant encryption with full scalability
US7953224B2 (en) * 2005-05-20 2011-05-31 Microsoft Corporation MPEG-4 encryption enabling transcoding without decryption
FR2891966A1 (fr) * 2005-10-11 2007-04-13 France Telecom Dispositifs et procedes de codage et de decodage echelonnables de flux de donnees d'images, signal, programme d'ordinateur et module d'adaptation de qualite d'images correspondants
US20070160127A1 (en) * 2006-01-10 2007-07-12 International Business Machines Corporation Bandwidth adaptive stream selection
US8369422B2 (en) * 2007-10-16 2013-02-05 Thomson Licensing Methods and apparatus for artifact removal for bit depth scalability
KR100937590B1 (ko) * 2007-10-23 2010-01-20 한국전자통신연구원 다중 품질 서비스 영상 콘텐츠 제공 시스템 및 그것의업그레이드 방법
KR20090097015A (ko) * 2008-03-10 2009-09-15 삼성전자주식회사 스케일러블 영상 부호화장치 및 스케일러블 영상복호화장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956088A (en) * 1995-11-21 1999-09-21 Imedia Corporation Method and apparatus for modifying encoded digital video for improved channel utilization
US5652616A (en) * 1996-08-06 1997-07-29 General Instrument Corporation Of Delaware Optimal disparity estimation for stereoscopic video coding
US6055330A (en) * 1996-10-09 2000-04-25 The Trustees Of Columbia University In The City Of New York Methods and apparatus for performing digital image and video segmentation and compression using 3-D depth information
US6249318B1 (en) * 1997-09-12 2001-06-19 8×8, Inc. Video coding/decoding arrangement and method therefor
KR100328417B1 (ko) * 1998-03-05 2002-03-16 마츠시타 덴끼 산교 가부시키가이샤 화상부호화장치및화상복호화장치, 화상부보화방법 및 화상복호화방법, 및 데이터기억매체
US6353700B1 (en) * 1998-04-07 2002-03-05 Womble Multimedia, Inc. Method and apparatus for playing an MPEG data file backward
US6289054B1 (en) * 1998-05-15 2001-09-11 North Carolina University Method and systems for dynamic hybrid packet loss recovery for video transmission over lossy packet-based network
US6292512B1 (en) * 1998-07-06 2001-09-18 U.S. Philips Corporation Scalable video coding system
US6167084A (en) * 1998-08-27 2000-12-26 Motorola, Inc. Dynamic bit allocation for statistical multiplexing of compressed and uncompressed digital video signals
US6418242B1 (en) * 1998-11-18 2002-07-09 Tektronix, Inc. Efficient detection of error blocks in a DCT-based compressed video sequence
US6414996B1 (en) * 1998-12-08 2002-07-02 Stmicroelectronics, Inc. System, method and apparatus for an instruction driven digital video processor
US6327000B1 (en) * 1999-04-02 2001-12-04 Teralogic, Inc. Efficient image scaling for scan rate conversion
US6275536B1 (en) * 1999-06-23 2001-08-14 General Instrument Corporation Implementation architectures of a multi-channel MPEG video transcoder using multiple programmable processors
JP3407872B2 (ja) * 1999-09-29 2003-05-19 日本電気株式会社 付加情報検出方法及び装置
EP1139669A1 (en) * 2000-03-28 2001-10-04 STMicroelectronics S.r.l. Coprocessor for motion estimation in digitised video sequence encoders
US7133449B2 (en) * 2000-09-18 2006-11-07 Broadcom Corporation Apparatus and method for conserving memory in a fine granularity scalability coding system
EP1217475B1 (en) 2000-12-13 2005-10-26 Lg Electronics Inc. Apparatus and method for remotely controlling household appliances
US6907070B2 (en) * 2000-12-15 2005-06-14 Microsoft Corporation Drifting reduction and macroblock-based control in progressive fine granularity scalable video coding
US20020118743A1 (en) * 2001-02-28 2002-08-29 Hong Jiang Method, apparatus and system for multiple-layer scalable video coding

Also Published As

Publication number Publication date
WO2002102048A3 (en) 2003-09-12
JP2010098760A (ja) 2010-04-30
MXPA03011303A (es) 2004-03-19
US20040156433A1 (en) 2004-08-12
BR0210276A (pt) 2005-04-26
EP1396091A2 (en) 2004-03-10
CN100366094C (zh) 2008-01-30
JP2004538686A (ja) 2004-12-24
EP1396091A4 (en) 2006-05-31
CN1515085A (zh) 2004-07-21
WO2002102048A2 (en) 2002-12-19
US7912124B2 (en) 2011-03-22
JP4597511B2 (ja) 2010-12-15
KR100936635B1 (ko) 2010-01-14
KR20040007694A (ko) 2004-01-24
AU2002312451A1 (en) 2002-12-23

Similar Documents

Publication Publication Date Title
KR101106086B1 (ko) 부호화 장치 및 부호화 방법
TWI357766B (en) Variable length coding table selection based on vi
US9584832B2 (en) High quality seamless playback for video decoder clients
JP2003250157A (ja) 静止映像及び動映像を符号化／復号化するための変換係数の最適走査方法
JPH08205180A (ja) ２ステージビデオフィルム圧縮方法及びシステム
KR20090095012A (ko) 연속적인 움직임 추정을 이용한 영상 부호화, 복호화 방법및 장치
JP2010098760A (ja) 細粒度スケーラブル・ビデオ用の動き補償
KR20070028404A (ko) 픽처를 저장하는 방법, 비디오 복호기, 비디오 부호기,휴대 장치 및 컴퓨터 프로그램 제품
BRPI0007042B1 (pt) método e dispositivo para codificação de um sinal, codificador, sistema de câmera, método de decodificação, decodificador escalonável, receptor, corrente de bits escalonável, e, meio de armazenamento
BRPI0714090A2 (pt) método de codificação de vìdeo
KR20080004855A (ko) 문맥 기반 적응적 가변 길이 부호화 인코더 및 디코더,문맥 기반 적응성 가변 길이 부호화하는 방법과 복호화하는방법 및 이를 이용한 동영상 전송 시스템.
Mys et al. Decoder-driven mode decision in a block-based distributed video codec
CN1656814A (zh) 在运动补偿精细颗粒可伸缩结构中的漂移最小化
Su et al. A Dynamic Video Streaming Scheme Based on SP/SI Frames of H. 264/AVC
TWI416962B (zh) 在併合視訊壓縮中用於框架預測以致動暫時可擴充性之方法、裝置、及電腦可讀取媒體
Lee et al. Distributed video codec with spatiotemporal side information
KR100676772B1 (ko) 휴대용 기기에 적용된 ｄ―ｖｏｐ 디코딩이 가능한 엠펙-4디코더
Fu et al. Establishment of linkages across GOP boundaries for reverse playback on compressed video
JP2002374536A (ja) 符号化装置
Li et al. Distributed Video Coding with Background Modeling for Wireless Video Surveillance
Jeoti et al. Introducing SKIP mode in transform domain Distributed Video Coding