BR112020021528A2 - Sistema de intertravamento de computador e método de controle de comutação para o mesmo, dispositivo, e mídia de armazenamento - Google Patents

Sistema de intertravamento de computador e método de controle de comutação para o mesmo, dispositivo, e mídia de armazenamento Download PDF

Info

Publication number
BR112020021528A2
BR112020021528A2 BR112020021528-7A BR112020021528A BR112020021528A2 BR 112020021528 A2 BR112020021528 A2 BR 112020021528A2 BR 112020021528 A BR112020021528 A BR 112020021528A BR 112020021528 A2 BR112020021528 A2 BR 112020021528A2
Authority
BR
Brazil
Prior art keywords
subsystem
communication
data
layer
execution
Prior art date
Application number
BR112020021528-7A
Other languages
English (en)
Inventor
Yejun Qin
Tao Yang
Faping WANG
Original Assignee
Byd Company Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201810394913.4A external-priority patent/CN110406563B/zh
Application filed by Byd Company Limited filed Critical Byd Company Limited
Publication of BR112020021528A2 publication Critical patent/BR112020021528A2/pt

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L15/00—Indicators provided on the vehicle or train for signalling purposes
    • B61L15/0058—On-board optimisation of vehicle or vehicle train operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L19/00—Arrangements for interlocking between points and signals by means of a single interlocking device, e.g. central control
    • B61L19/06—Interlocking devices having electrical operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L15/00—Indicators provided on the vehicle or train for signalling purposes
    • B61L15/0018—Communication with or on the vehicle or train
    • B61L15/0036—Conductor-based, e.g. using CAN-Bus, train-line or optical fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L15/00—Indicators provided on the vehicle or train for signalling purposes
    • B61L15/0081—On-board diagnosis or maintenance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L27/00—Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
    • B61L27/30—Trackside multiple control systems, e.g. switch-over between different systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L27/00—Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
    • B61L27/70—Details of trackside communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187—Voting techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2025—Failover techniques using centralised failover control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L19/00—Arrangements for interlocking between points and signals by means of a single interlocking device, e.g. central control
    • B61L19/06—Interlocking devices having electrical operation
    • B61L2019/065—Interlocking devices having electrical operation with electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Hardware Redundancy (AREA)
  • Software Systems (AREA)

Abstract

a presente revelação fornece um sistema de intertravamento de computador e um método de controle de comutação para o mesmo, um dispositivo, e uma mídia de armazenamento. o sistema inclui: um primeiro subsistema e um segundo subsistema que têm a mesma estrutura e função, em que o primeiro subsistema e o segundo subsistema formam uma arquitetura dupla de votação de dois dentre cada dois, que inclui, respectivamente, uma camada de controle principal, uma camada de rede, e uma camada de comunicação e execução; sendo que a camada de rede é configurada para construir uma rede de comunicação de um subsistema no qual a camada de rede está localizada; a camada de controle principal e a camada de comunicação e execução no primeiro subsistema são, respectivamente, conectadas a uma rede de comunicação do primeiro subsistema; e uma camada de controle principal e a camada de comunicação e execução no segundo subsistema são, respectivamente, conectadas a uma rede de comunicação do segundo subsistema. através do sistema, uma rede de controle do sistema pode ser simplificada, e a dificuldade de fiação pode ser reduzida, o que facilita o controle centralizado de um barramento de rede, resolvendo assim o problema técnico de grande dificuldade de fiação na técnica anterior.

Description

Relatório Descritivo de Patente de Invenção para “SISTEMA DE
INTERTRAVAMENTO DE COMPUTADOR E MÉTODO DE CONTROLE DE COMUTAÇÃO PARA O MESMO, DISPOSITIVO, E MÍDIA DE ARMAZENAMENTO”. REFERÊNCIA CRUZADA A PEDIDOS RELACIONADOS
[0001] A presente revelação reivindica prioridade do Pedido de Patente Chinesa N “201810394913.4” depositado pelo BYD Co., Ltd. em 27 de abril de 2018 e intitulado “COMPUTER INTERLOCKING SYSTEM AND SWITCHING CONTROL METHOD FOR THE SAME, DEVICE, AND STORAGE MEDIUM”.
CAMPO
[0002] A presente revelação refere-se ao campo da técnica de controle de trânsito ferroviário e, em particular, a um sistema de intertravamento de computador e um método de controle de comutação para o mesmo, um dispositivo e uma mídia de armazenamento.
ANTECEDENTES
[0003] A fim de garantir a disponibilidade de um sistema de intertravamento de computador, o sistema de intertravamento de computador é geralmente definido para uma arquitetura dupla de votação de dois dentre cada dois. A arquitetura dupla de votação de dois dentre cada dois consiste em dois subsistemas redundantes. Cada um dos subsistemas tem um módulo de controle principal do mesmo, módulo de operação lógica, módulo de entrada/saída, e semelhantes. Um dos sistemas é um sistema ativo, e o outro dos sistemas é um sistema em espera. Um módulo de função em cada um dos subsistemas é composto de duas unidades de processamento central (CPU) independentes, que formam um mecanismo de votação de dois dentre cada dois, para implementar uma operação de entrada/saída à prova de falhas do módulo.
[0004] Na técnica relacionada, o sistema de intertravamento de computador de trânsito ferroviário monitora e controla principalmente cada módulo do sistema de intertravamento de computador através de um barramento de controle e um barramento de monitoramento com base em uma plataforma de computador de segurança. A fim de garantir a confiabilidade do sistema e reduzir a frequência de comutação entre o sistema ativo e o sistema em espera no sistema de intertravamento de computador, no sistema de intertravamento de computador atual, o barramento de controle geralmente é disposto de forma redundante, o que aumentará a complexidade de fiação e não conduz ao controle de rede.
SUMÁRIO
[0005] A presente revelação fornece um sistema de intertravamento de computador e um método de controle de comutação para o mesmo, um dispositivo, e uma mídia de armazenamento, para simplificar uma rede de controle do sistema, e reduzir a dificuldade de fiação, o que facilita o controle centralizado de um barramento de rede, resolvendo assim o problema técnico da grande dificuldade de fiação na técnica anterior.
[0006] Uma modalidade de um primeiro aspecto da presente revelação propõe um sistema de intertravamento de computador, que inclui: um primeiro subsistema e um segundo subsistema que são mutuamente redundantes e que têm a mesma estrutura e função, em que o primeiro subsistema e o segundo subsistema formam uma arquitetura dupla de votação de dois dentre cada dois, incluindo, respectivamente, uma camada de controle principal, uma camada de rede, e uma camada de comunicação e execução; a camada de rede que configurada para construir uma rede de comunicação de um subsistema no qual a camada de rede está localizada; a camada de controle principal e a camada de comunicação e execução no primeiro subsistema que são, respectivamente, conectadas a uma rede de comunicação do primeiro subsistema; e a camada de controle principal e a camada de comunicação e execução no segundo subsistema que são, respectivamente, conectadas a uma rede de comunicação do segundo subsistema.
[0007] De acordo com o sistema de intertravamento de computador da modalidade da presente revelação, o primeiro subsistema e o segundo subsistema que têm a mesma estrutura e função são dispostos de forma redundante, incluindo, respectivamente, a camada de controle principal, a camada de rede, e a camada de comunicação e execução. A rede de comunicação do subsistema é construída através da camada de rede, a camada de controle principal e a camada de comunicação e execução do primeiro subsistema são, respectivamente, conectadas à rede de comunicação do primeiro subsistema, e a camada de controle principal e a camada de comunicação e execução do segundo subsistema são, respectivamente, conectadas à rede de comunicação do segundo subsistema. Portanto, a camada de rede é disposta para construir a rede de comunicação do subsistema, o que facilita o controle centralizado do barramento de rede no sistema, simplificando assim a rede de controle do sistema e reduzindo a dificuldade de fiação.
[0008] Uma modalidade de um segundo aspecto da presente revelação propõe um método de controle de comutação para um sistema de intertravamento de computador, o método inclui:
[0009] determinar, por uma camada de comunicação e execução em um primeiro subsistema, os primeiros subdados adquiridos por uma primeira CPU e os segundos subdados adquiridos por uma segunda CPU;
[0010] realizar, pela camada de comunicação e execução no primeiro subsistema, comparação dois dentre cada dois nos primeiros subdados e nos segundos subdados, para determinar se a camada de comunicação e execução no primeiro subsistema atende uma condição de comutação ativa/em espera; e
[0011] controlar, quando for determinado que a camada de comunicação e execução no primeiro subsistema atende a condição de comutação ativa/em espera, a camada de comunicação e execução no primeiro subsistema para realizar uma operação de comutação ativa/em espera.
[0012] De acordo com o método de controle de comutação para o sistema de intertravamento de computador da modalidade da presente revelação, os primeiros subdados adquiridos pela primeira CPU e os segundos subdados adquiridos pela CPU são determinados através da camada de comunicação e execução no primeiro subsistema, a comparação dois dentre cada dois é realizada nos primeiros subdados e os segundos subdados para determinar se a camada de comunicação e execução no primeiro subsistema atende a condição de comutação ativa/em espera, e a camada de comunicação e execução no primeiro subsistema é controlada para realizar a operação de comutação ativa/em espera quando atender a condição de comutação ativa/em espera. Como resultado, a comparação dois dentre cada dois é realizada nos dados adquiridos para determinar se para realizar a comutação ativo/em espera e, um módulo de função, que implementa a comutação independente de cada módulo de função no sistema de intertravamento de computador, reduz a carga de cálculo do módulo de controle principal, e melhora a confiabilidade do sistema de intertravamento de computador.
[0013] Uma modalidade de um terceiro aspecto da presente revelação fornece um dispositivo de computador, que inclui uma memória, um processador, e um programa de computador armazenado na memória e executável no processador, quando o processador executa o programa de computador, o método de controle de comutação para o sistema de intertravamento de computador de acordo com a modalidade do segundo aspecto que é implementado.
[0014] Uma modalidade de um quarto aspecto deste pedido fornece adicionalmente uma mídia de armazenamento não transitória legível por computador que armazena um programa de computador, o programa, quando executado por um processador, implementando o método de controle de comutação para o sistema de intertravamento de computador de acordo com modalidade do segundo aspecto.
[0015] Outros aspectos e vantagens da presente revelação serão dados na seguinte descrição, alguns dos quais se tornarão evidentes a partir da seguinte descrição ou podem ser aprendidos com as práticas da presente revelação.
BREVE DESCRIÇÃO DOS DESENHOS
[0016] Os desenhos anexos são fornecidos para compreender melhor a presente revelação, e constituem uma parte do relatório descritivo. Os desenhos anexos, juntamente com as implementações específicas, são usados para explicar a presente revelação, e não impõem limitação na presente revelação. Nos desenhos anexos:
[0017] A Figura 1 é um diagrama estrutural esquemático de um sistema de intertravamento de computador de acordo com uma modalidade da presente revelação.
[0018] A Figura 2 é um diagrama estrutural esquemático de outro sistema de intertravamento de computador de acordo com uma modalidade da presente revelação.
[0019] A Figura 3 é um diagrama estrutural esquemático de ainda outro sistema de intertravamento de computador de acordo com uma modalidade da presente revelação.
[0020] A Figura 4 é um diagrama esquemático de uma arquitetura de um sistema de intertravamento de computador de acordo com uma modalidade específica da presente revelação.
[0021] A Figura 5 é um diagrama esquemático de um módulo de função que usa uma estrutura dupla de votação de dois dentre cada dois.
[0022] A Figura 6 é um fluxograma esquemático de um método de controle de comutação para um sistema de intertravamento de computador de acordo com uma modalidade da presente revelação.
[0023] A Figura 7 é um fluxograma esquemático de outro método de controle de comutação para um sistema de intertravamento de computador de acordo com uma modalidade da presente revelação.
[0024] A Figura 8 é um fluxograma esquemático de ainda outro método de controle de comutação para um sistema de intertravamento de computador de acordo com uma modalidade da presente revelação.
[0025] A Figura 9 é um diagrama estrutural esquemático de um dispositivo de computador de acordo com uma modalidade da presente revelação.
DESCRIÇÃO DETALHADA
[0026] O seguinte descreve modalidades da presente revelação em detalhes. Exemplos das modalidades são mostrados nos desenhos anexos, e os mesmos sinais de referência ou semelhantes em todos os desenhos anexos indicam os mesmos componentes ou semelhantes ou componentes que têm as mesmas funções ou semelhantes. As modalidades descritas abaixo com referência aos desenhos anexos são exemplificativas, e são destinadas a explicar a presente revelação e não podem ser interpretadas como uma limitação à presente revelação.
[0027] Um sistema de intertravamento de computador e um método de controle de comutação para o mesmo, um dispositivo, e uma mídia de armazenamento das modalidades da presente revelação são descritos abaixo com referência aos desenhos anexos.
[0028] A Figura 1 é um diagrama estrutural esquemático de um sistema de intertravamento de computador de acordo com uma modalidade da presente revelação.
[0029] Conforme mostrado na Figura 1, um sistema de intertravamento de computador 10 inclui: um primeiro subsistema 110 e um segundo subsistema 120 que são mutualmente redundantes e têm a mesma estrutura e função.
[0030] O primeiro subsistema 110 e o segundo subsistema 120 formam uma arquitetura dupla de votação de dois dentre cada dois. O primeiro subsistema 110 inclui uma camada de controle principal 111, uma camada de rede 112, e uma camada de comunicação e execução 113. O segundo subsistema 120 inclui uma camada de controle principal 121, uma camada de rede 122, e uma camada de comunicação e execução 123. Tanto a camada de comunicação e execução 113 quanto a camada de comunicação e execução 123 podem incluir os módulos de funções como um módulo de saída de segurança, um módulo de entrada de segurança, e um módulo de sinal. A camada de rede 112 é configurada para construir uma rede de comunicação do primeiro subsistema 110, e a camada de rede 122 é configurada para construir uma rede de comunicação do segundo subsistema 120. A camada de controle principal 111 e a camada de comunicação e execução 113 são, respectivamente, conectadas à rede de comunicação no primeiro subsistema 110, e a camada de controle principal 121 e a camada de comunicação e execução 123 são, respectivamente, conectadas à rede de comunicação no segundo subsistema 120.
[0031] Nessa modalidade, a camada de comunicação e execução 113 no primeiro subsistema 110 é uma conexão de comunicação à camada de comunicação e execução 123 no segundo subsistema 120, de modo que a camada de comunicação e execução 113 e a camada de comunicação e execução 123 possam adquirir diretamente os estados uma da outra e ainda determinar, de acordo com os estados adquiridos, se é necessário comutar os módulos de função.
[0032] Por exemplo, quando o primeiro subsistema 110 for um sistema ativo, se a camada de comunicação e execução 113 for incapaz de adquirir dados da camada de comunicação e execução 123 ou adquirir saída de dados de processamento de falha pela camada de comunicação e execução 123, pode ser determinado que a camada de comunicação e execução 123 falhe. Nesse caso, é determinado que os módulos de função não devem ser comutados. No entanto, se a camada de comunicação e execução 113 não puder emitir dados normalmente, é determinado que a comutação do módulo de é necessária.
[0033] As camadas de comunicação e execução dos dois sistemas no sistema de intertravamento de computador podem determinar independentemente o modo de processamentos dos dados de acordo com a consistência dos dados através da interação dos dados, garantindo assim a consistência e confiabilidade dos dados de saída, implementando a proteção contra falhas da função de processamento da camada de comunicação e execução, e melhorando a confiabilidade do sistema de intertravamento de computador.
[0034] Em uma possível implementação da modalidade da presente revelação, a camada de rede 112 no primeiro subsistema 110 e/ou a camada de rede 122 no segundo subsistema 120 são adicionalmente configuradas para construir uma rede de monitoramento. Nesse caso, a camada de controle principal 111 e a camada de comunicação e execução 113 no primeiro subsistema 110 e/ou a camada de controle principal 121 e a camada de comunicação e execução 123 no segundo subsistema 120 são adicionalmente conectadas à rede de monitoramento, respectivamente. Por exemplo, quando a camada de rede 122 no segundo subsistema 120 constrói uma rede de monitoramento, a camada de controle principal 121 e a camada de comunicação e execução 123 no segundo subsistema 120 são conectadas à rede de monitoramento. Quando tanto a camada de rede 112 no primeiro subsistema 110 quanto a camada de rede 122 no segundo subsistema 120 constroem uma rede de monitoramento, a camada de controle principal 111 e a camada de comunicação e execução 113 no primeiro subsistema 110 são conectadas à rede de monitoramento construída pela camada de rede 112, e a camada de controle principal 121 e a camada de comunicação e execução 123 no segundo subsistema 120 são conectadas à rede de monitoramento construída pela camada de rede 122.
[0035] Deve ser observado no presente documento que na Figura 1, a conexão com a rede de comunicação e/ou a rede de monitoramento construída pela camada de rede 112 é representada pela conexão da camada de controle principal 111 e a camada de comunicação e execução 113 para a camada de rede 112, e a conexão à rede de comunicação e/ou a rede de monitoramento construída pela camada de rede 122 é representada pela conexão da camada de controle principal 121 e a camada de comunicação e execução 123 à camada de rede 122.
[0036] De acordo com o sistema de intertravamento de computador dessa modalidade, o primeiro subsistema e o segundo subsistema que têm a mesma estrutura e função são dispostos de forma redundante, incluindo, respectivamente, a camada de controle principal, a camada de rede, e a camada de comunicação e execução. A rede de comunicação do subsistema é construída através da camada de rede, a camada de controle principal e a camada de comunicação e execução do primeiro subsistema são, respectivamente, conectadas à rede de comunicação do primeiro subsistema, e a camada de controle principal e a camada de comunicação e execução do segundo subsistema são, respectivamente, conectadas à rede de comunicação do segundo subsistema. Portanto, a camada de rede é disposta para construir a rede de comunicação do subsistema, o que facilita o controle centralizado do barramento de rede no sistema, simplificando assim a rede de controle do sistema e reduzindo a dificuldade de fiação.
[0037] Em uma possível implementação da modalidade da presente revelação, conforme mostrado na Figura 2, com base na modalidade mostrada na Figura 1, o primeiro subsistema 110 pode incluir adicionalmente N controladores de comunicação 114, e o segundo subsistema 120 pode incluir adicionalmente N controladores de comunicação 124, em que N é um número inteiro positivo.
[0038] Nessa modalidade, os N controladores de comunicação 114 são conectados à rede de comunicação e a camada de comunicação e execução 113 do primeiro subsistema 110, e os N controladores de comunicação 124 são conectados à rede de comunicação e a camada de comunicação e execução 123 do segundo subsistema 120. Conforme mostrado na Figura 2, a conexão entre os N controladores de comunicação 114 e a rede de comunicação do primeiro subsistema 110 é implementada através da conexão entre os N controladores de comunicação 114 e a camada de rede 112 do primeiro subsistema 110. Correspondentemente, a conexão entre os N controladores de comunicação 124 e a rede de comunicação do segundo subsistema 120 é implementada através da conexão entre os N controladores de comunicação 124 e a camada de rede 122 do segundo subsistema 120.
[0039] Em uma possível implementação da modalidade da presente revelação, o número N de controladores de comunicação 114 no primeiro subsistema 110 é um número inteiro positivo maior do que 1, ou seja, o primeiro subsistema 110 inclui pelo menos dois controladores de comunicação 114.
[0040] Os N controladores de comunicação 114 são dispostos em diferentes posições. Por exemplo, os N controladores de comunicação 114 podem ser dispostos em diferentes dispositivos de sinal de rastreamento, em que diferentes dispositivos de sinal de rastreamento podem ser o mesmo tipo de dispositivo de sinal de rastreamento, ou podem ser diferentes tipos de dispositivos de sinal de rastreamento. Alternativamente, um ou mais dos N controladores de comunicação podem ser dispostos perto da camada de controle principal 111, e os controladores de comunicação restantes 114 são dispostos perto do dispositivo de sinal de rastreamento.
[0041] A camada de comunicação e execução e a camada de rede são conectadas através do controlador de comunicação, de modo que o controlador de comunicação possa ser disposto em diferentes posições de acordo com uma posição de um dispositivo de sinal controlado, para fornecer uma condição para controle flexível e centralizado do dispositivo de sinal controlado.
[0042] Deve ser observado no presente documento que, na Figura 2, apenas o primeiro subsistema 110 e o segundo subsistema 120 incluem, respectivamente, um controlador de comunicação, que é usado como um exemplo para explicar a presente revelação, mas não como uma limitação à presente revelação.
[0043] Nessa modalidade, o controlador de comunicação é disposto, de modo que a posição de disposição do controlador de comunicação possa ser determinada de acordo com a distribuição do dispositivo de sinal de rastreamento, e o controlador de comunicação implementa o controle distribuído do dispositivo de sinal de rastreamento pela camada de controle principal, para simplificar a fiação no sistema ativo/em espera no sistema de intertravamento e facilita o controle de rede. Por exemplo, supondo que existem dez dispositivos de sinal de rastreamento, as posições de quatro dispositivos de sinal de rastreamento são relativamente concentradas, e as posições dos outros seis dispositivos de sinal de rastreamento são relativamente concentradas, dois controladores de comunicação podem ser dispostos. Um controlador de comunicação é responsável pela coleta de dados e controle dos quatro dispositivos de sinal de rastreamento, e o outro controlador de comunicação é responsável pela coleta de dados e controle dos outros seis dispositivos de sinal de rastreamento. Os dispositivos de sinal que são colocados de forma mais concentrada são conectados por controladores de comunicação, para que o controle centralizado de uma área possa ser implementado.
[0044] Ademais, a fim de implementar a comutação de iniciativa do controlador de comunicação, em uma possível implementação da modalidade da presente revelação, conforme mostrado na Figura 2, o sistema de intertravamento de computador 10 pode incluir adicionalmente: um primeiro módulo de intertravamento 130 conectado, respectivamente, a um controlador de comunicação 114 no primeiro subsistema 110 e a um controlador de comunicação 124 no segundo subsistema 120.
[0045] O primeiro módulo de intertravamento 130 é configurado para determinar uma relação ativo/em espera entre o controlador de comunicação 114 no primeiro subsistema 110 e o controlador de comunicação 124 no segundo subsistema 120 de acordo com uma instrução adquirida do controlador de comunicação 114 no primeiro subsistema 110 ou uma instrução adquirida do controlador de comunicação 124 no segundo subsistema 120.
[0046] Conforme mostrado na Figura 2, o primeiro módulo de intertravamento 130 inclui: um primeiro relé 131 e um segundo relé 132 conectados um ao outro de uma maneira de intertravamento.
[0047] Nessa modalidade, o primeiro módulo de intertravamento 130 é composto do primeiro relé 131 e o segundo relé 132. O primeiro relé 131 e o segundo relé 132 formam uma lógica de intertravamento para determinar a relação ativo/em espera entre o controlador de comunicação 114 e o controlador de comunicação 124.
[0048] De acordo com o sistema de intertravamento de computador dessa modalidade, o primeiro módulo de intertravamento é disposto para conectar o controlador de comunicação no primeiro subsistema e o controlador de comunicação no segundo subsistema, de modo que os controladores de comunicação em diferentes subsistemas possam realizar automaticamente a comutação ativo/em espera sem comutar o controle por um módulo de controle principal, de modo que a carga de operação do módulo de controle principal possa ser efetivamente reduzida.
[0049] Em uma possível implementação da modalidade da presente revelação, a camada de controle principal 111 e a camada de comunicação e execução 113 no primeiro subsistema 110 estão, respectivamente, em conexão de comunicação com a camada de controle principal 121 e a camada de comunicação e execução 123 no segundo subsistema 120.
[0050] A Figura 3 é um diagrama estrutural esquemático de ainda outro sistema de intertravamento de computador de acordo com uma modalidade da presente revelação. Conforme mostrado na Figura 3, com base na modalidade mostrada na Figura 1, o sistema de intertravamento de computador 10 pode incluir adicionalmente: segundos módulos de intertravamento 140 dispostos entre a camada de controle principal 111 e a camada de comunicação e execução 113 no primeiro subsistema 110 e a camada de controle principal 121 e a camada de comunicação e execução 123 no segundo subsistema 120, respectivamente.
[0051] O segundo módulo de intertravamento 140 é configurado para determinar uma relação ativo/em espera entre o primeiro subsistema 110 e o segundo subsistema 120 de acordo com uma instrução adquirida do primeiro subsistema 110 ou uma instrução adquirida do segundo subsistema 120.
[0052] Conforme mostrado na Figura 3, um segundo módulo de intertravamento 140 é disposto entre a camada de controle principal 111 no primeiro subsistema 110 e a camada de controle principal 121 no segundo subsistema 120, e um segundo módulo de intertravamento 140 é disposto entre a camada de comunicação e execução 113 no primeiro subsistema 110 e a camada de comunicação e execução 123 no segundo subsistema 120. O segundo módulo de intertravamento 140 inclui um primeiro relé 141 e um segundo relé 142 conectados um ao outro, a lógica de intertravamento que é formada usando-se o primeiro relé 141 e o segundo relé 142, para determinar a relação ativo/em espera entre o primeiro subsistema 110 e o segundo subsistema 120.
[0053] Ademais, em uma possível implementação da modalidade da presente revelação, conforme mostrado na Figura 3, a camada de comunicação e execução 113 e a camada de comunicação e execução 123 incluem duas unidades de processamento central (CPU) com o mesmo desempenho. Uma primeira CPU 1131 no primeiro subsistema 110 está conectada de forma comunicativa a uma primeira CPU 1231 no segundo subsistema 120, e uma segunda CPU 1132 no primeiro subsistema 110 está conectada de forma comunicativa a uma segunda CPU 1232 no segundo subsistema 120.
[0054] Nessa modalidade, a camada de comunicação e execução 113 e a camada de comunicação e execução 123 são configuradas para: realizar comparação dois dentre cada dois em dados adquiridos pelas duas CPUs, e emite os dados adquiridos pelas duas CPUs quando for determinado que os dados de estado adquiridos pelas duas CPUs são consistentes; e habilitar a lógica de processamento de falha quando for determinado que os dados de estado gerados pelas duas CPUs são inconsistentes.
[0055] Os dados adquiridos pelas duas CPUs podem ser os dados de estado de um dispositivo de sinal para detecção, ou podem ser dados de controle entregues pela camada de controle principal. A saída de dados pode relatar os dados adquiridos para a camada de controle principal, ou pode emitir os dados adquiridos para um dispositivo de sinal na camada inferior, para controlar o dispositivo de sinal para realizar a operação correspondente.
[0056] Por exemplo, a camada de comunicação e execução 113 pode receber os dados de controle emitidos pela camada de controle principal 111, e realizar comparação dois dentre cada dois dentro do sistema ao receber os dados de controle. Quando os dados de controle recebidos pela primeira CPU 1131 e a segunda CPU 1132 são consistentes, a camada de comunicação e execução 113 entrega os dados de controle recebidos para o dispositivo de sinal. Quando os dados de controle recebidos pela primeira CPU 1131 e a segunda CPU 1132 são inconsistentes, a camada de comunicação e execução 113 realiza o processamento à prova de falhas e é comutada para o lado de segurança.
[0057] Para outro exemplo, a camada de comunicação e execução 113 coleta dados de estado operacional do dispositivo de sinal inferior em tempo real, e realiza comparação dois dentre cada dois dentro do sistema nos dados de estado coletados pela primeira CPU 1131 e a segunda CPU 1132. Quando os dados de estado são comparados para serem consistentes, a camada de comunicação e execução 113 carrega os dados de estado coletados para a camada de controle principal 111. Quando os dados de estado são comparados para serem inconsistentes, a camada de comunicação e execução 113 realiza o processamento à prova de falhas e é comutada para o lado de segurança.
[0058] A camada de comunicação e execução realiza comparação dois dentre cada dois nos dados adquiridos, emite os dados apenas quando os dados são consistentes, e habilita a lógica de processamento de falha quando os dados são inconsistentes, implementando assim a função de processamento à prova de falhas, de modo que a confiabilidade do sistema possa ser melhorada enquanto garante a segurança.
[0059] De acordo com o sistema de intertravamento de computador dessa modalidade, os módulos de intertravamento são dispostos entre a camada de controle principal no primeiro subsistema e a camada de controle principal no segundo subsistema, e entre a camada de comunicação e execução no primeiro subsistema e a camada de comunicação e execução no segundo subsistema, respectivamente, para determinar a relação ativo/em espera entre o primeiro subsistema e o segundo subsistema, para que a comutação independente de cada camada possa ser implementada sem afetar a relação ativo/em espera de outras camadas, implementando assim a iniciativa de comutação de módulos.
[0060] A Figura 4 é um diagrama esquemático de uma arquitetura de um sistema de intertravamento de computador de acordo com uma modalidade específica da presente revelação. Na Figura 4, CAN-A é um barramento de rede de área do controlador (CAN) disposto de forma redundante para um sistema A, CAN-B é um barramento de controle disposto de forma redundante para um sistema B, e uma interface CPCI é uma interface de uma Interconexão de Componente Periférico Compacto (CPCI), que é um padrão de interface de barramento. Conforme mostrado na Figura 4, o sistema de intertravamento de computador inclui um sistema A e um sistema B. O sistema A e o sistema B têm a mesma estrutura. Na Figura 4, um módulo de controle principal, um módulo de saída de segurança, um módulo de entrada de segurança, e um módulo de sinal são usados como exemplos, e a estrutura de cada módulo de função é mostrada na Figura 5. No sistema de intertravamento de computador mostrado na Figura 4, um controlador de comunicação A e um controlador de comunicação B são dispostos para o sistema A e o sistema B, respectivamente. O barramento de controle CAN-A do sistema A é conectado ao controlador de comunicação A e o controlador de comunicação B, respectivamente, o barramento de controle CAN-B do sistema B é conectado, respectivamente, ao controlador de comunicação A e ao controlador de comunicação B, um barramento de monitoramento do sistema A são conectados ao controlador de comunicação A, e um barramento de monitoramento do sistema B é conectado ao controlador de comunicação B. O controlador de comunicação A é conectado a uma rede de controle-A correspondente ao sistema A, e o controlador de comunicação B é conectado a uma rede de controle-B correspondente ao sistema B, dos quais ambos são conectados à rede de monitoramento. Pode- se constatar na Figura 4 que os barramentos de monitoramento e barramentos de controle do sistema A e o sistema B são conectados à rede através do controlador de comunicação A correspondente e controlador de comunicação B, respectivamente, e a fiação é simples, o que facilita o controle centralizado. O módulo de saída de segurança, o módulo de entrada de segurança, e o módulo de sinal do sistema A são conectados ao módulo de saída de segurança, o módulo de entrada de segurança, e o módulo de sinal do sistema B através de um canal de comunicação redundante intersistema, que pode fazer com que cada módulo de função tenha uma função de comutação independente, para que os módulos de função sejam comutados sem exigir o módulo de controle principal, reduzindo assim a carga de cálculo do módulo de controle principal.
[0061] A Figura 5 é um diagrama esquemático de um módulo de função que usa uma estrutura dupla de votação de dois dentre cada dois. Conforme mostrado na Figura 5, um sistema I e um sistema II dispostos de forma redundante para o módulo de função formam uma relação ativo/em espera. O sistema I e o sistema II são conectados, respectivamente, a um relé de comutação ativo-em espera, e a lógica de intertravamento é formada entre os dois relés de comutação ativo-em espera para determinar a relação ativo-em espera do sistema I e o sistema II. O relé de comutação ativo-em espera é um relé de segurança que atende ao padrão EN50205. O sistema I e o sistema II podem coletar dados de estado do dispositivo de sinal inferior, e também podem entregar um sinal de controle para o dispositivo de sinal. A troca de dados é realizada entre o sistema I e o sistema II através da interface de comunicação intersistema. A comunicação entre os dois sistemas é realizada usando-se um protocolo de comunicação de segurança.
[0062] O processo de trabalho do módulo de função com a estrutura dupla de votação de dois dentre cada dois é o seguinte.
[0063] Quando o módulo de função trabalha normalmente, tanto o sistema I quanto o sistema II coletam dados de estado operacional do dispositivo de sinal, e o sinal de controle é emitido pelo sistema ativo ou emitido simultaneamente por ambos os sistemas de acordo com o princípio de controle do dispositivo de sinal. Por exemplo, para o módulo de sinal, o sistema ativo emite o sinal de controle. Para um módulo de desvio, um módulo de contador de eixo, um módulo de parada de emergência, e um módulo de porta de tela da plataforma, o sistema I e o sistema II emitem simultaneamente o sinal de controle.
[0064] O princípio de comutação entre o sistema I e o sistema II é a comutação sem interrupções. Quando um sistema falha, o sistema com falha sai de acordo com o mecanismo de controle de segurança do mesmo, sem afetar a operação normal do outro sistema. Quando ambos os sistemas falham, o módulo de função para de emitir dados, e o sistema é comutado para o lado de segurança. Após os dois sistemas serem ligados e iniciados, os dados de estado dos contatos do relé de comutação ativo/em espera é coletado para determinar a relação ativo/em espera entre os dois sistemas.
[0065] A saída dos dados pelos dois sistemas está sujeita à saída de dados pelo sistema ativo. O sistema em espera reconstrói e sincroniza periodicamente os dados com o sistema ativo através da comunicação intersistema, para manter a consistência dos dados de saída. Quando a sincronização de dados falha, o sistema em espera é determinado como estando em um estado assíncrono, interrompe a saída de dados, e não oferece suporte à comutação de sistema.
[0066] Correspondendo ao sistema de intertravamento de computador na modalidade anterior, a presente revelação propõe adicionalmente um método de comutação para um sistema de intertravamento de computador par controlar o sistema de intertravamento de computador na modalidade anterior.
[0067] A Figura 6 é um fluxograma esquemático de um método de controle de comutação para um sistema de intertravamento de computador de acordo com uma modalidade da presente revelação.
[0068] Conforme mostrado na Figura 6, o método de controle de comutação para um sistema de intertravamento de computador pode incluir as seguintes etapas.
[0069] Etapa 101: Uma camada de comunicação e execução no primeiro subsistema determina os primeiros subdados adquiridos por uma primeira CPU e os segundos subdados adquiridos por uma segunda CPU.
[0070] O primeiro subsistema é qualquer subsistema no sistema de intertravamento de computador na modalidade anterior, ou um subsistema atualmente em um estado ativo, que não limitado nessa modalidade. O sistema de intertravamento de computador inclui adicionalmente um segundo subsistema. O primeiro subsistema e o segundo subsistema têm a mesma estrutura e função. As camadas de comunicação e execução no primeiro subsistema e o segundo subsistema ambas incluem duas CPUs.
[0071] Nessa modalidade, a camada de comunicação e execução do primeiro subsistema tem uma estrutura dupla de votação de dois dentre cada dois, e inclui uma primeira CPU e uma segunda CPU. Ambas as CPUs obtêm dados de uma camada de controle principal do primeiro subsistema, ou coletam dados de um dispositivo de sinal inferior. Os dados adquiridos pela primeira CPU são os primeiros subdados, e os dados adquiridos pela segunda CPU são os segundos subdados.
[0072] Os primeiros subdados e os segundos subdados podem ser sinais de controle adquiridos da camada de controle principal do primeiro subsistema, ou podem ser dados de estado coletados do dispositivo de sinal.
[0073] Etapa 102: A camada de comunicação e execução no primeiro subsistema realiza comparação dois dentre cada dois nos primeiros subdados e os segundos subdados, para determinar se a camada de comunicação e execução no primeiro subsistema atende uma condição de comutação ativa/em espera.
[0074] Nessa modalidade, após a camada de comunicação e execução do primeiro subsistema obter os primeiros subdados e os segundos subdados, a comparação dois dentre cada dois pode ser realizada nos primeiros subdados e os segundos subdados, para determinar, de acordo com os resultados da comparação, se a camada de comunicação e execução no primeiro subsistema atende a condição de comutação ativa/em espera.
[0075] Por exemplo, quando os resultados de comparação dos primeiros subdados e os segundos subdados são consistentes, pode-se considerar que a camada de comunicação e execução do primeiro subsistema pode trabalhar normalmente. Nesse caso, é determinado que a camada de comunicação e execução não satisfaz a condição de comutação ativa/em espera. Quando os resultados de comparação dos primeiros subdados e os segundos subdados são inconsistentes, pode-se considerar que a camada de comunicação e execução do primeiro subsistema pode falhar. Nesse caso, é determinado que a camada de comunicação e execução satisfaz a condição de comutação ativa/em espera.
[0076] Etapa 103: Controlar, quando for determinado que a camada de comunicação e execução no primeiro subsistema atende a condição de comutação ativa/em espera, a camada de comunicação e execução no primeiro subsistema para realizar uma operação de comutação ativa/em espera.
[0077] Nessa modalidade, a camada de comunicação e execução no primeiro subsistema pode ser controlada, quando for determinado que a camada de comunicação e execução no primeiro subsistema atende a condição de comutação ativa/em espera, para realizar a operação de comutação ativa/em espera. Por exemplo, quando o primeiro subsistema é atualmente o sistema ativo e o segundo subsistema é o sistema em espera, se for determinado que a camada de comunicação e execução do primeiro subsistema precisa ser comutada, a camada de comunicação e execução é comutada para o segundo subsistema para continuar trabalhando. No entanto, a camada de controle principal do primeiro subsistema permanece no estado ativo.
[0078] De acordo com o método de controle de comutação para o sistema de intertravamento de computador dessa modalidade, os primeiros subdados adquiridos pela primeira CPU e os segundos subdados adquiridos pela segunda CPU são determinados através da camada de comunicação e execução no primeiro subsistema, a comparação dois dentre cada dois é realizada nos primeiros subdados e os segundos subdados para determinar se a camada de comunicação e execução no primeiro subsistema atende a condição de comutação ativa/em espera, e a camada de comunicação e execução no primeiro subsistema é controlada, quando a camada de comunicação e execução atende a condição de comutação ativa/em espera, para realizar a operação de comutação ativa/em espera. Como resultado, a comparação dois dentre cada dois é realizada nos dados adquiridos para determinar se realizar a comutação ativo/em espera em um módulo de função, que implementa a comutação de cada módulo de função no sistema de intertravamento de computador, reduz a carga de cálculo do módulo de controle principal, e melhora a confiabilidade do sistema de intertravamento de computador.
[0079] Em uma possível implementação da modalidade da presente revelação, na camada de comunicação e execução no primeiro subsistema, os primeiros subdados adquiridos pela primeira CPU e os segundos subdados adquiridos pela segunda CPU podem ser adicionalmente configurados para determinar uma política de processamento falha. A comutação ativa/em espera pode ser adicionalmente determinada em combinação com os dados adquiridos pelas camadas de comunicação e execução no segundo subsistema. Portanto, uma modalidade da presente revelação propõe outro método de controle de comutação para um sistema de intertravamento de computador. A Figura 7 é um fluxograma esquemático de outro método de controle de comutação para um sistema de intertravamento de computador de acordo com uma modalidade da presente revelação.
[0080] Conforme mostrado na Figura 7, o método de controle de comutação para um sistema de intertravamento de computador pode incluir adicionalmente as seguintes etapas.
[0081] Etapa 201: Uma camada de comunicação e execução em um primeiro subsistema adquire, através de uma interface de comunicação conectada a uma camada de comunicação e execução em um segundo subsistema, segundos dados determinados pela camada de comunicação e execução no segundo subsistema.
[0082] Os segundos dados podem ser um sinal de controle adquirido de uma camada de controle principal do segundo subsistema, ou dados de estado coletados de um dispositivo de sinal, ou podem ser uma política de processamento de falha.
[0083] Nessa modalidade, quando o sistema de intertravamento de computador estiver em operação, as camadas de comunicação e execução do primeiro subsistema e o segundo subsistema ambas obtêm dados de uma camada de controle principal superior ou de um dispositivo de sinal inferior, e podem determinar a saída de acordo com os dados adquiridos. Cada camada no primeiro subsistema é conectada de forma comunicativa a cada camada no segundo subsistema. Portanto, a camada de comunicação e execução no primeiro subsistema pode adquirir, através de uma interface de comunicação conectada à camada de comunicação e execução no segundo subsistema, segundos dados determinados da camada de comunicação e execução no segundo subsistema.
[0084] Deve-se observar no presente documento que, uma vez que o primeiro subsistema e o segundo subsistema têm a mesma estrutura e função, a camada de comunicação e execução do segundo subsistema podem determinar os segundos dados usando-se o mesmo método que a camada de comunicação e execução do primeiro subsistema. O processo de implementação do primeiro subsistema adquirindo os primeiros dados deve ser descrito no conteúdo subsequente da presente revelação, e o processo de implementação do segundo subsistema adquirindo os segundos dados não serão descritos em detalhes no presente documento.
[0085] Deve-se observar adicionalmente que a etapa 201 pode ser realizada em qualquer momento antes que as etapas 205 a 207 sejam realizadas. A etapa 201 é realizada antes da etapa 202 para descrever a presente revelação, por exemplo, o que não constitui uma limitação da presente revelação.
[0086] Etapa 202: A camada de comunicação e execução no primeiro subsistema determina os primeiros subdados adquiridos por uma primeira CPU e os segundos subdados adquiridos por uma segunda CPU.
[0087] Etapa 203: Determine os primeiros dados atuais da camada de comunicação e execução no primeiro subsistema de acordo com os primeiros subdados e os segundos subdados.
[0088] Os primeiros dados podem ser um sinal de controle adquirido de uma camada de controle principal do primeiro subsistema, ou dados de estado coletados de um dispositivo de sinal, ou podem ser uma política de processamento de falha.
[0089] Nessa modalidade, após a camada de comunicação e execução do primeiro subsistema determinar os primeiros subdados adquiridos pela primeira CPU e os segundos subdados adquiridos pela segunda CPU, os primeiros dados atuais da camada de comunicação e execução no primeiro subsistema podem ser determinados de acordo com os primeiros subdados e os segundos subdados. Por exemplo, a comparação dois dentre cada dois pode ser realizada nos primeiros subdados e os segundos subdados, e os primeiros dados podem ser determinados de acordo com o resultado da comparação.
[0090] Especificamente, quando a camada de comunicação e execução do primeiro subsistema determina que os primeiros subdados são consistentes com os segundos subdados, os primeiros subdados são determinados para serem os primeiros dados, ou os segundos subdados também podem ser determinados para serem os primeiros dados. Os primeiros dados são determinados de acordo com a lógica de processamento de falha predefinida quando for determinado que os primeiros subdados são inconsistentes com os segundos subdados.
[0091] Ademais, a determinação dos primeiros dados de acordo com a lógica de processamento de falha predefinida quando os primeiros subdados são inconsistentes com os segundos subdados inclui: primeiro determinar a lógica de processamento de falha alvo de acordo com uma direção de transmissão dos primeiros subdados ou um tipo de dispositivo de sinal correspondente; e adicionalmente determinar os primeiros dados de acordo com a lógica de processamento alvo.
[0092] Por exemplo, diferentes logicas de tratamento de falhas podem ser definidas para diferentes direções de transmissão de dados (relatadas à camada de controle principal ou entregues ao dispositivo de sinal). Portanto, nessa modalidade, a lógica de processamento de falha alvo correspondente pode ser determinada de acordo com a direção de transmissão dos primeiros subdados quando os primeiros subdados são inconsistentes com os segundos subdados, e os primeiros dados são determinados de acordo com a lógica de processamento de falha alvo.
[0093] Para outro exemplo, diferentes lógicas de tratamento de falhas podem ser definidas para diferentes tipos de dispositivos de sinal. Quando os primeiros subdados e os segundos subdados forem os dados entregues ao dispositivo de sinal inferior, a lógica de processamento de falha alvo correspondente pode ser determinada de acordo com o um tipo dispositivo de sinal correspondente aos primeiros subdados, e os primeiros dados são determinados de acordo com a lógica de processamento de falha alvo. O dispositivo de sinal é um sinal, por exemplo. Uma vez que a lógica de funcionamento do sinal é que apenas o sistema ativo emite o sinal de controle, a lógica de processamento de falha do sinal pode ser definida como segue. Quando os dados adquiridos pelas duas CPUs da camada de comunicação e execução do sistema ativo forem diferentes, a lógica de processamento de falha está “emitindo um sinal de inibição “. Quando os dados adquiridos pelas duas CPUs da camada de comunicação e execução do sistema em espera forem diferentes, a lógica de processamento de falha está “não processada”. Além disso, quando os primeiros subdados forem dados a serem entregues ao sinal, e quando os primeiros subdados e os segundos subdados forem inconsistentes, pode ser determinado que os primeiros dados são um sinal de inibição de saída.
[0094] Em uma possível implementação da modalidade da presente revelação, quando os primeiros subdados forem inconsistentes com os segundos subdados, após os primeiros dados serem determinados de acordo com a lógica de processamento de falha predefinida, o sistema ativo com falha ou sistema em espera pode ainda sair de acordo com um mecanismo de controle de segurança do mesmo sem afetar a operação normal do outro sistema.
[0095] Etapa 204: A camada de comunicação e execução no primeiro subsistema realiza comparação dois dentre cada dois nos primeiros subdados e os segundos subdados, para determinar se a camada de comunicação e execução no primeiro subsistema atende uma condição de comutação ativa/em espera.
[0096] Deve-se observar no presente documento que a etapa 202 e etapa 203 podem ser realizadas sequencialmente ou simultaneamente. A presente invenção não limita a ordem de execução da etapa 202 e etapa 203.
[0097] Etapa 205: A camada de comunicação e execução no primeiro subsistema determina um modo de processamento de dados atual de acordo com a consistência dos primeiros dados e dos segundos dados.
[0098] Nessa modalidade, após a camada de comunicação e execução do primeiro subsistema adquirir os segundos dados da camada de comunicação e execução do segundo subsistema, os primeiros dados podem ser comparados com os segundos dados, e o modo de processamento de dados atual é determinado de acordo com a consistência dos primeiros dados e os segundos dados.
[0099] Especificamente, a camada de comunicação e execução no primeiro subsistema emite os primeiros dados quando os primeiros dados são consistentes com os segundos dados. Os primeiros dados são atualizados de acordo com uma relação ativo/em espera atual quando os primeiros dados são inconsistentes com os segundos dados.
[00100] Ademais, a atualização dos primeiros dados de acordo com uma relação ativo/em espera atual quando os primeiros dados são inconsistentes com os segundos dados inclui: controlar, quando o primeiro subsistema for o sistema ativo, a camada de comunicação e execução no segundo subsistema para atualizar os segundos dados de acordo com os primeiros dados; e atualizar os primeiros dados de acordo com os segundos dados quando o segundo subsistema for o sistema ativo.
[00101] Por exemplo, supondo que o primeiro subsistema atual é o sistema ativo e o segundo subsistema é o sistema em espera, quando os primeiros dados forem consistentes com os segundos dados, a camada de comunicação e execução do primeiro subsistema emite os primeiros dados, e quando os primeiros dados forem inconsistentes com os segundos dados, a camada de comunicação e execução do segundo subsistema atualiza os segundos dados para os primeiros dados.
[00102] Etapa 206: Controlar, quando for determinado que os primeiros subdados são consistentes com os segundos subdados e os segundos dados são dados de processamento de falha, a camada de comunicação e execução no primeiro subsistema para ser comutada para ficar ativa.
[00103] Nessa modalidade, a camada de comunicação e execução no primeiro subsistema pode realizar comparação dois dentre cada dois nos primeiros subdados e nos segundos subdados, para controlar a comutação ativa/em espera da camada de comunicação e execução no primeiro subsistema de acordo com os segundos dados adquiridos.
[00104] A camada de comunicação e execução no primeiro subsistema é controlada para ser comutada para ficar ativa quando a camada de comunicação e execução determina que os primeiros subdados são consistentes com os segundos subdados e os segundos dados são dados de processamento de falha.
[00105] Especificamente, se a camada de comunicação e execução no primeiro subsistema estiver ativa, quando a camada de comunicação e execução do primeiro subsistema determinar que os primeiros subdados são consistentes com os segundos subdados, e os segundos dados são os dados de processamento de falha, o estado ativo da camada de comunicação e execução no primeiro subsistema é mantido sem comutação ativo/em espera. Se a camada de comunicação e execução no primeiro subsistema estiver atualmente em espera, quando a camada de comunicação e execução no primeiro subsistema determinar que os primeiros subdados são consistentes com os segundos subdados e os segundos dados são os dados de processamento de falha, a camada de comunicação e execução no primeiro subsistema é controlada para ser comutada para ficar ativa do estado em espera.
[00106] Etapa 207: Controlar, quando for determinado que os primeiros subdados são inconsistentes com os segundos subdados e os segundos dados são dados de processamento sem falha, a camada de comunicação e execução no primeiro subsistema para ser comutada para ficar em espera.
[00107] Nessa modalidade, a camada de comunicação e execução no primeiro subsistema realiza comparação dois dentre cada dois nos primeiros subdados e segundos subdados adquiridos, a camada de comunicação e execução no primeiro subsistema é controlada, quando ao determinar que os primeiros subdados são inconsistentes com os segundos subdados e os segundos dados adquiridos são dados de processamento sem falha, para serem comutados para ficar em espera.
[00108] Especificamente, se a camada de comunicação e execução no primeiro subsistema estiver atualmente ativa, quando a camada de comunicação e execução no primeiro subsistema determinar que os primeiros subdados são inconsistentes com os segundos subdados e os segundos dados são os dados de processamento sem falha, a camada de comunicação e execução no primeiro subsistema é controlada para ser comutada para ficar em espera do estado ativo. Se a camada de comunicação e execução no primeiro subsistema estiver atualmente em espera, quando a camada de comunicação e execução do primeiro subsistema determinar que os primeiros subdados são inconsistentes com os segundos subdados, e os segundos dados são os dados de processamento sem falha, o estado em espera da camada de comunicação e execução no primeiro subsistema é mantido sem comutação ativo/em espera.
[00109] De acordo com o método de controle de comutação para o sistema de intertravamento de computador dessa modalidade, os primeiros dados da camada de comunicação e execução no primeiro subsistema é determinado de acordo com os primeiros subdados e segundos subdados adquiridos através da aquisição dos segundos dados da camada de comunicação e execução no segundo subsistema, e o modo de processamento de dados atual é adicionalmente determinado de acordo com a consistência dos primeiros dados e dos segundos dados. Como resultado, com base na interação dos dados entre as camadas de comunicação e execução no sistema de intertravamento de computador, a camada de comunicação e execução pode independentemente determinar o modo de processamento dos dados de acordo com a consistência de dados, garantindo assim a consistência e confiabilidade dos dados de saída, implementando a função de processamento à prova de falhas da camada de comunicação e execução, e melhorar a confiabilidade do sistema de intertravamento de computador. É determinado, através da realização da comparação dois dentre cada dois nos primeiros subdados e segundos subdados adquiridos, se a camada de comunicação e execução no primeiro subsistema precisa realizar a comutação ativa/em espera. Quando for determinado que os primeiros subdados e os segundos subdados são consistentes e os segundos dados são dados de processamento de falha, a camada de comunicação e execução no primeiro subsistema é controlada para ser comutada para ficar ativa. Quando for determinado que os primeiros subdados e os segundos subdados são inconsistentes e os segundos dados são dados de processamento sem falha, a camada de comunicação e execução no primeiro subsistema é controlada para ser comutada para ficar em espera. Dessa forma, a relação ativo/em espera do módulo de função no sistema de intertravamento de computador pode ser comutada independentemente,
reduzindo a carga de cálculo do módulo de controle principal, e melhorando confiabilidade do sistema enquanto garante a segurança.
[00110] Na modalidade da presente revelação, o primeiro subsistema e o segundo subsistema pode ser comutada entre os estados ativo e em espera. O primeiro subsistema pode ser o sistema ativo, ou pode ser o sistema em espera. Quando o primeiro subsistema for o sistema em espera, o primeiro subsistema pode sincronizar dados com o segundo subsistema para garantir a consistência dos dados de saída. Portanto, uma modalidade da presente revelação propõe outro método de controle de comutação para um sistema de intertravamento de computador. Conforme mostrado na Figura 8, com base na modalidade anterior, quando o primeiro subsistema for o sistema em espera, o método de controle de comutação para um sistema de intertravamento de computador pode incluir adicionalmente as seguintes etapas.
[00111] Etapa 301: Uma camada de comunicação e execução em um primeiro subsistema realiza, de acordo com um ciclo predefinido, a sincronização de dados de acordo com dados adquiridos de uma camada de comunicação e execução em um segundo subsistema.
[00112] Etapa 302: Controlar, quando for determinado que a sincronização de dados falha, a camada de comunicação e execução no primeiro subsistema para parar de emitir dados.
[00113] No sistema de intertravamento de computador na modalidade anterior, os dados de saída da camada de comunicação e execução os dados de saída estão sujeitos à saída de dados pelo sistema ativo. Quando o primeiro subsistema for o sistema em espera, o segundo subsistema é o sistema ativo. Para garantir a consistência dos dados de saída, nessa modalidade, a camada de comunicação e execução do primeiro subsistema pode adquirir dados periodicamente da camada de comunicação e execução do segundo subsistema, e realiza sincronização de dados com base nos dados adquiridos. Quando a sincronização de dados falha, o primeiro subsistema é determinado como estando em um estado assíncrono. Nesse caso, a camada de comunicação e execução no primeiro subsistema pode ser controlada para parar a saída de dados.
[00114] De acordo com o método de controle de comutação para o sistema de intertravamento de computador de acordo com a modalidade da presente revelação, quando o primeiro subsistema for o sistema em espera, a camada de comunicação e execução do primeiro subsistema realiza a sincronização de dados de acordo com os dados adquiridos da camada de comunicação e execução do segundo subsistema, de modo que a consistência dos dados de saída possa ser garantida. Quando os dados forem identificados de forma síncrona, a camada de comunicação e execução do primeiro subsistema é controlada para a emissão de dados, de modo que possa ser determinado que os dados de saída estejam sujeitos à saída de dados pelo sistema ativo, garantindo assim a confiabilidade dos dados de saída.
[00115] A fim de implementar as modalidades anteriores, a presente revelação propõe um dispositivo de computador.
[00116] A Figura 9 é um diagrama estrutural esquemático de um dispositivo de computador de acordo com uma modalidade da presente revelação.
[00117] Conforme mostrado na Figura 9, o dispositivo de computador 60 inclui: uma memória 601, um processador 602, e um programa de computador 603 armazenado na memória 601 e executável no processador 602, quando o processador 602 executa o programa de computador 603, o método de controle de comutação para o sistema de intertravamento de computador de acordo com a modalidade anterior que é implementada.
[00118] A fim de implementar as modalidades anteriores, este pedido fornece adicionalmente uma mídia de armazenamento não transitória legível por computador que armazena um programa de computador, o programa, quando executado por um processador, implementa o método de controle de comutação para o sistema de intertravamento de computador de acordo com a modalidade anterior.
[00119] Na descrição da presente revelação, a descrição de termos como “uma modalidade”, “algumas modalidades”, “exemplo”, “exemplo específico” ou “alguns exemplos” significa incluir recursos específicos, estruturas, materiais, ou recursos descritos na modalidade ou exemplo em pelo menos uma modalidade ou exemplo da presente revelação. Neste relatório descritivo, as descrições esquemáticas dos termos anteriores não são necessariamente direcionadas a uma mesma modalidade ou exemplo. Além disso, os recursos específicos descritos, estruturas, materiais, ou recursos podem ser combinados de maneira apropriada em qualquer uma ou mais modalidades ou exemplos. Além disso, em um caso que não seja mutuamente contraditório, uma pessoa versada na técnica pode combinar ou agrupar diferentes modalidades ou exemplos que são descritos neste relatório descritivo e recursos das diferentes modalidades ou exemplos.
[00120] Além disso, os termos “primeiro” e “segundo” são usados apenas para descrever o objetivo e não pode ser entendido como indicando ou implicando a importância relativa ou implicando uma quantidade dos recursos técnicos indicados. Portanto, os recursos que definem “primeiro” e “segundo” podem explicitamente ou implicitamente incluir pelos menos um dos recursos. Nas descrições da presente revelação, a menos que explicitamente especificado, “múltiplo” significa pelo menos dois, por exemplo, dois ou três.
[00121] Qualquer processo ou descrição de método descrito em um fluxograma ou de outra maneira pode ser entendido como um módulo, segmento, ou parte que representa códigos, incluindo uma ou mais instruções executáveis para implementar funções lógicas especificas ou etapas de um processo. Além disso, uma gama de implementações preferidas da presente revelação inclui outra implementação, e as funções podem ser executadas não de acordo com a sequência mostrada ou discutida, incluindo de uma maneira basicamente simultânea de acordo com as funções envolvidas ou uma sequência oposta, que deve ser entendida por uma pessoa versada na técnica das modalidades da presente revelação.
[00122] A lógica e/ou etapas mostradas nos fluxogramas ou descritas de qualquer outra maneira no presente documento, por exemplo, uma lista sequenciada que pode ser considerada como instruções executáveis usadas para implementar funções lógicas, pode ser especificamente implementada em qualquer meio de computador legível para ser usado por um sistema, aparelho ou dispositivo de execução de instrução (por exemplo, um sistema com base em computador, um sistema que inclui um processador, ou outro sistema que pode obter uma instrução do sistema, aparelho, ou dispositivo de execução de instrução e executar a instrução) ou para ser usado combinando tais sistemas, aparelhos, ou dispositivos de execução de instrução. Neste relatório descritivo deste pedido, o “meio legível por computador “ pode ser qualquer aparelho que pode incluir, armazenar, comunicar, propagar, ou transmitir programas a serem usados pelo sistema, aparelho ou dispositivo de execução de instrução ou para ser usado em combinação com o sistema, aparelho ou dispositivo de execução de instrução. Exemplos mais específicos (uma lista não exaustiva) do meio legível por computador inclui o seguinte: uma conexão elétrica (aparelho eletrônico) que tem um ou mais fios, um disquete de computador portátil (aparelho magnético), uma memória de acesso aleatório (RAM), uma memória somente leitura (ROM), uma memória somente leitura programável apagável (EPROM ou memória flash), um aparelho de fibra ótica, e uma memória somente leitura de disco compacto portátil (CDROM). Além disso, o meio legível por computador pode até ser um pedaço de papel para imprimir o programa, ou outro meio apropriado, porque, por exemplo, a digitalização ótica pode ser realizada no papel ou em outro meio e, em seguida, o processamento é realizado pela realização de edição e decifração, ou de outra maneira apropriada para obter o programa de forma eletrônica. Em seguida, o programa é armazenado na memória do computador.
[00123] Deve-se entender que partes da presente revelação podem ser implementadas usando-se hardware, software, firmware, ou combinações dos mesmos. Nas implementações anteriores, uma pluralidade de etapas ou métodos podem ser implementados usando software ou firmware que são armazenados em uma memória e são executados por um sistema de execução de instrução adequado. Por exemplo, se o hardware for usado para implementação, o mesmo que em outra implementação, a implementação pode ser realizada por qualquer uma das seguintes tecnologias bem conhecidas na técnica ou uma combinação das mesmas: um circuito lógico discreto que inclui um circuito de porta lógico para implementar a função lógica de um sinal de dados, um circuito integrado dedicado que inclui um circuito de porta lógica combinado adequado, uma matriz de portas programáveis (PGA), uma matriz de portas programáveis em campo (FPGA), e semelhantes.
[00124] Uma pessoa versada na técnica pode compreender que todas ou algumas das etapas das modalidades do método podem ser implementadas por um programa de instrução de hardware relevante. O programa pode ser armazenado em uma mídia de armazenamento legível por computador. Quando o programa é executado, uma ou uma combinação das etapas das modalidades do método são realizadas.

Claims (20)

REIVINDICAÇÕES:
1. Sistema de intertravamento de computador, caracterizado por compreender: um primeiro subsistema e um segundo subsistema que são mutuamente redundantes e têm a mesma estrutura e função, em que o primeiro subsistema e o segundo subsistema formam uma arquitetura dupla de votação de dois dentre cada dois, que compreendem, respectivamente, uma camada de controle principal, uma camada de rede, e uma camada de comunicação e execução; a camada de rede é configurada para construir uma rede de comunicação de um subsistema no qual a camada de rede está localizada; a camada de controle principal e a camada de comunicação e execução no primeiro subsistema são, respectivamente, conectadas a uma rede de comunicação do primeiro subsistema; e a camada de controle principal e a camada de comunicação e execução no segundo subsistema são, respectivamente, conectadas a uma rede de comunicação do segundo subsistema.
2. Sistema, de acordo com a reivindicação 1, caracterizado por a camada de rede no primeiro subsistema e/ou a camada de rede no segundo subsistema serem adicionalmente configuradas para construir uma rede de monitoramento; e a camada de controle principal e a camada de comunicação e execução serem adicionalmente conectadas à rede de monitoramento, respectivamente.
3. Sistema, de acordo com a reivindicação 1 ou 2, caracterizado por o primeiro subsistema e o segundo subsistema adicionalmente compreenderem, respectivamente: N controladores de comunicação, N sendo um número inteiro positivo; os N controladores de comunicação que são respectivamente conectados à rede de comunicação do primeiro subsistema, à rede de comunicação do segundo subsistema, e à camada de comunicação e execução.
4. Sistema, de acordo com a reivindicação 3, caracterizado por compreender adicionalmente: um primeiro módulo de intertravamento conectado, respectivamente, a um controlador de comunicação no primeiro subsistema e a um controlador de comunicação no segundo subsistema; o primeiro módulo de intertravamento configurado para determinar uma relação ativo/em espera entre o controlador de comunicação no primeiro subsistema e o controlador de comunicação no segundo subsistema de acordo com uma instrução adquirida do controlador de comunicação no primeiro subsistema ou uma instrução adquirida do controlador de comunicação no segundo subsistema.
5. Sistema, de acordo com a reivindicação 4, caracterizado por o primeiro módulo de intertravamento compreender um primeiro relé e um segundo relé conectados um ao outro de uma maneira de intertravamento.
6. Sistema, de acordo com a reivindicação 3, caracterizado por o número N dos N controladores de comunicação do primeiro subsistema ser um número inteiro positivo maior do que 1; e os N controladores de comunicação serem dispostos em posições diferentes.
7. Sistema, de acordo com qualquer uma das reivindicações 1 a 6, caracterizado por a camada de controle principal e a camada de comunicação e execução no primeiro subsistema estarem, respectivamente, em conexão de comunicação com a camada de controle principal e com a camada de comunicação e execução no segundo subsistema.
8. Sistema, de acordo com qualquer uma das reivindicações 1 a 7, caracterizado por compreender adicionalmente: segundos módulos de intertravamento dispostos entre a camada de controle principal e a camada de comunicação e execução no primeiro subsistema e entre a camada de controle principal e a camada de comunicação e execução no segundo subsistema, respectivamente.
9. Sistema, de acordo com qualquer uma das reivindicações 1 a 8, caracterizado por a camada de comunicação e execução compreender duas CPUs com o mesmo desempenho; e a camada de comunicação e execução ser configurada para: realizar comparação dois dentre cada dois nos dados adquiridos pelas duas CPUs, e emitir os dados adquiridos pelas duas CPUs quando for determinado que os dados de estado adquiridos pelas duas CPUs são consistentes; e habilitar a lógica de processamento de falha quando for determinado que os dados de estado gerados pelas duas CPUs são inconsistentes.
10. Sistema, de acordo com a reivindicação 9, caracterizado por uma primeira CPU no primeiro subsistema ser uma conexão de comunicação a uma primeira CPU no segundo subsistema; e uma segunda CPU no primeiro subsistema ser uma conexão de comunicação a uma segunda CPU no segundo subsistema.
11. Método de controle de comutação para o sistema de intertravamento de computador, de acordo com qualquer uma das reivindicações 1 a 10, sendo que o método é caracterizado por compreender: determinar, pela camada de comunicação e execução no primeiro subsistema, os primeiros subdados adquiridos pela primeira CPU e segundos subdados adquiridos pela segunda CPU; realizar, pela camada de comunicação e execução no primeiro subsistema, comparação dois dentre cada dois nos primeiros subdados e os segundos subdados, para determinar se a camada de comunicação e execução no primeiro subsistema atende a uma condição de comutação ativa/em espera; e controlar, quando for determinado que a camada de comunicação e execução no primeiro subsistema atende à condição de comutação ativa/em espera, a camada de comunicação e execução no primeiro subsistema para realizar uma operação de comutação ativa/em espera.
12. Método, de acordo com a reivindicação 11, caracterizado por compreender adicionalmente: adquirir, pela camada de comunicação e execução no primeiro subsistema, através de uma interface de comunicação conectada a uma camada de comunicação e execução em um segundo subsistema, os segundos dados determinados pela camada de comunicação e execução no segundo subsistema, em que o controlar, quando for determinado que a camada de comunicação e execução no primeiro subsistema atende a condição de comutação ativa/em espera, a camada de comunicação e execução no primeiro subsistema para realizar uma operação de comutação ativa/em espera compreende: controlar, quando for determinado que os primeiros subdados são consistentes com os segundos subdados e os segundos dados são dados de processamento de falha, a camada de comunicação e execução no primeiro subsistema para ser comutada para ficar ativa; ou controlar, quando for determinado que os primeiros subdados são inconsistentes com os segundos subdados e os segundos dados forem dados de processamento se falha, a camada de comunicação e execução no primeiro subsistema para ser comutada para ficar em espera.
13. Método, de acordo com a reivindicação 12, sendo que o método é caracterizado por, após a determinação dos primeiros subdados adquiridos por uma primeira CPU e segundos subdados adquiridos por uma segunda CPU, compreender adicionalmente: determinar os primeiros dados atuais da camada de comunicação e execução no primeiro subsistema de acordo com os primeiros subdados e os segundos subdados; e determinar, pela camada de comunicação e execução no primeiro subsistema, um modo de processamento de dados atual de acordo com a consistência dos primeiros dados e os segundos dados.
14. Método, de acordo com a reivindicação 13, caracterizado por determinar, pela camada de comunicação e execução no primeiro subsistema, um modo de processamento de dados atual de acordo com a consistência dos primeiros dados e os segundos dados compreender: emitir, pela camada de comunicação e execução no primeiro subsistema, os primeiros dados quando os primeiros dados forem consistentes com os segundos dados; e atualizar os primeiros dados de acordo com uma relação atual entre o sistema ativo e o sistema em espera quando os primeiros dados forem inconsistentes com os segundos dados.
15. Método, de acordo com a reivindicação 14, caracterizado por atualizar os primeiros dados de acordo com uma relação atual entre o sistema ativo e o sistema em espera compreender: controlar, quando o primeiro subsistema for o sistema ativo, a camada de comunicação e execução no segundo subsistema para atualizar os segundos dados de acordo com os primeiros dados; e atualizar os primeiros dados de acordo com os segundos dados quando o segundo subsistema for o sistema ativo.
16. Método, de acordo com a reivindicação 13, caracterizado por determinar os primeiros dados atuais da camada de comunicação e execução no primeiro subsistema de acordo com os primeiros subdados e os segundos subdados compreender: determinar, quando for determinado que os primeiros subdados são consistentes com os segundos subdados, que os primeiros subdados são os primeiros dados; e determinar os primeiros dados de acordo com a lógica de processamento de falha predefinida quando for determinado que os primeiros subdados são inconsistentes com os segundos subdados.
17. Método, de acordo com a reivindicação 16, caracterizado por determinar os primeiros dados de acordo com a lógica de processamento de falha predefinida compreender: determinar a lógica de processamento de falha alvo de acordo com uma direção de transmissão dos primeiros subdados ou um tipo de dispositivo de sinal correspondente; e determinar os primeiros dados de acordo com a lógica de processamento de falha alvo.
18. Método, de acordo com qualquer uma das reivindicações 11 a 17, caracterizado por o primeiro subsistema ser o sistema em espera, e o método compreender adicionalmente: realizar, pela camada de comunicação e execução no primeiro subsistema de acordo com um ciclo predefinido, a sincronização de dados de acordo com os dados adquiridos da camada de comunicação e execução no segundo subsistema; e controlar, quando for determinado que a sincronização de dados falha, a camada de comunicação e execução no primeiro subsistema para parar de emitir dados.
19. Dispositivo de computador caracterizado por compreender: uma memória, um processador, e um programa de computador armazenado na memória e executável no processador, em que, quando o processador executar o programa de computador, o método de controle de comutação para o sistema de intertravamento de computador, de acordo com qualquer uma das reivindicações 11 a 18, é implementado.
20. Mídia de armazenamento não transitória legível por computador que armazena um programa de computador, caracterizada por, quando o programa for executado por um processador, o método de controle de comutação para o sistema de intertravamento de computador, de acordo com qualquer uma das reivindicações 11 a 18, ser implementado.
BR112020021528-7A 2018-04-27 2019-04-23 Sistema de intertravamento de computador e método de controle de comutação para o mesmo, dispositivo, e mídia de armazenamento BR112020021528A2 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810394913.4A CN110406563B (zh) 2018-04-27 计算机联锁系统及其切换控制方法、设备、存储介质
CN201810394913.4 2018-04-27
PCT/CN2019/083927 WO2019206146A1 (zh) 2018-04-27 2019-04-23 计算机联锁系统及其切换控制方法、设备、存储介质

Publications (1)

Publication Number Publication Date
BR112020021528A2 true BR112020021528A2 (pt) 2021-01-19

Family

ID=68294902

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112020021528-7A BR112020021528A2 (pt) 2018-04-27 2019-04-23 Sistema de intertravamento de computador e método de controle de comutação para o mesmo, dispositivo, e mídia de armazenamento

Country Status (3)

Country Link
US (1) US11904918B2 (pt)
BR (1) BR112020021528A2 (pt)
WO (1) WO2019206146A1 (pt)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110962865A (zh) * 2019-12-24 2020-04-07 国汽(北京)智能网联汽车研究院有限公司 一种自动驾驶安全计算平台
CN112158235B (zh) * 2020-08-25 2022-10-18 通号城市轨道交通技术有限公司 用于城市轨道交通的室外信号设备控制方法及系统
US11550674B2 (en) * 2020-10-29 2023-01-10 Texas Instruments Incorporated Redundant communications for multi-chip systems

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463822C (zh) 2005-09-19 2009-02-25 北京全路通信信号研究设计院 一种计算机联锁系统
CN101580073B (zh) * 2008-05-12 2012-01-25 卡斯柯信号有限公司 计算机联锁系统码位级冗余方法
CN101337552B (zh) 2008-08-21 2011-11-23 北京佳讯飞鸿电气股份有限公司 采用2x2取2架构的计轴系统
IT1391799B1 (it) * 2008-11-21 2012-01-27 Sirti Spa Metodo e sistema per la protezione di una linea elettrica per segnali ferroviari
CN201932198U (zh) * 2011-01-14 2011-08-17 河南辉煌科技股份有限公司 并行二乘二取二结构计算机联锁控制系统
CN102945221A (zh) 2012-10-18 2013-02-27 上海亨钧科技有限公司 一种全电子安全计算机联锁系统
CN203287707U (zh) * 2013-05-28 2013-11-13 中铁第四勘察设计院集团有限公司 按钮式多路计算机联锁系统的倒切设备
CN105128895A (zh) * 2015-07-13 2015-12-09 北京和利时系统工程有限公司 一种计算机联锁方法及系统
CN105388890A (zh) 2015-12-21 2016-03-09 株洲南车时代电气股份有限公司 一种用于列车控制的安全计算机系统
KR20170089209A (ko) 2016-01-26 2017-08-03 주식회사 혁신전공사 분산처리 연동시스템에서 소프트웨어 안전성 구현방법
JP2017211792A (ja) 2016-05-25 2017-11-30 三菱電機株式会社 インターロック回路
CN106740999A (zh) 2016-12-26 2017-05-31 合肥工大高科信息科技股份有限公司 基于执行模块冗余的全电子计算机联锁系统
CN107272399B (zh) * 2017-05-24 2020-03-17 北京城建智控科技有限公司 计算机联锁核心控制设备
CN107878506A (zh) * 2017-09-20 2018-04-06 浙江浙大列车智能化工程技术研究中心有限公司 一种应用于计算机联锁的全电子执行系统
CN107967194B (zh) * 2017-10-19 2020-09-29 北京全路通信信号研究设计院集团有限公司 一种基于冗余以太网的安全计算机系统

Also Published As

Publication number Publication date
US20210046958A1 (en) 2021-02-18
CN110406563A (zh) 2019-11-05
US11904918B2 (en) 2024-02-20
WO2019206146A1 (zh) 2019-10-31

Similar Documents

Publication Publication Date Title
BR112020021528A2 (pt) Sistema de intertravamento de computador e método de controle de comutação para o mesmo, dispositivo, e mídia de armazenamento
CN109495312B (zh) 基于仲裁盘和双链路的高可用集群的实现方法和系统
US6965936B1 (en) Method for detecting and resolving a partition condition in a cluster
US7861110B2 (en) System, method, and adapter for creating fault-tolerant communication busses from standard components
EP3427151B1 (en) Memory backup management in computing systems
US9625894B2 (en) Multi-channel control switchover logic
JP5509730B2 (ja) フォールトトレラントコンピュータ及び電源制御方法
US9604585B2 (en) Failure management in a vehicle
US8943360B2 (en) DMI redundancy in multiple processor computer systems
US9747184B2 (en) Operation of I/O in a safe system
CN103825791B (zh) 一种mvb总线主控并联冗余控制的方法
CN109787795B (zh) 列车网络主节点故障的处理方法、节点及电子设备
US9367375B2 (en) Direct connect algorithm
CN109857614A (zh) 一种机架服务器的容灾装置和方法
CN110412862B (zh) 计算机联锁系统及其切换控制方法、设备、存储介质
BR112021003707A2 (pt) arquitetura de controle para um veículo
CN105717787A (zh) 用于智能电源配电装置的双余度控制系统及其控制方法
US20130061086A1 (en) Fault-tolerant system, server, and fault-tolerating method
US20170153953A1 (en) Cable replacement in a symmetric multiprocessing system
US9665447B2 (en) Fault-tolerant failsafe computer system using COTS components
CA2851951C (en) Method for operating a control network, and control network
US10089195B2 (en) Method for redundant processing of data
BR112021015316A2 (pt) Sistema de comutação automática e método para processador front end
BRPI0612303A2 (pt) sistema de transmissão de dados com toleráncia para erros em uma aeronave de passageiros
CN110620684A (zh) 一种存储双控防脑裂方法、系统、终端及存储介质

Legal Events

Date Code Title Description
B350 Update of information on the portal [chapter 15.35 patent gazette]
B06W Patent application suspended after preliminary examination (for patents with searches from other patent authorities) chapter 6.23 patent gazette]