BR102012011617A2

BR102012011617A2 - Métodos para otimizar desempenhos de memórias flash serial

Info

Publication number: BR102012011617A2
Application number: BRBR102012011617-0A
Authority: BR
Inventors: Yu-Shan Chou; Jien-Jia Su; Cheng-Ting Wu
Original assignee: Mediatek Inc
Priority date: 2012-02-15
Filing date: 2012-04-30
Publication date: 2013-11-05
Also published as: CN103257926B; CN103257926A; TWI470642B; TW201333969A

Abstract

MÉTODOS PARA OTIMIZAR DESEMPENHOS DE MEMORIAS FLASH SERIAL. A invenção se refere a métodos para melhorar o desempenho de uma memória Flash serial em um modo de desempenho otimizado. A memória Flash serial está ligada a um controlador de memória através de pelo menos uma linha de clock serial (SCK), uma linha de chip-select serial (SCS), e uma pluralidade de linhas de entrada / saída serial (SIO). Em uma forma de realização, a memória Flash serial primeiro conta uma duração de habilitação durante o qual a linha SCS é continuamente mantida em um estado habiliatdo. Se a duração de habilitação é mais longa do que um número de limiar de ciclos de um sinal de clock na linha SCK, a memória Flash serial interprata a informação recebida a partir do controlador de memória através das linhas SIO durante a duração de habilitação como uma instrução de leitura de comando omitido. Contrariamente, a memória Flash serial interpreta a informação recebida a partir do controlador de memória através das linhas SIO durante a duração de habilitação como uma instrução de não leitura.

Description

MÉTODOS PARA OTIMIZAR DESEMPENHOS DE MEMÓRIAS FLASH

SERIAL.

1. Campo Técnico

A invenção refere-se genericamente a uma memória Flash Serial, e mais

particularmente, a métodos para melhorar o desempenho de memórias Flash Serial.

2. Estado da técnica

Memórias Flash paralelas e Flash serial são diferentes tipos de memórias Flash. De um modo geral, em contraste com Flash paralelas, memórias Flash serial têm menos

pinos, ocupam menos espaço em placas de circuito impresso (PCB), consomem menos energia, são mais fáceis de controlar, e podem diminuir os custos gerais do sistema.

Como resultado destas vantagens, Flash serial tem sido amplamente aplicadas em diversos dispositivos eletrônicos, incluindo dispositivos eletrônicos portáteis, como telefones celulares.

No entanto, ao contrário das vantagens mencionadas, as velocidades de

gravação e leitura das memórias Flash serial são relativamente comuns. Esta característica é desvantajosa, especialmente quando a memória Flash serial é incorporada em um dispositivo eletrônico que requer uma largura de banda de dados elevada. Para se encaixar bem no dispositivo eletrônico, a Flash serial deve trabalhar de

forma eficiente para aumentar a transmissão de dados e reduzir o tempo de latência.

Sumario da invenção

Um dos objetivos das realizações da invenção é o de melhorar o desempenho de uma memória Flash Serial, aumentando a sua taxa de transferência de data e reduzindo o seu tempo de latência.

Uma das formas de realização da invenção revela um método realizado por uma

memória Flash serial num modo de desempenho otimizado. A memória Flash serial está ligada a um controlador de memória através de pelo menos uma linha de clock serial (SCK), uma linha de chip-select serial (SCS), e uma pluralidade de linhas de entrada / saída serial (SIO). A memória Flash serial primeiro conta uma duração de habilitação durante a qual a linha SCS é continuamente mantida em um estado habilitado. Se a duração de habilitação é mais longo do que um número de limiar de ciclos de um sinal de clock na linha SCK, a memória Flash serial considera a informação recebida a partir do controlador de memória através das linhas SIO como uma instrução de comando de leitura omitida. Caso contrário, a memória Flash serial interpreta a informação recebida a partir do controlador de memória através das linhas SIO durante a duração de habilitação como uma instrução de não-leitura.

Outra das formas de realização da invenção revela um método realizado por um controlador de memória em um modo de desempenho otimizado. O controlador de memória está ligado a uma memória Flash serial através de pelo menos uma linha de SCK, uma linha SCS, e uma pluralidade de linhas SIO. Se o controlador de memória precisa enviar à memória Flash serial uma instrução de comando de leitura omitida, se mantém a linha SCS em um estado habilitado continuamente por um período habilitado pela primeira vez e envia o instrução de comando de leitura omitida instruções para a memória Flash serial através das linhas SIO durante a duração da primeira habilitação. Se o controlador de memória necessita enviar a memória Flash serial uma instrução de comando de leitura omitida, se mantém a linha SCS em um estado habilitado continuamente para uma primeira duração de habilitação e envia a instrução de comando de não leitura para a memória Flash serial através das linhas SIO durante a primeira duração de habilitação. Se o controlador de memória necessita enviar a memória Flash serial uma instrução de leitura omitida, se mantém a linha SCS em um estado habilitado continuamente para a segunda duração de habilitação e envia a instrução de não leitura para a memória Flash serial através das linhas SIO durante a segunda duração de habilitação. A duração da primeira habilitação é superior à duração da segunda habilitação para que a memória Flash serial possa distinguir se o controlador de memória está enviando o comando-omitido instrução de leitura ou a instrução de não-leitura.

Outras características da presente invenção serão evidentes a partir dos desenhos anexos e da descrição detalhada que se segue. BREVE DESCRIÇÃO DOS DESENHOS

FIG. 1 mostra um diagrama de blocos de um módulo de memória Flash serial de acordo com uma forma de realização da invenção.

FIG. 2 mostra um fluxograma de um processo apresentado a guisa de exemplo realizado pelo controlador de memória mostrado na FIG. 1.

FIG. 3 mostra um fluxograma de um processo a guisa de exemplo realizado pela memória Flash serial mostrada na FIG. 1.

FIG. 4 mostra dois diagramas de temporização de duas operações exemplificativas executadas pelo módulo de memória Flash serial mostrado na FIG. 1 em um modo geral de desempenho otimizado.

FIG. 5 mostra dois diagramas de temporização de duas operações exemplificativas executadas pelo módulo de memória Flash serial mostrado na FIG. 1 em um desempenho otimizado para um modo com uma interface periférica serial (SPI).

FIG. 6 mostra dois diagramas de temporização de duas operações exemplificativas executadas pelo módulo de memória Flash serial mostrado na FIG. 1 em um modo de desempenho otimizado SPI-Quad.

FIG. 7 mostra dois diagramas de temporização de duas operações exemplificativas executadas pelo módulo de memória Flash serial mostrado na FIG. 1 em um modo de desempenho otimizado para uma interface periférica quad (QPI).

DESCRIÇÃO PORMENORIZADA

A FIG. 1 mostra um diagrama de blocos de um módulo de memória Flash serial para aplicação dos métodos da invenção. O módulo de memória Flash serial 100 desta forma de realização inclui um controlador de memória 120 e uma memória Flash serial 140. Embora não representado, a memória Flash serial 140 pode incluir uma matriz de memória e um controlador que é controlado pelo controlador de memória 120 para aceder a matriz de memória. O módulo de memória 100 pode ser incorporado a um dispositivo eletrônico de modo a que outro(s) componente (s), tal como um processador, do dispositivo eletrônico possa aceder ao espaço de armazenamento fornecido pelo módulo de memória 100. Em um exemplo assim, o controlador de memória 120 serve como intermediário entre o processador e a memória Flash serial 140, controlando e acessando a memória Flash serial 140 para o processador.

Para evitar digressão, dispositivos e componentes que são ou não relacionados com ou apenas tangencialmente relacionado com esta forma de realização são omitidos da fig. 1. Além disso, os parágrafos seguintes se concentrarão sobre o foco principal desta realização, isto é, o controlador de memória de 120 e memória Flash serial 140, e da interação entre estes dois componentes.

O controlador da memória 120 e a memória Flash serial 140 são interligados através de pelo menos uma linha de clock serial(SCK), um chip select serial de linha (SCS), e uma pluralidade de linhas serial de entrada / saída (SIO). A linha SCK permite que o controlador de memória 120 enviar à memória Flash serial 140 um sinal SCK para sincronizar as operações de estes dois componentes. A linha SCS, a qual também se pode referir como uma linha de chip de habilitação serial (SCE), permite que o controlador de memória 120 envie a memória Flash serial 140 um sinal de SCS, informando a memória Flash serial 140 quando é e quando não é permitida a comunicação entre os dois componentes. Por exemplo, o controlador de memória 120 pode mudar o sinal SCS entre dois estados, incluindo um estado habilitado e um estado deshabilitado. O estado habilitado pode ser um estado baixo nível de tensão, o que indica que o controlador de memória 120 permite a comunicação entre si e da memória Flash serial 140. O estado deshabilitado pode ser um estado elevado nível de tensão, o que indica que o controlador de memória 120 não permite a comunicação entre si e a memória Flash serial 140.

Cada uma das linhas SIO pode ser uma linha unidireccional, quer a partir do controlador de memória 120 para a memória Flash serial 140, ou vice-versa, ou ser uma linha bidirecional. Em outras palavras, uma linha SIO pode ser uma linha de entrada serial, uma linha de saída serial, ou de uma linha de entrada-saída serial. Nesta forma de realização, existem quatro linhas SIO, incluindo uma linha SIO [0], uma linha SIO [1], uma linha SIO [2], e uma linha SIO [3]. Se o módulo de memória 100 suporta apenas um modo de interface periférico serial (SPI), um modo Dual-IO, ou um modo Dual- Output, ou uma combinação dos mesmos, a linha S10[0] e a linha SIO [1] podem trabalhar juntas para realizar uma operação de leitura enquanto a linha SIO [2] e a linha SIO [3] permanecem inativas. Se o módulo de memória 100 suportar um modo SPI- Quad, ou um modo de interface quad periférica (QPI), ou a sua combinação, as quatro linhas SIO podem trabalhar em conjunto para levar a cabo uma operação de leitura.

Uma das características do módulo de memória 100 é que ele tem um modo de desempenho otimizado, que também pode ser denominado como um modo de leitura contínua. Como o controlador de memória 120 e a memória Flash serial 140 constituem o módulo de memória 100, sempre que qualquer um dos três se encontrar em um modo específico, os outros dois dos três deverão também estar nesse modo específico.

Sob o modo de desempenho otimizado, o controlador de memória 120 pode causar a memória Flash serial 140 para executar uma operação de leitura, enviando a memória Flash serial 140 uma instrução de leitura de comando omitido Um instrução de leitura de comando omitido inclui uma secção de endereço, mas não uma secção de comando, portanto, é mais curta do que uma instrução de leitura normal, que inclui tanto a secção de um comando e uma secção de endereço. Em resposta, a memória Flash serial 140 irá executar uma operação de leitura com base no endereço. Em outras palavras, no modo de desempenho otimizado, a memória Flash serial 140 Presume-se que cada endereço que recebe do controlador de memória 120 está associada com um comando de leitura, mesmo que a memória Flash serial 140 na verdade não receber um comando de leitura.

Como as instruções são lidas provavelmente uma das instruções mais freqüentemente emitidos, permitindo que cada instrução de leitura não incluir uma seção de comando pode salvar o módulo de memória 100 muito tempo e melhorar significativamente o seu desempenho. Por exemplo, se a secção de comando de uma instrução de leitura normal é de oito bits de comprimento e do módulo de memória 100 está em um desempenho otimizado-SPI modo, um desempenho otimizado modo SPI- Quad, ou um desempenho otimizado modo Dual-Output, cada operação de leitura pode salvar o módulo de memória 100 de tempo igual a oito ciclos do sinal de SCK. Se a secção de comando de uma instrução de leitura normal é de oito bits de comprimento e do módulo de memória 100 está em um desempenho otimizado Dual-IO modo, cada operação de leitura pode salvar o módulo de memória 100 de tempo igual a quatro ciclos do sinal de SCK. Se a secção de comando de um comando de leitura normal é de oito bits de comprimento e do módulo de memória 100 está num modo QPI desempenho otimizado, cada operação de leitura pode salvar o módulo de memória 100 de tempo igual a dois ciclos do sinal de SCK. Mesmo se o comando de oito bits de comprimento é enviada sob duplo taxa de dados (isto é, DDR), o módulo de memória 100 pode ainda salvar a metade do tempo mencionado acima. A economia de tempo é vantajoso especialmente quando o dispositivo eletrônico incorporando o módulo de memória 100 requer uma largura de banda de dados de alta.

Existem várias maneiras alternativas para o controlador de memória 120 para mover o módulo de memória 100 de um modo normal em um modo de desempenho aprimorado. Aqui, o modo normal pode ser um modo de SPI normal, um modo de SPI- Quad normal, um modo de QPI normal, um modo Dual-IO normal, ou um modo Dual- Output normal; o modo de desempenho otimizado pode ser um desempenho otimizadoSPI modo, um desempenho melhor modo SPI-Quad, modo de desempenho otimizado modo QPI, um desempenho melhor modo Dual-IO, ou um desempenho melhor modo Dual-Output; qualquer um dos modos normais e desempenho aprimorado pode permitir DDR transmissão. Por exemplo, num modo normal, o controlador de memória 120 pode mover-se o módulo de memória 100 para um modo de desempenho otimizado enviando a memória Flash serial 140 um comando específico, por escrito um estado registo da memória Flash serial 140, ou colocando um padrão de bits específico nos ciclos manequim ou modo de bits ciclos de um sinal enviado para a memória Flash serial 140. Da mesma forma, o controlador de memória 120 pode usar uma destas alternativas para mover o módulo de memória 100 de um modo de desempenho otimizado de volta para um modo normal.

Como mencionado, uma das vantagens do modo de desempenho otimizado é que ele permite-comando omitido ler as instruções a serem utilizados para melhorar o desempenho de leitura. Outra das vantagens é que o controlador de memória 120 pode emitir a memória Flash serial 140 algumas instruções não lidas (ou seja, compreendendo instruções outros comandos que os comandos de leitura) sem primeiro fazendo com que o módulo de memória 100 para sair do modo de desempenho aprimorado. Inevitavelmente, as operações de entrar e sair do modo de desempenho otimizado vai ocupar algum tempo e consumir alguma energia. Além disso, depois de voltar para o modo normal, o módulo de memória 100 não será capaz de conservar o tempo em operações de leitura. Portanto, ao permitir que o controlador de memória 120 para emitir a memória Flash serial 140 algumas instruções não-lido quando o módulo de memória 100 está ainda no modo de desempenho otimizado, a forma de realização aumenta ainda mais o desempenho do módulo de memória 100 e mais para baixo do seu poder consumo.

FIG. 2 mostra um fluxograma de um processo exemplar realizada pelo controlador de memória 120, quando o módulo de memória 100 está no modo de desempenho otimizado. Para evitar a digressão, este número não representa os passos relacionados com a entrada e saída do modo de desempenho otimizado, nem os passos alheios ou apenas tangencialmente relacionado com o modo de desempenho aprimorado. Na etapa 210, o controlador de memória 120 mantém a linha SCS no estado desativado. Então, no passo 220, o controlador de memória 120 determina se é necessário para emitir a memória Flash serial 140 um de instruções. Se a resposta for sim, o controlador de memória 120 entra passo 230. Caso contrário, ele retorna para o passo 210.

Na etapa 230, o controlador de memória 120 determina que a instrução que precisa para emitir. Especificamente, o controlador de memória 120 determina se a instrução a ser emitido é um comando-omitido instrução de leitura ou uma instrução não-leitura. Se o controlador de memória 120 precisa emitir um comando omitido instrução de leitura, ele entra passo 240. Se o controlador de memória 120 precisa emitir uma instrução de leitura não-, ele entra passo 250.

Na etapa 240, o controlador de memória 120 passa a linha SCS e mantém no estado habilitado por um período primeira habilitação e envia a memória Flash serial 140 o comando-omitido instrução de leitura através do SIO linhas durante a duração da primeira habilitação . A fim de acomodar um comando omitido-operação de leitura, a duração primeiro habilitado é mais longo do que um número de limiar de ciclos do sinal de SCK. Com efeito, o comprimento da duração da primeira habilitação irá informar a memória Flash serial 140, que o controlador de memória 120 está a emitir um. instrução de leitura de comando omitido, em vez de uma instrução de não-leitura.

Especificamente, no passo 240, sem primeiro enviar um comando de leitura no início da duração primeiro habilitado, o controlador de memória 120 diretamente envia a memória Flash serial 140 um endereço através das linhas SIO. Então, depois de alguns ciclos em branco e antes de duração da primeira habilitação chega ao fim, o controlador de memória 120 recebe dados da memória Flash serial 140 através das linhas SIO. Os dados são recuperados pela memória Flash serial 140 a partir do endereço especificado. Depois de 240 passo, o controlador de memória de 120 retornos para a etapa 210 por mudar a linha SCS de volta para o estado desabilitado.

Por outro lado, se o controlador de memória 120 precisa emitir uma instrução de não-leitura, no passo 250 que passa a linha SCS para e mantém-lo no estado habilitado para uma segunda duração de habilitação e envia a memória Flash serial 140 a instrução de não-leitura através do SIO linhas durante a segundos de duração habilitado. Devido a segunda duração de habilitação só precisa para acomodar a instrução não- leitura, que é mais curto do que o instrução de leitura de comando omitido, a segunda duração de habilitação é igual a ou menor do que o número de limiar acima referido de ciclos do sinal de SCK. Com efeito, o comprimento da segunda duração de habilitação irá informar a memória Flash serial 140, que o controlador de memória 120 está a emitir uma instrução de leitura não-em vez de um instrução de leitura de comando omitido. Após o passo 250, o controlador de memória 120 retorna para o passo 210 por mudar a linha SCS de volta para o estado desabilitado.

Nesta forma de realização, o número de limiar de ciclos do sinal de SCK pode ser igual a ou menor do que o número de endereço e simulado ciclos de um instrução de leitura de comando omitido. Como outro exemplo, o número de limiar de ciclos do sinal de SCK pode ser igual a ou menor do que o número de ciclos de endereços de um instrução de leitura de comando omitido. O número limiar afeta o número de compatíveis não-comandos de leitura, porque um comando de não-leitura compatível deve ser igual a ou menor do que o número de limiar de ciclos do sinal de SCK. FlG. mostra um fluxograma de um processo exemplar realizada por a memória Flash serial 140, quando o módulo de memória 100 está no modo de desempenho otimizado. Para evitar a digressão, este número não representa os passos relacionados com a entrada e saída do modo de desempenho otimizado, nem os passos alheios ou apenas tangencialmente relacionado com o modo de desempenho aprimorado.

Primeiro, no passo 310, a memória Flash serial 140 monitoriza o estado da linha SCS. Então, no passo 320, a memória Flash serial 140 determina se a linha SCS foi mudado a partir do estado desativado no estado habilitado. Se a resposta for sim, a memória Flash serial 140 entra passo 330. Caso contrário, se a linha SCS permanece no estado desativado, a memória Flash serial 140 retornos para a etapa 310.

Depois que a linha SCS foi mudado para o estado habilitado, no passo 330 a memória Flash serial 140 conta a duração de habilitação durante o qual o sinal de SCS é continuamente mantido no estado habilitado. No passo 340, a memória Flash serial 140 compara o comprimento da duração de habilitação com o número de limiar acima referido de ciclos do sinal de SCK. Se o sinal de SCS é mantido no estado habilitado para uma duração primeiro habilitado que é mais longo do que o número de limiar de ciclos do sinal de SCK, a memória Flash serial 140 determina que o controlador de memória 120 está a emitir um instrução de leitura de comando omitido durante o duração de habilitação primeiro. Em resposta, a memória Flash serial 140 entra passo 350. Por outro lado, se o sinal SCS é mantido no estado habilitado para uma segunda duração de habilitação que é igual ou menor do que o número de limiar de ciclos do sinal de SCK, a memória Flash serial 140 determina que o controlador de memória 120 está a emitir uma instrução não-leitura durante a segundos de duração habilitado. Em resposta, a memória Flash serial 140 entra passo 360.

No passo 350, a memória Flash serial 140 que se interpreta à informação recebida do controlador de memória 120 através da SIO linhas durante a duração da primeira habilitação como um arquivo. Comando omitido ler instruções Como mencionado acima, o instrução de leitura de comando omitido tem uma secção de endereço, mas não uma secção de comando. Em seguida, a memória Flash serial 140 executa uma operação de leitura com base no endereço. Então, antes que o controlador de memória 120 muda o sinal SCS de volta para o estado desativado, a memória Flash serial 140 envia os dados obtidos a partir de que endereço ao controlador de memória 120 através das linhas SIO. Mais tarde, os seriais de memória Flash de 140 retornos para a etapa 310 a aguardar a linha SCS para ser transferido para o estado habilitado

novamente.

No passo 360, a memória Flash serial 140 diz respeito a informação recebida a partir do controlador de memória 120 através das linhas SIO durante a segunda duração de habilitação como uma instrução de não-leitura. Em resposta, a memória Flash serial 140 executa a instrução de leitura não-conformidade. Mais tarde, os seriais de memória Flash de 140 retornos para a etapa 310 a aguardar a linha SCS para ser transferido para o

estado habilitado novamente. FIG. 4 mostra dois diagramas de temporização de duas operações

exemplificativas executadas pelo módulo de memória 100, em um modo de desempenho otimizado generalizada. Especificamente, o diagrama superior representa um exemplar de comando omitido-operação de leitura; inferior diagrama mostra uma operação de leitura não-exemplar. Nestes dois exemplos, os parâmetros de m, n, e k representa o número de ciclos de endereços, o número de ciclos fictícios, e o número de ciclos de dados em um comando omitido-operação de leitura, respectivamente. Nestes dois exemplos, o limiar é no máximo (m + n) ciclos do sinal de SCK. No diagrama de temporização superior, porque a duração de habilitação é mais longo do que o número de limiar de ciclos do sinal de SCK, a memória Flash serial 140 diz respeito à informação recebida a partir do controlador de memória 120 através do SIO [3:0] linhas como um endereço para uma operação de leitura. Em resposta, a memória Flash serial 140 recupera os dados do endereço especificado, em seguida, envia os dados recuperados para o controlador de memória 120 através do SIO [3:0] de linhas antes da duração de habilitação chega ao fim. Porque um comando de leitura foi omitida nesta operação de leitura, a presente operação de leitura demora menos tempo do que uma

operação de leitura normal.

Por outro lado, a duração de habilitação é mais curto do que o número de limiar de ciclos do sinal de SCK no diagrama de temporização inferior. Como resultado, a memória Flash serial 140 diz respeito à informação recebida a partir do controlador de memória 120 através do SIO [3:0] linhas como um comando de não-leitura. A memória Flash serial 140, em seguida, executa o comando de não-leitura em conformidade. Alguns modelos de memória Flash serial permitir que o número de ciclos de fictícios (isto é, o valor n) de cada operação de leitura para ser ajustável, por exemplo, ajustável entre 4 e 18. Em outras palavras, o valor de η pode ser tão grande como 18. Além disso, sob um modo SPI desempenho aprimorado, m pode ser 24. Como resultado, o limiar pode ser 24 18 = 4ou menor. Como apenas um dos SIO [3:0] linhas, ou seja, apenas a linha S10[0], é utilizada para transmitir o comando de não-leitura, o comprimento máximo de compatíveis não-comandos de leitura é de 4bits de comprimento. Sob um desempenho melhor modo SPI-Quad, m pode ser de 6. Como resultado, o limiar exemplar pode ser de 6 18 = 24 ou menor. Como apenas um dos SIO [3:0] linhas, ou seja, apenas a linha S10[0], é utilizada para transmitir o comando de não-leitura, o comprimento máximo de compatíveis não-comandos de leitura é de 24 bits de comprimento. Sob um modo QPI desempenho aprimorado, m pode ser de 6. Como resultado, o limiar pode ser de 6 18 = 24 ou menor. Porque todas as quatro SIO [3:0] linhas são usados para transmitir o comando de não-leitura, o comprimento máximo de compatíveis não-comandos de leitura é de 96 bits de comprimento.

FIG. 5 mostra dois diagramas de temporização de duas operações exemplificativas executadas pelo módulo de memória 100, em um modo SPI- desempenho otimizado. Neste modo, o controlador de memória 120 usa apenas a linha S10[0] para enviar comandos e endereços para a memória Flash serial 140, e memória Flash serial 140 usa apenas o SIO [ linha para enviar dados de volta para o controlador de memória 120. Como esta figura indica, no modo de SPI-desempenho otimizado, o já mencionado parâmetros m, n, e k podem ser 24,18, e 16, respectivamente. Além disso, o

limiar pode ser 24 18 = 42.

FIG. 6 mostra dois diagramas de temporização de duas operações

exemplificativas executadas pelo módulo de memória 100 no desempenho otimizado modo SPI-Quad. Neste modo, o controlador de memória 120 utiliza apenas a linha S10[0] para enviar comandos para a memória Flash serial 140, e todas as quatro SIO [3:0] linhas para enviar endereços para a memória Flash serial 140. Além disso, a memória Flash serial 140 utiliza todos os quatro SIO [3:0] linhas para enviar dados de volta para o controlador de memória 120. Como esta figura indica, no desempenho otimizado modo SPI-Quad, o já mencionado parâmetros m, n, e k pode ser de 6, 18, e 4, respectivamente. Além disso, o limiar pode ser de 6 18 = 24.

FIG. 7 mostra dois diagramas de temporização de duas operações exemplificativas executadas pelo módulo de memória 100, no modo de QPI desempenho otimizado. Neste modo, o controlador de memória 120 usa todos os quatro SIO [3:0] linhas para enviar comandos e endereços para a memória Flash serial 140, e memória Flash serial 140 utiliza todos os quatro SIO [3:0] linhas para enviar dados de volta para o controlador de memória 120. Como esta figura indica, no modo de QPI desempenho otimizado, o já mencionado parâmetros m, n, e k pode ser de 6, 18, e 4, respectivamente. Além disso, o limiar pode ser de 6 18 = 24. Embora FIG. 7 parece semelhante à da FIG. 6, o bit de comprimento do comando de leitura não-mostrado na FIG. 7 pode ser de 4 vezes mais longa que o bit de comprimento do comando de leitura não-mostrado na FIG. 6.

Como mencionado acima, o número de limiar pode também ser igual ou menor do que m, isto é, o número de ciclos de endereços em uma operação de comando omitido-ler, e não afetada pela Vale de n. Por exemplo, em modo de desempenho otimizado modo Dual-Output, m pode ser 24. Como resultado, o limiar pode ser 24 ou menor. Como apenas um dos SIO [3:0] linhas, ou seja, apenas a linha S10[0], é utilizada para transmitir o comando de não-leitura, o comprimento máximo de compatíveis não- comandos de leitura é de 24 bits de comprimento, ou seja, bytes de comprimento . Sob um desempenho melhor modo Dual-IO, m pode ser 12. Como resultado, o limiar exemplar pode ser de Iou menor. Porque dois dos SIO [3:0] linhas, isto é, a linha SIO [0] e o SIA linha[, são usados para transmitir o comando de não-leitura, o comprimento máximo de compatíveis não-comandos de leitura é de 24 bits de comprimento , ou seja,

bytes de comprimento.

Se o módulo de memória 100 opera sob uma dupla taxa de dados, isto é, o dobro da freqüência do sinal SCK, os limiares anteriormente mencionados podem ser

ainda divididas por 2.

As formas de realização acima mencionadas permitem comando omitido ler as instruções para ser usado em um modo de desempenho aprimorado para melhorar o desempenho de leitura. Além disso, as formas de realização permitem que o controlador de memória 120 para emitir a memória Flash serial 140 algumas instruções não lidas sem primeiro fazendo com que o módulo de memória 100 para sair do modo de desempenho aprimorado. Como resultado, estas formas de realização melhorar o desempenho global do módulo de memória 100, aumentando a sua performance de

leitura e reduzir o seu tempo de latência.

Na descrição detalhada, a invenção tenha sido descrita com referência a concretizações específicas exemplares dos mesmos. Será evidente que várias modificações podem ser feitas da mesma sem se afastar do espírito e do âmbito da invenção conforme definido nas reivindicações seguintes. A descrição detalhada e desenhos são, por conseguinte, deve ser considerado em sentido ilustrativo e não num sentido restritivo.

Claims

1. Método realizado por uma memória Flash serial num modo de desempenho otimizado, a memória Flash serial estando ligada a um controlador de memória através de pelo menos uma linha de clock serial (SCK), um chip select serial de linha (SCS), e uma pluralidade de linhas serial entrada / saída (SIO), o método caracterizado por compreender: - contar uma duração de habilitação durante a qual a linha SCS é continuamente mantida em um estado habilitado; - interpretar a informação recebida a partir do controlador de memória através das linhas SIO durante a duração de habilitação como um comando de instrução de leitura omitida se a duração de habilitação é mais longa do que um número de limiar de ciclos de um sinal de clock na linha SCK; e - interpretar a informação recebida a partir do controlador de memória através das linhas SIO durante a duração de habilitação como uma instrução de não-leitura se a duração de habilitação for igual ou menor do que o número de limiar de ciclos do sinal de clock na linha SCK.

2. Método da reivindicação 1, caracterizado pelo fato que o número de limiar é igual a ou menor que o número de endereço e ciclos dummy do comando de instrução de leitura omitido.

3. Método da reivindicação 1, caracterizado pelo fato que o número de limiar é igual ou menor do que o número de ciclos de endereço do comando de instrução de leitura omitido.

4. Método da reivindicação 1, caracterizado pelo fato que o modo de desempenho otimizado é um modo de interface serial periférica (SPI) otimizado e o número de limiar é igual a ou menor do que 42.

5. Método da reivindicação 1, caracterizado pelo fato que o modo de desempenho otimizado é um modo de desempenho otimizado SPI-Quad, e o número limiar é igual a ou menor do que 24.

6. Método da reivindicação 1, caracterizado pelo fato que o modo de desempenho otimizado é um modo de desempenho de interface quad periférica (QPI), e o número limiar é igual a ou menor do que 24.

7. Método da reivindicação 1, caracterizado pelo fato que o modo de desempenho otimizado é um modo de desempenho otimizado de saída dupla (dual- output), e o número de limiar é 42.

8. Método da reivindicação 1, caracterizado pelo fato que o modo de desempenho otimizado é um modo de desempenho otimizado duplo IO, e o número limiar é de 30.

9. Método realizado por um controlador de memória em um modo de desempenho otimizado, o controlador de memória estando ligado a uma memória Flash serial através de pelo menos uma linha de clock serial (SCK), uma linha de chip select (SCS), e uma pluralidade de linhas de entrada serial / saída (SIO), o método caracterizado pelo fato que compreende: - se uma instrução de leitura de comando omitido necessita ser enviada para a memória Flash Serial, mantendo a linha SCS em um estado habilitado continuamente para uma primeira duração de habilitação e enviar a instrução de leitura de comando omitido para a memória Flash serial através das linhas SIO durante a primeira duração de habilitação; e -se uma instrução de não-leitura precisa ser enviada para a memória Flash Serial, mantendo a linha SCS no estado habilitado continuamente para uma segunda duração de habilitação e enviar a instrução de não leitura para a memória Flash serial através das linhas SIO durante a segunda duração de habilitação; sendo que qual a primeira duração de habilitação é maior do que a segunda duração de habilitação.

10. Método da reivindicação 9, caracterizado pelo fato que a duração da primeira habilitação é mais longa do que um número de limiar de ciclos de um sinal de clock na linha SCK, e a segunda duração de habilitação é igual ou menor do que o número de limiar de ciclos do sinal de clock na linha SCK.

11. Método da reivindicação 10, caracterizado pelo fato que o número de limiar é igual a ou menor do que o número de endereço e ciclos dummy da instrução de leitura de comando omitido.

12. Método da reivindicação 10, caracterizado pelo fato que o número de limiar é igual ou menor do que o número de ciclos de endereço da instrução de leitura de comando omitido.

13. Método da reivindicação 10, caracterizado pelo fato que o modo de desempenho otimizado é um modo de desempenho otimizado de interface periférica serial (SPI), modo e do número de limiar é igual a ou menor do que 42.

14. Método da reivindicação 10, caracterizado pelo fato que o modo de desempenho otimizado é um modo de desempenho otimizado de SPI-Quad, e o número de limiar é igual a ou menor que 24.

15. Método da reivindicação 10, caracterizado pelo fato que o modo de desempenho otimizado é um modo de desempenho otimizado de interface quad periférico (QPI), e o número de limiar é igual a ou menor que 24.

16. Método da reivindicação 10, caracterizado pelo fato que o modo de desempenho otimizado é um modo de desempenho otimizado de saída dual (Dual- Output), e no número de limiar é igual a ou menor que 42.

17. Método da reivindicação 10, caracterizado pelo fato que o modo de desempenho otimizado é um modo de desempenho otimizado de duplo IO, e o número limiar é igual a ou menor do que 30.