CN110633228A - 一种高性能存储器控制器 - Google Patents
一种高性能存储器控制器 Download PDFInfo
- Publication number
- CN110633228A CN110633228A CN201810660278.XA CN201810660278A CN110633228A CN 110633228 A CN110633228 A CN 110633228A CN 201810660278 A CN201810660278 A CN 201810660278A CN 110633228 A CN110633228 A CN 110633228A
- Authority
- CN
- China
- Prior art keywords
- control module
- module
- address
- cache control
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明涉及一种高性能存储器控制器，包括缓存控制模块、寄存器配置模块、中心控制模块、地址通路、数据通路和外部存储器接口模块；所述缓存控制模块分别与寄存器配置模块、地址通路和数据通路相连接；所述寄存器配置模块与中心控制模块相连接；所述中心控制模块分别与数据通路、地址通路和外部存储器接口模块相连接；所述外部存储器接口模块分别与数据通路和地址通路相连接；所述缓存控制模块连接有内部接口；所述外部存储器接口模块连接有存储器接口。本发明的存储器控制器其缓存控制模块有效改善了存储器的带宽，同时该存储器控制器内部接口简单，易于挂接在不同类型的片上总线，使用方便。
Description
技术领域
本发明涉及电子元件技术领域，尤其涉及一种高性能存储器控制器。
背景技术
在SOC和ASIC芯片的设计中，由于片上存储器的容量限制，较多的此类芯片需要外部存储器进行数据缓存。然而随着SOC和ASIC内核性能的不断提升，存储器带宽已成为芯片整体性能提升的瓶颈。集成在内部的外部存储器控制器接口是制约存储器带宽的因素之一。目前较为常用的外部存储器有SDRAM、SRAM、FLASH等，在SOC或FPGA的设计中，较多设计会对不同类型的存储器单独进行设计，这样会带来芯片引脚数和面积增加等问题；除此之外，大多数SDRAM控制只支持固定长度的数据突发读写等问题。
发明内容
本发明的目的是通过以下技术方案实现的。
一种高性能存储器控制器，包括缓存控制模块、寄存器配置模块、中心控制模块、地址通路、数据通路和外部存储器接口模块；所述缓存控制模块分别与寄存器配置模块、地址通路和数据通路相连接；所述寄存器配置模块与中心控制模块相连接；所述中心控制模块分别与数据通路、地址通路和外部存储器接口模块相连接；所述外部存储器接口模块分别与数据通路和地址通路相连接；所述缓存控制模块连接有内部接口；所述外部存储器接口模块连接有存储器接口。
进一步的，缓存控制模块包括访问电路和FIFO缓存电路。
进一步的，地址通路模块包括SDRAM生成地址电路1、SRAM地址生成电路和行列产生电路。
本发明的优点在于：本发明的存储器控制器其缓存控制模块有效改善了存储器的带宽，同时该存储器控制器内部接口简单，易于挂接在不同类型的片上总线，使用方便。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
附图1示出了根据本发明的高性能存储器控制器的原理示意图；
附图2示出了根据本发明的缓存控制模块的电路图；
附图3示出了根据本发明的地址通路的电路图。
具体实施方式
在下面的详细描述中，提出了许多具体细节，以便于对本发明的全面理解。但是，对于本领域技术人员来说很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好地理解。
下面将结合附图，对本发明实施例的技术方案进行描述。
如图1所示，本发明提供一种高性能存储器控制器，包括缓存控制模块、寄存器配置模块、中心控制模块、地址通路、数据通路和外部存储器接口模块；所述缓存控制模块分别与寄存器配置模块、地址通路和数据通路相连接；所述寄存器配置模块与中心控制模块相连接；所述中心控制模块分别与数据通路、地址通路和外部存储器接口模块相连接；所述外部存储器接口模块分别与数据通路和地址通路相连接；所述缓存控制模块连接有内部接口；所述外部存储器接口模块连接有存储器接口。
根据本发明的一个方面，缓存控制模块包括访问电路和FIFO缓存电路。缓存控制模块主要由两部分电路组成，如图2所示。第一部分电路是根据片上总线或芯片内的其他需要访问存储器的模块发送的高位地址决定当前访问的是存储器还是寄存器。第二部分电路是FIFO缓存电路，其中写缓存电路主要是为了实现外存不能及时响应其他模块如CPU、DMA等发出的写请求时，可以将写数据先缓存到FIFO中之后，然后释放片上总线允许其他模块进行总线操作以提高总线带宽，这样就可以避免当外存的数据位宽比片内的数据位宽小或SDRAM在跨行过程中进行预充电和激活浪费的总线带宽。
根据本发明的一个方面，如图3所示，地址通路模块包括SDRAM生成地址电路1、SRAM地址生成电路和行列产生电路。
外部存储器控制器的整体结构如图1所示，主要由六个子模块构成.其中缓存控制模块主要实现的功能是解析发起的操作是访问寄存器还是访问外部存储器，访问外部存储器时数据保存到FIFO中，以提高片上总线带宽；寄存器配置模块主要针对不同类型和不同型号的存储器进行时序等参数的配置，并根据地址译码生成4个片选端口；中心控制模块主要实现的功能是根据配置寄存器的参数来实现不同时序的异步SRAM和SDRAM控制器，由于Norflash和异步SRAM的时序有很多相似之处，因此本文提出的异步SRAM控制器器可通过参数配置用于控制Norflash；地址通路模块根据缓存控制模块提供的访问地址和外部存储器类型，在中心控制模块的控制下生成需要的存储器地址；数据通路模块根据读写请求和外部存储器类型，在中心控制模块的控制下接收或发送相应数据；外部存储器接口模块主要是实现对写数据的锁存和读数据的采样。
本发明的存储器控制器其缓存控制模块有效改善了存储器的带宽，同时该存储器控制器内部接口简单，易于挂接在不同类型的片上总线，使用方便。
本发明并不限于上述实例，在本发明的权利要求书所限定的范围内，本领域技术人员不经创造性劳动即可做出的各种变形或修改均受本专利的保护。
Claims (3)
1.一种高性能存储器控制器，其特征在于，包括缓存控制模块、寄存器配置模块、中心控制模块、地址通路、数据通路和外部存储器接口模块；所述缓存控制模块分别与寄存器配置模块、地址通路和数据通路相连接；所述寄存器配置模块与中心控制模块相连接；所述中心控制模块分别与数据通路、地址通路和外部存储器接口模块相连接；所述外部存储器接口模块分别与数据通路和地址通路相连接；所述缓存控制模块连接有内部接口；所述外部存储器接口模块连接有存储器接口。
2.根据权利要求1所述的一种高性能存储器控制器，其特征在于，所述缓存控制模块包括访问电路和FIFO缓存电路。
3.根据权利要求1所述的一种高性能存储器控制器，其特征在于，所述地址通路模块包括SDRAM生成地址电路1、SRAM地址生成电路和行列产生电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810660278.XA CN110633228A (zh) | 2018-06-25 | 2018-06-25 | 一种高性能存储器控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810660278.XA CN110633228A (zh) | 2018-06-25 | 2018-06-25 | 一种高性能存储器控制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110633228A true CN110633228A (zh) | 2019-12-31 |
Family
ID=68966763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810660278.XA Withdrawn CN110633228A (zh) | 2018-06-25 | 2018-06-25 | 一种高性能存储器控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110633228A (zh) |
-
2018
- 2018-06-25 CN CN201810660278.XA patent/CN110633228A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8874843B2 (en) | Systems with programmable heterogeneous memory controllers for main memory | |
| US20140075106A1 (en) | Methods of communicating to different types of memory modules in a memory channel | |
| US20150302904A1 (en) | Accessing memory | |
| JP6408712B2 (ja) | メモリアクセス方法、ストレージクラスメモリ、およびコンピュータシステム | |
| US20070055813A1 (en) | Accessing external memory from an integrated circuit | |
| GB2396711A (en) | Memory controller with programmable timing and control registers for data transfers which have a distinct sequence of phases. | |
| US20140068125A1 (en) | Memory throughput improvement using address interleaving | |
| US20140325105A1 (en) | Memory system components for split channel architecture | |
| US6523755B2 (en) | Semiconductor memory device | |
| CN111158633A (zh) | 一种基于fpga的ddr3多通道读写控制器及控制方法 | |
| CN113900818A (zh) | Ddr存储器数据读写调度方法和装置 | |
| US9390017B2 (en) | Write and read collision avoidance in single port memory devices | |
| CN102789424B (zh) | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 | |
| US20240021239A1 (en) | Hardware Acceleration System for Data Processing, and Chip | |
| CN104409099A (zh) | 基于FPGA的高速eMMC阵列控制器 | |
| CN206331414U (zh) | 一种固态硬盘 | |
| EP1248267A2 (en) | Semiconductor memory device and information processing system | |
| CN112100098B (zh) | Ddr控制系统及ddr存储系统 | |
| CN110633228A (zh) | 一种高性能存储器控制器 | |
| CN112286863B (zh) | 处理暨存储电路 | |
| US20220012126A1 (en) | Translation cache and configurable ecc memory for reducing ecc memory overhead | |
| KR19980029009A (ko) | 반도체 메모리장치 | |
| CN210155649U (zh) | 一种固态硬盘 | |
| CN210155650U (zh) | 一种固态硬盘控制器 | |
| CN110413234B (zh) | 一种固态硬盘 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20191231 |