BE858764A - Procede de realisation d'elements de memoire a transistor a effet de champ - Google Patents

Procede de realisation d'elements de memoire a transistor a effet de champ

Info

Publication number
BE858764A
BE858764A BE2056252A BE2056252A BE858764A BE 858764 A BE858764 A BE 858764A BE 2056252 A BE2056252 A BE 2056252A BE 2056252 A BE2056252 A BE 2056252A BE 858764 A BE858764 A BE 858764A
Authority
BE
Belgium
Prior art keywords
emi
region
dielectric layer
gate
dielectric
Prior art date
Application number
BE2056252A
Other languages
English (en)
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Priority to BE2056252A priority Critical patent/BE858764A/fr
Publication of BE858764A publication Critical patent/BE858764A/fr

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • H01L29/7883Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)

Description


  "Procédé de d'éléments de mémoire à transistor

  
à effet de champ" La présente invention concerne de façon générale un dispositif de mémoire rémanente à effet ce champ, et son pro-  cédé de réalisation. Plus précisément, elle concerne un tran-

  
 <EMI ID=1.1> 

  
est flottante au point de vue électrique et est isolée par une matière diélectrique à la fois de la partie active du transistor et de sa grille métallique externe.

  
Les mémoires rémanentes sont des dispositifs qui peuvent conserver l'information enregistrée sans' utilisation de sources extérieures d'énergie. Il s'agit habituellement

  
de transistors à effet de champ à grille isolée, modifiés afin que la charge électrique puisse être conservée dans le diélectrique de grille et puisse ainsi provoquer une variation de 

  
 <EMI ID=2.1> 

  
en deux catégories principales, suivant le mécanisme de conservation de la charge. La première catégorie comprend les dispo-

  
 <EMI ID=3.1> 

  
d'énergie profonds à l'interface des diélectriques des deux grilles ou à leur voisinage. Les dispositifs les plus connus

  
 <EMI ID=4.1> 

  
de silicium-bioxyde de silicium-silicium) et MAOS .(métal-oxyde d'aluminium-bioxyde de silicium-silicium). Dans ces dispositifs de la première catégorie, le mécanisme de. conduction utilisé pour le transfert des charges aux emplacements de mémoires, à partir du substrat, est un effet "tunnel". Cet effet a lieu après application d'une impulsion convenable de tension de commande à l'électrode de grille. L'effet tunnel est aussi utilisé pour le retrait des charges des sites de mémorisation, à la position d'origine après application d'une impulsion de tension de commande de polarité opposée à celle qui a été utilisée pour le transfert et la mémorisation initiale des

  
 <EMI ID=5.1> 

  
 <EMI ID=6.1> 

  
 <EMI ID=7.1> 

  
lieu au niveau d'une électrode flottante enfouie dans le diélec-

  
 <EMI ID=8.1> 

  
 <EMI ID=9.1>  

  
Dans un dispositif FAMOS, les charges sont transférées dans la grille flottante par l'injection par avalanche d'électrons provenant d'une jonction de drain polarisée en inverse. L'article de Andrew C. Tickle et Frank M. Wanlass, "Electrically Alterable Nonvolatile Semiconductor Memories", Session 4, 1972 Wescon Technical Papers décrit plus en détail les structures MNOS et  FAMOS.

  
Le transistor MNOS est bien connu. Comme indiqué  précédemment, il comprend essentiellement un transistor à effet

  
de champ à grille isolée avec deux couches distinctes de diélec-  trique de grille. Au cours de l'opération d'écriture, des chargés

  
 <EMI ID=10.1> 

  
diélectrique (c'est-à-dire Si02) qui est contiguë au substrat 

  
de silicium, et sont piégées à l'interface des deux diélectriques

  
 <EMI ID=11.1> 

  
est très mince, son épaisseur étant de 20 à 60 A lorsque les opérations d'écriture et d'effacement doivent être rapides, et 

  
la tension de commande est comprise; centre 25 et 50 V. La densité

  
 <EMI ID=12.1> 

  
 <EMI ID=13.1> 

  
Etant donné les petites quantités de sites de piégeage, seul

  
 <EMI ID=14.1> 

  
face. La densité de courant doit être accrue afin que la capture ces chargessoit plus importante, si bien que la tension d'écri-

  
 <EMI ID=15.1> 

  
mince. Cependant, les oscillations de tension de commande de grande amplitude limitent l'utilité des dispositifs dans de nombreuses applications et peuvent provoquer la dégradation 

  
ou l'usure des dispositifs si bien que ceux-ci perdent leur  aptitude à conserver des charges. De manière analogue, la  formation par croissance d'une couche d'oxyde très mince et  très uniforme est difficile sans trous ou autres défauts '-Ces

  
 <EMI ID=16.1>   <EMI ID=17.1>  <EMI ID=18.1> 

  
 <EMI ID=19.1> 

  
 <EMI ID=20.1> 

  
Un autre dispositif connu.du type général décrit précédemment est le transistor à effet de champ à double grille,

  
 <EMI ID=21.1> 

  
sépare la grille flottante du substrat dans ce dispositif est suffisamment mince pour que les charge puissent la traverser

  
 <EMI ID=22.1>  <EMI ID=23.1>  effet tunnel vers le substrat lors de l'opération d'effacement.

  
 <EMI ID=24.1> 

  
 <EMI ID=25.1> 

  
très mince a uniforme et de bonne qualité entre.la grille flottante et le substrat, et les petites piqûres, et autres imper-

  
 <EMI ID=26.1> 

  
 <EMI ID=27.1> 

  
 <EMI ID=28.1> 

  
 <EMI ID=29.1> 

  
 <EMI ID=30.1> 

  
 <EMI ID=31.1> 

  
 <EMI ID=32.1> 

  
 <EMI ID=33.1>   <EMI ID=34.1> 

  
positif dont la structure est analogue à celle du dispositif décrit dans le brevet précité des Etats-Unis d'Amérique

  
 <EMI ID=35.1> 

  
qui, lorsqu'elle est convenablement polarisée par rapport au substrat, peut provoquer un claquage par avalanche dans la grille flottante et peut chasser toutes les charges conservées. dans le cas de ce dernier dispositif, l'information écrite dans la grille flottante par conservation d'électrons, peut être effacée électriquement. La figure 2 du présent mémoire, décrite plus en détail dans la suite, est une coupe d'une telle structure., Parmi les restrictions imposées par une telle struc-

  
 <EMI ID=36.1> 

  
 <EMI ID=37.1> 

  
tion d'écriture, la nécessité de la réalisation de la grille flottante en matière semi-conductrice, et la nécessité d'une faible concentration déterminée d'impuretés dans la grille flottante.

  
L'invention concerne un dispositif de mémoire rémanente à effet de champ et sa réalisation, présentant la

  
 <EMI ID=38.1> 

  
des dispositifs utilisés de façon analogue, mais ne présentant pas de nombreux inconvénients des structures commues.

  
 <EMI ID=39.1> 

  
 <EMI ID=40.1> 

  
 <EMI ID=41.1>  <EMI ID=42.1>  <EMI ID=43.1> 

  
de grille flottante est disposée entre les régions de source

  
 <EMI ID=44.1> 

  
 <EMI ID=45.1> 

  
 <EMI ID=46.1>   <EMI ID=47.1> 

  
la grille flottante et le corps semi-conducteur.

  
Le corps semi-conducteur sur lequel est construite

  
la structure précitée peut être en une seule matière semiconductrice, par exemple du silicium massif, ou en matière semi-conductrice comprenant du silicium sur une matière isolante telle que le saphir. Le mécanisme de transport de charges de cette structure est soit un effet tunnel soit une inject-ion par avalanche. Le dispositif selon l'invention a une faible section dans le premier diélectrique, l'épaisseur du diélectrique

  
étant suffisamment faible pour que les charges puissent le traverser par effet tunnel et puissent atteindre la grille flottante après application d'une tension convenable de commande au. second diélectrique de grille. Etant donné la nature conductrice de la grille flottante, les charges qu'elle atteint

  
se répartissent uniformément sur toute la surface de l'électrode.,  Les charges y restent car elles ne peuvent pas revenir à leur position d'origine même après la fin de l'application de la tension de commande. Au cours de l'opération d'effacement, ces charges peuvent revenir par effet tunnel vers la partie active du transistor par application à une seconde électrode de grille d'une tension de commande dont la polarité est opposée à celle qui a été utilisée pour l'écriture. En conséquence, le disposi-

  
 <EMI ID=48.1> 

  
mais la grille flottante permet le piégeage et la Mémorisation de charges qui correspondent à un multiple élevé des charges

  
 <EMI ID=49.1> 

  
classique.. En outre, comme la mince couche d'oxyde forcée une partie relativement petite de l'ensemble du diélectrique de grille} sa fabrication. sans défauts et avec des rendements élevés est relativement,.facile..; 

  
 <EMI ID=50.1> 

  
 <EMI ID=51.1> 

  
 <EMI ID=52.1> 

  
 <EMI ID=53.1>   <EMI ID=54.1> 

  
En conséquence, ce diélectrique affecte la transconductance d'une petite partie seulement de la largeur du canal et son effet sur le courant de lecture est minimal. Le temps de retenue, dans un dispositif selon l'invention, est aussi supérieur à celui d'un dispositif classique étant donné que les charges ont une plus faible section pour le retour par effet tunnel. Cette structure donne aussi une grande souplesse de

  
 <EMI ID=55.1> 

  
caractéristiques de vitesse d'écriture et/ou d'effacement d'une part et de temps de retenue d'autre part. La sélection peut être réalisée par réglage du rapport de la section totale de

  
 <EMI ID=56.1> 

  
Un autre mécanisme de transport de charges qui peut 

  
 <EMI ID=57.1> 

  
Elle a lieu au cours d'un claquage en inverse de la jonction

  
de drain avec application d'une tension de polarisation d'ampli-

  
 <EMI ID=58.1> 

  
(positive dans le cas d'injection d'électrons par avalanche)., Par exemple, l'application d'une tension positive à la grille

  
 <EMI ID=59.1> 

  
excès de la grille flottante par injection par avalanche à partir de la jonction de drain, et l'application d'une tension négative à la grille de commande permet la réduction du nombre  d'électrons en excès sur la grille flottante, par transmission par tunnel par la petite surface de la mince couche diélectrique. Comme il n'est pas nécessaire que la mince couche diélectrique soit proche de la jonction de drain (car comme

  
 <EMI ID=60.1> 

  
ne nécessite pas une très mince couche diélectrique), le dispositif peut être réalisé afin qre l'écriture ait lieu par injection par avalanche dans une - partie du. diélectrique,. 

  
 <EMI ID=61.1> 

  
 <EMI ID=62.1>  régions différentes du diélectrique. Ensuite, on peut utiliser des tensions plus faibles pour l'écriture par injection par avalanche que pour l'écriture par effet tunnel. Enfin, une polarité de polarisation est utilisée pour les opérations d'écriture et d'effacement. Un inconvénient de l'injection par avalanche à partir d'un claquage dans une jonction est que la rapidité n'est pas aussi grande que celle de l'injection par effet tunnel. Cette caractéristique limite l'utilisation aux  applications dans lesquelles on peut tolérer un.temps d'écriture de 1 ms et plus.

  
Un autre avantage de la structure selon l'invention est qu'elle peut être traitée par mise en oeuvre de la technologie classique métal-oxyde-semi-conducteur MOS.

  
Un autre avantage de l'invention est qu'elle met en oeuvre un même type de charge pour les opérations d'écriture

  
 <EMI ID=63.1> 

  
ment peut croître avec une très faible densité de pièges d'électrons, alors que la densité de pièges de trous peut être supérieure de plusieurs puissances de 10, suivant les paramètres utilisés au cours du cycle d'oxydation thermique. Certains dispositifs connus mettent en oeuvre le transport d'électrons

  
pour l'écriture (ou l'effacement) et le transport de trous

  
pour l'effacement (ou l'écriture) mais ils présentent une dégradation due au piégeage permanent, essentiellement de trous, dans les états de piégeage de l'oxyde. L'invention permet l'écriture et l'effacement par transport d'électrons uniquement, si bien que ce mécanisme de dégradation est rendu minimal.

  
Un autre avantage du dispositif selon l'invention

  
est que, lorsque la mince couche d'oxyde traversée par effet tunnel recouvre les régions très dopées de source ou de drain, le circuit nécessaire à un arrangement de mémoire de grande dimension est considérablement simplifié pour l'adressage sélectif d'emplacements individuels, et une seule polarité de polarisation est nécessaire aux opérations d'écriture, de lecture et d'effacement.. -

  
 <EMI ID=64.1>  

  
une faible tension de commande. Bien que la plus grande partie du présent mémoire décrive des cellules à canal P, les mêmes principes s'appliquent à la fabrication des cellules à canal N.

  
L'invention concerne donc une cellule de mémoire rémanente à effet de champ.

  
Elle concerne aussi une telle cellule de mémoire ayant des vitesses élevées d'écriture et d'effacement, un

  
temps élevé de retenue et une faible tension de commande.

  
Elle concerne aussi un dispositif de mémoire rémanente permettant l'utilisation de l'effet tunnel ou d'une injection par avalanche ou une combinaison de ces deux effets
(c'est-à-dire l'injection par avalanche pour l'écriture et l'effet tunnel pour l'effacement), comme mécanisme de transport de charges, suivant l'application.

  
Elle concerne aussi un dispositif de mémoire rémanente ayant une grille flottante destinée à conserver les charges piégées et un diélectrique de grille qui est rendu épais sélectivement afin qu'il retienne efficacement les charges, 

  
et qui comprend une partie plus mince et plus petite destinée au transport des charges par effet tunnel, vers la grille flottante et à partir de celle-ci. 

  
Elle concerne aussi un procédé très simple et très reproductible de fabrication d'une cellule de mémoire rémanente.

  
Elle concerne aussi une cellule de mémoire rémanente de réalisation très souple-, qui peut fonctionner avec un courant de polarisation d'une polarité quelconque ou des deux polarités, et convenant à de nombreuses applications différentes.

  
Elle concerne aussi un procédé de déplacement de seuil réglé de tension dans une région voulue d'un dispositif

  
à circuit intégré.

  
D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, faite en référence aux dessins annexés sur lesquels : <EMI ID=65.1>  <EMI ID=66.1>  la figure 2 est une coupe d'une cellule de mémoire rémanente à effet de champ de, type connu  <EMI ID=67.1>  

  
série de coupes schématiques, une séquence illustrant les étapes les plus importantes du procédé utilisé pour la fabrication d'une cellule de mémoire rémanente à effet de champ selon l'invention ; la figure 4 est une coupe d'un autre mode de réalisation de dispositif selon l'invention ; la figure 5 est une vue en plan d'une cellule de mémoire dont une coupe est représentée sur la figure 3i ; la figure 6 est une vue en plan d'un autre mode de réalisation de dispositif selon l'invention dans lequel la partie de diélectrique de grille de faible épaisseur est formée au-dessus de la région de source et de la région de canal comme dans le mode de réalisation de la figure 5 ;

    la figure 7 est une vue en plan d'un autre mode de réalisation de dispositif selon l'invention dans lequel la partie du diélectrique de grille qui est mince est formée audessus de la jonction de drain et recouvre en partie la^ région de diffusion de drain et la région du canal ; et la figure 8 est une vue en plan d'un autre mode de réalisation de l'invention dans lequel la grille flottante est plus étroite que la région de canal et la région de diélectrique de faible épaisseur est automatiquement alignée sur la grille flottante. <EMI ID=68.1> 

  
effet de champ à canal P de type connu, portant la référence générale 8. La structure comprend un substrat 10 de silicium

  
de type N et deux régions 12 et 14 de type P+ formant les régions de source et de drain respectivement. La cellule comprend aussi une grille flottante 16 d'aluminium ou de silicium polycristallin, un dispositif isolant 18, par exemple Si02, et des contacts métalliques 20 et 22 destinés aux régions de source et de drain respectivement. Le dispositif isolant qui sépare la grille flottante 16 du substrat 10 a une épaisseur

  
o

  
comprise par exemple entre 500 et 1000 A. Les charges sont transférées du substrat à la grille flottante par claquage par avalanche de l'une des deux jonctions PN, la jonction sourcesubstrat ou la jonction drain-substrat. Lorsque le claquage par avalanche a lieu sons tension élevée, appliqué entre la source et le drain, des électrons d'énergie élevée, créés dans la région épuisée de la jonction PN polarisée en inverse, pas-  sent à travers la matière diélectrique de la grille et atteignent la grille flottante sous l'influence du champ électrique marginal de la jonction PN. Les charges sont piégées et conservées dans la grille flottante et ne peuvent pas s'échapper étant donné l'isolement électrique de la grille.

   Le retrait des charges de la grille doit être réalisé par application de rayons- X ou ultraviolets au dispositif ou par traitement à température élevée (par exemple 450[deg.]C). Le brevet précité des Etats-Unis d'Amérique n[deg.] 3 660 819 décrit plus en détail ce dispositif

  
et certaines des limitations de celui-ci ont été indiquées précédemment dans le présent mémoire. Ces limitations sont dues essentiellement à la difficulté relative de la décharge de la grille flottante. Ces dispositifs sont utilisés essentiellement dans les mémoires passives étant donné ces limitations.

  
La figure 2 représente une autre cellule de mémoire à effet de champ de type connu portant la référence générale 28. Cette structure comprend un substrat 30 de silicium de type N

  
et deux régions 32 et 34 de type P formant les régions de

  
source et de drain respectivement. La structure comprend aussi une grille flottante 36 séparée du substrat par une couche isolante 37, par exemple de SiO2, ayant une épaisseur d'environ
500 A. Des charges sont transférées à la grille 36 par claquage par avalanche de l'une des deux jonctions PN, comme dans le dispositif de la figure 1. Les charges peuvent être retirées par des impulsions de polarisation appliquées au substrat 30, par rapport à la seconde grille 38, si bien que le claquage par avalanche apparaît dans la grille flottante qui est chargée.

  
Le brevet précité des Etats-Unis d'Amérique n[deg.] 3 797 000 décrit un tel dispositif et on a indiqué certaines limitations de celui-ci dans le présent mémoire. Ces limitations sont dues essentiellement aux impulsions de tension relativement élevées
(de l'ordre de 50 V) qui sont nécessaires au retrait des charges

  
 <EMI ID=69.1> 

  
densités particulièrement faibles de dopage de la grille flottante qui sont nécessaires pour que le claquage par. avalanche ait lieu et la vitesse relativement faible permise peur les opérations d'écriture et d'effacement. 

  
Les -figures 3a à 3i représentent une série de coupes correspondant à "ne séquence des étapes les plus importantes du procédé qui peut être; utilisé selon l'invention pour la

  
 <EMI ID=70.1> 

  
est utilisé pour l'isolement des régions actives les unes par rapport aux autres. On peut mettre en oeuvre l'invention par

  
 <EMI ID=71.1>  <EMI ID=72.1> 

  
procédé sont également applicable^ que le dispositif soit

  
 <EMI ID=73.1> 

  
 <EMI ID=74.1> 

  
4 représente un dispositif réalisé sur un. substrat isolé, comme décrit plus en détail dans la suite.

  
 <EMI ID=75.1> 

  
 <EMI ID=76.1> 

  
 <EMI ID=77.1> 

  
 <EMI ID=78.1> 

  
 <EMI ID=79.1> 

  
réé i&#65533;Ë i-,2i- 

  
 <EMI ID=80.1> 

  
 <EMI ID=81.1>  d'ions phosphore dans le substrat 40. Un cache. est normalement nécessaire mais cette dose est si faible qu'elle est très surcompensée dans les régions très dopées P+ de source et de drain.

  
 <EMI ID=82.1> 

  
sur toute la surface de la structure comme indiqué sur la figure 3c. Cet oxyde est de préférence formé par croissance thermique dans une atmosphère ambiante humide ou sèche d'oxydation, à

  
une température comprise entre 900 et 1100[deg.]C. L'épaisseur de

  
o 

  
cette couche peut varier entre 300 et 1000 A, et les propriétés électriques sorit améliorées par un recuit ultérieur en atmos-

  
 <EMI ID=83.1> 

  
tion du dispositif à température élevée au cours des deux  étapes antérieures assure le déplacement et l'activation des

  
 <EMI ID=84.1> 

  
de source, de canal et de drain.

  
Sur la figure 3d, la structure traitée, après retrait

  
 <EMI ID=85.1> 

  
attaque chimique, expose la surface du substrat de Si. L'empla-

  
 <EMI ID=86.1> 

  
peuvent varier avec les caractéristiques électriques voulues pour le dispositif. Cette partie peut être aussi petite que le permettent de façon reproductible les/techniques existantes 

  
de la photolithographie. Sur la figure 3d, l'orifice 52 de la couche 50 est placé au-dessus de la région du canal, mais elle peut aussi se trouver ailleurs, par exemple au-dessus de la région de source ou de la région de drain, comme décrit dans la suite en référence aux figures 5 et -6 respectivement. Ensuite, une seconde oxydation thermique permet la croissance .  d'une mince couche 54 de silice comme indique sur la figure 3e.

  
Cette oxydation est de durée relativement courte puisqu'elle

  
 <EMI ID=87.1>  voulue pour l'oxyde dans l'orifice 52. L'augmentation d'épaisseur de l'oxyde 50 existant auparavant est relativement faible et n'affecte pas de façon notable les caractéristiques élec-

  
 <EMI ID=88.1> 

  
par un recuit de 10 à 20 min en atmosphère d'azote à une tempé-

  
 <EMI ID=89.1> 

  
 <EMI ID=90.1> 

  
peut être recouverte par une seconde couche mince d'un diélectrique ayant une constante diélectrique supérieure à celle de

  
 <EMI ID=91.1> 

  
revêtement des défauts tels que les piqûres de la mince couche

  
 <EMI ID=92.1> 

  
raient même détruire le dispositif . L'épaisseur de cette seconde couche diélectrique peut être comprise entre 100 et

  
o

  
200 A. Parmi les différents diélectriques qu'on peut utiliser à cet effet, on peut citer le nitrure de silicium, l'oxyde

  
 <EMI ID=93.1> 

  
couche n'est pas représentée sur les dessins car il s'agit d'une caractéristique éventuelle seulement:, et on peut l'utiliser pour l'augmentation du rendement au détriment de la ten-

  
 <EMI ID=94.1> 

  
L'étape suivante est la formation de la grille flottante. A cet effet, une couche 56 d'une matière résistive telle que le silicium polycristallin, est déposée sur toute la surface du dispositif comme indiqué sur la figure 3f . Cette couche
56 peut être préalablement dopée ou elle peut être dopée après dépôt, par un processus classique de diffusion. Elle peut aussi rester non dopée. En plus du silicium polycristallin, oh peut utiliser pour la grille flottante d'autres matières résistives telles que le molybdène et d'autres métaux réfractaires. 

  
 <EMI ID=95.1> 

  
 <EMI ID=96.1> 

  
 <EMI ID=97.1> 

  
 <EMI ID=98.1>  

  
 <EMI ID=99.1> 

  
est alors oxydé afin qu'il assure l'isolement électrique par  rapport à la seconde électrode de grille qui doit être-formée uur la région de grille, au cours d'une étape ultérieure. Cette oxydation est analogue à l'oxydation déjà décrite, la structure étant soumise à une atmosphère sèche ou humide d'oxydation à une température qui peut être comprise entre 900 et 1100[deg.]C, l'opération étant suivie par un cycle éventuel de recuit à
1000[deg.]C environ, en atmosphère d'azote, pendant 20 min environ. 

  
 <EMI ID=100.1>  ment de la grille flottante 56 peut être réalisé en deux étapes afin que l'isolement soit meilleur et que le rendement du procédé soit aussi meilleur. La première étape compiend la

  
 <EMI ID=101.1> 

  
courte, l'épaisseur étant par exemple de 100 à 300 A, et cette couche est alors recouverte d'une autre couche d'une matière isolante déposée ayant une constante diélectrique supérieure

  
 <EMI ID=102.1> 

  
 <EMI ID=103.1> 

  
Lorsqu'on préfère utiliser un métal réfractaire tel que le molybdène au silicium polycristallin pour la, formation . de la grille flottante, on peut déposer une couche 'd'un autre

  
 <EMI ID=104.1> 

  
l'isolement électrique de cette dernière.

  
L'étape suivante du procédé est la réalisation d'orifices, par les techniques classiques d'attaque chimique

  
et d&#65533;utilisation de caches, permettant la formation des contacts ohmiques de source et de drain. Une couche d'aluminium est ainsi déposée avec une épaisseur de l'ordre de 1 micron, et le dessin voulu de métallisation est délimité par mise en oeuvre des techniques classiques de formation de caches et d'attaque de métal. Lorsque la grille flottante ne recouvre pas la source et le drain, la grille d'aluminium doit recouvrir ces eux

  
 <EMI ID=105.1> 

  
 <EMI ID=106.1>  La figure 4 est une coupe d'un autre mode de réalisation de l'invention. Il s'agit d'une structure analogue à celle .  qui est représentée sur la figure 3i, avec addition d'un substrat isolant, par exemple de saphir 68 sur lequel est formé le corps semi-conducteur du dispositif, d'une mince couche d'oxyde 75 formée thermiquement, d'une mince couche diélectrique
70 d'une matière ayant une constante diélectrique supérieure

  
à celle de Si02, d'une mince couche 72 de Si02 placée sur la grille 56 de silicium polycristallin, et d'une nouvelle couche diélectrique 74 placée sur la couche 72 et formée d'une matière possédant une constante diélectrique supérieure à celle de

  
Si02.

  
La figure 5 représente en plan le dispositif de la figure 3i et, dans cette structure, la mince région diélectrique de grille est formée au-dessus de la région de canal. La figure 6 représente en plan un autre mode de réalisation d'un dispositif selon l'invention. La seule différence entre ce mode de réalisation et celui des figures 3i et 5 est <EMI ID=107.1> 

  
région de source plutôt qu'au-dessus de la région de canal.

  
La figure 7 est une vue en plan d'un autre mode de réalisation de dispositif selon l'invention dans lequel la mince couche diélectrique est formée au-dessus de la région

  
de la jonction de drain, c'est-à-dire qu'elle recouvre en partie le canal et en partie la diffusion de drain.

  
La figure 8 est une vue en plan d'un autre mode de réalisation de l'invention dans lequel la grille flottante 56 est plus étroite que la région du canal et la mince région diélectrique est initialement plus large que la grille flottante. Cependant, au cours de l'oxydation du silicium polycristallin <EMI ID=108.1> 

  
qui ne sont pas recouvertes par cette grille ont une épaisseur accrue, si bien qu'il reste une mince couche de silice ayant exactement la même largeur que la grille flottante. Dans ce

  
 <EMI ID=109.1> 

  
 <EMI ID=110.1> 

  
 <EMI ID=111.1>  1

  
et représentée qu'à titre d'exemple préférentiel et qu'on pourra apporter toute équivalence technique dans ses éléments constitutifs sans pour autant sortir de son cadre. Ainsi, bien

  
. qu'on ait décrit une séquence avantageuse d'étapes utiles pour la fabrication d'une structure de mémoire à effet de champ, l'invention n'est pas limitée à ces étapes particulières, à leur séquence ou aux structures finalement représentées.. 

REVENDICATIONS

  
1. Procédé de réalisation d'un dispositif à transistor

  
à effet de champs/du type qui comprend une région de semiconducteur actif comprenant une région de source, une région

  
de canal et une région de drain, une première électrode de grille placée au-dessus de la région semi-conductrice et isolée électriquement par rapport à celle-ci par une première couche diélectrique disposée au-dessus de la région semi-conductrice, et une seconde électrode de grille placée au-dessus de la première et isolée électriquement par rapport à celle-ci par une seconde couche diélectrique recouvrant la première électrode de grille, ledit procédé étant caractérisé en ce qu'il comprend le retrait d'une partie de la première couche diélectrique

  
afin qu'un orifice soit formé, la réalisation dans cet orifice et près de la région semi-conductrice d'une nouvelle couche diélectrique plus mince que la première couche diélectrique

  
et qui forme ainsi une cavité dans cette première couche diélectrique, et la formation de la première électrode de grille

  
afin qu'une partie de celle-ci dépasse dans la cavité.

Claims (1)

  1. 2. Procédé selon la revendication 1, caractérisé en ce que la cavité est formée au-dessus d'une partie de.la région
    du canal afin qu'elle soit disposée le long d'une partie de la longueur et de la largeur de la région du canal.
    3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que la cavité est portée au-dessus d'une partie de la région du canal et d'une partie de la région de drain. <EMI ID=112.1>
    que la cavité est formée au-dessus d'une partie de la région de source et la première électrode de grille est formée afin qu'elle ait une partie prolongée qui recouvre ladite partie
    de la région de source.
    5. Procédé selon l'une des revendications 1 et 2, caractérisé en ce qu'il comprend la formation de la première électrode de grille afin qu'elle ait une largeur qui corresponde
    à toute. la largeur de la région de canal et une longueur qui corresponde à une partie seulement de la longueur de la région
    <EMI ID=113.1>
    source et de drain, la partie de la première électrode de .Trille /
    <EMI ID=114.1>
    <EMI ID=115.1>
    ayant une largeur qui est une fraction de la largeur de la première électrode' de grille..
    <EMI ID=116.1>
    précédentes, caractérisé en ce que la première et la seconde couche diélectrique et la nouvelle couche diélectrique sont formées afin qu'elles assurent l'isolement électrique total de la première électrode de grille qui constitue donc une grille :flottante.
    7. Procédé selon une quelconque des revendications précédentes, caractérisé en ce qu'il comprend la formation
    d'une troisième couche diélectrique entre la seconde grille
    et la seconde couche diélectrique, cette dernière ayant une constante diélectrique différente de celle de la troisième
    couche diélectrique .
    8. Procédé selon une quelconque des revendications précédentes, caractérisé en ce qu'il comprend la formation
    d'une couche diélectrique supplémentaire entre la première électrode de grille et la nouvelle couche diélectrique, cette dernière ayant une constante diélectrique inférieure à celle
    de la couche diélectrique supplémentaire.
    9. Dispositif de mémoire à transistor à effet de champ, caractérisé en ce qu'il est réalisé par mise en oeuvre d'un procédé selon une quelconque des revendications précédentes.
    10. Procédé de réalisation d'éléments de mémoire à transistor à-effet de champ, substantiellement tel que décrit précédemment et illustré aux dessins annexés.
BE2056252A 1977-09-16 1977-09-16 Procede de realisation d'elements de memoire a transistor a effet de champ BE858764A (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
BE2056252A BE858764A (fr) 1977-09-16 1977-09-16 Procede de realisation d'elements de memoire a transistor a effet de champ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
BE858764 1977-09-16
BE2056252A BE858764A (fr) 1977-09-16 1977-09-16 Procede de realisation d'elements de memoire a transistor a effet de champ

Publications (1)

Publication Number Publication Date
BE858764A true BE858764A (fr) 1978-01-16

Family

ID=25658324

Family Applications (1)

Application Number Title Priority Date Filing Date
BE2056252A BE858764A (fr) 1977-09-16 1977-09-16 Procede de realisation d'elements de memoire a transistor a effet de champ

Country Status (1)

Country Link
BE (1) BE858764A (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0182198A3 (en) * 1984-11-21 1988-05-25 Exel Microelectronics, Inc. Single transistor electrically programmable device and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0182198A3 (en) * 1984-11-21 1988-05-25 Exel Microelectronics, Inc. Single transistor electrically programmable device and method

Similar Documents

Publication Publication Date Title
US4115914A (en) Electrically erasable non-volatile semiconductor memory
US6656792B2 (en) Nanocrystal flash memory device and manufacturing method therefor
FR2692720A1 (fr) Dispositif d&#39;EPROM à couche unique de silicium polycristallin à effacement rapide.
FR2533740A1 (fr) Memoire remanente
FR2484124A1 (fr) Cellule de memoire remanente a &#34; gachette &#34; flottante, modifiable electriquement
EP2279520B1 (fr) Procédé de fabrication de transistors mosfet complémentaires de type p et n
CH625075A5 (fr)
EP0016246A1 (fr) Structure semi-conductrice à effet de champ du type métal-isolant-métal ou métal-isolant-semi-conducteur et élément de mémoire comportant une telle structure
FR3021804A1 (fr) Cellule memoire non volatile duale comprenant un transistor d&#39;effacement
EP0648375A1 (fr) Memoire eeprom de type flash a triples grilles et son procede de fabrication
JP3580781B2 (ja) 半導体記憶素子
EP0675547B1 (fr) Cellule mémoire électriquement programmable
EP2704200B1 (fr) Procédé d&#39;ajustement de la tension de seuil d&#39;un transistor par des couches de piégeage enterrées
EP0896370B1 (fr) Dispositif de mémoire à grille flottante sur SOI et procédé de fabrication correspondant
FR2496342A1 (fr) Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication
WO2007093741A2 (fr) Transistor mos a seuil reglable
EP0282520B1 (fr) Memoire non-volatile a grille flottante sans oxyde epais
EP0002421B1 (fr) Procédé de neutralisation des charges positives contenues dans l&#39;isolant de porte d&#39;au moins un transistor à effet de champ à porte isolée
EP1042818B1 (fr) Dispositif de mémoire multiniveaux à blocage de Coulomb et méthodes correspondantes de fabrication et d&#39;opération
BE858764A (fr) Procede de realisation d&#39;elements de memoire a transistor a effet de champ
EP0162737B1 (fr) Point-mémoire électriquement effaçable et reprogrammable, comportant une grille flottante au-dessus d&#39;une grille de commande
FR2549274A1 (fr) Cellule de memoire vive dynamique a rendement eleve et procede de fabrication
FR2924859A1 (fr) Procede de fabrication d&#39;une cellule memoire eeprom
EP0313427A1 (fr) Mémoire en circuit intégré
FR2905524A1 (fr) Dispositif de type mosfet partiellement deserte comportant un isolant de grille en deux parties et utilisation comme cellule de memoire

Legal Events

Date Code Title Description
RE20 Patent expired

Owner name: HUGHES AIRCRAFT CY

Effective date: 19970916