<Desc/Clms Page number 1>
"AanDassinaseenheid voor datatransmissie tussen een mobiele telefoon en een gegevensterminal."
Deze uitvinding heeft betrekking op een aanpassingseenheid voor datatransmissie tussen een mobiele telefoon en een gegevensterminal, welke aanpassingseenheid een kaart en een kabel bevat, welke kaart voorzien is om verbonden te worden met de gegevensterminal, welke kabel voorzien is om enerzijds verbonden te worden met de mobiele telefoon en anderzijds met de kaart en waarbij de telefoon voorzien is van een generator om klok-en synchronisatiesignalen te genereren.
Een dergelijke aanpassingseenheid is bekend uit EP-A-0 655 873 en is voorzien om gebruikt te worden in moderne digitale cellulaire systemen, zoals bijvoorbeeld het bekende GSM systeem ("Global System for Mobile communication"). In een dergelijk systeem biedt men de gebruiker verschillende diensten aan, die onderverdeeld worden in drie klassen : telecommunicatie, overdracht en aanvullende diensten.
Telecommunicatiediensten zijn diensten die ge) S'ruikers toelaten gegevensoverdracht uit te voeren zoals telefoongesprekken, noodoproepen, automatische faxberichten en dienst voor korte boodschappen.
De boodschappenbehandelingsdiensten ("bearer services") zijn op de kaart voorzien en laten toe gebruik te maken van telecommunicatiediensten. Deze worden onderverdeeld volgens protocollen die gebruikt worden voor gegevensoverdracht. Een voorbeeld hiervan
<Desc/Clms Page number 2>
is de lijngeschakelde asynchronische gegevensoverdracht ("circuit switched data transfer").
De bekende aanpassingseenheid volgens EP-A-0 655 873 is voorzien van een buffer voor het opslaan van gegevens, afkomstig van de mobiele telefoon, respectievelijk de gegevensterminal. Verder zijn middelen voorzien om de buffer te voeden vanuit de aanpassingseenheid zodanig dat de batterij van de mobiele telefoon zoveel mogelijk gespaard wordt.
Een nadeel van de aanpassingseenheid volgens EP-A-0 655 873 is dat, om gegevensoverdracht te kunnen realiseren, de aanpassingseenheid voorzien moet zijn van de nodige hardware interfaces en over voldoende verwerkingscapaciteit beschikken. Voor dit laatste zijn bepaalde controllers op de markt beschikbaar, zoals o. m. MC68302 van Motorola. Deze controllers zijn vrij krachtig en dus ook vrij duur in aankoop. Met minder krachtige controllers, welke o. m. over een kleinere verwerkingscapaciteit beschikken, is gegevensoverdracht tot hiertoe zeer moeilijk te realiseren.
Doel van de uitvinding is een aanpassingseenheid te realiseren, welke gegevensoverdracht toelaat met minder krachtige verwerkingscapaciteit zonder afbreuk te doen aan de transmissiekwaliteit.
Volgens de uitvinding is de aanpassingseenheid daardoor gekenmerkt dat de aanpassingseenheid een interface bevat die voorzien is om enerzijds onafhankelijk van genoemde kloksignalen datakarakters van de kaart te ontvangen en om synckarakters en datakarakters van elkaar te onderscheiden en telkens de datakarakters in een toegekend tijdslot aan de telefoon over te dragen, en welke interface anderzijds voorzien is om onder besturing van een synchronisatiesignaal een
<Desc/Clms Page number 3>
voorafbepaald aantal kloksignalen aan de kaart door te geven.
De uitvinding zal nu in detail beschreven worden met verwijzing naar de hierbij gevoegde figuren, waarin : figuur 1 de verdeling van de hard-en software tussen telefoon en aanpassingseenheid illustreert ; figuur 2 de stand van de techniek illustreert figuur 3 een blokschema illustreert van het interface volgens de uitvinding met daaraan de telefoon en de kaart ; figuur 4 laat een tijdsdiagram zien voor communicatie tussen telefoon en kaart ; figuren 5 en 6 laten tijdsdiagrammen zien voor communicatie tussen kaart en telefoon ; figuren 7 en 8 laten tijdsdiagrammen zien voor synchronisatie en busvrijgave ; figuur 9 geeft een flowchart weer voor het opstarten ; figuur 10 geeft een gedetailleerd beeld van de interface signalen ; figuur 11 geeft een gedetailleerd beeld van de interface schakeling.
Bij de aanpassingseenheid volgens de uitvinding wordt gewerkt met een seriële bus, die twee processors met elkaar verbindt. Deze bus is een snelle synchrone verbinding met bitrates tot 500. 000 bits per seconde.
Om dit te realiseren moeten we ervan uitgaan dat beide processoren over de nodige hardware interfaces en verwerkingcapaciteit beschikken. Dit is niet altijd zo evident.
Om dit probleem op te lossen, gebruiken we niet alleen een actieve bus, maar ook een omzetter :
<Desc/Clms Page number 4>
de buffer uit figuur 2 wordt vervangen door een intelligente interface. Dit kan een eenvoudige processor of een programmeerbare logica zijn, type PAL ("Programmable Array Logic"), GAL of EPLD ("Erasable and Programmable Logic Device").
Het interface zorgt niet alleen voor de
EMI4.1
elektrische scheiding van de twee processoren, , maar maarzal er ook op toezien dat de tweede processor (deze in de kaart of adaptor) uit synchronisatie kan lopen en alleen relevante data zal ontvangen, zonder sync karakters. Met elektrische scheiding wordt bedoeld dat stroom niet rechtstreeks van de telefoon naar de kaart loopt en vice versa. De kaart is voorzien van een asynchrone uart die asynchrone pulsen aan de bus afgeeft. In het interface zijn middelen voorzien om deze asynchrone pulsen in synchrone te vertalen teneinde aan de telefoon synchrone pulsen aan te bieden en omgekeerd.
Werking van het interface :
De werking van deze aanpassingseenheid is onafhankelijk van de data en kan dus zowel gebruikt worden voor data-als voor controle boodschappen. De bits lopen aaneensluitend van de telefoon naar de adapter. De processor van de adaptor gaat door telling van de bits na of het databits dan wel sync bits zijn.
Vermits niet alle processors over een synchrone seriële poort beschikken, worden de signalen uit figuur 1 op volgende manier bewerkt :
Receive data (RxD), d. w. z. van de telefoon naar de kaart (Figuur 4) : uit de volledige trein van klokpulsen (HClk) worden alleen de 8 flanken (PRClk) geselecteerd waarbij effectief datakarakters (HDATATx) op de RxD lijn aanwezig is. Hierdoor kan de PRCLK gebruikt worden als interrupt voor te ontvangen bits
<Desc/Clms Page number 5>
data. (HDATA-Tx). De uart in de kaart is alleen actief onder besturing van PRClk.
Transmit data (TxD), d. w. z. van de kaart naar de telefoon (Figuur 5) : de data (PDATA-Tx) wordt eerst gebufferd in een signaalbuffer ("latch") van het interface en pas als HClk en HSync actief zijn doorgegeven naar de telefoon (HDATA-Rx) in het toegekende tijdslot. Hierdoor is het niet nodig de processor deze tijdscritische taak te laten uitvoeren. De datakarakters worden dus onafhankelijk van Hclk gestuurd. Alleen moet er worden op toegezien dat de datakarakters tussen twee opeenvolgende Hsync pulsen gestuurd worden.
Clock (Clk) : signaal wordt geconverteerd naar een digitaal compatibel niveau, bijvoorbeeld TTL.
Sync : signaal wordt niet meer tijdscritisch doorgegeven.
Beschrijving blok diagram (figuur 3) : o buffer en signaalvormdeel : alle signalen van en naar de telefoon worden gebufferd, (zie hierboven) om deze lijnen vrij van storingen te maken alsook om de niveaus (CMOS, TTL, 3. 3V,...) aan te passen aan deze van de gebruikte processor in de data adaptorkaart. Het klok signaal HClk wordt bovendien versterkt (sinus naar blok) om nette flanken te krijgen. Hiervoor zorgt het deel A unis de schakeling weergegeven in figuur 11. Hierdoor wordt de werking van de interface minder ruis-en hoogfrequent gevoelig. Voor dit doeleinde is onder meer een weerstand R4 tussen de uitgang tussen de uitgang I/08 en de ingang CLK 1/12 (figuur 10) opgenomen.
De weerstand onderdrukt under-en overshoot bij snelle signalen.
<Desc/Clms Page number 6>
klok teller 7 of 8 pulsen (figuur 7) : het klok wordt gestuurd als een continue stroom van pulsen. Vermits een eenvoudige uart, dit is een uart die niet bit synchroon, byte asynchroon kan werken, zoals in de Rockwell L1300 serie, niet kan werken met een synchronisatie signaal, mogen er alleen maar de bruikbare klokken (dit zijn klokpulsen bij dewelke er data beschikbaar is op de RxD lijn) doorgegeven worden. In het geval van 8 bits per karakter worden dat 8 klokpulsen. Gebruiken we een Rockwell processor type L1300, en dit is speciaal in deze uitvinding, dan mogen we voor het allereerste te ontvangen karakter na een hardware reset alleen 7 klokpulsen doorgeven. Vandaar deze 7 of 8 teller.
De instelling gebeurt met een van de controle lijnen (Cntrl). In figuur 7 bevat dan ook de eerste serie van PRCLK 7 pulsen en de tweede 8 pulsen. Dit wordt gerealiseerd door op PIDLE een toggle signaal te sturen en PCLR van hoog naar laaf te laten gaan. De toggle wordt door PRCLK overgenomen en de overgang van PCLR maakt PRCLK hoog. De daarop volgende HSYNC laat dan de eerste serie door op PRCLK.
* RxD enable latch :
Data komt van de telefoon naar de data adaptor. Deze informatie wordt gebufferd, naar een digitaal niveau gebracht, en via een schakelaar (deel B in figuur 11) naar de adaptor gestuurd. Deze schakelaar schakelt de data alleen door tijdens de duur van het karakter, daarna wordt de RxD lijn hoog of laag gehouden, afhankelijk van de programmatie. De pulsen PRCLK dragen zorg voor dat de gebufferde data HDATA-Tx naar de kaart (PDATA-Rx) wordt overgedragen.
Zo ook zullen eventuele stoorsignalen op HDATA-Tx welke door de telefoon ontvangen worden niet worden overgedragen (PDATA-Rx) aan de kaart.
EMI6.1
I
<Desc/Clms Page number 7>
RxD data latch en synchronizer :
Data komt van de data adaptor naar de telefoon (figuur 5). Vermits de processor in de data adaptor niet altijd beschikt over de nodige verwerkingscapaciteit of de specifieke hardware, wordt in deze unit, en dit is specifiek voor deze uitvinding, de datastroom naar de telefoon opgeslagen in het interface en pas doorgestuurd als de telefoon daar om vraagt, dus binnen het toegekende tijdslot.
Dit wil zeggen met de exacte klokpulsen en direct na
EMI7.1
I het sync signaal (HSync). De processor kan dan op een trager tempo tussen twee sync pulsen het volgende karakter in het interface opslaan. De processor moet er echter wel zorg voor dragen dat er effectief tussen twee pulsen datakarakters worden overgedragen. reset control & timing verification (figuur 7) :
Deze unit zorgt ervoor dat timing synchroon loopt met de telefoon, na aanschakelen de eerste kloktrein uit 7 pulsen bestaat, de wake-up procedure van de telefoon geinitieerd wordt en het onderscheid gemaakt wordt tussen synckarakters en datakarakters.
De wake-up van de handset gebeurt door het klampen de van TxD lijn naar een hoog niveau (PCLR). ! Vermits de Uart in de Rockwell processor geen data kan
EMI7.2
sturen zonder de aanwezigheid van enige klokpulsen, I moeten we dit hier oplossen door het toevoegen van een extra controle lijn.
Wake-up procedure (fig. 7 en 8) : PCLR : reset : reset signaal voor interface HSYNC : sync signaal : signaal van de telefoon HCLK : clock signaal : gebufferd en versterkt kloksignaal van de telefoon dat pas actief wordt na
<Desc/Clms Page number 8>
EMI8.1
laag worden van PSTART en de daarop volgende HSYNC I puls.
HDATATX : transmit lijn van telefoon PRCLK : clock, 7 of 8 pulsen, naar data interface PSYNC : sync signaal : gebufferd van telefoon naar data interface PDATARX : transmit lijn naar data interface
Dit diagram toont duidelijk hoe de klokpulsen gefilterd doorgestuurd worden naar de data adaptor. De ontvangen data op PDATARX is de gebufferde data, alleen vrijgegeven tijdens PRCLK, naar de data adaptor.
Figuur 5 : sync karakters van kaart naar telefoon : PIDLE : I/O lijn data adaptor geeft aan dat sync karakters moeten gestuurd worden naar Telefoon PTCLK : klok, invers van HCLK, gebruikt voor timing sturen data naar buffer PDATA¯TX : data van data adaptor naar buffer HDATARX : data van buffer naar Telefoon, volgens timing gevraagd door de Telefoon bus.
Als de IDLE lijn laag gehouden wordt, dan is de data (HDATARX) ook laag tijdens de SYNC puls. Dit is een mogelijkheid voor de data adaptor om een sync karakter te genereren.
Figuur 6 : datakarakters van kaart naar telefoon : PIDLE : I/O lijn data adaptor geeft aan dat synckarakters moeten gestuurd worden naar telefoon PTCLK : klok, invers van HCLK, gebruikt voor timing I sturen data naar buffer PDATATX : data van data adaptor naar buffer HDATARX : data van buffer naar telefoon, volgens timing gevraagd door de telefoon bus.
<Desc/Clms Page number 9>
Als de IDLE lijn hoog gehouden wordt, dan is de data (HDATA¯RX) ook hoog tijdens de SYNC puls. De nu doorgestuurde karakters worden als echte datakarakters beschouwd.
Na opstarten van de data adaptor is PCLR actief hoog (figuur 7). De data adaptor schakelt de PIDLE lijn hoog en laag, en hierdoor ook PRCLK tot de ! data adaptor in synchronisatie is met de bus.
Daarna wordt PCLR laag gebracht, en na een SYNC puls start de continue werking van de buffer : 7 of 8 klokpulsen worden naar de data adapter gestuurd.
Figuur 8 : wake-up handset : PSTART : I/O lijn van de data adaptor, hierdoor komt HDATA¯RX hoog, zonder hiervoor klokpulsen nodig te hebben.
Vermits we werken met een synchrone EPLD (buffer) kan geen enkele uitgang van niveau veranderen
EMI9.1
zonder klokpulsen PIDLE, PCLR en PSTART kunnen dit I ;omzeilen. Indien de handset aangesloten is, zal deze klok en sync pulsen sturen.
In figuur 9 wordt in de vorm van een stroomdiagram deze wake-up procedure toegelicht. Eerst zijn (20) de PIDLE en PCLR laag omdat de telefoon niet actief is. Op PSTART wordt nu een puls gegenereerd (21) waardoor een timer gestart wordt. Er moet nu een HSYNC door de telefoon worden afgegeven die de klok HCLK start waarnaar gekeken (22, 23) wordt. Wordt niet binnen de ingestelde tijd (24) een klokpuls ontvangen, dan wordt vastgesteld (26) dat de telefoon niet aanstaat. Wordt wel een klokpuls ontvangen (23 Y) dan wordt vastgesteld (25) dat de telefoon aanstaat en wordt de transmissie vrijgegeven.
EMI9.2
I
<Desc / Clms Page number 1>
"Data collection unit for data transmission between a mobile phone and a data terminal."
This invention relates to an adaptation unit for data transmission between a mobile phone and a data terminal, which adaptation unit contains a card and a cable, which card is provided to be connected to the data terminal, which cable is provided on the one hand to be connected to the mobile telephone and, on the other hand, with the card, the telephone being provided with a generator to generate clock and synchronization signals.
Such an adaptation unit is known from EP-A-0 655 873 and is provided for use in modern digital cellular systems, such as for instance the known GSM system ("Global System for Mobile communication"). In such a system, the user is offered various services, which are divided into three classes: telecommunication, transmission and additional services.
Telecommunication services are services that allow users to carry out data transfers, such as telephone calls, emergency calls, automatic faxes and short messages service.
The bearer services are provided on the card and allow the use of telecommunication services. These are subdivided according to protocols used for data transfer. An example of this
<Desc / Clms Page number 2>
is the line switched asynchronous data transfer ("circuit switched data transfer").
The known adaptation unit according to EP-A-0 655 873 is provided with a buffer for storing data from the mobile telephone or the data terminal. Furthermore, means are provided to feed the buffer from the adaptation unit such that the battery of the mobile phone is saved as much as possible.
A drawback of the adaptation unit according to EP-A-0 655 873 is that in order to realize data transfer, the adaptation unit must be provided with the necessary hardware interfaces and have sufficient processing capacity. For the latter, certain controllers are available on the market, such as Motorola MC68302. These controllers are quite powerful and therefore quite expensive to buy. With less powerful controllers, which among other things have a smaller processing capacity, data transfer is so far very difficult to realize.
The object of the invention is to realize an adaptation unit which allows data transfer with less powerful processing capacity without compromising the transmission quality.
According to the invention, the adaptation unit is characterized in that the adaptation unit comprises an interface which is provided on the one hand to receive data characters from the card independently of said clock signals and to distinguish sync characters and data characters from each other and each time transfer the data characters to the telephone in an allocated time slot. and which interface, on the other hand, is provided to control a
<Desc / Clms Page number 3>
pass predetermined number of clock signals to the card.
The invention will now be described in detail with reference to the accompanying figures, in which: figure 1 illustrates the distribution of the hardware and software between telephone and adaptation unit; figure 2 illustrates the prior art figure 3 illustrates a block diagram of the interface according to the invention with the telephone and the map attached; figure 4 shows a time diagram for communication between telephone and card; Figures 5 and 6 show time charts for communication between card and telephone; Figures 7 and 8 show time diagrams for synchronization and bus release; Figure 9 shows a flow chart for start-up; Figure 10 gives a detailed picture of the interface signals; figure 11 gives a detailed picture of the interface circuit.
The adaptation unit according to the invention uses a serial bus connecting two processors. This bus is a fast synchronous connection with bit rates up to 500,000 bits per second.
To achieve this, we must assume that both processors have the necessary hardware interfaces and processing capacity. This is not always so obvious.
To solve this problem, we use not only an active bus, but also a converter:
<Desc / Clms Page number 4>
the buffer in figure 2 is replaced by an intelligent interface. This can be a simple processor or programmable logic, type PAL ("Programmable Array Logic"), GAL or EPLD ("Erasable and Programmable Logic Device").
The interface does not only provide the
EMI4.1
electrical separation of the two processors, but will also ensure that the second processor (the one in the card or adapter) can run out of synchronization and will only receive relevant data, without sync characters. Electrical separation means that power does not flow directly from the phone to the card and vice versa. The card features an asynchronous uart that delivers asynchronous pulses to the bus. Means are provided in the interface for translating these asynchronous pulses into synchronous ones in order to provide synchronous pulses to the telephone and vice versa.
Operation of the interface:
The operation of this adaptation unit is independent of the data and can therefore be used for both data and control messages. The bits run consecutively from the phone to the adapter. The processor of the adapter checks by counting the bits whether they are data bits or sync bits.
Since not all processors have a synchronous serial port, the signals in figure 1 are processed in the following way:
Receive data (RxD), d. w. z. from the telephone to the card (Figure 4): from the complete train of clock pulses (HClk), only the 8 flanks (PRClk) are selected with effective data characters (HDATATx) present on the RxD line. This allows the PRCLK to be used as an interrupt for bits to be received
<Desc / Clms Page number 5>
data. (HDATA-Tx). The uart in the card is only active under the control of PRClk.
Transmit data (TxD), d. w. z. from the card to the phone (Figure 5): the data (PDATA-Tx) is first buffered in a signal buffer ("latch") of the interface and only when HClk and HSync are actively transferred to the phone (HDATA-Rx ) in the assigned timeslot. This eliminates the need for the processor to perform this time-critical task. The data characters are therefore sent independently of Hclk. Only it must be ensured that the data characters are sent between two consecutive Hsync pulses.
Clock (Clk): signal is converted to a digitally compatible level, for example TTL.
Sync: signal is no longer time-critical.
Description block diagram (figure 3): o buffer and signal form part: all signals to and from the phone are buffered, (see above) to make these lines free from interference as well as to adjust the levels (CMOS, TTL, 3.3V, .. .) to match that of the processor used in the data adapter card. The clock signal HClk is also amplified (sine to block) to get neat edges. Part A ensures the circuit shown in Figure 11. This makes the operation of the interface less sensitive to noise and high-frequency. For this purpose, a resistor R4 between the output between the output I / 08 and the input CLK 1/12 (figure 10) is included.
Resistance suppresses under and overshoot on fast signals.
<Desc / Clms Page number 6>
clock counter 7 or 8 pulses (figure 7): the clock is controlled as a continuous flow of pulses. Since a simple uart, this is a uart that cannot work bit synchronously, byte asynchronously, as in the Rockwell L1300 series, cannot work with a synchronization signal, only the usable clocks (these are clock pulses at which data is available is on the RxD line). In the case of 8 bits per character, this becomes 8 clock pulses. If we use a Rockwell processor type L1300, and this is special in this invention, then for the very first character to be received after a hardware reset, we may only transmit 7 clock pulses. Hence this 7 or 8 counter.
The setting is done with one of the control lines (Cntrl). Therefore, in Figure 7, the first series of PRCLK contains 7 pulses and the second 8 pulses. This is achieved by sending a toggle signal on PIDLE and letting PCLR go from high to low. The toggle is taken over by PRCLK and the transition from PCLR makes PRCLK high. The subsequent HSYNC then passes the first series on PRCLK.
* RxD enable latch:
Data comes from the phone to the data adapter. This information is buffered, brought to a digital level, and sent to the adapter via a switch (part B in Figure 11). This switch only forwards the data for the duration of the character, after which the RxD line is kept high or low, depending on the programming. The pulses PRCLK ensure that the buffered data HDATA-Tx is transferred to the card (PDATA-Rx).
Likewise, any interfering signals on HDATA-Tx received by the phone will not be transferred (PDATA-Rx) to the card.
EMI6.1
I
<Desc / Clms Page number 7>
RxD data latch and synchronizer:
Data comes from the data adapter to the phone (figure 5). Since the processor in the data adapter does not always have the necessary processing capacity or the specific hardware, in this unit, and this is specific to this invention, the data stream to the phone is stored in the interface and is only forwarded when the phone asks for it. , so within the allocated timeslot.
This means with the exact clock pulses and immediately after
EMI7.1
I the sync signal (HSync). The processor can then store the next character in the interface at a slower pace between two sync pulses. However, the processor must ensure that data characters are effectively transferred between two pulses. reset control & timing verification (figure 7):
This unit ensures that the timing is synchronized with the telephone, after switching on the first clock train consists of 7 pulses, the wake-up procedure of the telephone is initiated and a distinction is made between sync characters and data characters.
The wake-up of the handset is done by clinging the TxD line to a high level (PCLR). ! Since the Uart cannot store data in the Rockwell processor
EMI 7.2
without the presence of any clock pulses, I have to solve this by adding an extra control line.
Wake-up procedure (fig. 7 and 8): PCLR: reset: reset signal for interface HSYNC: sync signal: signal from the telephone HCLK: clock signal: buffered and amplified clock signal from the telephone that only becomes active after
<Desc / Clms Page number 8>
EMI8.1
getting low from PSTART and the subsequent HSYNC I pulse.
HDATATX: transmit line from telephone PRCLK: clock, 7 or 8 pulses, to data interface PSYNC: sync signal: buffered from telephone to data interface PDATARX: transmit line to data interface
This diagram clearly shows how the clock pulses are transmitted filtered to the data adapter. The received data on PDATARX is the buffered data, released only during PRCLK, to the data adapter.
Figure 5: sync characters from card to phone: PIDLE: I / O line data adapter indicates that sync characters should be sent to Phone PTCLK: clock, inverse of HCLK, used for timing send data to buffer PDATA¯TX: data from data adapter to buffer HDATARX: data from buffer to Telephone, according to timing requested by the Telephone bus.
If the IDLE line is kept low, the data (HDATARX) is also low during the SYNC pulse. This is an opportunity for the data adapter to generate a sync character.
Figure 6: data characters from card to phone: PIDLE: I / O line data adapter indicates that sync characters should be sent to phone PTCLK: clock, inverse of HCLK, used for timing I send data to buffer PDATATX: data from data adapter to buffer HDATARX: data from buffer to telephone, according to timing requested by the telephone bus.
<Desc / Clms Page number 9>
If the IDLE line is kept high, the data (HDATA¯RX) is also high during the SYNC pulse. The now forwarded characters are considered to be real data characters.
After starting the data adapter, PCLR is active high (figure 7). The data adapter switches the PIDLE line high and low, and therefore also PRCLK to the! data adapter in synchronization with the bus.
Then PCLR is brought low, and after a SYNC pulse the continuous operation of the buffer starts: 7 or 8 clock pulses are sent to the data adapter.
Figure 8: wake-up handset: PSTART: I / O line of the data adapter, this makes HDATA¯RX high, without needing clock pulses.
Since we work with a synchronous EPLD (buffer), no output can change level
EMI9.1
without clock pulses PIDLE, PCLR and PSTART I can bypass this. If the handset is connected, it will send clock and sync pulses.
Figure 9 illustrates this wake-up procedure in the form of a flow chart. First (20) the PIDLE and PCLR are low because the phone is idle. A pulse is now generated on PSTART (21) which starts a timer. An HSYNC should now be issued by the phone starting the HCLK clock being watched (22, 23). If a clock pulse is not received within the set time (24), it is determined (26) that the phone is not switched on. If a clock pulse is received (23 Y), then it is determined (25) that the telephone is on and the transmission is released.
EMI9.2
I