AT524458A2 - Chipmodul, Verwendung des Chipmoduls, Prüfanordnung sowie Prüfverfahren - Google Patents

Chipmodul, Verwendung des Chipmoduls, Prüfanordnung sowie Prüfverfahren Download PDF

Info

Publication number
AT524458A2
AT524458A2 ATA50956/2021A AT509562021A AT524458A2 AT 524458 A2 AT524458 A2 AT 524458A2 AT 509562021 A AT509562021 A AT 509562021A AT 524458 A2 AT524458 A2 AT 524458A2
Authority
AT
Austria
Prior art keywords
chip
contact layer
contact
chip module
module according
Prior art date
Application number
ATA50956/2021A
Other languages
English (en)
Other versions
AT524458A3 (de
Original Assignee
First Sensor AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by First Sensor AG filed Critical First Sensor AG
Publication of AT524458A2 publication Critical patent/AT524458A2/de
Publication of AT524458A3 publication Critical patent/AT524458A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4811—Constructional features, e.g. arrangements of optical elements common to transmitter and receiver
    • G01S7/4813—Housing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5776—Signal processing not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4814—Constructional features, e.g. arrangements of optical elements of transmitters alone
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/497—Means for monitoring or calibrating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32111—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Environmental & Geological Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Wire Bonding (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die vorliegende Anmeldung betrifft ein Chipmodul, umfassend einen Chip, aufweisend eine Vor- der- und eine Rückseite; einen Chipträger, aufweisend eine dem Chip zugewandte Oberseite; eine auf der Oberseite des Chipträgers und zwischen der Rückseite des Chips und der Oberseite des Chipträgers angeordnete leitfähige Kontaktschicht, ein auf einer dem Chip zugewandten Oberseite der Kontaktschicht zumindest bereichsweise angeordneter, elektrisch leitfähiger Klebstoff, der die Oberseite der Kontaktschicht und eine Rückseite des Chips miteinander verbindet. Die Kontaktschicht weist zumindest zwei voneinander elektrisch isolierte Bereiche auf, die jeweils über den im jeweiligen isolierten Bereich auf der Oberseite der Kontaktschicht angeordneten leit- fähigen Klebstoff mit dem Chip elektrisch verbunden sind. Ein leitfähiger Klebstoff kann in der vorliegenden Anmeldung sowohl ein leitfähiger Klebstoff im engeren Sinne als auch eine geeignete leitfähige Verbindung sein, z.B. Lot.

Description

15
20
25
30
35
PA136112AT FS-00021 DE20012277 1
Chipmodul, Verwendung des Chipmoduls, Prüfanordnung sowie Prüfverfahren
Die vorliegende Anmeldung betrifft ein Chipmodul, die Verwendung eines derartigen Chipmoduls, insbesondere in einem LIDAR-Sensor, eine Prüfanordnung zum Prüfen einer Kontaktierung des Chipmoduls sowie ein Prüfverfahren zum Prüfen der Kontaktierung des Chipmoduls.
Halbleiterbauelemente benutzen üblicherweise eine Wafer- bzw. Chip-Vorderseite für die Anordnung von elektrisch aktiven Elementen. Diese Halbleiterbauelemente werden auf einem Chipträger montiert und mit diesem elektrisch kontaktiert. Viele dieser Halbleiterbauelemente benötigen dafür eine elektrisch leitende Kontaktierung der Chiprückseite. Zur Sicherstellung eines ausreichend guten elektrischen Kontaktes werden Wafer-Rückseiten üblicherweise metallisiert, sehr oft durch eine Metall-Sandwich-Schicht mit einer abschließenden Gold Oberfläche.
Die Verbindung zwischen dem Chip und dem Chipträger hat zwei wesentliche Funktionen zu erfüllen. Dabei muss zum einen eine hinreichende mechanische Verbindung hergestellt werden, die unter Einsatzbedingungen des Bauelementes die Festigkeit, insbesondere die Haftfestigkeit, gewährleistet. Ferner sollte diese Verbindung eine stabile elektrische Verbindung unter vorzugsweise Einsatzbedingungen gewährleisten. Die Kombination dieser zwei Funktionen erzeugt hohe Anforderungen an die Klebeverbindung bzw. Löt- oder Sinterverbindung.
Die Aufgabe der vorliegenden Erfindung besteht darin zumindest einige der vorgenannten Nachteile des Standes der Technik zu beseitigen oder zumindest zu verringern. Insbesondere kann es eine Aufgabe sein, die Stabilität und Zuverlässigkeit der Verbindung zwischen einem Chip und einem Chipträger zu verbessern und/oder eine Möglichkeit zu schaffen, den Zustand dieser elektrischen und mechanischen Verbindung zu prüfen und insbesondere auch dauerhaft zu überwachen.
Gelöst wird diese Aufgabe durch ein Chipmodul gemäß Anspruch 1 und/oder durch eine Prüfanordnung zum Prüfen einer Kontaktierung des Chipmoduls und/oder durch ein Prüfverfahren zum Prüfen der Kontaktierung des Chipmoduls gemäß einem der nebengeordneten Ansprüche. Vorteilhafte oder beispielhafte Weiterbildungen der Erfindung sind in den Unteransprüchen ausgeführt und in den Figuren dargestellt.
Das erfindungsgemäße Chipmodul, umfasst
- zumindest einen Chip, aufweisend eine Vorder- und eine Rückseite; - einen Chipträger, aufweisend eine dem Chip zugewandte Oberseite;
15
20
25
30
35
PA136112AT FS-00021 DE20012277 2
- eine auf der Oberseite des Chipträgers und zwischen der Rückseite des Chips und der Oberseite des Chipträgers angeordnete leitfähige Kontaktschicht, und
- ein auf einer dem Chip zugewandten Oberseite der Kontaktschicht zumindest bereichsweise angeordneter, elektrisch leitfähiger Klebstoff , der die Oberseite der Kontaktschicht und eine Rückseite des Chips miteinander verbindet.
Vorliegend kann der elektrisch leitfähige Klebstoff eine Lötverbindung oder eine Sinterschicht umfassen oder als Lötverbindung bzw. Sinterverbindung ausgebildet sein. Die Kontaktschicht weist zumindest zwei voneinander elektrisch isolierte Bereiche auf. Über den im jeweiligen isolierten Bereich auf der Oberseite der Kontaktschicht angeordneten, elektrisch leitfähigen Klebstoff sind die voneinander elektrisch isolierten Bereiche jeweils mit dem Chip, insbesondere mit der Chiprückseite, insbesondere stoffschlüssig und elektrisch leitfähig, verbunden. Dabei ist der elektrisch leitfähige Klebstoff vorzugsweise derart angeordnet, dass die Bereiche mit elektrisch leitfähigem Klebstoff entsprechend der isolierten Bereiche der Kontaktschicht voneinander elektrisch isoliert sind. Damit können also unterschiedliche Stellen der meist durchgehend metallisierten Chiprückseite von den einzelnen Bereichen der zunächst gegeneinander isolierten Klebstoffbereiche kontaktiert werden.
Unter einem Chip kann vorliegend ein mikroelektronisches Bauteil verstanden werden, insbesondere ein Halbleiterchip oder ein Mikrosystem. Der Chip hat eine Vorderseite und eine Rückseite. Die Vorderseite trägt üblicherweise die aktiven Halbleiterstrukturen. Der Chip kann an seiner Rückseite elektrische Kontakte, beispielsweise zum Versorgen eines in dem Chip integrierten elektrischen Bauteils oder Mikrosystems mit einer Spannung und/oder zum Kommunizieren mit dem elektrischen Bauteil und/oder Mikrosystem, aufweisen. Zusätzlich oder alternativ kann der Chip weitere elektrische Kontakte an seiner Vorderseite aufweisen.
Das Chipmodul hat insbesondere den Vorteil, dass zwei oder mehr voneinander elektrisch isolierte Bereiche des Chips mittels geeigneter elektrischer Verbindungen auf eine Chipträgerunterseite und damit die Chipmodulunterseite kontaktiert werden.
Die Kontaktschicht kann beispielsweise Gold und/oder andere edie Metalle und/oder andere Metalle umfassen. Der elektrisch leitfähige Klebstoff kann beispielsweise ein Polymer, oder mehrere Polymere, z.B. Epoxidharz, Acrylat, Silikon, Polyurethan und/oder Ester umfassen. Der elektrisch leitfähige Klebstoff kann Silberpartikel und/oder ein oder mehrere andere leitfähige Stoffe, beispielsweise Graphit, umfassen. Die leitfähigen Stoffe können insbesondere in dem/den Polymer/en eingebettet sein. Ein nicht elektrisch leitfähiger Klebstoff kann beispielsweise aus ungefüllten oder gefüllten Polymeren bestehen, wobei die Füllstoffe nicht elektrisch leitfähig sind.
15
20
25
30
35
PA136112AT FS-00021 DE20012277 3
Diese Füllstoffe können anorganisch, wie z.B. Siliziumoxid oder Aluminiumoxid, oder wiederum Polymere sein.
In einer Ausführungsform kann die Kontaktschicht zumindest drei, vorzugsweise zumindest vier voneinander isolierte Bereiche aufweisen, die jeweils über den im jeweiligen isolierten Bereich auf der Oberseite der jeweiligen Kontaktschicht angeordneten leitfähigen Klebstoff mit dem Chip, insbesondere mit den elektrischen Kontakten des Chips der Chipunterseite, elektrisch verbunden sind. In anderen Ausführungsbeispielen kann-die Kontaktschichte mehr als vier voneinander isolierte Bereiche aufweisen. Die voneinander isolierten Bereiche können auch als Kontaktbereiche bezeichnet werden.
In einer Ausführungsform kann der Chip eine Länge und/oder Breite aufweisen, die geringer ist als eine Länge und/oder Breite der Kontaktschicht, sodass die Kontaktschicht über den Chip hinausragt. Insbesondere ragt dann zumindest eine Kontaktfläche auf dem Chipträger über den Chip hinaus.
In einer alternativen Ausführungsform kann der Chip eine Länge und/oder Breite aufweisen, die größer ist als die Länge und/oder Breite der Kontaktschicht auf dem Chipträger, so dass der Chip die Kontaktbereiche vollständig überdeckt.
In einer weiteren Ausführungsform kann der Chip derart ausgebildet und angeordnet sein, dass die Kontaktschicht an einer oder mehr Kanten über den Chip hinausragt, während zumindest eine weitere Kante des Chips die Kontaktschicht überdeckt. Insbesondere kann eine oder können einige der Kontaktbereiche über den Chip hinausragen, während ein oder mehrere andere Kontaktbereiche von dem Chip überdeckt sind.
Bei sehr kleinen Chips (insbesondere bei Chips mit einer Kantenlänge kleiner 2mm) kann es technologisch günstiger sein, die Kontaktschicht größer als der Chip zu gestalten. Bei sehr groBen Chips wiederum kann es vorteilhaft sein, die Kontaktschicht-Kantenlänge kleiner als die Chip-Kantenlänge zu wählen, damit das unterschiedliche Ausdehnungsverhalten weniger zum Tragen kommt.
In einer Ausführungsform ist der Chip und die Kontaktschicht derart zentriert angeordnet, dass ein Flächenmittelpunkt der Oberseite der Kontaktschicht einen minimalen Abstand zu einem FIlächenmittelpunkt der Rückseite des Chips aufweist. Die Kontaktschicht umfasst dabei die elektrisch voneinander isolierten Bereiche, sodass die Fläche der Kontaktschicht von äußeren Kanten der elektrisch voneinander isolierten Bereiche definiert wird. Der Flächenmittelpunkt einer
15
20
25
30
35
PA136112AT FS-00021 DE20012277 4
derart definierten Fläche der Kontaktschicht kann somit in einem der voneinander isolierten Bereiche liegen oder auch in einem Bereich, der zwischen den voneinander isolierten Bereichen liegt.
Typischerweise weisen die voneinander isolierten Bereiche, auch als Kontaktflächen bezeichnet, jeweils eine sich von der Oberseite des Chipträgers zu einer Unterseite des Chipträgers erstreckende Durchkontaktierung auf. Dies kann den Vorteil haben, dass über die Durchkontaktierung jeder der voneinander isolierten Bereiche unabhängig von den anderen elektrisch ansteuerbar ist.
In einer Ausführungsform weist eine Durchkontaktierung, vorzugsweise zumindest einige oder alle Durchkontaktierungen, an der Unterseite des Chipträgers eine Lötfläche und/oder eine Lotkugel auf. Dies kann den Vorteil haben, dass das Chipmodul auf einer Leiterplatte mit korrespondierend angeordneten Kontakten angeordnet werden kann und mit diesen Kontakten, beispielsweise durch Verschmelzung der Lötflachen und/oder Lotkugeln mit den Kontakten auf einfache Weise, beispielsweise zu einem sogenannten Ball Grid Array, verbunden werden kann. Bei größeren Chip- bzw. Gehäuse-Kantenlängen kann eine unterschiedliche thermische Ausdehnung stärker zum Tragen kommen. Zur Reduktion des thermomechanischen Stresses können Lotkugeln bzw. Lotkugelarrays (BGA) verwendet werden.
In einer Ausführungsform können einige oder alle Durchkontaktierungen als Hülsen mit vorzugsweise konzentrischen, leitenden Durchgängen ausgebildet sein. Zusätzlich kann in den Hülsen und/oder zwischen den Hülsen und der Chip-Rückseite, vorzugsweise für jeden der voneinander elektrisch isolierten Bereiche, ein leitfähiger Klebstoff angeordnet sein.
Zwischen der Kontaktschicht und der Chiprückseite und/oder zwischen dem Chipträger und der Chiprückseite kann ein nicht elektrisch leitfähiger Klebstoff angeordnet sein. Insbesondere kann der nicht elektrisch leitfähige Klebstoff zwischen den voneinander elektrisch isolierten Bereichen der Kontaktschicht angeordnet sein. Dies kann neben dem räumlichen Abstand zwischen den elektrisch voneinander isolierten Bereichen ermöglichen, dass die voneinander elektrisch isolierten Bereiche der Kontaktschicht elektrisch voneinander isoliert werden. Derart kann der elektrisch nicht leitfähige Klebstoff die Oberseite des Chipträgers und/oder die Oberseite der Kontaktschicht mit der Rückseite des Chips, insbesondere stoffschlüssig, verbinden. Der nicht elektrisch leitfähige Klebstoff kann insbesondere blasenfrei, d.h. vorzugsweise ohne Lufteinschlüsse, sein.
Das Chipmodul kann einen weiteren oder mehrere weitere Chips umfassen. Die Merkmale der vorliegenden Anmeldung, die hinsichtlich des einen Chips beschrieben sind, können analog auf den zumindest einen weiteren oder die mehreren weiteren Chips angewendet werden.
15
20
25
30
35
PA136112AT FS-00021 DE20012277 5
In einer Ausführungsform, in der das Chipmodul mehrere Chips umfasst, können die Chips unterschiedliche Ausprägungen haben. Beispielsweise kann ein Sensorchip oder mehrere Sensorchips, ASIC‘s zur Signalauswertung, ein oder mehrere Temperatursensor/en und/oder ein oder mehr LED als Lichtquelle vorgesehen sein. Es können auch gleichartige Chips in einem Chipmodul verbaut sein.
In einer Ausführungsform kann das Chipmodul ein Gehäuse umfassen. Vorzugsweise schließt das Gehäuse den Chip und die Kontaktschicht, insbesondere die elektrisch voneinander isolierten Bereiche der Kontaktschicht, zumindest teilweise, vorzugsweise vollständig ein. Das Gehäuse kann insbesondere an der Oberseite des Chipträgers angeordnet sein. Das Gehäuse kann einen Deckel und/oder einen Rahmen und/oder ein Fenster und/oder Fenstergläser umfassen. Das Gehäuse kann den Chip und die Kontaktschicht vor Verschmutzungen und/oder Stößen schützen.
In einer Ausführungsform kann das Gehäuse an einer Oberseite des Chips ein optisches Fenster aufweisen. Dies kann insbesondere vorteilhaft sein, um das Chipmodul in optischen Sensoren verwenden zu können, bspw. einem LIDAR-Sensor. Das Gehäuse kann dabei beispielsweise ein oder mehrere Fenstergläser umfassen. Ferner kann das Gehäuse eine Lichtquelle, beispielsweise einen Strahler, einen Laserchip und/oder einen weiteren Chip, beispielsweise einen Temperatursensor, umfassen. Eine Lichtquelle, beispielsweise in Form eines Strahlers, ein Laserchip und/oder einen weiteren Chip, beispielsweise ein Temperatursensor, kann zusätzlich oder alternativ an dem Gehäuse montiert sein.
In einer Ausführungsform kann das Chipmodul Passivierungen umfassen. Durch eine Passivierung kann das Chipmodul vor Umwelteinflüssen geschützt sein. Passivierungen können zum Beispiel Lacke, Conformal Coatings, Vergüsse, Glob Tops, Underfills oder Moldcompounds sein, die ganzflächig oder partiell aufgebracht sind.
Das Chipmodul kann in einer Ausführungsform zumindest einen Bonddraht aufweisen. Der Chipträger kann ein elektrisches Kontaktelement aufweisen, vorzugsweise in Form einer mit einem leitfähigen Material gefüllten Durchgangsbohrung. Der Bonddraht kann eine Vorderseite des Chips mit dem Kontaktelement elektrisch verbinden. Diese Anordnung kann ermöglichen, dass über diesen Bonddraht und einen Vorderseitenkontakt des Chips ein Stromfluss gegen die Chiprückseite gemessenen werden kann.
In einer Ausführungsform kann der Chip eine Länge von zumindest 1 mm, vorzugsweise zumindest 1,5mm, besonders bevorzugt zumindest 2 mm aufweisen. Zusätzlich oder alternativ kann
15
20
25
30
PA136112AT FS-00021 DE20012277 6
der Chip eine Länge von höchstens 200 mm, vorzugsweise höchstens 100 mm, besonders bevorzugt höchstens 50 mm aufweisen. Es können jedoch auch Chips mit noch größeren Abmessungen verarbeitet werden.
In einer Ausführungsform kann der Chip eine Breite von zumindest 1 mm, vorzugsweise zumindest 1,5mm, besonders bevorzugt zumindest 2 mm aufweisen. Zusätzlich oder alternativ kann der Chip eine Breite von höchstens 200 mm, vorzugsweise höchstens 100 mm, besonders bevorzugt höchstens 50 mm aufweisen.
Das Chipmodul kann insbesondere in einem optischen Sensor, insbesondere einem LIDAR-Sensor, verwendet werden. Diese können beispielsweise in Fahrzeuginformations- oder -sicherheitssystemen Anwendung finden, beispielweise Abstandswarnsystemen und im Bereich des autonomen Fahrens.
Ferner betrifft die vorliegende Anmeldung eine Prüfanordnung zum Überwachen einer Chipkontaktierung und/oder Lokalisieren von Defekten in der Chipkontaktierung.
Einen besonderen Vorteil kann die vorliegende Erfindung darin bieten, dass die wesentliche Funktion der sicheren Rückseitenkontaktierung eines Chips nicht nur im Fertigungsprozess selbst geprüft werden kann, sondern diese Prüfung permanent in einer Applikation, also während einer Verwendung des Chipmoduls, beispielsweise in einem Kraftfahrzeug, einer Drohne, darin wiederum zum Beispiel in einem LIDAR-Sensor, möglich ist. Das kann insbesondere bei sicherheitskritischen Anwendungen die Möglichkeit bieten, einen Ausfall frühzeitig zu erkennen und darauf entsprechend zu reagieren.
Die Prüfanordnung kann insbesondere umfassen - ein Chipmodul gemäß obigen Ausführungen, - ein erstes elektrisches Anschlusselement in elektrischem Kontakt mit einem ersten der isolierten Bereiche der Kontaktschicht,
- ein zweites elektrisches Anschlusselement
in elektrischem Kontakt mit einem zweiten, von dem ersten isolierten Bereich unterschiedlichen, isolierten Bereich der Kontaktschicht, oder
in elektrischem Kontakt mit einem elektrischen Kontaktelement des Chipträgers,
- ein mit dem ersten und dem zweiten Anschlusselement elektrisch verbundenes
7127
15
20
25
30
PA136112AT FS-00021 DE20012277 7
Strommessgerät zum Messen eines Prüfstroms zwischen dem ersten und dem zweiten Anschlusselement.
Das erste elektrische Anschlusselement kann insbesondere eine erste Kontaktiernadel sein. Das zweite elektrische Anschlusselement kann insbesondere eine zweite Kontaktiernadel sein.
Das erste elektrische Anschlusselement kann insbesondere in elektrischem Kontakt mit einer Durchkontaktierung des ersten isolierten Bereichs der Kontaktschicht sein. Das zweite elektrische Anschlusselement kann insbesondere in elektrischem Kontakt mit einer Durchkontaktierung des zweiten isolierten Bereichs der Kontaktschicht sein.
Ferner betrifft die vorliegende Anmeldung ein Prüfverfahren zum Überwachen einer Chipkontaktierung und/oder Lokalisieren von Defekten, insbesondere von defekten Bereichen, einer Chipkontaktierung. Das Prüfverfahren umfasst dabei typischerweise die folgenden Schritte:
l. Bereitstellen einer Prüfanordnung
Il. Messen zumindest eines Prüfstroms zwischen dem ersten und dem zweiten Anschlusselement und/oder weiterer Anschlusselemente
IN. Vergleichen zumindest eines der gemessenen Prüfströme mit einem weiteren gemessenen Prüfstrom und/oder einem Grenzwert
und/oder
Berechnen zumindest eines Widerstands aus zumindest einem der gemessenen Prüfströme und vergleichen des berechneten Widerstands mit einem weiteren berechneten Widerstand und/oder mit einem Grenzwert
IV. Lokalisierung von Defekten über die Zuordnung der Messwerte zur Position der Kontaktschicht.
Die Prüfanordnung entspricht insbesondere der oben beschriebenen Prüfanordnung. Das Verfahren kann in der oben angegebenen Reihenfolge durchgeführt werden. Einzelne Verfahrensschritte können mehrfach hintereinander durchgeführt werden, bevor der nächste Verfahrensschritt durchgeführt wird. Es kann auch eine andere Reihenfolge vorgesehen sein. Insbesondere kann der Schritt II entsprechend für weitere Anschlusselemente durchgeführt werden. Die gemessenen Prüfströme können gespeichert werden. Im Schritt Ill kann eine Vielzahl von gemessenen Prüfströmen miteinander oder jeweils mit einem Grenzwert verglichen werden. Es kann auch vorgesehen sein, dass aus den gemessenen Prüfströmen zunächst jeweils ein Widerstand
15
20
25
30
PA136112AT FS-00021 DE20012277 8
berechnet wird. Diese ermittelten Widerstände können daraufhin mit einem vordefinierten Grenzwert verglichen werden. Wird dieser Grenzwert überschritten oder unterschritten, kann dies auf einen Fehler hinweisen.
Der leitfähige Klebstoff kann insbesondere einen Grenzwert im niedrigen Ohm-Bereich haben. Bei einem Ausfall kann der Grenzwert des elektrischen Kontakts im Mega- oder Gigaohmbereich liegen.
Widerstände der elektrischen Kontakte von Chiprückseiten sind üblicherweise im unteren Ohmbereich. Je nach Chipfläche der Rückseite sind diese typisch oft kleiner als 1 Ohm.
Wenn es zum Ausfall einer solchen Verbindung zur Chiprückseite kommt, kann der Widerstand um den Faktor 1000 bis 1.000.000 oder mehr ansteigen. Ein solcher Anstieg kann elektronisch leicht zu detektieren sein.
Verwendet man Graphit- oder Aluminiumgefäüllte Klebstoffe, sind diese typischerweise weniger leitfähig. Sie liegen dann zumeist im Kilo- bis Megaohm-Bereich. Grenzwerte können auch von Umwelteinflüssen beispielsweise der Feuchte, abhängen.
Der Grenzwert kann somit produktspezifisch sein. Insbesondere kann der Grenzwert zumindest 0,1 Q, vorzugsweise zumindest 0,5 Q, besonders bevorzugt zumindest 1 Q betragen. Der Grenzwert kann kleiner 100 MQ, vorzugsweise kleiner 100 kQ oder besonders bevorzugt kleiner 100 Q sein.
Durch zeitlich wiederholte und vergleichende Messungen können Fehler vorhergesagt werden. Dafür kann beispielsweise ein erster gemessener Prüfstrom mit einem zweiten zu einem späteren Zeitpunkt gemessenen Prüfstrom verglichen werden. Der erste und der zweite Prüfstrom wurden vorzugsweise zwischen denselben isolierten Bereichen bzw. zwischen demselben isolierten Bereich und dem elektrischen Kontaktelement des Chipträgers gemessen.
Das Prüfverfahren kann insbesondere geeignet sein, die Kontaktierung während und/oder nach der Herstellung des Chipmoduls zu prüfen. Dabei können Übergangswiderstände von wenigstens zwei oder mehr der voneinander isolierten Kontaktbereiche mittels einer Strom-Spannungsmessung untereinander bzw. mit einem Gut-/Schlechtwert verglichen werden. Diese Messung kann in den Herstellungsprozess als Stichprobenmessung eingebunden werden. Es kann auch vorgesehen sein, dass während des Herstellungsprozesses des Chipmoduls alle Kontaktierungen oder im Wesentlichen alle Kontierungen gemäß dem Prüfverfahren geprüft werden.
15
20
25
30
35
PA136112AT FS-00021 DE20012277 9
Das Prüfverfahren kann im Rahmen der Qualitätskontrolle des Chipmoduls durchgeführt werden. Nach der Fertigstellung des Modules können, üblicherweise Endtest genannt, mit einer geeigneten Kontaktier- und Messvorrichtung, beispielsweise der beschriebenen Prüfanordnung, die Übergangswiderstände von wenigstens zwei oder mehr der isolierten Kontaktflächen mittels einer Strom-Spannungsmessung untereinander bzw. mit zumindest einem Grenzwert, beispielsweise in Form eines Gut-/Schlechtwerts, verglichen werden. Diese Messung kann in den Qualitätskontrollprozess als Stichprobenmessung eingebunden werden. Es kann auch vorgesehen sein, dass während der Qualitätskontrolle des Chipmoduls alle Kontaktierungen oder im Wesentlichen alle Kontierungen gemäß dem Prüfverfahren geprüft werden.
Das Prüfverfahren kann im Rahmen von Zuverlässigkeitsuntersuchungen zum Zwecke der Entwicklung, Änderung, Qualifikation, Qualitätssicherung des Chipmoduls durchgeführt werden. Mit geeigneten Kontaktier- und Messvorrichtungen, insbesondere der oben beschriebenen Prüfanordnung, können Übergangswiderstände von wenigstens zwei oder mehr der isolierten Kontaktflächen mittels einer Strom-Spannungsmessung erfasst werden. Das kann in Abhängigkeit verschiedener Parameter, wie Zeit, Temperatur, Feuchtigkeit etc. erfolgen. Die Messwerterfassung kann dabei kontinuierlich erfolgen.
In einer bevorzugten Ausführungsform kann das beschriebene Prüfverfahren während einer Verwendung des Chipmoduls, beispielsweise in einem LIDAR Sensor, angewandt werden. Die Messwerterfassung kann dabei kontinuierlich erfolgen. Bei Über- bzw. Unterschreiten vorgegebener Grenzwerte kann eine Warnung an das übergeordnete System erfolgen. Dies kann insbesondere für sicherheitsrelevante Systeme, bspw. in Fahrzeugsicherheitssystemen, vorteilhaft sein. So können Ausfälle von einzelnen Kontaktierungen des Chipmoduls vorzugsweise in Echtzeit erkannt und lokalisiert werden und durch das Warnsignal kann ein Ausfall oder einen Qualitätsverlust bestimmter Kontaktierungen einem Nutzer oder einem System signalisiert werden. Das Prüfverfahren kann somit neben einer plötzlich auftretenden Fehlfunktion des Chipmoduls auch eine beginnende Fehlfunktion des Chipmoduls erkennen.
Vorteilhafte Weiterbildungen der Erfindung sind in der nachfolgenden Figurenbeschreibung beispielhaft erläutert.
Es zeigen: Fig. 1 eine schematische Darstellung eines Chipmodul in einer Draufsicht, Fig.2 eine Schnittansicht des Chipmoduls der Figur 1, wobei der Chip nicht eingezeich-
net ist,
15
20
25
30
35
PA136112AT
FS-00021 DE20012277 10
Fig. 3
Fig. 4
Fig. 6
Fig. 7
Fig. 9
Fig. 10
Fig. 11
Fig. 12
Fig. 13
Fig. 14
Fig. 15
Fig. 16
Fig. 17
die Ansicht gemäß Fig. 2, wobei ein elektrisch leitfähiger Klebstoff eingezeichnet ist,
die Schnittansicht gemäß Figur 3, wobei zusätzlich der Chip eingezeichnet ist,
die Schnittansicht gemäß Figur 4, wobei zusätzlich ein Gehäuse eingezeichnet ist,
die Schnittansicht gemäß Figur 4, wobei zusätzlich Lotkugeln eingezeichnet sind,
eine schematische Darstellung eines Chipmodul in einer Draufsicht,
eine Schnittansicht des Chipmoduls der Figur 7, wobei der Chip nicht eingezeichnet ist,
die Ansicht gemäß Fig. 8, wobei ein elektrisch leitfähiger Klebstoff eingezeichnet ist,
die Schnittansicht gemäß Figur 9, wobei zusätzlich der Chip eingezeichnet ist,
die Schnittansicht gemäß Figur 10, wobei zusätzlich ein Gehäuse eingezeichnet ist,
die Schnittansicht gemäß Figur 11, wobei zusätzlich Lotkugeln eingezeichnet sind,
ein weiteres Ausführungsbeispiel in einer schematischen Darstellung in einer Draufsicht,
das Ausführungsbeispiel der Figur 13 in einer Schnittansicht, wobei lediglich die Kontaktflächen, die Durchkontaktierungen und die Lötflächen eingezeichnet sind,
die Schnittansicht gemäß Figur 14, wobei zusätzlich ein nicht-elektrisch leitfähiger Klebstoff eingezeichnet ist,
die Schnittansicht gemäß Figur 15, wobei zusätzlich der Chip eingezeichnet ist,
die Schnittansicht gemäß Figur 16, wobei zusätzlich ein elektrisch leitfähiger Klebstoff eingezeichnet ist,
15
20
25
30
35
PA136112AT
FS-00021 DE20012277 11
Fig. 18 die Schnittansicht gemäß Figur 17, wobei zusätzlich ein Verguß eingezeichnet ist,
Fig. 19 eine Prüfanordnung mit einem Chipmodul,
Fig. 20 eine Prüfanordnung mit einem Chipmodul das im Wesentlichen dem Chipmodul der Figur 5 entspricht,
Fig. 21 eine Prüfanordnung mit einem Chipmodul das im Wesentlichen dem Chipmodul
der Figur 6 entspricht,
Fig. 22 eine Prüfanordnung mit einem Chipmodul das im Wesentlichen dem Chipmodul der Figur 6 entspricht, aber zudem einen Bonddraht aufweist und der Chipträger ein weiteres elektrisches Kontaktelement umfasst.
Figur 1 zeigt eine schematische Darstellung eines Chipmoduls in einer Draufsicht. Das Chipmodul umfasst einen Chip 1, in Figur 1 mit einer gestrichelten Linie umrissen und transparent dargestellt, um die darunterliegende Struktur zu visualisieren. Ferner umfasst das Chipmodul einen Chipträger 2, auf dessen Oberseite 21 eine Kontaktschicht 3 angeordnet ist. Die Kontaktschicht 3 ist elektrisch leitfähig. Die Kontaktschicht 3 umfasst vier voneinander elektrisch isolierte Bereiche 3A, 3B, 3C, 3D. Im vorliegenden Beispiel sind die voneinander isolierten Bereiche 3A bis 3D rechteckig. In anderen Beispielen können diese Bereiche auch andere Formen aufweisen, beispielsweise quadratisch, kreisförmig, elliptisch oder Kombinationen aus derartigen Formen aufweisen. Die Bereiche 3A bis 3D ragen jeweils über den Chip hinaus. Die Kontaktschicht ist im gezeigten Beispiel aus Gold bzw. umfasst Gold, kann in anderen Beispielen aber zusätzlich oder alternativ andere Metalle umfassen.
Der dargestellte Chip 1 hat eine Breite Bı von 8 mm und eine Länge L+ von 15 mm. Die Kontaktschicht 3 hat eine Länge L; von 17 mm und eine Breite B3 von 10 mm. Die einzelnen voneinander isolierten Bereiche 3A — 3D haben identische Abmessungen. Jeder der Bereiche 3A bis 3D hat eine Länge L:A von 7,5 mm und eine Breite Baa von 4 mm.
Der Chipträger 2 umfasst im vorliegenden Beispiel FR4 oder dessen Derivate. Auch eine Ausführung bestehend aus Keramik oder Keramik umfassend ist möglich. In dem Chipträger 2 sind Durchgangsbohrungen vorgesehen, die eine Durchkontaktierung 31 ermöglichen. Die Kontaktschicht 3 weist in jedem der voneinander isolierten Bereiche 3A bis 3D eine Durchkontaktierung 31 auf, die eine Kontaktfläche 32, die an der Oberseite 21 des Chipträgers 2 angeordnet ist mit einer Unterseite 22 des Chipträgers 2 verbindet. An der Unterseite des Chipträgers 2 weist die Kontaktschicht 3 am unteren Ende der Durchkontaktierung 31 jeweils eine Lötfläche 33 auf.
15
20
25
30
35
PA136112AT FS-00021 DE20012277 12
Auf einer Oberseite der Kontaktschicht, genauer auf einer Oberseite 321 der jeweiligen Kontaktfläche 32 ist ein elektrisch leitfähiger Klebstoff 4 angeordnet. Dies ist in Figur 3 dargestellt, die im Wesentlichen der Figur 2 entspricht, jedoch zusätzlich die Anordnung des Klebstoffs 4 zeigt. In Figur 3 ist ersichtlich, dass der Klebstoff 4 derart auf einer Oberseite 321 der Kontaktflächen 32 angeordnet ist, dass die voneinander isolierten Bereiche durch den Klebstoff nicht in Berührung kommen.
Im gezeigten Beispiel ist als elektrisch leitender Klebstoff 4 ein Silberleitklebstoff gewählt.
Figur 4 zeigt die Schnittansicht des Chipmoduls der Figuren 2 und 3, wobei zusätzlich der Chip 1 eingezeichnet ist. Der Chip 1 liegt mit seiner Rückseite 12 auf der elektrisch leitfähigen Klebstoffschicht 4 auf. So können die voneinander isolierten Bereiche verschiedene Bereiche der Rückseite 12 des Chips kontaktieren. Kontakte des Chips 1, die an der Rückseite 21 angeordnet sind, können so über den elektrisch leitfähigen Klebstoff 4 mit den Kontaktflächen 32, den Durchkontaktierungen 31 und den Lötflächen 33 elektrisch verbunden sein.
Figur 5 zeigt die Schnittansicht der Figur 4, wobei ferner ein Gehäuse 5 in Form eines Gehäusevergusses dargestellt ist. Das Gehäuse umfasst im gezeigten Beispiel einen Verguß auf Epoxyd Basis. In anderen Beispielen kann das Gehäuse andere Materialien, beispielsweise Spritzgussmaterialien, Lacke und ‚coatings‘ sowie ‚mold compounds‘ umfassen. Das Gehäuse weist ein optisches Fenster 51 auf. Das optische Fenster 51 ist an einer Vorderseite 11 des Chips 1 angeordnet, sodass dieser beispielsweise in einem LIDAR-Sensor verwendet werden kann.
Wiederkehrende Merkmale werden in den nachfolgenden Figuren mit denselben Bezugszeichen versehen.
In Figur 6 sind zusätzlich Lotkugeln 34 an den Lötflächen 33 angeordnet. Die Lotkugeln 34 können in einem anderen Ausführungsbeispiel alternativ zu den Lötflächen 33 angeordnet werden.
In Figur 7 ist ein Chipmodul dargestellt, dass im Wesentlichen dem der Figuren 1 bis 5 entspricht, wobei die lateralen Abmessungen des Chips 1 größer als die lateralen Abmessungen der Kontaktschicht 3 sind. Der Chip 1 überragt damit die Außenkanten der Kontaktfläche 3. Die Figuren 7 — 10 zeigen Schnittansichten der Figur 6. Der Aufbau des Chipmoduls entspricht dem Aufbau des Chipmoduls der Figuren 1-5, sodass das Ausführungsbeispiel der Figuren 7 — 12 im Wesentlichen dem Ausführungsbeispiel der Figuren 2 — 5 entspricht, wobei sich die lateralen Abmessun-
15
20
25
30
35
PA136112AT FS-00021 DE20012277 13
gen des Chips 1 und der Kontaktflächen 32 von dem in Figuren 1 — 5 gezeigten Beispiel unterscheiden. So sind die lateralen Abmessungen des Chips 1 und der Kontaktflächen 32 derart ausgebildet, dass der Chip 1 die Kanten der Kontaktflächen 3 überragt und diese abdeckt.
Der dargestellte Chip 1 der Figuren 7 -12 hat eine Breite Bı+ von 20 mm und eine Länge L+ von 40 mm. Die Kontaktschicht 3 hat eine Länge L; von 20mm und eine Breite B3 von 10 mm. Die einzelnen voneinander isolierten Bereiche 3A — 3D haben identische Abmessungen. Jeder der Bereiche 3A bis 3D hat eine Länge LA von 8 mm und eine Breite Bsa von 4 mm.
Hinsichtlich der weiteren Merkmale der Figuren 8 bis 12 wird somit auf die Figurenbeschreibung der Figuren 2 — 6 verwiesen.
Figuren 13 bis 18 zeigen ein weiteres Ausführungsbeispiel in einer schematischen Darstellung. In Figur 13 ist das Chipmodul in einer Draufsicht dargestellt. Die Figuren 14 bis 18 zeigen das Chipmodul in einer Schnittansicht entlang der Schnittlinie AA, wobei in Figur 14 lediglich der Chipträger 2 und die Kontaktschicht 3‘ mit Durchkontaktierungen 31‘ und Lötflächen 33‘ gezeigt sind.
Das Chipmodul der Figuren 13 bis 18 entspricht im Wesentlichen dem Chipmodul der Figuren 1 bis 5, wobei wiederkehrende Merkmale mit denselben Bezugszeichen versehen sind.
Die Kontaktschicht 3‘ der Figuren 13 bis 18 mit den voneinander isolierten Bereichen 3A bis 3D, den Durchkontaktierungen 31‘ und den Lötflächen 33‘ unterscheiden sich von der Kontaktschicht 3 der vorherigen Ausführungsbeispiele durch Durchgänge 35, insbesondere in Form von Durchgangsbohrungen, die sich von einer Oberseite der Kontaktschicht 3‘ bis zur Unterseite der Lötfläche 33° erstrecken.
Figur 15 entspricht Figur 14, wobei zusätzlich ein nicht elektrisch leitfähiger Klebstoff 6 gezeigt ist. Der nicht elektrisch leitfähige Klebstoff 6 ist bereichsweise auf einer Oberseite der voneinander isolierten Bereiche 3A bis 3D angeordnet. Der nicht leitfähige Klebstoff 6 bildet eine im Wesentlichen rechteckige Schicht, die gegenüber dem Chip und der Kontaktschicht 3‘ zentriert ist. Der nicht elektrisch leitfähige Klebstoff 6 ist zwischen dem Chip 1 und der Kontaktschicht 3 angeordnet. Die Kontur des Klebstoffdruckbildes des nicht-elektrisch leitfähigen Klebstoffes 6 ist so gestaltet, dass die konzentrischen Durchgänge 35 nicht abgedeckt und nicht elektrisch miteinander verbunden sind. In Figur 16 ist zusätzlich der Chip 1 dargestellt. In Figur 17 ist bereichsweise auf der Kontaktschicht 3‘ und in den Durchgängen 35 der elektrisch leitfähiger Klebstoff 4 angeordnet. Eine Unterseite des Chipmoduls, insbesondere eine Unterseite 22 des Chipträgers 2, ist somit über Lötflächen 33‘ und den elektrischen Klebstoff 4 elektrisch mit einer Chiprückseite 12 elektrisch verbunden.
15
20
25
30
35
PA136112AT FS-00021 DE20012277 14
Figur 18 zeigt die Schnittansicht der Figur 17, wobei das Chipmodul zudem ein Gehäuse 5 aufweist. Das Gehäuse 5 entspricht dem Gehäuse 5 der vorherigen Ausführungsbeispiele.
Figur 19 zeigt eine Prüfanordnung mit Kontaktflächen 3, die auf einer Oberseite eines Chipträgers 2 angeordnet sind. Die Prüfanordnung ist schematisch in einer Schnittdarstellung gezeigt. Auf einer Oberseite der Kontaktflächen 3 ist ein elektrisch leitfähiger Klebstoff 4 angeordnet. Auf der Oberseite der elektrisch leitfähigen Klebstoffschicht 4 wiederum ist der Chip 1 angeordnet, der geringere laterale Abmessungen aufweist als die Kontaktflächen 3, die über den Chip hinausragen. Die Kontaktschicht 3 ist unterteilt in vier elektrisch voneinander isolierte Bereiche 3A, 3B, 3C, 3D. Elektrische Anschlusselemente 7, im gezeigten Beispiel eine erste Kontaktiernadel 71 und eine zweite Kontaktiernadel 72 sind mit jeweils einem Bereich 3A und 3B in Kontakt. Die Kontaktiernadeln 71 und 72 sind mit einem Strommessgerät A zum Messen eines Prüfstroms 8 zwischen der ersten und der zweiten Kontaktiernadel 71, 71 verbunden. Der Fluss des Prüfstroms 8 ist eingezeichnet.
Die Figur 20 zeigt eine weitere Möglichkeit zur Messung eines Prüfstroms zwischen den elektrischen Anschlusselementen 7. Die Prüfanordnung der Figur 20 umfasst ein Chipmodul gemäß Figur 5. Die elektrischen Anschlusselemente 7 sind mit jeweils einer Lötfläche 33 elektrisch verbunden, sodass ein Prüfstrom 8 entsandt und von dem Strommessgerät A gemessen werden kann.
Die Figur 21 zeigt eine Prüfanordnung gemäß der vorherigen Figuren, wobei die Prüfanordnung ein Chipmodul gemäß Figur 6 umfasst. Die elektrischen Anschlusselemente 7 sind mit den Lotkugeln 3 elektrisch verbunden.
Figur 22 zeigt eine Prüfanordnung, die im Wesentlichen denen der vorherigen Figuren entspricht. Der Chipträger 2 weist zudem ein elektrisches Kontaktelement 10 auf, das eine obere Kontaktfläche 101, eine Durchkontaktierung 102 und eine untere Lötfläche 103 umfasst. Die obere Kontaktfläche 101 ist auf der Oberseite 21 des Chipträgers 2 angeordnet. Die untere Lötfläche 22 ist auf der Unterseite 22 des Chipträgers 2 angeordnet. Die Durchkontaktierung 102 ist in einem Durchgang 35, insbesondere einer Durchgangsbohrung, in dem Chipträger 2 angeordnet und verbindet die Kontaktfläche 101 elektrisch mit der Lötfläche 103. An einer Oberseite des Chips 1 ist ein Vorderseitenkontakt des Chips 1 über einen Bonddraht 9 mit der oberen Kontaktfläche 101 elektrisch verbunden. Die elektrischen Anschlusselemente 7 sind mit einer Lötfläche 33 beziehungsweise mit der Lötfläche 103 über Lotkugeln 34 beziehungsweise 104 elektrisch verbunden, sodass ein Prüfstrom 8 entsandt und von dem Strommessgerät A gemessen werden kann. Hier wird also über den Chip 1 über einen Vorderseitenkontakt mittels Bonddraht 9 der Stromfluss gegen die Chiprückseite 12 gemessen.
15
20
25
30
35
PA136112AT FS-00021 DE20012277 15
Es sei angemerkt, dass die Prüfanordnungen der Figuren 20 bis 22 Chipmodule zeigen, dessen Durchkontaktierungen 31 nicht mit Durchgängen 35 entsprechend der in Figuren 13 bis 18 gezeigten Durchgänge 35 versehen sind. Selbstverständlich können die beschriebenen Prüfanordnungen alternativ Chipmodule gemäß der Figuren 13 — 18 umfassen. Die Darstellung der Chipmodule in den Figuren 19 bis 22 ist nicht einschränkend sondern exemplarisch auszulegen.
Jede der Prüfanordnungen der Figuren 19 - 22 umfasst jeweils eine Spannungsquelle U . Selbstverständlich kann jegliche Prüfanordnung der vorherigen Figuren diese Spannungsquelle ebenfalls umfassen.
Die gezeigten Prüfanordnungen sind geeignet ein Prüfverfahren zum Überwachen einer Chipkontaktierung und/oder zum Lokalisieren von Defekten, insbesondere von defekten Bereichen, einer Chipkontaktierung durchzuführen.
Zunächst wird ein Prüfstrom 8 zwischen dem ersten und dem zweiten Anschlusselement 7, beispielsweise der ersten und der zweiten Kontaktiernadel 71, 72 gemessen.
Der gemessene Prüfstrom 8 kann daraufhin mit einem vordefinierten Grenzwert verglichen werden. Ist der gemessene Wert größer als der Grenzwert, so lässt dies auf einen Defekt schließen.
Es können weitere Prüfströme 8 zwischen weiteren Anschlusselementen 7 gemessenen werden. Die Prüfströme 8 können jeweils mit einem Grenzwert oder untereinander verglichen werden.
Es kann vorgesehen sein, einen Toleranzbereich um einen ermittelten Durchschnittswert herum festzulegen. Es kann vorgesehen sein, dass Prüfströme 8, die außerhalb des Toleranzbereiches liegen auf einen Defekt hinweisen. Diesen ermittelten Prüfströmen 8 kann ein lokaler Bereich des Chips 1 zugeordnet werden. Ein Warnsignal kann darauf hinweisen, dass der lokalisierte Bereich des Chips 1 eine defekte Kontaktierung aufweist.
Aus einem gemessenen Prüfstrom kann zunächst ein Widerstand berechnet werden. Der berechnete Widerstand kann mit einem Grenzwert verglichen werden. Eine Abweichung von dem Grenzwert kann auf einen Defekt der entsprechenden Kontaktierung hindeuten. Ein Warnsignal kann an ein übergeordnetes System oder einen Nutzer ausgegeben werden.
Beispielsweise liegt der Grenzwert bei 100 Q.
Glossar:
15
20
PA136112AT FS-00021 DE20012277 16
LIDAR — engl. ‘light detection and ranging’, Entfernungsbestimmung vermittels Lichts Compound — bezeichnet allgemein einen Verbund
mold compound — oder auch Moldcompounds, hier vorwiegend als Verbund von Plastikspritzgussmassen verwendet
coating — Beschichtung oder Bedeckung einer Komponente
Metall-Sandwich-Schicht — typischerweise Metallschichten, mit übereinander liegenden in der Regel unterschiedlichen Metallen, auch als Metallschichtsystem bezeichnet. Diese Schichten können zusätzlich oder alternativ eine oder mehrere Zwischenschichten aus organischem Material enthalten.
Conformal coatings — Eine Beschichtung, die sich der darunter befindlichen Oberflächenstruktur anpasst.
BGA -— engl. ball grid array, matrixförmige Anordnung von Lotkugeln
Glob Top —- Eine, in der Regel Kunststoff umfassende, Abdeckung bzw. vollständige Umhüllung von Bondverbindungen oder Chips.
Underfills — Ein Polymer, welches zwischen Chip und Chipträger fließt und diese miteinander verklebt. Kann alsals zusätzliche mechanische Fixierung und/oder zum Auffüllen von Hohlräumen dienen.
FR4 — Standard Leiterplattengrundmaterial
15
20
25
30
35
PA136112AT FS-00021 DE20012277
Bezugszeichenliste
1 Chip
11 Vorderseite des Chips
12 Chiprückseite
2 Chipträger
21 Oberseite des Chipträgers
22 Unterseite des Chipträgers
3 Kontaktschicht
3‘ Kontaktschicht der Figuren 13-18 31 Durchkontaktierung
31° Durchkontaktierung der Figuren 13-18 32 Kontaktfläche
321 Oberseite der Kontaktfläche
33 Lötfläche
33° Lötfläche der Figuren 13-18
34 Lotkugel
35 Durchgang
4 Elektrisch leitfähiger Klebstoff 5 Gehäuse
51 Optisches Fenster
6 Nicht leitfähiger Klebstoff
7 Elektrisches Anschlusselement 71 erste Kontaktiernadel
72 zweite Kontaktiernadel
8 Prüfstrom
9 Bonddraht
10 Kontaktelement
101 Obere Kontaktfläche
102 Durchkontaktierung
103 Lötfläche
104 Lotkugel
A Strommessgerät U Spannungsquelle
17

Claims (23)

Ansprüche
1. Chipmodul, umfassend zumindest einen Chip (1), aufweisend eine Vorder- (11) und eine Rückseite (12); einen Chipträger (2), aufweisend eine dem Chip (1) zugewandte Oberseite (21);
eine auf der Oberseite (21) des Chipträgers (2) und zwischen der Rückseite (12) des Chips (1) und der Oberseite (21) des Chipträgers (2) angeordnete leitfähige Kontaktschicht (3),
ein auf einer dem Chip (1) zugewandten Oberseite der Kontaktschicht (3) zumindest bereichsweise angeordneter, elektrisch leitfähiger Klebstoff (4), der die Oberseite (321) der Kontaktschicht (3) und eine Rückseite (12) des Chips (1) miteinander verbindet,
dadurch gekennzeichnet, dass
die Kontaktschicht (3) zumindest zwei voneinander elektrisch isolierte Bereiche (3A, 3B, aufweist, die jeweils über den im jeweiligen isolierten Bereich (3A, 3B) auf der Oberseite (321) der Kontaktschicht (3) angeordneten leitfähigen Klebstoff (4) mit dem Chip (1) elektrisch verbunden sind.
2. Chipmodul gemäß Anspruch 1, dadurch gekennzeichnet, dass die Kontaktschicht (3) zumindest drei voneinander isolierte Bereiche (3A, 3B, 3C), vorzugsweise zumindest vier voneinander isolierte Bereiche (3A, 3B, 3C, 3D) aufweist, die jeweils über den im jeweiligen isolierten Bereich (3A, 3B, 3C, 3D) auf der Oberseite (321) der Kontaktschicht (3) angeordneten leitfähigen Klebstoff (4) mit dem Chip (1) elektrisch verbunden sind.
3. Chipmodul gemäß dem vorherigen Anspruch, gekennzeichnet durch den auf der Oberseite (321) der Kontaktschicht (3) angeordneten leitfähigen Klebstoff (4), der vorzugsweise so aufgebracht wird, dass er die jeweiligen isolierten Bereich (3A, 3B, 3C, 3D) untereinander nicht verbindet.
4. Chipmodul gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der Chip (1) eine Länge und/oder Breite aufweist, die geringer ist als eine Länge und/oder Breite der Kontaktschicht (3), sodass die Kontaktschicht (3) über den Chip (1) hinausragt.
5. Chipmodul gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der Chip (1) eine Länge und/oder Breite aufweist, die größer ist als eine Länge und/oder
Breite der Kontaktschicht (3), sodass der Chip (1) die Kontaktschicht (3) vollständig überdeckt.
6. Chipmodul gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der Chip (1) und die Kontaktschicht (3) derart zentriert angeordnet sind, dass ein Flächenmittelpunkt der Oberseite (321) der Kontaktschicht (3) einen minimalen Abstand zu einem Flächenmittelpunkt der Rückseite (12) des Chips (1) aufweist, wobei die Kontaktschicht insbesondere die elektrisch voneinander isolierten Bereiche umfasst, sodass die Fläche der Kontaktschicht von äußeren Kanten der elektrisch voneinander isolierten Bereiche definiert wird.
7. Chipmodul gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Kontaktschicht (3) in wenigstens zwei der voneinander isolierten Bereiche (3A, 3B, 3C, 3D) eine sich von der Oberseite (21) des Chipträgers (2) zu einer Unterseite (22) des Chipträgers (2) erstreckende Durchkontaktierung (31) aufweist.
8. Chipmodul gemäß dem vorherigen Anspruch, dadurch gekennzeichnet, dass die Durchkontaktierungen (31) an der Unterseite (22) des Chipträgers jeweils eine Lötfläche (33) und/oder eine Lotkugel (34) aufweisen.
9. Chipmodul gemäß einem der zwei vorherigen Ansprüche, dadurch gekennzeichnet, dass die Durchkontaktierungen (31) als Hülsen mit konzentrischen Durchgängen (35) ausgebildet sind.
10. Chipmodul gemäß dem vorherigen Anspruch, dadurch gekennzeichnet, dass in den Hülsen und/oder zwischen den Hülsen und der Chip-Rückseite (12) ein leitfähiger Klebstoff (4) angeordnet ist.
11. Chipmodul gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zwischen dem Chipträger (2) und dem Chip (1), insbesondere zwischen den voneinander elektrisch isolierten Bereichen (3A, 3B, 3C, 3D) der Kontaktschicht, ein nicht elektrisch leitfähiger Klebstoff (6) angeordnet ist, so dass dieser die Oberseite (21) des Chipträgers (2) mit der Rückseite (12) des Chips (1), insbesondere stoffschlüssig, verbindet.
12. Chipmodul gemäß einem der vorherigen Ansprüche, gekennzeichnet durch ein an der Oberseite (21) des Chipträgers (2) angeordnetes, den Chip (1) und die Kontaktschicht (3) einschließendes Gehäuse (5), vorzugsweise in Form eines Gehäusevergusses.
13. Chipmodul gemäß dem vorherigen Anspruch, dadurch gekennzeichnet, dass das Gehäuse (5) an einer Vorderseite (11) des Chips (1) ein optisches Fenster (51) aufweist.
14. Chipmodul gemäß einem der vorherigen Ansprüche, dass durch eine Passivierung vor Umwelteinflüssen geschützt wird. Passivierungen können zum Beispiel Lacke, Conformal Coatings, Vergüsse, Glob Tops, Underfills oder Mold Compounds sein, die ganzflächig oder partiell aufgebracht werden.
15. Chipmodul gemäß einem der vorherigen Ansprüche, gekennzeichnet durch einen Bonddraht (9), wobei der Chipträger (2) ein elektrisches Kontaktelement (10) aufweist, vorzugsweise in Form einer mit einem leitfähigen Material gefüllten Durchgangsbohrung, wobei der Bonddraht (9) eine Vorderseite (11) des Chips (1) mit dem Kontaktelement (10) elektrisch verbindet.
16. Chipmodul gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der Chip (1) eine Länge von zumindest 1 mm, vorzugsweise zumindest 1,5 mm, besonders bevorzugt zumindest 2 mm aufweist und/oder dass der Chip (1) eine Länge von höchstens 200 mm, vorzugsweise höchstens 100 mm, besonders bevorzugt höchstens 50 mm aufweist
und/oder
dass der Chip (1) eine Breite von zumindest 1,5 mm, vorzugsweise zumindest 1,5mm, besonders bevorzugt zumindest 2 mm
und/oder
dass der Chip (1) eine Breite von höchstens 200 mm, vorzugsweise höchstens 100 mm, besonders bevorzugt höchstens 50 mm aufweist.
17. Chipmodul gemäß einem der vorherigen Ansprüche, ferner umfassend zumindest einen weiteren Chip, vorzugsweise umfassend eine Mehrzahl Chips.
18. Verwendung eines Chipmoduls gemäß einem der vorherigen Ansprüche in einem optischen Sensor, insbesondere einem LIDAR-Sensor.
19. Prüfanordnung zum Überwachen einer Chipkontaktierung und/oder Lokalisieren von Defekten in der Chipkontaktierung ,
umfassend ein Chipmodul gemäß einem der vorherigen Ansprüche,
ein erstes elektrisches Anschlusselement (7), insbesondere in Form einer ersten Kontaktiernadel (71), in elektrischem Kontakt mit einem ersten der isolierten Bereiche (3A, 3B, 3C, 3D) der Kontaktschicht (3), insbesondere in elektrischem Kontakt mit einer Durchkontaktierung (31) des ersten isolierten Bereichs (3A) der Kontaktschicht (3),
20.
21.
22.
ein zweites elektrisches Anschlusselement (7), insbesondere in Form einer zweiten Kontaktiernadel (72),
in elektrischem Kontakt mit einem zweiten, von dem ersten isolierten Bereich unterschiedlichen, isolierten Bereich (3B) der Kontaktschicht, insbesondere in elektrischem Kontakt mit einer Durchkontaktierung (31) des zweiten isolierten Bereichs (3B) der Kontaktschicht, oder
in elektrischem Kontakt mit einem elektrischen Kontaktelement (10) des Chipträgers (2),
ein mit dem ersten und dem zweiten Anschlusselement (7) elektrisch verbundenes Strommessgerät zum Messen eines Prüfstroms (8) zwischen dem ersten und dem zweiten Anschlusselement (7).
Prüfverfahren zum Überwachen einer Chipkontaktierung und/oder Lokalisieren von Defekten, insbesondere von defekten Bereichen, einer Chipkontaktierung, umfassend die folgenden Schritte,
V. Bereitstellen einer Prüfanordnung gemäß dem vorherigen Anspruch,
VI. Messen zumindest eines Prüfstroms (8) zwischen dem ersten und dem zweiten Anschlusselement (7) und/oder weiterer Anschlusselemente (7, 10),
VI Vergleichen zumindest eines der gemessenen Prüfströme (8) mit einem weiteren gemessenen Prüfstrom (8) und/oder einem Grenzwert,
und/oder
Berechnen zumindest eines Widerstands aus zumindest einem der gemessenen Prüfströme (8) und vergleichen des berechneten Widerstands mit einem weiteren berechneten Widerstand und/oder mit einem Grenzwert,
IV. Lokalisierung von Defekten über die Zuordnung der Messwerte zur Position der Kontaktschicht (3).
Prüfverfahren gemäß dem vorherigen Anspruch, dadurch gekennzeichnet, dass der Grenzwert kleiner 100 MQ, vorzugsweise kleiner 100 kQ oder besonders bevorzugt kleiner 100 Q ist.
Prüfverfahren gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass durch zeitlich wiederholte und vergleichende Messungen Fehler vorhergesagt werden.
23. Prüfverfahren gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Prüfverfahren nach Anspruch 120, vorzugsweise in regelmäßigen, zeitlichen Abständen, wiederholt wird, insbesondere während der Verwendung des Chipmoduls in einer Applikation, insbesondere in einem Kraftahrzeug oder einer Drohne.
ATA50956/2021A 2020-12-04 2021-11-30 Chipmodul, Verwendung des Chipmoduls, Prüfanordnung sowie Prüfverfahren AT524458A3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020215388.4A DE102020215388A1 (de) 2020-12-04 2020-12-04 Chipmodul, Verwendung des Chipmoduls, Prüfanordnung sowie Prüfverfahren

Publications (2)

Publication Number Publication Date
AT524458A2 true AT524458A2 (de) 2022-06-15
AT524458A3 AT524458A3 (de) 2023-03-15

Family

ID=81655432

Family Applications (1)

Application Number Title Priority Date Filing Date
ATA50956/2021A AT524458A3 (de) 2020-12-04 2021-11-30 Chipmodul, Verwendung des Chipmoduls, Prüfanordnung sowie Prüfverfahren

Country Status (5)

Country Link
US (1) US20220181247A1 (de)
CN (1) CN114597186A (de)
AT (1) AT524458A3 (de)
CH (1) CH718117B1 (de)
DE (1) DE102020215388A1 (de)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
DE19831634B4 (de) * 1998-07-15 2005-02-03 Pac Tech - Packaging Technologies Gmbh Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test
US6774315B1 (en) * 2000-05-24 2004-08-10 International Business Machines Corporation Floating interposer
US6936495B1 (en) * 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US8648473B2 (en) * 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
US8991711B2 (en) 2012-07-19 2015-03-31 Infineon Technologies Ag Chip card module
GB2516234B (en) * 2013-07-15 2016-03-23 Novalia Ltd Circuit sheet arrangement
US9147671B2 (en) * 2014-02-26 2015-09-29 J-Devices Corporation Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
US10678046B2 (en) * 2018-03-21 2020-06-09 Infineon Technologies Ag Packages for microelectromechanical system (MEMS) mirror and methods of manufacturing the same

Also Published As

Publication number Publication date
AT524458A3 (de) 2023-03-15
US20220181247A1 (en) 2022-06-09
CH718117B1 (de) 2023-06-15
CH718117A2 (de) 2022-06-15
CN114597186A (zh) 2022-06-07
CH718117A8 (de) 2022-08-15
DE102020215388A1 (de) 2022-06-09

Similar Documents

Publication Publication Date Title
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
EP1046030B1 (de) Anordnung zur feuchtemessung
DE102012108116B4 (de) Messvorrichtung und Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung
DE19927873A1 (de) Verfahren zum Prüfen von Chip-Scale-Gehäusen für integrierte Schaltungen
DE10255378A1 (de) Teststruktur zum Bestimmen der Stabilität elektronischer Vorrichtungen die miteinander verbundene Substrate umfassen
WO2015135725A2 (de) Elektronisches modul sowie verfahren und vorrichtung zum herstellen eines elektronischen moduls
AT524458A2 (de) Chipmodul, Verwendung des Chipmoduls, Prüfanordnung sowie Prüfverfahren
WO2024061851A1 (de) Verfahren und vorrichtung zum elektrischen kontaktieren von elektronischen bauelementen
DE19620459A1 (de) Halbleiter-Beschleunigungsmesser und Verfahren zur Bewertung der Eigenschaften eines Halbleiter-Beschleunigungsmessers
DE10335690A1 (de) Verformungssensor
EP3480164A1 (de) Verfahren zur herstellung von planaren dünnen packages für halbleiterbauelemente und planare dünne packages
DE102019118185A1 (de) Sensorsubstrat für einen Positionssensor des Typs mit elektromagnetischer Induktion und Verfahren zum Herstellen eines Sensorsubstrats
EP1860447B1 (de) Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
DE102004021862B4 (de) Stromsenor
DE102019214150A1 (de) Steuergerät für ein Kraftfahrzeug
DE102021213129B4 (de) Verfahren und Vorrichtung zur Kontrolle eines Lotdurchstiegs durch ein Kontaktloch einer Leiterplatte und Leiterplatte
DE102015204391A1 (de) Elektronische vorrichtung und verfahren zum herstellen derselben
DE102012108112B4 (de) Messvorrichtung und Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung
DE102020108775B4 (de) Sensorpackages und verfahren zur herstellung von sensorpackages
DE102017131350B4 (de) Leckstrom-Detektionssystem mit passiver Brückenschaltung und Leckstoßstrom-Struktur sowie Verfahren zum Detektieren eines Leckstroms in einer passiven Brückenschaltung
DE102011076094A1 (de) Elektrische Lötkontrolle bei elektronischen Bauelementen
EP2778119B1 (de) Sensor und Verfahren zum Herstellen einer flexiblen Lötverbindung zwischen einem Sensor und einer Leiterplatte
DE102019202718B4 (de) Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
WO2021047957A1 (de) Steuergerät für ein kraftfahrzeug
DE102015216462A1 (de) Gassensor

Legal Events

Date Code Title Description
REJ Rejection

Effective date: 20240215