SU1129529A1 - Oscilloscope having matrix-type screen - Google Patents
Oscilloscope having matrix-type screen Download PDFInfo
- Publication number
- SU1129529A1 SU1129529A1 SU833633090A SU3633090A SU1129529A1 SU 1129529 A1 SU1129529 A1 SU 1129529A1 SU 833633090 A SU833633090 A SU 833633090A SU 3633090 A SU3633090 A SU 3633090A SU 1129529 A1 SU1129529 A1 SU 1129529A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- output
- unit
- input
- Prior art date
Links
Abstract
ОСЦИЛЛОГРАФ С МАТРИЧНЫМ ЭКРАНОМ, содержащий усилитель, исследуемого сигнала, вход которого соединен с шиной исследуемого сигнала , а выход - с первым входом аналого-цифрового преобразовател , второй вход которого сеепинен.с . первым выходом блока синхронизации , а выходы - с информационными входами запоминающего блока, адресными входа1 и соединенного с первыми выхрдами блока адресации, тактовый вход которого соединен с вторым выходом блока синхронизации, а вторые выходы блока адресации -с первыми входами формировател сигнала маркера, вторые входы которого соединены с шиной кода местонахождени маркера, а управл ющий вход - с третьим выходом блока синхронизации, генератор тактовых импульсов и блок развертки, первые выходы которого соединены со столбцами матричного экрана, тактовый вход - с четвертым выходом блока синхронизации, а второй выход - с первым входом блока синхронизации, отличающийс тем, что, с целью повышени точности измере . / SSi:./-.,,., ,.,I ний и достоверности отображени формы исследуемого сигнала, он снабжен двум реверсивными счетчиками импульсов, двум мультиплексорами , компаратором кодов, блоком синтезации знаков, двум коммутаторами , логическим блоком, регистрами , буферным запоминающим блоком и блоком пересчета, тактовый вход которого соединен с выходом генератора тактовых импульсов и входом логического блока, а выходы - с входами блока синхронизации и первыми входами второго мультиплексора , вторые входы которого соединены с выходами первого реверсивного счетчика импульсов и первыми входами первого мультиплексора, а выхода - с адреснымивходами буферного запоминакицего блока, выходами соединенного с первыми входами второго коммутатора, вторые входы которого соединены с выходами блока синтезации знаков , а выходы - с- информационными входами регистров, выхода которых соединены со строками матричного экрана, причем вторые входы блока синтезации знаков соединены с первыми выходами блока адресации, третий вход - с выходом формировател сигнала маркера, а первые входы - с выходами запоминак цего блока, первыми входами первого крммутатора и вторыми входами компаратора кодов, первые входы которого соединены с выходами первого мультиплексора, первый выход - с входами сложение - вычитание первого и второго реверсивных счетчиков импульсов, а второй выход - сOSCILLOGRAPH WITH A MATRIX SCREEN, containing an amplifier, a signal under study, the input of which is connected to the bus of the signal under study, and the output with the first input of an analog-digital converter, the second input of which is integrated. the first output of the synchronization unit, and the outputs - with the information inputs of the storage unit, the address input1 and the addressing unit connected to the first outputs, the clock input of which is connected to the second output of the synchronization unit, and the second outputs of the addressing unit - with the first inputs of the marker signal generator, the second inputs of which connected to the marker location code bus, and the control input to the third output of the synchronization unit, clock generator and scanner, the first outputs of which are connected to the column matrix screen, a clock input with the fourth output of the synchronization unit, and a second output with the first input of the synchronization unit, characterized in that, in order to improve the accuracy of the measurement. / SSi:. / -. ,,.,,., I and the accuracy of the display of the form of the signal under investigation, it is equipped with two reversible pulse counters, two multiplexers, a code comparator, a block of characters synthesis, two switches, a logic block, registers, a buffer memory block and conversion unit, the clock input of which is connected to the output of the clock pulse generator and the input of the logic unit, and the outputs to the inputs of the synchronization unit and the first inputs of the second multiplexer, the second inputs of which are connected to the outputs of the first roar The pulse counter and the first inputs of the first multiplexer and the output are with the address inputs of the buffer memory unit, the outputs connected to the first inputs of the second switch, the second inputs of which are connected to the outputs of the character synthesizing unit, and the outputs are connected to the information inputs of registers whose outputs are connected to the lines matrix screen, the second inputs of the block for synthesizing characters are connected to the first outputs of the addressing unit, the third input is connected to the output of the marker generator, and the first inputs are from the output With the memories of this unit, the first inputs of the first switch and the second inputs of the code comparator, the first inputs of which are connected to the outputs of the first multiplexer, the first output — with the addition inputs — subtracting the first and second reversible pulse counters, and the second output — with
Description
первым управл ющим входом логического блока, первый выход которого соединен с счетным входом первого реверсивного счетчика импульбов, а второй выход с счетным входом второго реверсивного счетчика импульсов , выходы которого соединены с вторыми входами первого мультиплексора, а информационные входы - с информационными ,входами.11ервого реверсивного счет чика импульсов и выходами первогоthe first control input of the logic unit, the first output of which is connected to the counting input of the first reversible pulse counter, and the second output with the counting input of the second reversing pulse counter, whose outputs are connected to the second inputs of the first multiplexer, and the information inputs to the information, inputs of the first reversing pulse count and outputs of the first
коммутатора, второй управл ющий вход логического блока и входы синхронизации первого и второго реверсивных счетчиков импульсов, первого и второго мультиплексоров, первого и второго коммутаторов и регистров соединены с п тьп- и послдующими выходами блока синхронизации , причем разр дность первого реверсивного счетчика на один разр д вьше, чем второгоthe switch, the second control input of the logic unit and the synchronization inputs of the first and second reversible pulse counters, the first and second multiplexers, the first and second switches and registers are connected to the five and subsequent outputs of the synchronization unit, and the first reversible counter for one bit higher than second
Изобретение относитс к электро измерительной технике и может быть использовано в составе измерительн комплексов, Известен осциллограф с матричным экраном, содержащий усилитель исследуемого,сигнала, вход которого соединен с шиной исследуемого сиг нала, а выход - через аналого-цифровой преобразователь, блок адресации и записи, буферный запоминающий блок и усилитель считьшани - с строками матричного экрана столбцы которого соединены с первыми выходами коммутатора адресньи столбцов 5 вторые выходы которых соединены с вторыми входами буферного запоминающего устройства, а тактовый вход с первым выходом блока синхронизации и развертки, второй и третий выходы которого соединены с вторыми входами .ана-. лого-цифрового преобразовател и блока адресации и записи, а вход с выходом коммутатора адресных сто цов, причем блок синхронизации и развертки соединен с декадным и плавным переключател ми длительности развертки СО Недостатками этого устройства л ютс мала оперативность измерени длительности участков исследуемого сигнала, низкие точность измерений и достоверность отображени формы исследуемого сигнала. Наиболее близким к изобретению вл етс осциллограф с матричным экраном, содержащий усилитель исследуемого сигнала, вход которого соединен с шиной исследуемого сигнала , а выход - с первым входом аналого-цифрового преобразовател , второй вход которого соединен с первым выходом блока синхронизации , а выходы - с информационными входами запоминающего блока, адресными входами соединенного с первыми выходами блока адресации, тактовый вход которого соединен с вторым выходом блока синхронизации, а вторые выходы - с первыми входами формировател сигнала маркера, вторые входы которого соединены с шиной кода местонахождени маркера, а управл ющий вход - с третьим выходом блока синхронизации, генератор тактовых импульсов и блок развертки , первые выходы которого соединены с столбцами матричного экрана, тактовый вход - с четвертым выходом блока синхронизации, а второй выход - с первым входом блока синхронизации, причем движки переключателей циклов счета, дес тичных зап тых и букв табло механически св заны с движком декадного переключател длительности развертки, а неподвижные ламели переключателей соединены с буквами. и дес тичными зап тыми табло, цифрова часть которого соединена с выходами блока пам ти и управлени табло, а общий электрод - с первым полюсом источника возбуждающего напр жени , вторым полюсом соединенного с движками переключателей дес тичных зап тых и букв табло и первым входом блока пам ти и уп3 The invention relates to electrical measuring equipment and can be used as part of a measuring complex. A matrix screen oscilloscope is known that contains an amplifier under investigation, a signal whose input is connected to the bus of the signal under investigation, and an output through an analog-digital converter, addressing and recording unit, Buffer storage unit and power amplifier - with rows of a matrix screen whose columns are connected to the first outputs of the address column switch 5 whose second outputs are connected to the second inputs buffer storage device, and a clock input with the first output of the synchronization and scanning unit, the second and third outputs of which are connected to the second inputs. a logo-digital converter and an addressing and recording unit, and an input from the switch output of address boards, the synchronization and scanning unit being connected to the decade and smooth sweep duration switches WITH The disadvantages of this device are the small measurement performance of the lengths of the signal under study, low measurement accuracy and the accuracy of the display of the form of the signal under study. The closest to the invention is an oscilloscope with a matrix screen, containing an amplifier of the signal under study, the input of which is connected to the bus of the signal under study, and the output is connected to the first input of the analog-digital converter, the second input of which is connected to the first output of the synchronization unit, and the outputs the inputs of the storage unit, the address inputs of the addressing unit connected to the first outputs, the clock input of which is connected to the second output of the synchronization unit, and the second outputs are connected to the first inputs of the synchronization unit the marker signal, the second inputs of which are connected to the marker location code bus, and the control input - with the third output of the synchronization unit, clock generator and scanner, the first outputs of which are connected to the matrix screen columns, clock input - with the fourth output of the synchronization unit, and the second output is connected to the first input of the synchronization unit, and the sliders of the counting cycle switches, decimal commas and letters of the scoreboard are mechanically connected with the engine of the ten-day sweep duration switch, and The corresponding lamellae of the switches are connected with letters. and decimal placards, the digital part of which is connected to the outputs of the memory block and the control panel, and the common electrode - with the first pole of the exciting voltage source, the second pole connected to the sliders of the switches of the comma and letters of the scoreboard and the first input of the memory block ty and up3
равлени табло, кодовые входы которого соединены с выходами счетчика импульсов сигнала маркера, а второй вход - с первым выходом счетчика циклов счета, второй выход которого соединен с первым входом счетчика импульсов сигнала маркера, а входы - с ламел ми переключател циклов счета, движок которого механически св зан с движком плавного переключател длительности развертки и соединен с выходом блока развертки и первым входом формировател сигнала маркера, выход которого соединен с тактовым входом счетчика импульсов сигнала маркера и строкой матричного экра .на, причем строки матричного экрана соединены через усилители считывани с выходами запоминающего блока , а выход генератора тактовых импульсов - с входом блока синхронизации .23.display boards, the code inputs of which are connected to the outputs of the pulse counter of the marker signal, and the second input - to the first output of the counting cycle counter, the second output of which is connected to the first input of the counter of the pulse signals of the marker, and the inputs - to the slats of the counting cycle switches, whose engine is mechanically connected to the slider of the smooth switch of the sweep duration and connected to the output of the scanner and the first input of the marker signal generator, the output of which is connected to the clock input of the pulse counter of the marker signal and in a row of the matrix screen. On the other hand, the rows of the matrix screen are connected through read amplifiers to the outputs of the storage unit, and the output of the clock generator to the input of the synchronization unit .23.
Недостатками этого устройства вл ютс низкие точность измерений и достоверность отображени формы исследуемого сигнала.The disadvantages of this device are low measurement accuracy and accuracy of displaying the shape of the signal under study.
Цель изобретени - повьшение то кости измерений и достоверности отображени формы исследуемого сигнала„ .The purpose of the invention is to increase the measurement accuracy and accuracy of displaying the shape of the signal under investigation.
Цель достигаетс тем, что осциллограф с матричным экраном, содержащий усилитель исследуейого сигнала, вход которого соединен с шиной исследуемого сигнала, а выход - с первым входом аналого-цифрового преобразовател , второй вход которого соединен с первым выходом блока синхронизации, а выходы - с информационными входами запоминающего блока, адресными входами соединенного с первыми выходами блока адресации, тактовый вхо которого соединенс вторым выходом блока синхронизации, а вторые выходы блока адресации - с первыми входами формировател сигнала маркера , вторые входы которого соединены с шиной кода местонахожд.ени маркера, а управл ющий вход - с третьим выходом блока синхронизации , генератор тактовых импульсов и блок развертки, первые выходы которого соединены со столбцами матричного экрана тактовый вход с четвертым выходом блока синхронизации , а второй выход - с первым входом блока синхронизации, снаб295294The goal is achieved by the fact that an oscilloscope with a matrix screen, containing an amplifier of the test signal, the input of which is connected to the bus of the test signal, and the output - with the first input of the analog-digital converter, the second input of which is connected to the first output of the synchronization unit, and the outputs - with information inputs the memory block, the address inputs of the addressing block connected to the first outputs, the clock input of which is connected by the second output of the synchronization block, and the second outputs of the addressing block - with the first inputs of the the marker signal clock, the second inputs of which are connected to the marker location code bus, and the control input - to the third output of the synchronization unit, clock generator and scanner, the first outputs of which are connected to the matrix screen columns, clock input with the fourth output of the synchronization unit, and the second output - with the first input of the synchronization unit, snab295294
жен двум реверсивными счетчиками импульсов, двум мультиплексорами, компаратором кодов, блоком синте- зации знаков, двум коммутаторами, логическим блоком, регистрами, буферным запоминающим блоком и блоком пересчета, тактовый вход которого соединен с выходом генератора тактовых импульсов и вхоJQ дом логического блока, а выходы с входами блока синхронизации и первыми входами второго мультиплексора , вторые входы которого соединены с выходами первого реверсивного счетчика импульсов и первыми входами первого мультиплексора , а выходы - с адресными входами буферного запоминающего блока, выходами соединенного с пер„ выми входами второго коммутатора, вторые входы которого соединены с выходами блока синтезации знаков, а выходы - с информационными входами регистров, выходы которыхtwo reversible pulse counters, two multiplexers, a code comparator, a character synthesis unit, two switches, a logic unit, registers, a buffer storage unit and a recalculation unit, the clock input of which is connected to the output of the clock generator and the logic block input and output with the inputs of the synchronization unit and the first inputs of the second multiplexer, the second inputs of which are connected to the outputs of the first reversible pulse counter and the first inputs of the first multiplexer, and the outputs - with the address inputs of the buffer storage unit, the outputs connected to the first inputs of the second switch, the second inputs of which are connected to the outputs of the character synthesizing unit, and the outputs - to the information inputs of the registers whose outputs
25 соединены со строками матричного экрана, причем вторые входы блока синтезации знаков соединены с первыми выходами блока адресации, третий вход - с выходом формировател сигнала маркера, а первые входы - с выходами запоминающего блок первыми входами первого коммутатора и вторыми входами компаратора кодов, первые входы которого соединены с выходами первого муль35 типлексора, первый выход - с входами сложение-вычитание первого и второго реверсивных счетчиков импульсов , а второй выход - с первым управл ющим входом логического блока, первый выход которого соеди- нен с счетным входом первого реверсивного счетчика импульсов, а второй выход - с счетным входом второго реверсивного счетчика импульсов , выходы которого соединены с вторыми входами первого Myjft типлексора, а информационные входы - с информационными входами первого реверсивного счетчика им пульсов и выходами первого коммутатора , второй управл ющий вход логического блока и входы синхро- низации первого и второго реверсивных счетчиков импульсов, пер55 вого и второго мультиплексоров, первого и второго коммутаторов и регистров соединены с п тым и последующими выходами блока синхра25 are connected to the rows of the matrix screen, the second inputs of the character synthesizing unit are connected to the first outputs of the addressing unit, the third input is connected to the output of the marker signal generator, and the first inputs are connected to the outputs of the storage unit by the first inputs of the first switch and the second inputs of the code comparator, the first inputs of which connected to the outputs of the first multiplexer, the first output to the addition and subtraction inputs of the first and second reversible pulse counters, and the second output to the first control input of the logic unit, The left output is connected to the counting input of the first reversible pulse counter, and the second output is connected to the counting input of the second reverse pulse counter, the outputs of which are connected to the second inputs of the first Myjft typelexer, and the information inputs to the information inputs of the first reverse pulse counter and outputs the first switch, the second control input of the logic unit and the synchronization inputs of the first and second reversing pulse counters, the first and second multiplexers, the first and second switches The ditch and registers are connected to the fifth and subsequent outputs of the sync block.
низации, причем разр дность первого реверсивного счетчика на один разр д выше, чем второго.The first reversible counter is one bit higher than the second.
На фиг. 1 представлена структурна электрическа схема устройства; на фиг. 2 - алгоритм работы.FIG. 1 shows a structural electrical circuit of the device; in fig. 2 - work algorithm.
Устройство состоит из генератора 1 тактовых импульсов, усилител 2 исследуемого сигнала, аналого-цифрового преобразовател (АЦП) 3, запоминающего блока 4, блока 5 адресации, формировател 6 сигнала маркера, блока 7 развертки , матричного экрана 8, блока 9 синхронизации, первого и вто рого реверсивных счетчиков 10 и 11 импульсов, первого мультиплексора 12, компаратора 13 кодов, блока 14 синтезации знаков, первого коммутатора 15, логического блока 16, регистров 17. второго коммутатораThe device consists of a generator of 1 clock pulses, an amplifier 2 of the signal under study, an analog-digital converter (ADC) 3, a storage unit 4, an addressing unit 5, a marker signal generator 6, a scanning unit 7, a matrix screen 8, a synchronization unit 9, the first and second of reverse counter counters 10 and 11 pulses, first multiplexer 12, comparator 13 codes, character synthesizing unit 14, first switch 15, logical unit 16, registers 17. second switch
18,буферного запоминающего блока18, buffer storage unit
19,блока 20 пересчета и второго мультиплексора 21. Вход усилител 2 исследуемого сигнала соединен с шиной исследуемого сигнала, а выход - с первым входом АЦП 3, второй вход которого соединен с первым выходом блока 9 синхронизации, а выходы - с информационными входами запоминающего блока 4, адресными входами соединенного с первыми выходами блока 5 адресации, тактовый вход которого соединен с вторым в.ыходом блока 9 синхрониза , ции, а вторые выходы - с первыми входами формировател 6 сигнала маркера, вторые входы которого соединены с шиной кода местонахождени маркера,а управл ющий вход -. с третьим выходом блока 9 синхронизации , генератор 1 тактовых импульсов и блок 7 развертки, первые выходы которого, соединены с столбцами матричного экрана В, тактовый вход - с четвертым выходом блока 9 синхронизации, а второй выход - с первым входом блока 9 синхронизации . I19, the conversion unit 20 and the second multiplexer 21. The input of the amplifier 2 of the signal under study is connected to the bus of the signal under investigation, and the output is connected to the first input of the A / D converter 3, the second input of which is connected to the first output of the synchronization unit 9, and the outputs to the information inputs of the storage unit 4 The address inputs of the addressing unit 5 connected to the first outputs, the clock input of which is connected to the second output of the synchronization unit 9, and the second outputs to the first inputs of the marker signal generator 6, the second inputs of which are connected to the code bus the marker is driving, and the control input is. with the third output of the synchronization unit 9, the clock pulse generator 1 and the scanning unit 7, the first outputs of which are connected to the columns of the matrix screen B, the clock input to the fourth output of the synchronization unit 9, and the second output to the first input of the synchronization unit 9. I
Тактовый вход блока 20 пересчета соединен с выходом генератора 1 тактовых импульсов с первым входом логического блока 16, а выходы - с вкодами блока 9 синхронизации и певыми входами второго мультиплексора 21, вторые входы которого соединены с выходами первого реверсивного счетчика 10 импульсов и первыми входами первого мультиплексора 12, а выходы - с адресными входами буферного запоминающего блока 19, выходами соединенного с первыми входами второго ком1 1утатора 18, вторые входы которого соединены с выходами блока 14 синтезации знаков, а выходы - с информационными входами регистров 17, выходы которых соединены с строками матричного экрана 8, причем вторые входы блока 14 синтезации знаков соединены с первыми выходами блока 5 адресации, третий вход - с выходом формировател 6 сигнала маркера, а кривые входы - с выходами запоминающего блока 4, первьми Входами первого KOMi-iyTaTopaClock input unit 20 conversion is connected to the output of the generator 1 clock pulses with the first input of the logic unit 16, and the outputs with the codes of the synchronization unit 9 and the vocal inputs of the second multiplexer 21, the second inputs of which are connected to the outputs of the first reversible counter 10 pulses and the first inputs of the first multiplexer 12, and the outputs - with the address inputs of the buffer storage unit 19, the outputs connected to the first inputs of the second comm of the 18, the second inputs of which are connected to the outputs of the block 14 synthesis of characters, and the output dy - with information inputs of registers 17, the outputs of which are connected to the rows of the matrix screen 8, the second inputs of the character synthesizing unit 14 are connected to the first outputs of the addressing unit 5, the third input - to the output of the marker signal generator 6, and the curved inputs - to the outputs of the storage unit 4, the first entrances of the first KOMi-iyTaTopa
15и вторыми входами компаратора 13 кодов, первые входы которого соединены с выходами первого мультиплексора 12, первый вькод - с входами сложение - вычитание первого и второго реверсивных счетчиков 10 и 11 импульсов, а второй выход - с управл ющим входом логического блока 16, первый вьпсод которого соединен с тактовым входом первого реверсивного счетчика 10 импульсов, а второй выход - с тактовым входом второго реверсивного счетчика 11 импульсов, выходы которого соединены с вторыми входами первого мультиплексора 12, а информационные входы - с информационными входами первого реверсивного счетчика 10 импульсов и выходами первого коммутатора 15, второй управл ющий вход логического блока15 and the second inputs of the comparator 13 codes, the first inputs of which are connected to the outputs of the first multiplexer 12, the first code to the inputs of the addition - subtracting the first and second reversible counters 10 and 11 pulses, and the second output from the control input of the logic unit 16, the first output of which 10 pulses are connected to the clock input of the first reversing counter, and the second output is connected to the clock input of the second reversing counter of 11 pulses, the outputs of which are connected to the second inputs of the first multiplexer 12, and the information inputs from the terminal ormatsionnymi inputs of the first down counter 10 and pulse outputs of the first switch 15, second control input of logic block
16и входы синхронизации первого и второго реверсивных счетчиков 1016 and the synchronization inputs of the first and second reversible counters 10
и 11 импульсов, первого и второго мультиплексоров 12 и 21, первого и второго коммутаторов 15, 18 и регистров 17 соединены с п тым и последующими выходами блока 9 синхронизации , причем разр дность первого реверсивного счетчика импульсов на один разр д вьше, чем второго. Формирователь 6 сигнала маркера выполнен в виде блока совпадени кодов. Блок 9 синхронизации выполнен в виде посто нного запоминающее го блока адреса которого образуют входы, а информационные выходы - выходы блока 9 синхронизации. Логический блок 16 выполнен в виде совокупности логических элементов и выполн ет функции .Х2--Хз;У,Х Х, где у - второй выход, подключенны к счетному входу второго реверсивного счетчика 11 импульсов; У - первый выход, подключенный к счетному входу первого реверсивного счетчика 10 импульсов; х - первый управл ющий вход, подключенный к второму вы ходу компаратора 13 кодов х - второй управл юпгий вход, подключенный к выходу бло синхронизации; Xj -,вход, подключенный к выхо генератора тактовых импул сов. Влок 20 пересчета выполнен в ви де двоичного счетчика. Устройство работает следующим образом. После записи преобразованно1 о Alin 3 исследуемого сигнал в запоминающий блок 4 блок 9 синхронизации переводит устройство в состо ние отображени записанного сигнала на матричном экране 8 по алгоритму , приведенному на фиг. 2, .где A,j,A j,A j,. уравновешивание счетчика 10 с. кодом запоминающего блока 4, соответствующим 2, 3, п-1 столбцу соответственно; Вз,В,В„5В2 - уравновешивание счетчика 11с кодом запоминающего блока 4, соответствующим 3, 4, п, 2, столбцу соответственно; С, Cj, С„-15 С - индикаци на 1, 2, п-1. столбце матричного экрана 8;. Е - запись в счетчики 10 и 11 содержимого запоминающего блока 4, соответствующего 1 столбцу; ( 3 - установка блока 5 адресации в состо ние, соответствующее адресу 1 столбца; D - перезапись содержимого буферного запоминающего блока 19 в регистр 17; Mj, М, М, М2 - перевод блока адресации в состо ние, соответству щее адресу 3, 4, п, 2 стол соответственно; 2, 3,П ,1 - перевод блока 7 раз 1IOM lloll I..H вертки дл индикации 2, 3 , 1 столбца соответственно. В соответствии с этим блок 9 си хронизации подключает выходы второ го счетчика 11 при помощи первого мультиплексора 12 к первым входам компаратора 13 кодов, на вторые входы которого поступает код с запоминающего блока 4. В зависимости от поступивщих кодов компаратор 13 формирует сигналы, которые перевод т счетчики 10 и 11 дл счета на сложение, или вычитание, или запрета счета. Импульсы тактовой частоты, поступающие через логический блок 16 на счетные входы счетчиков 10 и 11 устанавливают их в состо ние, при котором выходной код счетчика 11 равен выходному коду запоминающего блока 4, исключа младший разр д. При этом количество тактовых импульсов просчитанных счетчиками 10 и 11, равно половине разности между выходными кодами запоминающего блока 4 и счетчика 10 в момент начала уравновешивани счетчика 11. Так как выходы счетчика 10 через второй мультиплексор 21 св заны с адресами буферного запоминающего блока 19, то при уравновешивании счетчика 11 по адресам, пересчитываемым счетчиком 10, в буферный запоминающ ,ий блок 19 запишетс логическа единица. После уравновешивани выходного кода счетчика 11с выходным кодом запоминающего блока 4 посредством логического блока 16 запрещаетс подача тактовых импульсов на счетные входы счетчиков 10 и 11, а к адресам буферного запоминающего блока 19 при помощи мультиплексора 21 подключаютс выходы блока 20 пересчета , Б результате этого информаци , записанна в буферный запоминакиций блок 19, считываетс с последующей записью в регистры 17 и стира- етс . После записи информации в регистры 17 блок 9 синхронизации выполн ет следующие операции: переводит блок 7 развертки в следующее состо ние, посредством логического блока 16 подключает счетный вход счетчика 10 к генератору тактовых импульсов, а выходы через мультиплексор 12 - к компаратору 13, Одновременно с этим блок 9 синхрони- зации дает разрешение на индикацию записанной в регистры 17 информации.and 11 pulses, the first and second multiplexers 12 and 21, the first and second switches 15, 18 and registers 17 are connected to the fifth and subsequent outputs of the synchronization unit 9, and the width of the first reversible pulse counter is one bit higher than the second. The marker signal generator 6 is configured as a block of code matching. The synchronization unit 9 is made in the form of a permanent storage unit whose addresses are formed by the inputs, and the information outputs are the outputs of the synchronization unit 9. Logic block 16 is designed as a set of logical elements and performs functions .X2 - Xs; Y, X X, where y is the second output, connected to the counting input of the second reversible counter 11 pulses; Y - the first output connected to the counting input of the first reversible counter 10 pulses; x - the first control input connected to the second output of the comparator 13 x codes - the second control input connected to the output of the synchronization unit; Xj -, input connected to the output of the clock pulse generator. Vlok 20 recalculation is performed in the form of a binary counter. The device works as follows. After recording the transformed1 Alin 3 signal under investigation into the storage unit 4, the synchronization unit 9 transfers the device to the display state of the recorded signal on the matrix screen 8 according to the algorithm shown in FIG. 2, where A, j, A j, A j ,. counter balancing 10 s. the code of the storage unit 4 corresponding to the 2, 3, n-1 column, respectively; VZ, V, V „5В2 - counterbalance of the counter 11 with the code of the storage unit 4 corresponding to 3, 4, p, 2, column, respectively; С, Cj, С „-15 С - indications on 1, 2, п-1. matrix screen column 8 ;. E - record in the counters 10 and 11 of the contents of the storage unit 4, corresponding to 1 column; (3 - setting the addressing unit 5 to the state corresponding to the address of 1 column; D - rewriting the contents of the buffer storage unit 19 to the register 17; Mj, M, M, M2 - transferring the addressing unit to the state corresponding to the address 3, 4, 2, 3, P, 1 - transfer of a block 7 times 1IOM lloll I..H of the screwdriver for indicating 2, 3, 1 columns, respectively. In accordance with this, block 9 of synchronization connects the outputs of the second counter 11 when the help of the first multiplexer 12 to the first inputs of the comparator 13 codes, the second inputs of which receive the code from the storage b Locale 4. Depending on the incoming codes, the comparator 13 generates signals that translate counters 10 and 11 for counting to add, or subtract, or prohibit counting. The clock pulses through the logic block 16 to the counting inputs of counters 10 and 11 set them in the state in which the output code of the counter 11 is equal to the output code of the storage unit 4, excluding the least significant bit. The number of clock pulses calculated by the counters 10 and 11 is equal to half the difference between the output codes of the storage unit 4 and the counter 10 at the beginning of counterbalancing 11. As the outputs of counter 10 through the second multiplexer 21 are associated with the addresses of the buffer storage unit 19, when counterbalancing counter 11 by addresses recalculated by the counter 10, the logical unit will be written to the buffer unit 19. After equilibration of the output code of the counter 11c with the output code of the storage unit 4, the logic unit 16 prohibits the supply of clock pulses to the counting inputs of the counters 10 and 11, and the multiplexer 21 connects the outputs of the conversion unit 20, the result of this information recorded in the buffer storage unit 19, is read, then written to registers 17, and erased. After recording the information in the registers 17, the synchronization unit 9 performs the following operations: transfers the scanning unit 7 to the next state, via the logic unit 16 connects the counting input of the counter 10 to the clock pulse generator, and outputs through the multiplexer 12 to the comparator 13, at the same time The synchronization unit 9 gives permission for the indication of information recorded in registers 17.
Так как каждой строке матричного экрана 8 соответствует определенный адрес буферного запоминающего блока 19, то на строки, в чейки па м ти которых была записана логичес- 5 ка единица, будет подан управл ющий сигнал.Since each row of the matrix screen 8 corresponds to a specific address of the buffer storage unit 19, a control signal will be sent to the rows in which the logical unit has been recorded.
Импульсы тактовой частоты, поступающие на счетньй вход счетчика 10, начинают уравновешивать его вы- 10 ходной код с выходным кодом запоминающего блока 4. Число тактовых импульсов,отсчитьюаемое счетчиком 10, равно второй половике разности кодов , оставшейс после уравновешива- 15 ни счетчика 11. При этом в буферный запоминающий блок 19 записываетс логическа единица по адресам, пересчитьтаемьм счетчиком 10, По окончании уравновешивани выходно- 20 го кода счетчика 10 с выходным кодом запоминающего блока 4 блок 9 синхронизации переводит блок 5 адресации в следующее состо ние, а через первый мультиплексор 12 под- -25 ключает к компаратору 13 выходы счетчика 11.The pulses of the clock frequency arriving at the counting input of counter 10 begin to balance its output code with the output code of the storage unit 4. The number of clock pulses counted by counter 10 is equal to the second rug of the difference of codes remaining after counterbalancing 15 counter 11. At the logical unit is written to the buffer storage unit 19 by address, recalculated by the counter 10. When the output-20 counter code of the counter 10 is balanced with the output code of the storage unit 4, the synchronization unit 9 translates the 5 adr unit The measurements are in the next state, and through the first multiplexer 12 connects -25 to the comparator 13 the outputs of the counter 11.
Дл формировани изображени формы исследуемого сигнала на матричном экране 8 описанные вьше процессы, зо а именно уравновешивание счетчиков 10 и 11, записи в буферный запоминающий блок 19 и перезаписи в регистры 17 циклически повтор ютс . Вследствие этого на каждом столбце ,матричного экрана 8 индицируетс столбик из совокупности точек, величина которого определ етс скоростью нарастани (убывани ) амплитуда исследуемого сигнала.40To form the image of the signal under study on the matrix screen 8, the above processes, such as balancing the counters 10 and 11, writing to the buffer storage unit 19, and rewriting the registers 17 are cyclically repeated. As a result, on each column, the matrix screen 8 is indicated by a column of a set of points, the value of which is determined by the rate of increase (decrease) of the amplitude of the signal under study.
Дл того, чтобы исключить на первом столбце матричного экрана 8 индикацию той части свет щихс точек, котора соответствует состо нию до уравновешивани кода последнего 5 столбца в момент перехода-блока 7 развертки с последнего столбца на первый, на первый коммутатор 15 подаетс сигнал, который подключает к информационным входам счетчиков 10 д и 11 выходы запоминаквдего блока 4, адрбс которого в данный момент соответствует первому столбцу матричного экрана 8, а на вход предварительной записи счетчикон 10 и 11 подаетс сигнал записи. В результате этого на первом столбце матричного экрана отображение исследу мого сигнала начинаетс с точки, соответствующей коду запоминающего блока 4 по адресу первого столбца. Таким образом, отображение исследуемого сигнала на матричном экране 8 происходит без разрывов графики в момент перехода с одного амплитудного значени к другому.In order to exclude on the first column of the matrix screen 8 an indication of that part of the luminous points that corresponds to the state before the code of the last 5 columns is balanced at the time of the transition of the sweep block 7 from the last column to the first, the first switch 15 sends a signal that connects The information inputs of the 10d and 11 counters are memorized in block 4, whose address currently corresponds to the first column of the matrix screen 8, and the recording signal is sent to the pre-recording input of counter 10 and 11. As a result, in the first column of the matrix screen, the display of the signal under investigation starts from the point corresponding to the code of the storage unit 4 at the address of the first column. Thus, the display of the signal under study on the matrix screen 8 occurs without discontinuity of the graphics at the moment of transition from one amplitude value to another.
Дл увеличени точности отсчета измер емой величины используетс маркер. На вторые входы формировател 6 сигнала маркера поступает код местонахождени маркера на экране , а на первые входы - выходной код блока 5 адресации. При равенстве кодов вырабатываетс сигнал, который запускает блок 14 синтезации знаков. .Блок 14 преобразует код адреса и код выхода запоминающего блока 4 в сигналы начертани знаков , которые поступают через второй коммутатор 18 и регистры 17 на матричный экран 8. В результате этого на матричном экране 8 индицирутотс маркер в виде вертикальной черты и знаки, указывак цие амплитудное значение и пор дковый номер такта квантовани исследуемого сигнала в точке пересечени графика с маркерсш.A marker is used to increase the accuracy of the measured value. The location of the marker on the screen is fed to the second inputs of the imaging unit 6 of the marker, and the output inputs of the addressing unit 5 to the first inputs. In case of equality of codes, a signal is generated, which starts the block 14 of the synthesis of characters. Block 14 converts the address code and the exit code of the storage unit 4 into character-drawing signals that are received through the second switch 18 and registers 17 to the matrix screen 8. As a result, a vertical bar and signs indicating the amplitude are indicated on the matrix screen 8. the value and sequence number of the quantization cycle of the signal under study at the point of intersection of the graph with the markers.
Устройство позвол ет увеличить точность измерений и достоверность отображени фор1«л исследуемого сигнала вследствие.того, что устройство интерполщ)ует крупные фронты исследуемого сигнала, благодар при индикации исследуемого сигнала в местах резкого возрастани или уменьшени амплитуды исследуемого сигнала нет разрывов в графике. Точность измерени амплитуды исследу мого сигнала не св зана с разрешающей способностью матричного экрана и характеризуетс лишь погрешностью аналого-цифрового преобразовател . The device allows to increase the measurement accuracy and the accuracy of the display of the form of the signal under investigation due to the fact that the interpolator device has large fronts of the signal under study, because there is no discontinuity in the graph in the display of the signal under investigation in places of a sharp increase or decrease in the amplitude of the signal under study. The amplitude measurement accuracy of the signal under study is not related to the resolution of the matrix screen and is characterized only by the error of the analog-digital converter.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833633090A SU1129529A1 (en) | 1983-08-02 | 1983-08-02 | Oscilloscope having matrix-type screen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833633090A SU1129529A1 (en) | 1983-08-02 | 1983-08-02 | Oscilloscope having matrix-type screen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1129529A1 true SU1129529A1 (en) | 1984-12-15 |
Family
ID=21078460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833633090A SU1129529A1 (en) | 1983-08-02 | 1983-08-02 | Oscilloscope having matrix-type screen |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1129529A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106406145A (en) * | 2016-11-02 | 2017-02-15 | 天津津航技术物理研究所 | Exterior orientation element data alignment method for aerial wide-view field scanner |
-
1983
- 1983-08-02 SU SU833633090A patent/SU1129529A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Information Display.Nov/Dec. ;Япони , 1972, p. 14-16. 2. Авторское свидетельство СССР №508743, кл. G 01 R 13/10, 1974 (прототип). * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106406145A (en) * | 2016-11-02 | 2017-02-15 | 天津津航技术物理研究所 | Exterior orientation element data alignment method for aerial wide-view field scanner |
| CN106406145B (en) * | 2016-11-02 | 2018-10-30 | 天津津航技术物理研究所 | The elements of exterior orientation data alignment method of aviation large field of view scan instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4251754A (en) | Digital oscilloscope with reduced jitter due to sample uncertainty | |
| EP0023708B1 (en) | Overvoltage analyzer | |
| US3739369A (en) | Historical data display | |
| SU1129529A1 (en) | Oscilloscope having matrix-type screen | |
| US4114094A (en) | Long scale display | |
| US3768093A (en) | Digital crt system for displaying a precessing waveform and its derivative | |
| JPS5812556B2 (en) | Digital direction measuring device display device | |
| SU1626160A1 (en) | Multi channel indicator with ability to store signal in digital form | |
| SU813492A2 (en) | Device for displaying information on oscilloscope screen | |
| SU1095226A1 (en) | Device for detecting and recording processes with high speed of progress | |
| SU920819A1 (en) | Graphic information display device | |
| SU1506448A1 (en) | Logical analyzer | |
| SU508743A1 (en) | Matrix Screen Oscilloscope | |
| SU640341A1 (en) | Information display | |
| RU2042216C1 (en) | Device for representing information at gas-discharge indicator panel | |
| SU1179354A1 (en) | Information input-output device | |
| SU746629A1 (en) | Information display | |
| SU1550574A1 (en) | Device for display of information | |
| SU1257635A1 (en) | Device for displaying information on screen of cathode-ray tube | |
| SU1133694A1 (en) | Device for measuring area of object | |
| SU1765890A1 (en) | Device for measuring dynamic response of high-speed digit-to-analog converters | |
| SU905850A1 (en) | Information displaying device | |
| SU959143A1 (en) | Device for displaying information on tv indicator screen | |
| JP2934290B2 (en) | Multi-channel voltage / current generator | |
| SU1725394A1 (en) | Counting device |