KR930009182B1 - Signal separating system - Google Patents

Signal separating system Download PDF

Info

Publication number
KR930009182B1
KR930009182B1 KR1019900022029A KR900022029A KR930009182B1 KR 930009182 B1 KR930009182 B1 KR 930009182B1 KR 1019900022029 A KR1019900022029 A KR 1019900022029A KR 900022029 A KR900022029 A KR 900022029A KR 930009182 B1 KR930009182 B1 KR 930009182B1
Authority
KR
South Korea
Prior art keywords
synchronous signal
signal
digital data
separator
composite
Prior art date
Application number
KR1019900022029A
Other languages
Korean (ko)
Other versions
KR920014247A (en
Inventor
이건상
박병하
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900022029A priority Critical patent/KR930009182B1/en
Publication of KR920014247A publication Critical patent/KR920014247A/en
Application granted granted Critical
Publication of KR930009182B1 publication Critical patent/KR930009182B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/08Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

The system for separating composite synchronous signal and digital data from composite video signal in an optical video disc system, comprises: a clamping circuit for clamping input composite video signal means for separating composite synchronous signal from the clamped composite signal, means for separating vertical synchronous signal from the composite synchronous signal, and means for generating gate pulse and separating digital data from the composite synchronous signal and the vertical data from the composite synchronous signal and the vertical synchronous signal. Thus this invention can provide static vertical and horizontal synchronous signal and digital data regardless of frequency of video signal.

Description

합성영상신호로부터 합성동기신호 및 디지탈데이타 분리시스템Synthesis Synchronization Signal and Digital Data Separation System from Composite Image Signal

제 1 도는 NTSC 방식의 합성영상신호.1 is an NTSC composite video signal.

제 2a 도는 본 발명 합성영상신호로부터 합성동기신호 및 디지탈데이타 분리시스템의 전체 블럭도.Figure 2a is a block diagram of a composite synchronization signal and digital data separation system from the composite video signal of the present invention.

제 2b 도는 합성동기신호(수평동기신호)분리기의 블럭도.2b is a block diagram of a synthesized synchronous signal (horizontal synchronous signal) separator.

제 2c 도는 수직동기신호분리기의 블럭도.2c is a block diagram of a vertical synchronous signal separator.

제 2d 도는 디지탈데이타 분리기의 블럭도.2d or block diagram of a digital data separator.

제 3 도는 본 발명 실시예에 따른 각부 파형도이다.3 is a waveform diagram of each part according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 클램프회로 2 : 합성동기신호분리기1: Clamp Circuit 2: Synchronous Synchronous Signal Separator

3 : 제 1 비교기 4 : 저역통과필터3: first comparator 4: low pass filter

5 : 수직동기신호분리기 6 : 게이트펄스발생기5: vertical synchronous signal separator 6: gate pulse generator

7 : 디지탈데이타분리기 8 : 제 1 저역통과필터7: digital data separator 8: first low pass filter

9 : 버퍼회로 10 : 레벨쉬프트회로9: Buffer Circuit 10: Level Shift Circuit

11 : 첨두치검출회로 12 : 제 2 저역통과필터11: peak-to-peak detection circuit 12 second low pass filter

13 : 제 2 비교기 14 : 제 3 비교기13: second comparator 14: third comparator

15 : 기준전압(Vref)15: reference voltage (Vref)

본 발명은 영상신호의 시스템에 관한 것으로, 특히 광비디오 디스크시스템에서 읽어들인 합성영상신호로부터 수평 및 수직동기신호와 디지탈데이타를 분리하는 합성동기신호 및 디지탈데이타 분리시스템에 관한 것이다.The present invention relates to a video signal system, and more particularly, to a composite synchronous signal and a digital data separation system for separating horizontal and vertical synchronous signals and digital data from a composite video signal read from an optical video disc system.

일반적으로 NTSC(National Television System Committee)방식의 합성영상신호에서는 기본클럭의 동기를 위해 수평동기신호와 수직블랭킹(blanking)기간내에 포함된 수직동기신호 및 디지탈데이타를 가지는데 특히 광비디오 디스크 시스템에 있어서 디지탈 데이타는 사용자가 특별한 기능(Function)을 제어하고 그림형태나 시간정보등을 주는데 사용되도록 특별한 정보를 주게 된다.Generally, NTSC (National Television System Committee) composite video signal has vertical sync signal and digital data included in horizontal blanking signal and vertical blanking period for synchronization of basic clock. Especially in optical video disc system The digital data gives the user special information to be used to control the special function and to give picture form and time information.

따라서 본 발명은 NTSC방식의 합성영상신호로부터 합성동기 신호와 디지탈데이타를 정확하게 분리해주는 시스템을 구현하는데 그 목적이 있다.Accordingly, an object of the present invention is to implement a system that accurately separates synthesized synchronous signals and digital data from NTSC composite video signals.

상기 목적을 수행하기 위한 본 발명의 합성동기신호 및 디지탈 데이타 분리시스템은, 입력된 합성영상신호를 합성동기펄스 분리회로에 들어가기전에 합성동기신호 및 디지탈신호의 레벨을 클램프해주는 클램핑부와 클램프된 합성비디오 신호로부터 합성동기신호와 디지탈데이타를 분리하는 합성동기신호분리기, 저역통과 필터를 통과하여 수직동기펄스만을 뽑아내는 수직동기신호분리기, 그리고 디지탈데이타를 분리하는 디지탈데이타 분리기로 구성되어 있다. 이하 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Synthetic synchronous signal and digital data separation system of the present invention for performing the above object, the clamping unit and the clamped synthesis to clamp the level of the synthetic synchronous signal and digital signal before the input composite video signal into the synthetic synchronous pulse separation circuit It consists of a composite synchronous signal separator that separates the composite synchronous signal and digital data from the video signal, a vertical synchronous signal separator that extracts only vertical synchronous pulses through a low pass filter, and a digital data separator that separates the digital data. Hereinafter, described in detail with reference to the accompanying drawings.

본 발명에서는 제 1 도와 같이 구성된 입력 합성영상신호를 수평동기신호, 수직동기신호 및 디지탈데이타로 분리하고자한다.In the present invention, the input composite video signal configured as shown in FIG. 1 is divided into a horizontal synchronization signal, a vertical synchronization signal, and digital data.

제 2a 도는 합성영상신호로부터 합성동기신호, 수직동기신호 및 디지탈데이타를 분리하는 본 발명 전체 블럭도로 도시한 바 처럼 입력된 합성영상신호의 동기신호 및 디지탈신호 레벨을 클램프해 주는 클램프회로부(1), 클램프 된 합성영상 신호로부터 합성동기신호와 디지탈데이타를 분리하는 합성동기신호분리기(2), 합성동기신호분리기(2)내의 버퍼회로의 출력과 첨두치검출회로의 출력을 비교하여 그 출력을 합성동기신호(수평동기신호와 수직동기신호)로 하는 제 1 비교기(3), 고역성분을 제거하는 저역통과필터(4), 합성동기신호 분리기 출력으로부터 저역통과필터를 통과하여 수직동기펄스만을 뽑아내는 수직동기신호분리기(5), 상기 수직동기신호 출력과 합성동기신호출력을 입력으로 하여 게이트펄스를 발생하는 게이트 펄스발생기(6), 그리고 상기 합성동기신호분리기(2)로 부터 상기 게이트 펄스발생기(6)의 게이트 펄스를 조정단자로 하여 디지탈데이타를 분리하는 디지탈데이타 분리기(7)가 연결되어 있는바, 각 분리기의 상세블럭도를 제 2b, c, d 도에 나타내었다.2A is a clamp circuit part 1 for clamping a synchronization signal and a digital signal level of an input composite video signal as shown in the entire block diagram of the present invention for separating the composite synchronization signal, the vertical synchronization signal, and the digital data from the composite video signal. The synthesized synchronous signal separator (2), which separates the synthesized synchronous signal and the digital data from the clamped composite video signal, compares the output of the buffer circuit and the peak detection circuit in the synthetic synchronous signal separator (2) and synthesizes the output. A first comparator (3) for synchronizing signals (a horizontal synchronizing signal and a vertical synchronizing signal), a low pass filter (4) for removing high frequency components, and a low pass filter for extracting only vertical synchronizing pulses from the synthesized synchronizing signal separator output. A vertical synchronous signal separator (5), a gate pulse generator (6) generating a gate pulse by inputting the vertical synchronous signal output and a composite synchronous signal output, and A digital data separator (7) for separating digital data using the gate pulse of the gate pulse generator (6) as an adjustment terminal from the conventional synchronous signal separator (2) is connected. 2b, c, and d are shown.

제 2b 도는 합성동기신호를 출력하는 합성동기신호분리기(2)를 상세히 나타낸 것으로 클램핑된 합성영상신호는 데이타신호는 통과시키고 칼라신호의 고역성분은 제거되는 제 1 저역통과필터(8)를 통과하게 되며, 통과된 데이타신호는 버퍼회로(9)를 거쳐 레벨쉬프트회로(10)에서 레벨쉬프트되어 그 첨두값을 검출하는 첨두치 검출회로(11)를 통과하게 되며 상기 버퍼회로(9)에서의 출력과 상기 첨두치 검출회로(11)의 출력을 비교하는 제 1 비교기(3)를 거쳐 합성동기신호가 출력되게 되는데 여기서 합성동기신호는 수평 수직동기 신호로 이루어져 있다.FIG. 2B shows the composite synchronous signal separator 2 for outputting the composite synchronous signal in detail. The clamped composite video signal passes through the first low pass filter 8 through which the data signal is passed and the high frequency component of the color signal is removed. The passed data signal is level-shifted in the level shift circuit 10 via the buffer circuit 9 and passed through the peak-detection circuit 11 for detecting the peak value, and output from the buffer circuit 9. The synthesized synchronous signal is output through the first comparator 3 comparing the output of the peak detection circuit 11 with the synthesized synchronous signal.

제 2c 도는 수평동기신호와 수지동기신호가 포함된 합성동기신호로부터 수직동기신호를 추출하는 수직동기신호분리기(5)를 상세히 나타낸 것으로 상기 합성동기신호분리기(2)로부터 출력된 합성동기신호에서 저주파 성분만을 통과시켜 수평동기신호와 디지탈데이타를 제거하는 제 2 저역통과 필터부(12)를 거쳐서 나온 출력과 내부에서 잡혀진 기준전압(15 : Vref)을 서로 비교하는 제 2 비교기(13)를 거쳐서 수직 동기신호가 출력된다.FIG. 2C shows a vertical synchronous signal separator 5 for extracting a vertical synchronous signal from a composite synchronous signal including a horizontal synchronous signal and a resin synchronous signal, and shows a low frequency in the synthesized synchronous signal output from the synthesized synchronous signal separator 2. Through a second comparator 13 which compares the output obtained through the second low pass filter part 12 which removes the horizontal synchronization signal and the digital data by passing only the component 12 and the reference voltage 15 (Vref) caught therein. The vertical synchronization signal is output.

제 2d 도는 합성동기신호로부터 게이트펄스를 발생하는 게이트펄스발생기(6)와 발생된 펄스를 조정단자로 하여 디지탈데이타를 분리하는 디지탈데이타분리기(7)의 상세도로 게이트펄스발생기(6)는 합성동기신호분리기(2)로부터 출력된 합성동기신호와 수직동기신호분리기(5)로부터 출력된 수직동기신호를 입력으로 하여 디지탈데이타가 있는 기간 동안만을 게이트펄스를 출력하게 하며, 제 3 비교기(14)는 합성동기신호분리기(2)에서 나온 출력을 입력으로하여 게이트펄스발생기(6)로부터 출력된 게이트펄스의 조정에 의해 디지탈데이타를 출력하게 된다.FIG. 2D shows a detailed view of a gate pulse generator 6 for generating a gate pulse from a synthesized synchronous signal and a digital data separator 7 for separating digital data using the generated pulse as an adjustment terminal. The composite synchronous signal output from the signal separator 2 and the vertical synchronous signal output from the vertical synchronous signal separator 5 are input to output the gate pulse only for the period of digital data, and the third comparator 14 The output from the synthesized synchronous signal separator 2 is input, and digital data is output by adjusting the gate pulse output from the gate pulse generator 6.

제 3 도의 각부 파형도를 본 발명 전체 블럭도 제 2a 도에 적용하여 실시예를 설명하면, 입력은 제 1 도에 나타낸 것과 같이 합성동기신호(수평동기신호와 수직동기신호), 등화펄스신호, 디지탈데이타로 구성된 NTSC방식의 합성영상신호이다. 입력된 합성영상신호가 클램핑된 후 제 1 저역통과필터(8)를 통과하면 영상신호는 (b)의 파형과 같이 반전되어 제 1 비교기(3)의 한쪽 입력단에 들어가며, 직류레벨이 쉬프트되어 첨두치 검출회로를 거친 직류전압레벨파형(C)는 제 1 비교기의 다른 한쪽 입력단에 입력되는데 두신호를 비교한 출력이 합성동기신호파형(d)이다. 앞에서 얻은 합성동기신호파형(d)는 제 2 저역통과필터(12)를 거쳐 제 2 비교기(13)에 입력되어 수직동기신호파형(e)가 출력된다. 합성동기신호파형(d)와 수직동기신호파형(e)는 게이트펄스 발생기(6)에 입력되어, 합성동기신호중 디지탈데이타 신호가 존재할 경우에만 게이트 펄스를 발생하는 출력파형(f)를 얻는다. 결룩 제 3 비교기(14)에 입력된 합성동기신호파형(d)는 게이트펄스파형(f)에 의해서 디지탈데이타파형(g)을 얻게된다.Referring to the waveform diagram of FIG. 3 and applying the waveform diagram of the present invention to FIG. 2A of the present invention, the input will be a composite synchronous signal (horizontal synchronous signal and vertical synchronous signal), an equalization pulse signal, as shown in FIG. It is NTSC composite video signal composed of digital data. After the input composite video signal is clamped and passed through the first low pass filter 8, the video signal is inverted as shown in the waveform of (b) to enter one input terminal of the first comparator 3, and the DC level is shifted to peak. The DC voltage level waveform C, which has passed through the value detecting circuit, is input to the other input terminal of the first comparator. The synthesized synchronous signal waveform d obtained above is input to the second comparator 13 through the second low pass filter 12 to output the vertical synchronous signal waveform e. The synthesized synchronous signal waveform d and the vertical synchronous signal waveform e are input to the gate pulse generator 6 to obtain an output waveform f for generating a gate pulse only when a digital data signal is present among the synthesized synchronous signals. The synthesized synchronous signal waveform d input to the indentation third comparator 14 obtains the digital data waveform g by the gate pulse waveform f.

본 발명은 간단한 구조의 분리시스템으로, 합성영상신호로부터 얻어진 합성동기신호에서 수직동기신호만을 추출해 내며 합성영상신호에서 얻어진 합성동기신호와 수직동기신호로 게이트펄스를 이용하여 디지탈데이타를 분리시키므로 영상신호의 주파수에 관계없이 안정된 수평, 수직동기신호 및 디지탈데이타를 얻을 수 있다.The present invention is a simple structure separation system, which extracts only the vertical synchronization signal from the composite synchronous signal obtained from the composite video signal and separates the digital data using the gate pulses from the composite synchronous signal and the vertical synchronous signal obtained from the composite video signal. Regardless of frequency, stable horizontal and vertical synchronization signals and digital data can be obtained.

Claims (4)

입력된 합성영상신호를 클램핑하는 클램프회로(1), 클램프 회로에서 클램핑된 합성영상신호로부터 합성동기신호를 분히하는 합성동기신호분리기(2), 수평, 수직동기신호가 포함되어 있는 합성동기신호로부터 수직동기신호를 분리하는 수직동기신호분리기(5), 그리고 합성동기신호와 수직동기신호로부터 게이트 펄스를 발생하여 디지탈데이타를 분리하는 디지탈데이타분리기(7)로 구성됨으로 특징으로 하는 합성영상신호로부터 합성동기신호 및 디지탈데이타분리시스템.A clamp circuit (1) for clamping the input composite video signal, a composite synchronous signal separator (2) for dividing the composite synchronous signal from the composite video signal clamped by the clamp circuit, and a composite synchronous signal including horizontal and vertical synchronous signals. Synthesized from a composite video signal characterized in that it comprises a vertical synchronous signal separator (5) for separating the vertical synchronous signal, and a digital data separator (7) for separating the digital data by generating a gate pulse from the synthesized synchronous signal and the vertical synchronous signal. Synchronization signal and digital data separation system. 제 1 항에 있어서, 합성동기신호분리기(2)는 데이타신호는 통과시키고 칼라영상신호는 제거하는 저역통과 필터(8), 저역통과된 합성영상신호를 출력으로 내보내는 버퍼 회로(9),버퍼회로의 출력을 레벨쉬프트하는 레벨쉬프트회로(10), 레벨쉬프트하여 그 첨두값을 검출하는 첨두치검출회로(11), 상기 버퍼회로의 출력과 상기 첨두치 검출회로의 첨두치 검출값을 비교하는 제 1 비교기(3)로 구성됨을 특징으로 하는 합성영상신호로부터 합성동기신호 및 디지탈데이타 분리시스템.2. The synthesized synchronous signal separator (2) according to claim 1, comprising: a low pass filter (8) for passing data signals and removing color image signals, a buffer circuit (9) for outputting a low pass composite video signal as an output, a buffer circuit A level shift circuit (10) for level shifting the output of the peak, a peak value detection circuit (11) for level shifting to detect the peak value, and a second value for comparing the peak value detection value of the output of the buffer circuit and the peak value detection circuit A synthesized synchronous signal and digital data separation system from a composite video signal, characterized in that it comprises a comparator (3). 제 1 항에 있어서, 수직동기신호분리기(5)는 합성동기신호분리기(2)로부터 출력된 합성동시신호에서 저주파 성분만을 통과 시켜 수직동기신호를 분리해내는 제 2 저역필터(12), 제 2 저역필터의 출력과 기준전압(15 : Vref)을 비교하여 수직동기신호를 분리해내는 제 2 비교기(13)으로 구성됨을 특징으로 하는 합성영상신호로부터 합성동기신호 및 디지탈데이타 분리시스템.The second low pass filter 12 and the second low pass filter 12 of claim 1, wherein the vertical synchronous signal separator 5 separates the vertical synchronous signal by passing only low frequency components from the synthesized synchronous signal output from the synthesized synchronous signal separator 2. And a second comparator (13) for separating the vertical synchronous signal by comparing the output of the low pass filter with a reference voltage (15: Vref). 제 1 항에 있어서, 디지탈데이타분리기(7)는 상기 합성동기신호분리기로부터 나온 합성동기신호와 상기 수직동기신호분리기로 부터 나온 수직동기신호로부터 디지탈 데이타가 있는 기간동안에만 게이트펄스를 발생시키는 게이트펄스발생기(6)와, 상기 합성동기신호분리기에서 출력된 합성동기신호를 입력으로 하고 상기 게이트펄스발생기(6)에서 나온 게이트펄스로부터 디지탈데이타를 출력하는 제 3 비교기(14)로 구성됨을 특징으로 하는 합성영상신호에서 합성동기신호 및 디지탈데이타 분리시스템.2. The gate pulse of claim 1, wherein the digital data separator (7) generates a gate pulse only during a period in which there is digital data from a synthetic synchronous signal from the synthetic synchronous signal separator and a vertical synchronous signal from the vertical synchronous signal separator. And a third comparator 14 for inputting the synthesized synchronous signal output from the synthesized synchronous signal separator and outputting digital data from the gate pulse output from the gate pulse generator 6. Synthesis synchronous signal and digital data separation system from composite video signal.
KR1019900022029A 1990-12-27 1990-12-27 Signal separating system KR930009182B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900022029A KR930009182B1 (en) 1990-12-27 1990-12-27 Signal separating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900022029A KR930009182B1 (en) 1990-12-27 1990-12-27 Signal separating system

Publications (2)

Publication Number Publication Date
KR920014247A KR920014247A (en) 1992-07-30
KR930009182B1 true KR930009182B1 (en) 1993-09-23

Family

ID=19308646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900022029A KR930009182B1 (en) 1990-12-27 1990-12-27 Signal separating system

Country Status (1)

Country Link
KR (1) KR930009182B1 (en)

Also Published As

Publication number Publication date
KR920014247A (en) 1992-07-30

Similar Documents

Publication Publication Date Title
KR880001922B1 (en) Non-copiable video tape recording system
EP1241883A2 (en) Data slice circuit
KR930009182B1 (en) Signal separating system
KR940003035B1 (en) Video signal circuit
KR920003713B1 (en) Picture display apparatus
KR940011875B1 (en) Horizontal synchronizing signal separation circuit
US6108043A (en) Horizontal sync pulse minimum width logic
KR0144962B1 (en) A sync signal separation apparatus of hdtv
KR0123724B1 (en) Sync signal generation apparatus and video signal processing apparatus using it
KR910001431B1 (en) Stereoscopic television system
KR920001109B1 (en) Vdp still signal detecting circuit
JP2908465B2 (en) Magnetic recording / reproducing device
KR0134303B1 (en) Circuit for removing reference signal within vertical retrace
KR0165763B1 (en) Caption position information detecting apparatus
KR100425687B1 (en) Separation circuit for composition sync-signal of flat pannel display
JP3475773B2 (en) Video signal processing device and liquid crystal display device
KR900009252Y1 (en) Jitter eliminating circuit of teletext h-sycn signals
KR200141097Y1 (en) A circuit for preventing word-waving
JP2997013B2 (en) Vertical synchronous playback circuit
US5844626A (en) HDTV compatible vertical sync separator
JP2604424B2 (en) Sync separation circuit
KR950002212Y1 (en) Apparatus for separating vertical synchronizing signal
JP2604420B2 (en) Sync separation circuit
JPH07203243A (en) Vertical synchronizing separator circuit and video reproduction device provided with the vertical synchronizing separator circuit
KR19980077144A (en) Pseudo-synchronous signal generation and detection device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee