KR840002745Y1

KR840002745Y1 - Television receiver

Info

Publication number: KR840002745Y1
Application number: KR2019820006272U
Authority: KR
Inventors: 조기철
Original assignee: 삼성전자공업주식회사; 강진구
Priority date: 1982-08-07
Filing date: 1982-08-07
Publication date: 1984-12-17
Also published as: KR840001507U

Abstract

내용 없음.No content.

Description

TV display circuit for viewing time using vertical synchronization signal

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 수직축표시범위가 결정되는 상태의 파형도.2 is a waveform diagram of a state in which the vertical axis display range is determined.

제3도는 수평방향표시 시발점 및 문자표시폭이 결정되는 상태의 파형도.3 is a waveform diagram of a state in which the start point of the horizontal direction display and the character display width are determined.

제4도는 문자발생을 위한 제어신호가 얻어지는 상태의 파형도.4 is a waveform diagram of a state in which a control signal for generating characters is obtained.

제5도는 멀티플레서의 데이타 선택시 이용되는 파형도.5 is a waveform diagram used in selecting data of a multiplexer.

제6도는 캐랙터 제너레이터에 기억되어 있는 문자와 줄의 주소를 예시하는 상태도.6 is a state diagram illustrating the address of characters and lines stored in the character generator.

제7도는 문자가 저장되어 있는 주소를 예시하는 상태도.7 is a state diagram illustrating an address where characters are stored.

본 고안은 티브이 시청도중 그 시청시간을 알아낼 수 있도록 하기 위한 티브이 시청시간 표시회로에 관한 것이다.The present invention relates to a TV viewing time display circuit for determining the viewing time during TV viewing.

일반적으로 티브이 수상기에 있어서는 시헌자가 출근시각등 특정시각을 알리기 위해 방송시에 일반적 화상과 함께 시각펄스를 송사하여 티브이 모니터의 상단 우측변 등에 그 시각을 표시하도록 하고 있으나, 시청자가 티브이시청의 시작과 함께 몇시간동안 시청했는가를 알리기 위한 장치가 없었고, 구태여 이러한 소요시간을 알려면은 시청자가 신문지상에 매일같이 보도되는 프로그램에 의해서 대략 짐작하거나, 시청자가 티브이 수상기를 켰을때의 시각을 기억하고 있다가 종료시각에서 대충 어느 정도 티브이를 시청하였는가 알 수 있다.In general, the TV receiver sends a visual pulse along with a general image to broadcast a specific time such as the time of attendance so that the viewer can display the time on the upper right side of the TV monitor. There was no device to tell how many hours we watched together, and in order to know this time, we remember the time when the viewer guessed by a daily program in the newspaper or when the viewer turned on the TV receiver. You can see how much TV was watched at the end time.

그러나, 위와 같이 시청자가 그 시청시간을 알기 위해서는 여러가지 수단을 강구해야만 하는 번거로움이 있었다. 또한, 티브이를 장시간 시청하면 시력장애 등이 유발되므로 티브이를 많이 시청하는 어린이의 건강을 위해서는 시청시간을 통제할 필요성이 있는데 아직까지 이를 위한 장치가 없으므로 어린이의 시청시간을 엄격히 관리할 수가 없었다.However, as mentioned above, in order for the viewer to know the viewing time, it was troublesome to take various means. In addition, since watching TV for a long time causes visual impairment, it is necessary to control the viewing time for the health of children who watch TV a lot, but there is no device for this, so the children's viewing time could not be strictly managed.

본 고안은 이와 같은 관점에서 티브이 수상기 시청개시와 함께 시각이 표시되어 시청종료까지 시청시간을 알 수 있도록 하는 장치를 제공하는데 그 목적이 있다.The object of the present invention is to provide a device that allows the user to know the viewing time until the end of the viewing time is displayed with the start of the TV receiver viewing in this respect.

이하에서 이를 상세히 설명하면 다음과 같다.This will be described in detail below.

즉, 제1도와 같이 수직동기신호단(V-pulse)에 지연용 타이머(T₁)를 연결하여 수직축표시 시발점을 결정하고, 지연용타이머(T₂)를 연결하되 4비트 2진카운터(BC(1))에서 발생되는 캐리를 트리거신호로하여 수직축표시종점으로 하므로서 상기 타이머(T₁)(T₃)에 의해서 수직축표시폭이 결정되도록 하고, 수평동기신호단(H-pulse)에는 지연용타이머(T₂)를 연결하여 수평표시위치 시발점을 결정하며, 상기 타이머(T₁)(T₃)의 출력을 입력으로 하는 노어게이트(NOR)의 출력과 상기 타이머(T₂)의 출력단에 연결된 인버터(I₂)의 출력을 접숙시켜 펄스발생기(CL)에 연결하므로서 문자표시범위에서 클럭펄스가 발생되도록 하고, 한편으로는 스위치(S), 트랜지스터(TR₄) 및 인버터(I₃)를 통한 신호를 클리어신호로하고, 수직동기신호(V-pulse)를 입력으로 하는 디케이드카운터(C₁∼C₄)를 순차적으로 연결하되 분주기(D) 및 앤드게이트(A₁), 오어게이트(OR)등을 조합하여 상기 디케이드카운터(C₁∼C₄)가 시분을 계수토록 하며, 디케이드카운터(C₁∼C₄)의 출력단을 입력으로 하고 멀티플렉서(M₁)를 연결하고, 상기 2진카운터(BC(1))에서의 줄의 주소(A₁∼A₃)출력과 멀티플렉서(M₁)에서의 문자정보주소(A₄∼A₇) 신호를 입력으로 하는 캐랙터 제너레이터(CG)를 연결하고, 그 캐랙터 제너레이터(CG)에서 나타나는 문자정보(O₁∼O₅)를 기억시키기 위한 쉬프트레지스터(SR)를 연결하고, 상기 펄스발생기(CL)의 출력이 쉬프트레지스터(SR)의 클럭신호가 되도록 연결하는 한편 8비트 2진카운터(BC(2))의 입력단에 연결하고 그 출력단에는 트랜지스터(TR₃) 및 인버터(I₁)를 통하여 낸드게이트(N₁)의 한 입력단에 연결하고, 상기 낸드게이트(N₁)의 타측입력단에는 노어게이트(NOR) 및 인버터(I₂)의 출력단 접숙점으로부터 트랜지스터(TR₁) 문자표시수의 주기동안 신호를 출력시키기 위한 타이머(T₄), 트랜지스터(TR₂)를 거쳐 입력되도록 하며, 상기 낸드게이트(N₁)의 출력단은 상기 쉬프트레지스터(SR)에 연결하여 쉬프트 또는 로드신호가 되도록 연결하여 구성된 것이다.That is, as shown in FIG. 1, a delay timer T ₁ is connected to the vertical synchronous signal terminal V-pulse to determine the starting point of the vertical axis display, and a delay timer T ₂ is connected to the 4-bit binary counter BC. The vertical axis display width is determined by the timer T ₁ (T ₃ ) by using the carry generated in (1)) as the trigger signal, and the delay is applied to the horizontal synchronization signal terminal (H-pulse). connecting a timer (T ₂₎ to determine the horizontal display position the starting point and connected to an output of said timer (T ₁₎ (T ₃₎ output and the timer (T ₂₎ of the NOR gate (NOR) to the output to the input of By connecting the output of the inverter (I ₂ ) to the pulse generator (CL) to generate a clock pulse in the character display range, on the other hand through the switch (S), transistor (TR ₄ ) and inverter (I ₃ ) Decade car with signal as clear signal and vertical synchronous signal (V-pulse) Site (C ₁ ~C _4), but the cycle sequentially connected to min (D), and the AND gate (A _1), OR gate (OR) a combination of the decade counters (C ₁ ~C ₄₎ is counting the hour and minute The output terminal of the decode counters C _{1 to} C ₄ is used as an input, and the multiplexer M ₁ is connected, and the address (A _{1 to} A ₃ ) of the line in the binary counter BC (1). Character information (O _{1 to} O ₅ ) appearing in the character generator (CG) is connected by connecting the character generator (CG) to the output and the character information address (A _{4 to} A ₇ ) signal of the multiplexer (M ₁ ). A shift register (SR) for storing a signal, and an output of the pulse generator (CL) to be a clock signal of the shift register (SR), and to an input terminal of an 8-bit binary counter (BC (2)). The output terminal is connected to one input terminal of the NAND gate N ₁ through a transistor TR ₃ and an inverter I ₁ , and the NAND gay At the other input terminal of the gate N ₁ , a timer T ₄ and a transistor TR for outputting a signal for a period of the number of characters of the transistor TR ₁ from the output terminal of the NOR gate and the inverter I ₂ are displayed. ₂ ) and the output terminal of the NAND gate N ₁ is connected to the shift register SR to be a shift or load signal.

미설명부호 OUT는 숫자정보출력단이고, EG pulse는 백그라운드펄스이다.Unexplained sign OUT is numeric information output terminal, EG pulse is background pulse.

이와 같이 구성되는 본 고안의 동작상태를 상술하면 하기와 같다.The operation state of the present invention configured as described above is as follows.

먼저 시간계수회로를 보면, 디케이트카운터(C₁∼C₄)는 TV 수상기의 전원스위치(S) ON과 함께 발생되는 수직등기신호가 타이머(T₁)를 거쳐 분주기(D)에서 3600 단위로 분할되고, 그 분할된 신호는 디케이드카운터(C₄)에 가해져서 디케이트카운터(C₄)는 분단위를 계수하고, 디케이트카운터(C₃)는 카운터(C₄)의 출력을 받아서 10분단위로 계수하게 되는데, 그 계수치가 6(0110)가 될때 앤드게이트(A₁)의 출력을 내어서 디케이드카운터(C₂)에 입력시키므로 디케이드카운터(C₂)는 시간단위를 나타내게 된다. 이와 동시에 앤드게이트(A₁)의 출력은 오어게이트(OR)에 인가되고, 그 출력으로 디케이드카운터(C₃)를 클리어시키게 되므로 디케이드카운터(C₃)는 0(0000) 상태에서 다시 계수하게 되는 것으로서, 상기 분주기(D)는 수직동기신호(V-pulse)로부터 타이머(T₁)를 통해 나온 신호(2번파형)를 3600개 세게되면 1분이 되므로 분주기(D)를 3600개당 1개의 펄스가 되는 회로로 만들어서 디케이트카운터(C₄)에 입력시킨다.First, in the time counting circuit, the count counters C _{1 to} C ₄ have a vertical register signal generated by turning on the power switch S of the TV receiver and passing through the timer T ₁ to 3600 units in the divider D. is divided into, and the segmented signals are subjected to output of the decade counter is applied to the (C ₄₎ di Kate counter (C ₄₎ is counting the minutes, and di Kate counter (C ₃₎ includes a counter (C ₄₎ there is the coefficient over the 10 division, the coefficient is 6 (0110) that when because my come inputted to the decade counter (C ₂₎ the output of the AND gate (a ₁₎ decade counter (C ₂₎ is set to indicate the time unit . At the same time, the output of the AND gate A ₁ is applied to the OR gate OR, and the output of the count gate C ₃ is cleared so that the count counter C ₃ counts again at 0 (0000). As the frequency divider D counts 3600 signals (waveform 2) from the vertical synchronous signal V-pulse through the timer T ₁ , it becomes 1 minute, so the frequency divider D is divided into 3600 units. It is made into a circuit that becomes one pulse and input to the deductor counter (C ₄ ).

이렇게 하여 디케이드 카운터(C₁∼C₄)에 의해 시간이 계수되며, 이 시간정보는 멀티플렉서(M₁)에 의해 캐랙터제너레이터(CG)의 문자정보지정을 위한 입력주소(A₁∼A₇)를 결정한다.In this way, the time is counted by the decade counters C _{1 to} C ₄ , and this time information is input to the character information of the character generator CG by the multiplexer M ₁ (A _{1 to} A ₇ ). Determine.

그리고, TV 수상기의 문자를 표시하고자하는 위치결정을 함에 있어서는, 수직동기신호(V-pulse)(①)가 타이머(T₁)를 통하여 ②번 파형과 같이 지연되어 이는 노어게이트(NOR)의 한 입력으로 되고, 한편으로는 수직동기신호(①)가 타이머(T₃)에 입력되나, 타이머(T₃)는 4비트 바이너리카운터(BC(1))로부터 캐리가 발생될때 트리거되므로 그 출력은 ③번 파형과 같이 되어 노어게이트(NOR)의 타측입력단에 인가된다.In order to display the characters of the TV set, the vertical synchronization signal V-pulse ① is delayed as shown by the waveform No. 2 through the timer T ₁ , which is one of the NOR gates NOR. On the one hand, the vertical synchronization signal ① is input to the timer T ₃ , but the timer T ₃ is triggered when a carry is generated from the 4-bit binary counter BC (1), so the output is ③. The wave form is applied to the other input terminal of the NOR gate NOR.

따라서 타이머(T₁)(T₃)를 통한 출력(②, ③)이 Low로 될때 High 이므로 타이머(T₁)를 통한 출력(②)이 Low로 떨어질때를 잡아 수직표시위치 시발점으로 결정하고, 타이머(T₃)를 통한 출력(③)이 High로 될때를 잡아 수직표시위치 종점으로 결정된다. 즉, 노어게이트(NOR)의 출력이 수직표시폭을 결정하여 펄스발생기(CL)에 인가한다.Therefore, when the output (②, ③) through the timer (T ₁ ) (T ₃ ) goes low, the output (②) through the timer (T ₁ ) falls to the low level, and the vertical display position is determined as the starting point. When the output (③) through the timer T ₃ becomes High, it is determined as the end position of the vertical display position. That is, the output of the NOR gate determines the vertical display width and applies it to the pulse generator CL.

한편, 수평동기신호(H-pulse)(⑤)는 타이머(T₂)를 통해 ⑥번 파형과 같이 지연되므로 타이머(T₂)를 통한 출력이 Low로 떨어질때를 잡아 수평표시위치 시발점으로 하고, 상기 타이머(T₂)를 통한 출력은 인버터(I₂)를 통하여 펄스발생기(CL)에 인가되므로 펄스발생기(CL)는 노어게이트(NOR)를 통한 수직표시출력과 인버터(I₂)를 통한 수평방향표시출력에 의해 표시위치에서만 클럭펄스를 발생시키게 된다.On the other hand, the horizontal synchronizing signal (H-pulse) (⑤) is so delayed as ⑥ time waveform through the timer (T ₂₎ Hold time output by the timer (T ₂₎ falls to Low, and the horizontal display position starting point, Since the output through the timer T ₂ is applied to the pulse generator CL through the inverter I ₂ , the pulse generator CL is a vertical display output through the NOR gate NOR and horizontal through the inverter I ₂ . The clock pulse is generated only at the display position by the direction display output.

또한, TV 수상기에 표시하고자 하는 문자 하나의 폭은 클럭발생기(CL)로부터의 클럭펄스를 8비트바이너리카운터(BC(2))에서 8개씩 분할(⑧번파형)하여 8개펄스에 상당하는 크기가 문자 하나의 크그로 결정되므로 클럭펄스의 폭을 조절하므로서 이루어진다. 즉, 클럭펄스의 주파수가 커지면 문자의 폭은 좁아지고, 주파수가 적어지면 문자폭은 넓어진다.In addition, the width of one character to be displayed on the TV receiver is equal to eight pulses by dividing the clock pulses from the clock generator CL by eight (8th wave) in the 8-bit binary counter BC (2). Is determined by the size of a single character, which is achieved by adjusting the width of the clock pulse. In other words, the larger the frequency of the clock pulse, the narrower the character width, and the smaller the frequency, the wider the character width.

그리고, 펄스발생기(CL)에서 출력된 클럭펄스(⑦)와 멀티플렉서(M₁)의 조정신호를 만드는 8비트 2진카운터(BC(2))에서 출렬된 ⑧번 파형은 트랜지스터(TR₃) 및 인버터(I₁)를 통하여 낸드게이트(N₁)의 일측입력에 공급하기 위한 트리거펄스(⑨번파형)을 얻게 되는데 이 신호펄스(⑨번파형)는 클럭발생기(CL)에서 출력되는 클럭펄스 8개마다 1개씩 발생되고, 한편으로는 노어게이트(NOR) 및 인버터(I₂)를 통한 출력이 트랜지스터(TR₁) 타이머(T₄), 트랜지스터(TR₂)를 통하여 ⑩번파형과 같이 된다. 따라서 낸드게이트(N₁)를 통한 출력은 (⑪)번 파형과 같이되고, 이 신호는 쉬프트레지스터(SR)에 인가되므로 캐랙터 제너레이터(CG)에서 나오는 5개의 출력은 낸드게이트(N₁)에서 출력된 펄스(⑪번파형)와 클럭발생기(CL)에서 출력되는 ⑦번파형에 의해 쉬프트레지스터(SR)에 기억되고, 8개중 나머지 3개의 클럭펄스가 인가될때는 직렬펄스가 나오지 않도록 하므로서 8비트 2진카운터(BC(2))에 의해 만들어진 ⑨번파형을 적절히 이용할 수 있는 것이다.The waveform # 8 outputted from the 8-bit binary counter BC (2), which makes the adjustment signal of the clock pulse ⑦ and the multiplexer M ₁ output from the pulse generator CL, is transistor TR ₃ and Through the inverter I ₁ , a trigger pulse (waveform ⑨) is provided to supply one input of the NAND gate N _1. The signal pulse (waveform ⑨) is a clock pulse 8 output from the clock generator CL. One by one is generated, and on the other hand, the output through the NOR gate NOR and the inverter I ₂ becomes a wave number waveform through the transistor TR ₁ timer T ₄ and transistor TR ₂ . Therefore, the output through NAND gate N ₁ becomes like waveform (⑪), and this signal is applied to shift register SR, so five outputs from character generator CG are output from NAND gate N ₁ . The 8-bit 2 is stored in the shift register SR by the pulse (# waveform) and the ⑦ waveform output from the clock generator (CL). When the remaining three clock pulses are applied, the 8-bit 2 Waveform ⑨ produced by the jin counter BC (2) can be used appropriately.

일예를 들어 설명하면, 02 : 30를 나타낼 경우 맨처음 "0"을 기억하고 있는 주소를 디케이드카운터(C₁)가 지정하면, 2진카운터(BC(2))가 멀티플렉서(M₁)의 입력신호를 조정하여 인가시키면 "0"이 기억된 내용이 지적되고, 낸드게이트(N₁)에서 출력된 신호(⑪번파형)에서 첫번째 시작되는 부트리거펄스에 의해 쉬프트레지스터(SR)에 문자정보가 실리고, 이것이 직렬로 바뀌게 되면, 다시 디케이드카운터(C₂)에 의해 지정된 "2"가 기억된 주소를 멀티플렉서(M₁)가 지정하게 되고, 두번째 부트리거펄스에 의해 문자정보 주소신호(O₁∼O₅)는 쉬프트레지스터(SR)에서 직렬로 출력되므로 5개의 문자표시를 요할 경우에는 부트리거펄스가 5개 필요하게 되는 것인데, 이 부트리거펄스 ⑪번파형은 타이머(T₄)에 의해 얻어지는 ⑩번파형을 이용하여 필요로 하는 펄스수를 얻을 수 있는 것이다.As an example, when 02: 30 indicates that the decay counter C ₁ designates an address that initially stores “0”, the binary counter BC (2) may be configured as the multiplexer M ₁ . If the input signal is adjusted and applied, the contents stored with "0" are indicated, and the character information is inputted to the shift register SR by the boot trigger pulse first starting from the signal (number waveform) output from the NAND gate N ₁ . Is loaded in series, the multiplexer M ₁ designates the address where " 2 " stored by the decade counter C ₂ is stored, and the character information address signal O is generated by the second boot trigger pulse. _{1 to} O ₅ ) are output in series from the shift register (SR), so when five characters are required, five boot trigger pulses are required. This boot trigger pulse waveform is determined by a timer (T ₄ ). Number of pulses required using the obtained waveform You can get.

그리고, 상기 타이머(T₄)를 통한 ⑩번 파형은 TV화면에 시간을 나타내는 문자의 배경을 만들기 위해 전압레벨(+12V)로 진동하게 하고 트랜지스터(TR₂)로 되는 에미터 플로워를 통해 진동전압레벨을 +5V로 바꿔서 만드는 것이다. 또한, 스위치(S)를 ON시키면, 순간적인 클리어펄스가 디케이드카운터(C₁∼C₄)를 클리어시켜 "00 : 00"라는 문자가 TV 화면에 나타나게 되지만, 스위치(S)를 OFF시킨 상태에서는 TV 화면에 아무런 영향이 없다.The waveform # ₄ through the timer T ₄ vibrates at a voltage level (+ 12V) to create a background of a character representing time on a TV screen, and vibrates through an emitter follower that becomes a transistor TR ₂ . It is made by changing the level to + 5V. When the switch S is turned ON, a momentary clear pulse clears the decade counters C _{1 to} C ₄ so that the text "00: 00" appears on the TV screen, but the switch S is turned OFF. There is no effect on the TV screen.

특히, 이상에서와 같이 동작하는 본 고안에 있어서는 캐랙터제너레이터(CG)를 숫자이외의 별도의 문자를 기억시켜 놓으므로서 특수한 문자를 화면상에 나타나게 할 수 있다.In particular, in the present invention operating as described above, the special characters can be displayed on the screen while the character generator CG is stored in a separate character other than numbers.

이와 같이 본 고안은 TV 수상기 시청자가 시청도중이라도 시청시간을 용이하게 알 수 있으므로 시청시간을 확인하여 건강을 해치지 않는 범위내에서 시청을 자제할 수 있는 등 매우 유익한 용도로 사용된 수 있는 특징을 지닌 것이다.As such, the present invention has a feature that can be used for a very beneficial purpose, such as a TV receiver viewer can easily know the viewing time even while watching, so that the viewing time can be restrained within a range that does not harm the health by checking the viewing time. will be.

Claims

Decide counters C _{1 to} C ₄ for time counting, through which signals through the switch S, transistor TR ₄ and inverter I ₃ become clear signals, are divided into end gates A ₁ and OR gates OR. It is connected to the multiplexer (M ₁ ) in combination with the period (D), etc., and the vertical and horizontal synchronization signal terminals (V, H-pulse) have a delay time for determining the vertical position start point ( Connect T ₁ ) (T ₃ ) to the NOR gate to determine the vertical display width, and connect the delay time T ₂ for determining the horizontal position starting point to the inverter I ₂ to connect the inverter I ₂ . By connecting the pulse generator CL which generates a pulse only at the position for character display by the output of NOR and the output of the NOR gate, the pulse width determines the character width, and also the address of the line according to the character information. from the 4-bit binary counter (BC (1)) to couple the multiplexer (M ₁₎ for determining the A shift register SR is provided to store character information according to a character information address signal, and an output terminal of the pulse generator CL is connected to a clock terminal of the shift register SR and an 8-bit binary counter BC (2). ), And its output is connected to one input terminal of the NAND gate N ₁ through the transistor TR ₃ and the inverter I ₁ , and to the other input terminal of the NAND gate N ₁ . Character generation is controlled by inputting through the NOR gate NOR, a timer T ₄ outputting during the character display range, and a transistor TR, and connecting an output terminal of the NAND gate N ₁ to the shift register SR. TV viewing time display circuit using a vertical synchronization signal, characterized in that the connection is configured to be a signal.