KR20090096183A - Isolation layer of semiconductor device and method of manufacturing the same - Google Patents

Isolation layer of semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
KR20090096183A
KR20090096183A KR1020080021598A KR20080021598A KR20090096183A KR 20090096183 A KR20090096183 A KR 20090096183A KR 1020080021598 A KR1020080021598 A KR 1020080021598A KR 20080021598 A KR20080021598 A KR 20080021598A KR 20090096183 A KR20090096183 A KR 20090096183A
Authority
KR
South Korea
Prior art keywords
trench
film
forming
width
device isolation
Prior art date
Application number
KR1020080021598A
Other languages
Korean (ko)
Inventor
최강식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080021598A priority Critical patent/KR20090096183A/en
Publication of KR20090096183A publication Critical patent/KR20090096183A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Abstract

An isolation layer of a semiconductor device and a method of manufacturing the same are provided to prevent the decrease of channel width while securing the space of an element isolation film by forming a second trench with a second width smaller than a first width of a first trench. In an isolation layer of a semiconductor device and a method of manufacturing the same, a semiconductor substrate(102) includes a second trench(T2) having a second trench smaller than the first width in the first trench(T1). A first insulating layer(110) is buried within the first trench, and a second insulating layer(112) is buried within the second trench. A first insulating layer is made of a minute insulating layer, and a second insulating layer is made of a liquid dielectric.

Description

반도체 소자의 소자분리막 및 그의 형성방법{ISOLATION LAYER OF SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}A device isolation film of a semiconductor device and a method of forming the same {ISOLATION LAYER OF SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 반도체 소자의 소자분리막 및 그의 형성방법에 관한 것으로, 보다 자세하게는, 리세스 게이트 형성시, 갭-필(Gap-Fill) 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 및 그의 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation film of a semiconductor device and a method of forming the same. It is about.

반도체 기술의 진보와 더불어, 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 사이즈의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다. With the progress of semiconductor technology, the speed and the high integration of semiconductor devices are progressing rapidly, and with this, the demand for the refinement | miniaturization of a pattern and the high precision of a pattern size is increasing. This requirement applies not only to patterns formed in device regions, but also to device isolation films that occupy a relatively large area.

여기서, 기존의 소자분리막은 로코스(LOCOS) 공정에 의해 형성되어져 왔는데, 현재는 상기 로코스 공정을 대신해서 STI(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법이 제안되었으며, 상기 STI 공정에 따른 소자분리막은 작은 폭을 가지면서 우수한 소자분리 특성을 갖는바, 현재 대부분의 반도체 소자는 STI 공정을 적용해서 소자분리막을 형성하고 있다. Here, a conventional device isolation film has been formed by a LOCOS process, and now a device isolation film formation method using a shallow trench isolation (STI) process has been proposed in place of the LOCOS process. The device isolation film has a small width and excellent device isolation characteristics. Currently, most semiconductor devices use an STI process to form a device isolation film.

한편, 기판의 활성 영역을 정의하는 소자분리막의 형성시 상기 소자분리막을 형성하기 위한 트렌치를 매립하는 방법으로 HDP(High Density Plasma) 산화막을 이용하여 DED(Deposition-Dep-Deposition) 또는 DEDED(Deposition-Dep-Deposition-Dep-Deposition) 방법을 주로 사용해 왔다. Meanwhile, when forming an isolation layer defining an active region of a substrate, a trench for forming the isolation layer is buried to use a deposition-dep-deposition (DED) or a deposition-deposition (DEDED) method using a high density plasma (HDP) oxide film. Dep-Deposition-Dep-Deposition) method has been mainly used.

그러나, 반도체 소자의 집적도가 증가함에 따라 디자인 룰은 감소하여 액티브 영역의 크기는 점점 감소되고 있으며, 또한 소자의 전기적 특성을 위하여 트렌치의 깊이가 점점 깊어짐에 따라 종횡비가 증가하면서 트렌치 갭-필(Gap-Fill) 문제가 발생하게 되었다.However, as the degree of integration of semiconductor devices increases, the design rules decrease, and the size of the active region decreases. Also, as the depth of the trench increases for the electrical characteristics of the device, the aspect ratio increases, and the trench gap-fill (gap) is increased. -Fill) A problem occurred.

따라서, 상기 언급한 트렌치의 갭-필 문제를 해결하기 위해, HARP(High Aspect Ratio Process)나 PDL(Pulsed Seposition Layer)의 방식을 사용하여 트렌치의 매립이 이루어지고 있는데, 상기와 같은 HARP나 PDL 방식은 등각형의 증착방식이라는 한계가 있으므로 트렌치의 매립 모양이 일정한 경사를 가지고 있어야 한다는 단점이 생기게 된다. Accordingly, in order to solve the gap-fill problem of the above-mentioned trenches, the trench is buried using a method of a high aspect ratio process (HARP) or a pulsed seposition layer (PDL). Because of the limitation of the silver conformal deposition method, there is a disadvantage that the buried shape of the trench should have a certain slope.

이에 현재는, 트렌치의 하단부를 매립특성이 우수한 SOD(Spin-On Dielectric)막 또는 SOG(Spin-On Glass)막으로 증착한 다음, 상기 SOD막 또는 SOG막 상에 상기 트렌치를 완전 매립하도록 HDP(High Density Plasma)막을 증착하여 상기 SOD막 또는 SOG막과 HDP막의 적층막으로 이루어진 소자분리막을 형성하는 방법이 제안된 바 있다.At this time, the lower end of the trench is deposited with a spin-on dielectric (SOD) film or a spin-on glass (SOG) film having excellent buried characteristics, and then the HDP (to be completely embedded in the trench on the SOD film or SOG film). A method of forming a device isolation film formed by depositing a High Density Plasma) film and a stacked film of the SOD film or the SOG film and the HDP film has been proposed.

상기와 같이 소자분리막을 SOD막 또는 SOG막과 HDP막의 적층막 구조로 형성하면, 종횡비(aspect ratio)가 큰 트렌치의 하단부를 매립특성이 우수한 SOD막 또는 SOG막으로 형성함으로써 보이드의 발생 없이 막을 매립할 수 있으며, 후속 공정 시 노출되는 트렌치의 상단부를 식각속도가 비교적 느린 HDP막으로 형성함으로써 후속으로 수행되는 세정 공정시 유발되는 소자분리막의 신뢰성 열화를 방지할 수 있는 장점이 있다.When the device isolation film is formed as a stacked film structure of an SOD film or an SOG film and an HDP film as described above, the lower end portion of the trench having a high aspect ratio is formed of an SOD film or SOG film having excellent embedding characteristics, thereby filling the film without generating voids. The upper end portion of the trench exposed during the subsequent process may be formed of an HDP film having a relatively low etching rate, thereby preventing deterioration of reliability of the device isolation layer caused during the subsequent cleaning process.

그러나, 자세하게 도시하고 설명하지는 않았지만, 반도체 소자의 고집적화가 가속화됨에 따라, 향후 50nm 급 이하의 반도체 소자에서는 상기와 같은 SOG막 또는 SOG막 및 HDP막의 적층구조 또는 HDP단일막의 적용은 다시 한계에 직면하고 있는 실정이다. However, although not shown and described in detail, as the integration of semiconductor devices is accelerated, the application of the above-described stacked structure of SOG film or SOG film and HDP film or HDP single film will again face limitations in semiconductor devices of 50 nm or less in the future. There is a situation.

한편, 상기와 같은 반도체 소자의 고집적화에 의한 SOG막 또는 SOG막 및 HDP막의 적층구조 또는 HDP단일막의 한계를 극복하고자, 소자분리막의 공간을 넓게 설계하면 소자분리막의 갭-필에 대한 문제는 해결할 수 있지만, 이럴 경우, 후속의 리세스 채널을 갖는 리세스 게이트의 형성시, 트렌지스터의 채널 폭이 감소하기 때문에 전류 구동 성능(Current Drivability)이 감소하게 되는 단점이 있다. On the other hand, in order to overcome the limitations of the SOG film or the stacking structure of the SOG film and HDP film or the HDP single film due to the high integration of the semiconductor device as described above, designing a large space of the device isolation film can solve the gap-fill gap problem of the device isolation film. However, in this case, since the channel width of the transistor is reduced when forming a recess gate having a subsequent recess channel, current driving performance is reduced.

따라서, 트랜지스터의 채널 폭을 감소시키지 않으면서도 소자분리막의 갭-필 특성을 개선시킬 수 있는 방법이 절실히 요구되고 있는 실정이다.Therefore, there is an urgent need for a method capable of improving the gap-fill characteristics of the device isolation layer without reducing the channel width of the transistor.

본 발명은 갭-필 특성을 개선할 수 있는 반도체 소자의 소자분리막 및 그의 형성방법을 제공한다.The present invention provides a device isolation film of a semiconductor device and a method for forming the same that can improve gap-fill characteristics.

본 발명에 따른 반도체 소자의 소자분리막은, 제1폭을 갖는 제1트렌치 및 상 기 제1트렌치 하부에 상기 제1폭보다 작은 제2폭을 갖도록 배치된 제2트렌치를 구비한 반도체 기판; 상기 제1트렌치 내에 매립된 제1절연막; 및 상기 제2트렌치 내에 매립된 제2절연막;을 포함한다.A device isolation film of a semiconductor device according to the present invention may include a semiconductor substrate having a first trench having a first width and a second trench disposed below the first trench to have a second width smaller than the first width; A first insulating layer embedded in the first trench; And a second insulating layer embedded in the second trench.

상기 제1절연막은 치밀한 절연막으로 이루어진 것을 특징으로 한다.The first insulating film is characterized by consisting of a dense insulating film.

상기 치밀한 절연막은 HDP(High Density Plasma)막을 포함한다.The dense insulating film includes an HDP (High Density Plasma) film.

상기 제2절연막은 유동성 절연막으로 이루어진 것을 특징으로 한다.The second insulating layer is characterized by consisting of a flowable insulating film.

상기 유동성 절연막은 SOD(Spin-On Dielectric)막을 포함 한다.The flowable insulating film includes a spin-on dielectric film.

상기 제1트렌치 표면에 형성된 제1측벽산화막을 더 포함한다.A first sidewall oxide film is formed on the surface of the first trench.

상기 제2트렌치 표면에 형성된 제2측벽산화막을 더 포함한다.And a second sidewall oxide film formed on the surface of the second trench.

상기 제1 및 제2트렌치와 상기 제1 및 제2절연막 사이에 개재된 선형질화막을 더 포함한다.The semiconductor device may further include a linear nitride layer interposed between the first and second trenches and the first and second insulating layers.

또한, 본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 반도체 기판을 식각하여 상기 반도체 기판 내에 제1폭을 갖는 제1트렌치를 형성하는 단계; 상기 제1트렌치를 식각하여 상기 제1폭보다 작은 제2폭을 갖는 제2트렌치를 형성하는 단계; 상기 제2트렌치 내에 제1절연막을 형성하는 단계; 및 상기 제1트렌치 내에 제2절연막을 형성하는 단계;를 포함한다.In addition, the method of forming a device isolation film of a semiconductor device according to the present invention comprises the steps of: etching a semiconductor substrate to form a first trench having a first width in the semiconductor substrate; Etching the first trench to form a second trench having a second width smaller than the first width; Forming a first insulating layer in the second trench; And forming a second insulating layer in the first trench.

상기 제1트렌치를 형성하는 단계와, 상기 제2트렌치를 형성하는 단계 사이에, 상기 제1트렌치 표면에 제1측벽산화막을 형성하는 단계;를 더 포함한다.And forming a first sidewall oxide layer on a surface of the first trench between forming the first trench and forming the second trench.

상기 제2트렌치를 형성하는 단계와, 상기 제2트렌치 내에 제1절연막을 형성하는 단계 사이에, 상기 제2트렌치 표면 및 제1측벽산화막 상에 제2측벽산화막을 형성하는 단계; 및 상기 제2측벽산화막을 포함한 제2트렌치 표면 및 제1트렌치 표면에 선형질화막을 형성하는 단계;를 더 포함한다.Forming a second sidewall oxide film on the second trench surface and the first sidewall oxide film between the forming of the second trench and forming the first insulating film in the second trench; And forming a linear nitride film on the second trench surface and the first trench surface including the second sidewall oxide film.

상기 제1절연막은 유동성 절연막으로 형성한다.The first insulating film is formed of a fluid insulating film.

상기 유동성 절연막은 SOD 방식의 산화막으로 형성한다.The flowable insulating film is formed of an oxide film of the SOD method.

상기 제2절연막은 치밀한 절연막으로 형성한다.The second insulating film is formed of a dense insulating film.

상기 치밀한 절연막은 HDP 방식의 산화막으로 형성한다.The dense insulating film is formed of an oxide film of the HDP method.

본 발명은 반도체 기판 내에 제1폭을 갖는 제1트렌치를 형성하고, 상기 제1트렌치를 식각하여 상기 제1폭보다 작은 제2폭을 갖는 제2트렌치를 형성한 다음, 상기 제1트렌치 및 제2트렌치 내에 각각 치밀한 절연막 및 유동성 절연막을 매립하여 소자분리막을 형성함으로써, 반도체 소자의 고집적화에 따른 SOG막 또는 SOG막 및 HDP막의 적층구조 또는 HDP단일막을 적용하는 소자분리막의 한계를 극복할 수 있다.According to an embodiment of the present invention, a first trench having a first width is formed in a semiconductor substrate, and the first trench is etched to form a second trench having a second width smaller than the first width. By forming a device isolation film by embedding a dense insulating film and a fluid insulating film in each of the two trenches, it is possible to overcome the limitations of the SOG film or the stack structure of the SOG film and the HDP film or the device isolation film to which the HDP single film is applied due to the high integration of semiconductor devices.

또한, 본 발명은 상기와 같이 반도체 기판 내에 제1폭을 갖는 제1트렌치를 형성하고, 상기 제1트렌치를 식각하여 상기 제1폭보다 작은 제2폭을 갖는 제2트렌치를 형성하여 소자분리막을 형성함으로써, 소자분리막의 공간을 확보하면서도, 채널 폭을 감소시키지 않을 수 있다.In addition, according to the present invention, a first trench having a first width is formed in the semiconductor substrate as described above, and the first trench is etched to form a second trench having a second width smaller than the first width, thereby forming the device isolation layer. By forming it, it is possible to secure the space of the device isolation film while not reducing the channel width.

따라서, 본 발명은 후속의 리세스 게이트 형성시, 소자분리막의 갭-필 특성을 향상시킴과 아울러, 트렌지스터의 전류 구동 성능 감소를 방지할 수 있다.Therefore, the present invention can improve the gap-fill characteristics of the device isolation film during the subsequent recess gate formation, and can prevent the transistor from decreasing the current driving performance.

본 발명은, 반도체 소자의 소자분리막 형성시, 반도체 기판 내에 제1폭을 갖는 제1트렌치를 형성하고, 상기 제1트렌치를 식각하여 상기 제1폭보다 작은 제2폭을 갖는 제2트렌치를 형성한 다음, 상기 제1트렌치 및 제2트렌치 내에 각각 치밀한 절연막 및 유동성 절연막을 매립한다.In the device isolation film formation of the semiconductor device, a first trench having a first width is formed in a semiconductor substrate, and the first trench is etched to form a second trench having a second width smaller than the first width. Next, a dense insulating film and a fluid insulating film are filled in the first trench and the second trench, respectively.

이렇게 하면, 반도체 소자의 고집적화에 따른 SOG막 또는 SOG막 및 HDP막의 적층구조 또는 HDP단일막을 적용하는 소자분리막의 한계를 극복할 수 있다.In this way, it is possible to overcome the limitations of the SOG film or the stack structure of the SOG film and the HDP film or the device isolation film to which the HDP single film is applied due to the high integration of semiconductor devices.

또한, 상기와 같이 반도체 기판 내에 제1폭을 갖는 제1트렌치를 형성하고, 상기 제1트렌치를 식각하여 상기 제1폭보다 작은 제2폭을 갖는 제2트렌치를 형성하여 소자분리막을 형성함으로써, 소자분리막의 공간을 확보하면서도, 채널 폭을 감소시키지 않으므로, 후속의 리세스 게이트 형성시, 소자분리막의 갭-필 특성을 향상시킴과 아울러, 트렌지스터의 전류 구동 성능 감소를 방지할 수 있다.Further, by forming a first trench having a first width in the semiconductor substrate as described above, etching the first trench to form a second trench having a second width smaller than the first width, thereby forming an element isolation film. Since the channel width is not reduced while securing the space of the device isolation film, it is possible to improve the gap-fill characteristics of the device isolation film and to reduce the current driving performance of the transistor during subsequent recess gate formation.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

자세하게, 도 1은 본 발명의 실시예에 따른 반도체 소자의 소자분리막을 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.In detail, FIG. 1 is a cross-sectional view illustrating a device isolation film of a semiconductor device according to an embodiment of the present invention.

도시된 바와 같이 본 발명의 실시예에 따른 반도체 소자의 소자분리막은, 소자분리 영역 및 활성 영역을 갖는 반도체 기판(102)의 상기 소자분리 영역 내에 제1폭을 갖는 제1트렌치(T1)가 구비되고, 상기 제1트렌치(T1) 하부에 상기 제1트렌치(T1)의 제1폭보다 작은 제2폭을 갖는 제2트렌치(T2)가 배치된다.As shown, the device isolation layer of the semiconductor device according to the embodiment of the present invention includes a first trench T1 having a first width in the device isolation region of the semiconductor substrate 102 having the device isolation region and the active region. The second trench T2 having a second width smaller than the first width of the first trench T1 is disposed below the first trench T1.

상기 제1트렌치(T1) 내에는 SOD(Spin-On Dielectric)막을 포함하는 유동성 절연막(112)이 형성되고, 상기 제2트렌치(T2) 내에는 HDP(High Density Plasma)막을 포함하는 치밀한 절연막(110)이 형성된다.A fluid insulating film 112 including a spin-on dielectric (SOD) film is formed in the first trench T1, and a dense insulating film 110 including a high density plasma film (HDP) film is formed in the second trench T2. ) Is formed.

구체적으로, 도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위해 도시한 공정별 단면도로서, 이를 설명하면 다음과 같다.Specifically, FIGS. 2A to 2F are cross-sectional views illustrating processes for forming the device isolation layer of the semiconductor device according to the embodiment of the present invention.

도 2a를 참조하면, 소자분리 영역 및 활성 영역을 갖는 반도체 기판(102) 상에 패드산화막(103) 및 패드질화막(105)으로 이루어진 하드마스크막(107)을 형성한다.Referring to FIG. 2A, a hard mask film 107 including a pad oxide film 103 and a pad nitride film 105 is formed on a semiconductor substrate 102 having an isolation region and an active region.

그런 다음, 상기 하드마스크막(107)을 식각마스크로 이용하여 상기 하드마스크막(107)을 식각하여 상기 반도체 기판(102)의 소자분리 영역을 노출시킨다.Thereafter, the hard mask layer 107 is etched using the hard mask layer 107 as an etch mask to expose the device isolation region of the semiconductor substrate 102.

도 2b를 참조하면, 상기 노출된 반도체 기판(102)의 소자분리 영역을 식각하여 제1폭을 갖는 제1트렌치(T1)를 형성한다. 이어서, 상기 제1트렌치(T1) 표면에 열 산화 공정을 이용하여 제1측벽산화막(106)을 형성한다.Referring to FIG. 2B, the device isolation region of the exposed semiconductor substrate 102 is etched to form a first trench T1 having a first width. Subsequently, the first sidewall oxide layer 106 is formed on the surface of the first trench T1 by using a thermal oxidation process.

도 2c를 참조하면, 상기 제1측벽산화막(106)이 형성된 제1트렌치(T1)를 식각하여 상기 제1트렌치(T1)의 제1폭보다 작은 제2폭을 갖는 제2트렌치(T2)를 형성한다. Referring to FIG. 2C, the second trench T2 having a second width smaller than the first width of the first trench T1 is etched by etching the first trench T1 on which the first sidewall oxide layer 106 is formed. Form.

그런 다음, 상기 제2트렌치(T2) 표면에 열 산화 공정을 이용하여 제2측벽산화막(104)을 형성한다.Thereafter, a second sidewall oxide film 104 is formed on the surface of the second trench T2 by using a thermal oxidation process.

도 2d를 참조하면, 상기 제2측벽산화막(104) 및 제1측벽산화막(106)이 형성된 제2트렌치(T2) 및 제1트렌치(T1) 표면에 선형질화막(108)을 형성한다. 이어서, 상기 선형질화막(108)이 형성된 제2트렌치(T1) 내에 제1절연막(110)을 매립한다.Referring to FIG. 2D, a linear nitride film 108 is formed on the surfaces of the second trenches T2 and the first trenches T1 on which the second sidewall oxide film 104 and the first sidewall oxide film 106 are formed. Subsequently, the first insulating layer 110 is buried in the second trench T1 in which the linear nitride layer 108 is formed.

여기서, 상기 제1절연막(110)은 SOD 방식을 이용한 유동성 절연막으로 형성한다.Here, the first insulating film 110 is formed of a fluid insulating film using the SOD method.

도 2e를 참조하면, 상기 제1절연막(110)이 형성된 제2트렌치(T2) 상의 제1트렌치(T1) 내에 제2절연막(112)을 매립한다. Referring to FIG. 2E, the second insulating layer 112 is buried in the first trench T1 on the second trench T2 on which the first insulating layer 110 is formed.

여기서, 상기 제2절연막(112)은 HDP 방식을 이용한 치밀한 절연막으로 형성한다.Here, the second insulating film 112 is formed of a dense insulating film using the HDP method.

도 2f를 참조하면, 상기 제1트렌치(T1) 내에 매립된 제2절연막(112)을 평탄화한 다음, 상기 제2절연막(112)과 하드마스크막(107), 그리고, 선형질화막(108) 및 제1측벽산화막(106)을 상기 반도체 기판(102)이 노출될 때까지 제거하여 본 발명의 실시예에 따른 반도체 소자의 소자분리막을 완성한다.Referring to FIG. 2F, after planarizing the second insulating layer 112 embedded in the first trench T1, the second insulating layer 112, the hard mask layer 107, and the linear nitride layer 108 and The first sidewall oxide film 106 is removed until the semiconductor substrate 102 is exposed to complete the device isolation film of the semiconductor device according to the embodiment of the present invention.

전술한 바와 같이 본 발명은, 반도체 소자의 소자분리막 형성시, 상기와 같이 반도체 기판 내에 제1폭을 갖는 제1트렌치를 형성하고, 상기 제1트렌치를 식각하여 상기 제1폭보다 작은 제2폭을 갖는 제2트렌치를 형성한 다음, 상기 제1트렌치 및 제2트렌치 내에 각각 치밀한 절연막 및 유동성 절연막을 매립하여 형성함으로써, 반도체 소자의 고집적화에 따른 SOG막 또는 SOG막 및 HDP막의 적층구조 또는 HDP단일막을 적용하는 소자분리막의 한계를 극복할 수 있다.As described above, when the device isolation layer of the semiconductor device is formed, a first trench having a first width is formed in the semiconductor substrate as described above, and the first trench is etched to form a second width smaller than the first width. And forming a dense insulating film and a fluid insulating film in the first trench and the second trench, respectively, to form a second trench having a second trench, and a stack structure of an SOG film or an SOG film and an HDP film according to high integration of a semiconductor device, or an HDP single layer. It is possible to overcome the limitations of the device isolation film to which the film is applied.

또한, 상기와 같이 반도체 기판 내에 제1폭을 갖는 제1트렌치를 형성하고, 상기 제1트렌치를 식각하여 상기 제1폭보다 작은 제2폭을 갖는 제2트렌치를 형성하여 소자분리막을 형성함으로써, 소자분리막의 공간을 확보하면서도, 채널 폭을 감 소시키지 않으므로, 후속의 리세스 게이트 형성시, 소자분리막의 갭-필 특성을 향상시킴과 아울러, 트렌지스터의 전류 구동 성능 감소를 방지할 수 있다.Further, by forming a first trench having a first width in the semiconductor substrate as described above, etching the first trench to form a second trench having a second width smaller than the first width, thereby forming an element isolation film. Since the channel width is not reduced while securing the space of the device isolation film, it is possible to improve the gap-fill characteristics of the device isolation film and to reduce the current driving performance of the transistor during subsequent recess gate formation.

이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.In the above-described embodiments of the present invention, the present invention has been described and described with reference to specific embodiments, but the present invention is not limited thereto, and the scope of the following claims is not limited to the scope of the present invention. It will be readily apparent to those skilled in the art that the present invention may be variously modified and modified.

도 1은 본 발명의 실시예에 따른 반도체 소자의 소자분리막을 설명하기 위해 도시한 단면도.1 is a cross-sectional view illustrating a device isolation film of a semiconductor device in accordance with an embodiment of the present invention.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위해 도시한 공정별 단면도.2A to 2F are cross-sectional views illustrating processes for forming a device isolation film of a semiconductor device according to an embodiment of the present invention.

Claims (15)

제1폭을 갖는 제1트렌치 및 상기 제1트렌치 하부에 상기 제1폭보다 작은 제2폭을 갖도록 배치된 제2트렌치를 구비한 반도체 기판; A semiconductor substrate having a first trench having a first width and a second trench disposed below the first trench to have a second width smaller than the first width; 상기 제1트렌치 내에 매립된 제1절연막; 및A first insulating layer embedded in the first trench; And 상기 제2트렌치 내에 매립된 제2절연막;A second insulating layer buried in the second trench; 을 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막.Device isolation film of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1절연막은 치밀한 절연막으로 이루어진 것을 특징으로 하는 반도체 소자의 소자분리막.And the first insulating layer is formed of a dense insulating layer. 제 2 항에 있어서,The method of claim 2, 상기 치밀한 절연막은 HDP(High Density Plasma)막을 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막.The dense insulating layer is a device isolation film of a semiconductor device, characterized in that it comprises a HDP (High Density Plasma) film. 제 1 항에 있어서,The method of claim 1, 상기 제2절연막은 유동성 절연막으로 이루어진 것을 특징으로 하는 반도체 소자의 소자분리막.And the second insulating film is formed of a fluid insulating film. 제 4 항에 있어서,The method of claim 4, wherein 상기 유동성 절연막은 SOD(Spin-On Dielectric)막을 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막.The fluid insulating layer may include a spin-on dielectric (SOD) layer. 제 1 항에 있어서,The method of claim 1, 상기 제1트렌치 표면에 형성된 제1측벽산화막을 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막.And a first sidewall oxide film formed on the surface of the first trench. 제 1 항에 있어서,The method of claim 1, 상기 제2트렌치 표면에 형성된 제2측벽산화막을 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막.And a second sidewall oxide layer formed on the surface of the second trench. 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2트렌치와 상기 제1 및 제2절연막 사이에 개재된 선형질화막을 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막.And a linear nitride film interposed between the first and second trenches and the first and second insulating films. 반도체 기판을 식각하여 상기 반도체 기판 내에 제1폭을 갖는 제1트렌치를 형성하는 단계;Etching the semiconductor substrate to form a first trench having a first width in the semiconductor substrate; 상기 제1트렌치를 식각하여 상기 제1폭보다 작은 제2폭을 갖는 제2트렌치를 형성하는 단계;Etching the first trench to form a second trench having a second width smaller than the first width; 상기 제2트렌치 내에 제1절연막을 형성하는 단계; 및Forming a first insulating layer in the second trench; And 상기 제1트렌치 내에 제2절연막을 형성하는 단계;Forming a second insulating layer in the first trench; 를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device comprising a. 제 9 항에 있어서,The method of claim 9, 상기 제1트렌치를 형성하는 단계와, 상기 제2트렌치를 형성하는 단계 사이에, Between forming the first trench and forming the second trench, 상기 제1트렌치 표면에 제1측벽산화막을 형성하는 단계;Forming a first sidewall oxide layer on the surface of the first trench; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 제 9 항에 있어서,The method of claim 9, 상기 제2트렌치를 형성하는 단계와, 상기 제2트렌치 내에 제1절연막을 형성하는 단계 사이에,Between forming the second trench and forming a first insulating film in the second trench, 상기 제2트렌치 표면 및 제1측벽산화막 상에 제2측벽산화막을 형성하는 단계; 및Forming a second sidewall oxide film on the second trench surface and the first sidewall oxide film; And 상기 제2측벽산화막을 포함한 제2트렌치 표면 및 제1트렌치 표면에 선형질화막을 형성하는 단계;Forming a linear nitride film on the second trench surface and the first trench surface including the second sidewall oxide layer; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 제 9 항에 있어서,The method of claim 9, 상기 제1절연막은 유동성 절연막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And the first insulating film is formed of a fluid insulating film. 제 12 항에 있어서,The method of claim 12, 상기 유동성 절연막은 SOD 방식의 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The fluid insulating film is a method of forming a device isolation film of a semiconductor device, characterized in that formed by the oxide film of the SOD method. 제 9 항에 있어서,The method of claim 9, 상기 제2절연막은 치밀한 절연막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And the second insulating film is formed of a dense insulating film. 제 14 항에 있어서,The method of claim 14, 상기 치밀한 절연막은 HDP 방식의 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The dense insulating film is a device isolation film forming method of a semiconductor device, characterized in that formed by the oxide film of the HDP method.
KR1020080021598A 2008-03-07 2008-03-07 Isolation layer of semiconductor device and method of manufacturing the same KR20090096183A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080021598A KR20090096183A (en) 2008-03-07 2008-03-07 Isolation layer of semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080021598A KR20090096183A (en) 2008-03-07 2008-03-07 Isolation layer of semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20090096183A true KR20090096183A (en) 2009-09-10

Family

ID=41296419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080021598A KR20090096183A (en) 2008-03-07 2008-03-07 Isolation layer of semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20090096183A (en)

Similar Documents

Publication Publication Date Title
KR101062293B1 (en) Semiconductor device and manufacturing method thereof
US9437674B2 (en) Insulating trench forming method
CN110896047A (en) Shallow trench isolation structure and preparation method of semiconductor device
KR100967677B1 (en) Method for forming isolation layer of semiconductor device
KR19990066454A (en) How to Form Trench Isolation in Semiconductor Devices
KR20090096183A (en) Isolation layer of semiconductor device and method of manufacturing the same
KR100500942B1 (en) Fabricating method for trench isoaltion layer using bottom anti reflection coating
KR100687854B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR100866142B1 (en) Method of manufacturing isolation layer for semiconductor device
KR20080039111A (en) Method for fabricating semiconductor device with partial silicon on insulator structure
KR100539001B1 (en) Method for fabricating shallow trench isolation of semiconductor device
KR20080037230A (en) Method of manufacturing semiconductor device
KR101026375B1 (en) Isolation of semiconductor device and forming method thereof
KR20040002241A (en) A method for forming a field oxide of semiconductor device
KR101026374B1 (en) Isolation of semiconductor device and forming method thereof
KR20040058798A (en) Method for forming device isolation film of semiconductor device
KR101128914B1 (en) Method for forming semiconductor device
KR100861307B1 (en) Method of manufacturing isolation layer for semiconductor device
KR100485158B1 (en) Method of manufacturing trench and trench in semiconductor
KR100905781B1 (en) Method for manufacturing of semiconductor device
KR100578239B1 (en) Method of forming shallow trench isolation layer in semiconductor device
KR101046376B1 (en) Device Separating Method of Semiconductor Device
KR20080062582A (en) Method for forming isolation layer of semiconductor device
KR20020054666A (en) A method for forming a field oxide of semiconductor device
KR20090037263A (en) Isolation layer of semiconductor device and method for forming of the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination