KR20060097500A - Operation amplifier - Google Patents
Operation amplifier Download PDFInfo
- Publication number
- KR20060097500A KR20060097500A KR1020050020742A KR20050020742A KR20060097500A KR 20060097500 A KR20060097500 A KR 20060097500A KR 1020050020742 A KR1020050020742 A KR 1020050020742A KR 20050020742 A KR20050020742 A KR 20050020742A KR 20060097500 A KR20060097500 A KR 20060097500A
- Authority
- KR
- South Korea
- Prior art keywords
- constant current
- voltage
- output
- signal
- output terminal
- Prior art date
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
- A61B17/56—Surgical instruments or methods for treatment of bones or joints; Devices specially adapted therefor
- A61B17/58—Surgical instruments or methods for treatment of bones or joints; Devices specially adapted therefor for osteosynthesis, e.g. bone plates, screws, setting implements or the like
- A61B17/88—Osteosynthesis instruments; Methods or means for implanting or extracting internal or external fixation devices
- A61B17/8802—Equipment for handling bone cement or other fluid fillers
- A61B17/8805—Equipment for handling bone cement or other fluid fillers for introducing fluid filler into bone or extracting it
- A61B17/8811—Equipment for handling bone cement or other fluid fillers for introducing fluid filler into bone or extracting it characterised by the introducer tip, i.e. the part inserted into or onto the bone
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
- A61B17/56—Surgical instruments or methods for treatment of bones or joints; Devices specially adapted therefor
- A61B17/58—Surgical instruments or methods for treatment of bones or joints; Devices specially adapted therefor for osteosynthesis, e.g. bone plates, screws, setting implements or the like
- A61B17/88—Osteosynthesis instruments; Methods or means for implanting or extracting internal or external fixation devices
- A61B17/8802—Equipment for handling bone cement or other fluid fillers
- A61B17/8805—Equipment for handling bone cement or other fluid fillers for introducing fluid filler into bone or extracting it
- A61B17/8819—Equipment for handling bone cement or other fluid fillers for introducing fluid filler into bone or extracting it characterised by the introducer proximal part, e.g. cannula handle, or by parts which are inserted inside each other, e.g. stylet and cannula
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
- A61F2/00—Filters implantable into blood vessels; Prostheses, i.e. artificial substitutes or replacements for parts of the body; Appliances for connecting them with the body; Devices providing patency to, or preventing collapsing of, tubular structures of the body, e.g. stents
- A61F2/02—Prostheses implantable into the body
- A61F2/30—Joints
- A61F2/44—Joints for the spine, e.g. vertebrae, spinal discs
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
- A61F2/00—Filters implantable into blood vessels; Prostheses, i.e. artificial substitutes or replacements for parts of the body; Appliances for connecting them with the body; Devices providing patency to, or preventing collapsing of, tubular structures of the body, e.g. stents
- A61F2/02—Prostheses implantable into the body
- A61F2/30—Joints
- A61F2/46—Special tools or methods for implanting or extracting artificial joints, accessories, bone grafts or substitutes, or particular adaptations therefor
- A61F2/4601—Special tools or methods for implanting or extracting artificial joints, accessories, bone grafts or substitutes, or particular adaptations therefor for introducing bone substitute, for implanting bone graft implants or for compacting them in the bone cavity
Landscapes
- Health & Medical Sciences (AREA)
- Orthopedic Medicine & Surgery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Engineering & Computer Science (AREA)
- Biomedical Technology (AREA)
- Animal Behavior & Ethology (AREA)
- Public Health (AREA)
- Heart & Thoracic Surgery (AREA)
- Surgery (AREA)
- Veterinary Medicine (AREA)
- General Health & Medical Sciences (AREA)
- Transplantation (AREA)
- Molecular Biology (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Cardiology (AREA)
- Oral & Maxillofacial Surgery (AREA)
- Medical Informatics (AREA)
- Vascular Medicine (AREA)
- Neurology (AREA)
- Physical Education & Sports Medicine (AREA)
- Amplifiers (AREA)
Abstract
OOB(Out Of Band) QPSK(Quadrature Phase Shift Keying)용 튜너부에서 수신되어 PGA(Programmable Gain Amplifier)가 증폭한 아날로그 신호를 완충증폭하여 ADC(Analog to Digital Converter)로 입력하는 연산증폭기를 제공한다.OOB (Out Of Band) Provides an operational amplifier that buffer-amplifies the analog signal received by the tuner unit for quadrature phase shift keying (QPSK) and amplified by a programmable gain amplifier (PGA) and inputs it to an analog to digital converter (ADC).
정전류원과, 정전류원에 의해 정전류가 흐르면서 플러스 및 마이너스 입력단자의 신호를 차동 입력하는 차동 입력부와, 차동 입력부가 차동 입력한 신호를 캐스코드 증폭하는 폴디드 캐스코드 증폭기와, 폴디드 캐스코드 증폭기의 출력신호를 증폭하여 플러스 출력단자 및 마이너스 출력단자로 출력하는 제 1 및 제 2 출력 증폭기와, 플러스 출력단자 및 마이너스 출력단자의 출력신호의 중점전압을 발생하는 중점전압 발생부와, 중점전압 발생부가 발생한 중점전압과 미리 설정된 기준전압의 차를 검출하고, 검출한 전압에 따라 폴디드 캐스코드 증폭기의 증폭이득을 조절하는 스태틱 공통모드 궤환부로 구성되어 고속의 연속적인 아날로그 신호를 정확히 완충 증폭하고, 낮은 전원전압을 사용하고, 높은 이득으로 입력신호를 처리하는 교류특성이 우수하며, 버퍼링 능력이 우수하고, 잡음이 발생하지 않는다.A differential input section for differentially inputting signals of positive and negative input terminals while a constant current flows through the constant current source, a folded cascode amplifier for cascode amplifying signals differentially inputted by the differential input section, and a folded cascode amplifier A first and second output amplifiers for amplifying the output signal of the output signal and outputting them to a positive output terminal and a negative output terminal, a midpoint voltage generator for generating a midpoint voltage of an output signal of the positive output terminal and the negative output terminal, and a midpoint voltage generation It consists of a static common mode feedback unit that detects the difference between the additional mid-point voltage and the preset reference voltage, and adjusts the amplification gain of the folded cascode amplifier according to the detected voltage to accurately buffer and amplify a high speed continuous analog signal, AC characteristics that use low power supply voltage and process input signal with high gain And buffering ability is excellent, and does not generate noise.
연산증폭기, 버퍼, 스태틱 공통모드 궤환부, 폴디드 캐스코드 증폭기 Operational Amplifiers, Buffers, Static Common-Mode Feedback, Folded Cascode Amplifiers
Description
도 1은 케이블 방송신호 수신부의 구성을 보인 블록도.1 is a block diagram showing the configuration of a cable broadcast signal receiver;
도 2는 종래의 연산증폭기의 구성을 보인 회로도.2 is a circuit diagram showing a configuration of a conventional operational amplifier.
도 3은 종래의 연산증폭기에서 다이내믹 공통모드 궤환부의 구성을 보인 회로도.3 is a circuit diagram showing a configuration of a dynamic common mode feedback unit in a conventional operational amplifier.
도 4는 본 발명의 연산증폭기의 구성을 보인 회로도.4 is a circuit diagram showing the configuration of the operational amplifier of the present invention.
도 5는 본 발명의 연산증폭기에서 스태틱 공통모드 궤환부의 구성을 보인 회로도.5 is a circuit diagram showing the configuration of the static common mode feedback unit in the operational amplifier of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
400 : 500, 510 정전류원 410 : 차동 입력부400: 500, 510 Constant current source 410: Differential input
420 : 폴디드 캐스코드 증폭기 430, 440 : 제 1 및 제 2 출력 증폭기420: folded
450, 460 : 주파수 특성 보상부 470 : 스태틱 공통모드 궤환부450, 460: frequency characteristic compensation unit 470: static common mode feedback unit
520 : 제 1 이득조절신호 발생부 530 : 제 2 이득조절신호 발생부520: first gain control signal generator 530: second gain control signal generator
540 : 이득조절신호 출력부 VDD : 제 1 전원단자540: gain control signal output unit V DD : first power supply terminal
VSS : 제 2 전원단자V SS : 2nd power terminal
본 발명은 입력되는 소정의 아날로그 신호를 완충 증폭하는 연산증폭기에 관한 것으로 특히 케이블 텔레비전 방송신호를 수신하는 케이블 방송신호 수신기기에서 PGA(Programmable Gain Amplifier)가 출력하는 아날로그 신호를 완충 증폭하여 아날로그/디지털 변환기로 입력시키는 연산 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier for buffering and amplifying a predetermined analog signal. In particular, an analog / digital signal is amplified by amplifying an analog signal output by a programmable gain amplifier (PGA) in a cable broadcasting signal receiver for receiving a cable television broadcasting signal. It relates to an operational amplifier input to the converter.
최근 디지털 텔레비전 수상기의 시장이 급격히 성장하면서 케이블 텔레비전 방송신호를 송신 및 수신하기 위한 셋탑 박스의 함께 급격히 설정하고 있다. 상기 케이블 방송신호를 수신하는 케이블 방송신호 수신부는 OOB(Out Of Band) QPSK(Quadrature Phase Shift Keying)용 튜너부가 수신하는 케이블 방송신호 즉, 아날로그 신호를 PGA가 증폭하여 이득을 조절한 후 연산 증폭기로 완충증폭하고 있다.Recently, as the market of digital television receivers has grown rapidly, set-top boxes for transmitting and receiving cable television broadcast signals are rapidly set up together. The cable broadcast signal receiving unit which receives the cable broadcast signal is a PGA amplifying the gain of the cable broadcast signal received by the tuner unit for the Out Of Band (OOB) Quadrature Phase Shift Keying (QPSK), that is, the analog signal, to the operational amplifier. Buffer amplification.
상기 연산증폭기에서 증폭된 아날로그 신호는 아날로그/디지털 변환기에서 디지털 신호로 변환하므로 SNR(Signal to Noise Ratio) 특성이 매우 중요하고, 또한 낮은 전원전압에서도 높은 이득으로 증폭할 수 있어야 한다.Since the analog signal amplified by the operational amplifier is converted into a digital signal in the analog / digital converter, the SNR (Signal to Noise Ratio) characteristic is very important, and it must be able to amplify with a high gain even at a low power supply voltage.
이러한 종래의 기술을 도 1 내지 도 3의 도면을 참조하여 상세히 설명한다.This conventional technique will be described in detail with reference to the drawings of FIGS. 1 to 3.
도 1은 케이블 방송신호 수신부의 구성을 보인 블록도이다. 이에 도시된 바와 같이 입력되는 케이블 방송신호에서 소정 채널의 케이블 방송신호를 튜닝하는 OOB QPSK 튜너부(100)와, 상기 OOB QPSK 튜너부(100)가 튜닝한 케이블 방송신호를 이득 조절신호에 따라 증폭하여 이득을 일정하게 조절하는 PGA(110)와, 상기 PGA(110)의 출력신호를 완충 증폭하는 버퍼(120)와, 상기 버퍼(120)의 출력신호를 디지털 신호로 변환하는 ADC(Analog to Digital Converter)(130)와, 상기 ADC(140)의 출력신호를 복조하는 QPSK 복조기(140)로 구성하였다.1 is a block diagram showing the configuration of a cable broadcast signal receiver. As shown in the drawing, the OOB
이와 같이 구성된 케이블 방송신호 수신부는 입력되는 케이블 방송신호에서 OOB QPSK 튜너부(100)가 소정 채널의 케이블 방송신호를 튜닝하고, 튜닝한 케이블 방송신호는 PGA(110)에서 이득 조절신호에 따라 이득이 조절되어 PGA(110)에서 출력되는 케이블 방송신호의 이득이 일정하게 되도록 조절한다.The cable broadcast signal receiver configured as described above tunes the cable broadcast signal of the predetermined channel by the OOB
상기 PGA(110)에서 출력되는 케이블 방송신호 즉, 아날로그 신호는 버퍼(120)에 입력되어 완충 증폭된 후 ADC(130)로 입력되어 디지털 신호로 변환되고, QPSK 복조기(140)에서 복조된 후 출력되어 영상 및 음성신호가 출력되고, 그 출력되는 영상 및 음성신호를 사용자가 시청하게 된다.The cable broadcast signal output from the
이러한 케이블 방송신호 수신부에 있어서, 상기 버퍼(120)는 높은 이득으로 입력신호를 증폭해야 되고, 또한 전력소모를 줄이기 위하여 1.8V 이하의 낮은 전원전압의 영역에서도 입력신호를 왜곡됨이 없이 입력신호를 증폭하는 것이 바람직하다.In the cable broadcasting signal receiver, the
도 2는 상기 버퍼(120)에 사용되는 종래의 연산증폭기의 구성을 보인 회로도이다. 이에 도시된 바와 같이 바이어스 전압(BIAS21)에 따라 엔모스 트랜지스터(NM21)에서 전원단자(VSS)로 정전류가 흐르는 정전류원(200)과, 전원단자(VDD)와 상기 정전류원(200)의 사이에 구비되고, 상기 정전류원(200)에 의해 정전류가 흐르면 서 플러스 입력단자(INP) 및 마이너스 입력단자(INN)의 신호를 엔모스 트랜지스터(NM22∼NM25) 및 피모스 트랜지스터(PM21∼PM24)로 캐스코드 증폭하는 캐스코드 증폭기(210)와, 상기 캐스코드 증폭기(210)의 출력신호를 엔모스 트랜지스터(NM26, NM26) 및 피모스 트랜지스터(PM25, PM26)로 증폭하여 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 상호간에 위상이 180° 반전된 발란스(balanced) 신호를 출력하는 출력부(220)와, 상기 출력부(220)가 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력하는 신호를 콘덴서(C21)(C22) 및 저항(R21)(R22)을 통해 각기 출력부(220)의 입력으로 궤환시켜 주파수 특성을 보상하는 주파수 특성 보상부(230)(240)와, 상기 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력하는 신호가 정확히 발란스 신호로 되게 하기 위한 이득조절신호를 궤환시키는 다이내믹 공통모드 궤환부(250)와, 상기 다이내믹 공통모드 궤환부(250)가 궤환시키는 이득조절신호에 따라 엔모스 트랜지스터(NM28)가 상기 출력부(220)의 이득을 조절하는 이득 조절부(260)로 구성하였다.2 is a circuit diagram showing the configuration of a conventional operational amplifier used in the
상기 다이내믹 공통모드 궤환부(250)는, 도 3에 도시된 바와 같이 제 1 기준전압(REF1)이 입력되는 입력단자와 상기 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)의 사이에 제 2 클럭신호(P2) 및 제 2 반전 클럭신호(/P2)에 따라 스위칭되는 전송 게이트(TG31)(TG32)와, 제 1 클럭신호(P1) 및 제 1 반전 클럭신호(/P1)에 따라 스위칭되는 전송 게이트(TG33)(TG34)를 각기 직렬 접속하고, 제 2 기준전압(REF2)이 입력되는 입력단자와 이득 조절신호를 출력하는 출력단자의 사이에 제 2 클럭신호(P2)에 따라 스위칭되는 엔모스 트랜지스터(NM31)(NM32) 및 제 1 클 럭신호(P1)에 따라 스위칭되는 엔모스 트랜지스터(NM33)(NM34)를 각기 직렬 접속하여, 상기 전송게이트(TG31, TG33)(TG32, TG34)의 접속점과 상기 엔모스 트랜지스터(NM31, NM33)(NM32, NM34)의 접속점 사이에 콘덴서(C31)(C32)를 각기 접속하고, 상기 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)와 상기 이득 조절신호를 출력하는 출력단자의 사이에 콘덴서(C33)(C34)를 각기 접속하였다.As shown in FIG. 3, the dynamic common
이와 같이 구성된 종래의 연산 증폭기는 전원단자(VDD)(VSS)에 동작전원이 인가된 상태에서 바이어스 전압(BIAS21)에 따라 정전류원(200)의 엔모스 트랜지스터(NM21)에서 전원단자(VSS)로 소정 레벨의 정전류가 흐르게 되어 캐스코드 증폭기(210)로 정전류가 흐르게 된다.In the conventional operational amplifier configured as described above, the operating terminal V is supplied from the NMOS transistor NM21 of the constant
이와 같은 상태에서 바이어스 전압(BIAS22∼BIAS24)에 따라 캐스코드 증폭기(210)의 엔모스 트랜지스터(NM24, NM25) 및 피모스 트랜지스터(PM21, PM22)(PM23, PM24)가 동작하면서 입력단자(INP)(INN)의 신호를 엔모스 트랜지스터(NM22, NM23)가 입력하여 캐스코드 증폭하고, 캐스코드 증폭기(210)의 출력신호는 출력부(220)의 엔모스 트랜지스터(NM26, NM26) 및 피모스 트랜지스터(PM25, PM26)에 의해 다시 증폭되어 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력된다.In this state, the NMOS transistors NM24 and NM25 of the
상기 출력부(220)가 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력하는 신호는 주파수 특성 보상부(230)(240)의 콘덴서(C21)(C22) 및 저항(R21)(R22)을 통해 출력부(220)의 입력으로 궤환되어 주파수 특성을 보상하게 된다.The signal output from the
이러한 연산 증폭기에 있어서, 상기 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력되는 신호는 상호간의 위상이 정확히 180° 반전되고, 전압레벨은 동일한 발란스 신호가 출력되어야 한다.In such an operational amplifier, a signal output to the positive output terminal OUTP and the negative output terminal OUTN should be inverted by exactly 180 ° in phase with each other, and a balanced signal having the same voltage level should be output.
이를 위하여 종래의 연산 증폭기는 상기 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)를 다이내믹 공통모드 궤환부(250)가 입력받아 이득조절신호를 출력하게 된다.To this end, in the conventional operational amplifier, the dynamic common
즉, 상기 다이내믹 공통모드 궤환부(250)는, 상기 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)를 신호를 콘덴서(C33)(C34)를 통해 합성하여 이득 조절부(260)로 이득조절신호를 출력한다.That is, the dynamic common
그리고 다이내믹 공통모드 궤환부(250)는, 제 1 기준전압(REF1) 및 제 2 기준전압(REF2)이 입력되는 상태에서 제 2 클럭신호(P2)가 고전위이고, 제 2 반전 클럭신호(/P2)가 저전위로 입력될 경우에 전송 게이트(TG31)(TG32) 및 엔모스 트랜지스터(NM31)(NM32)가 스위칭되어 도통상태로 되고, 전송 게이트(TG33)(TG34) 및 엔모스 트랜지스터(NM33)(NM34)는 차단상태로 된다. 그러면, 상기 제 1 및 제 2 기준전압(REF1)(REF2)이 전송 게이트(TG31)(TG32) 및 엔모스 트랜지스터(NM31)(NM32)를 통해 콘덴서(C31)(C32)에 충전된다.In the dynamic common
이와 같은 상태에서 제 1 클럭신호(P1)가 고전위이고, 제 1 반전 클럭신호(/P1)가 저전위로 입력될 경우에 상기와는 반대로 전송 게이트(TG31)(TG32) 및 엔모스 트랜지스터(NM31)(NM32)는 차단상태로 되고, 전송 게이트(TG33)(TG34) 및 엔모스 트랜지스터(NM33)(NM34)는 스위칭되어 도통상태로 된다.In this state, when the first clock signal P1 has a high potential and the first inverted clock signal / P1 is input at a low potential, the transfer gate TG31 and the TMOS transistor NM31 are reversed. NM32 is in a blocking state, and the transfer gates TG33 and TG34 and the NMOS transistors NM33 and NM34 are switched to a conductive state.
그러면, 상기 콘덴서(C31)(C32)에 충전된 전압이 전송 게이트(TG33)(TG34) 및 엔모스 트랜지스터(NM33)(NM34)를 통해 콘덴서(C33)(C34)에 충전된다. 이 때, 상기 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력되는 신호의 레벨에 따라 콘덴서(C31)(C32)의 충전전압이 콘덴서(C33)(C34)에 충전되는 것으로서 콘덴서(C33)(C34)에는 동일한 레벨의 직류전원이 충전되어 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력되는 신호가 정확히 발란스 신호로 되게 한다.Then, the voltage charged in the capacitors C31 and C32 is charged to the capacitors C33 and C34 through the transfer gates TG33 and TG34 and the NMOS transistors NM33 and NM34. At this time, the charging voltage of the capacitors C31 and C32 is charged to the capacitors C33 and C34 according to the level of the signal output to the positive output terminal OUTP and the negative output terminal OUTN. (C34) is charged with a DC power supply of the same level so that the signal output to the positive output terminal (OUTP) and the negative output terminal (OUTN) is exactly a balanced signal.
여기서, 상기 제 1 기준전압(REF1)은 예를 들면, 전원단자(VDD)(VSS)의 동작전원을 정확히 1/2로 분할한 중점전압으로 입력되어 상기 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력되는 신호는 전원단자(VDD)(VSS)의 중점 전압을 중심으로 정확히 180°의 위상차를 가지는 발란스 신호를 출력하게 된다.Here, the first reference voltage REF1 is input as a midpoint voltage obtained by dividing the operating power of the power terminal V DD (V SS ) by exactly 1/2, so that the positive output terminal OUTP and the minus The signal output to the output terminal OUTN outputs a balanced signal having a phase difference of exactly 180 ° with respect to the mid voltage of the power supply terminal V DD (V SS ).
그러나 상기한 바와 같은 종래의 연산증폭기는 고속의 연속적인(continuous) 아날로그 신호를 정확히 완충 증폭할 수 없고, 1.8V 이하의 낮은 전원전압에서 동작하기 어려움은 물론 높은 이득을 얻을 수 없는 것으로서 교류특성이 나쁘며, 또한 버퍼링 능력이 떨어지고, 클럭신호를 사용하는 다이내믹 공통모드 궤환부를 사용하여 클럭신호에 따른 잡음이 발생하게 되는 등의 여러 가지 문제점이 있었다.However, the conventional operational amplifier as described above cannot accurately buffer and amplify a high speed continuous analog signal, and it is difficult to operate at a low power supply voltage of 1.8V or less, and high gain cannot be obtained. There are various problems such as badness, poor buffering capability, and noise generated by the clock signal using the dynamic common mode feedback unit using the clock signal.
그러므로 본 발명의 목적은 고속의 연속적인 아날로그 신호를 정확히 완충 증폭할 수 있는 연산증폭기를 제공하는데 있다.It is therefore an object of the present invention to provide an operational amplifier capable of accurately buffering and amplifying a high speed continuous analog signal.
본 발명의 다른 목적은 낮은 전원전압을 사용하고, 높은 이득으로 입력신호 를 처리하는 교류특성이 우수한 연산증폭기를 제공하는데 있다.Another object of the present invention is to provide an operational amplifier having excellent AC characteristics using a low power supply voltage and processing an input signal with a high gain.
본 발명의 다른 목적은 버퍼링 능력이 우수하고, 클럭신호를 사용하지 않는 스태틱 공통모드 궤환부를 사용하여 잡음이 발생하지 않는 연산증폭기를 제공하는데 있다.Another object of the present invention is to provide an operational amplifier having excellent buffering capability and noise-free using a static common mode feedback unit that does not use a clock signal.
이러한 목적을 가지는 본 발명의 연산증폭기는, 정전류원과, 상기 정전류원에 의해 정전류가 흐르면서 플러스 및 마이너스 입력단자의 신호를 차동 입력하는 차동 입력부와, 상기 차동 입력부가 차동 입력한 신호를 캐스코드 증폭하는 폴디드 캐스코드 증폭기와, 상기 폴디드 캐스코드 증폭기의 출력신호를 증폭하여 플러스 출력단자 및 마이너스 출력단자로 출력하는 제 1 및 제 2 출력 증폭기와, 상기 플러스 출력단자 및 마이너스 출력단자의 출력신호의 중점전압을 발생하는 중점전압 발생부와, 상기 중점전압 발생부가 발생한 중점전압과 미리 설정된 기준전압의 차를 검출하고, 검출한 전압에 따라 상기 폴디드 캐스코드 증폭기의 증폭이득을 조절하는 스태틱 공통모드 궤환부로 이루어지고, 상기 스태틱 공통모드 궤환부는 제 1 정전류원과, 상기 제 1 정전류원과 제 2 전원단자의 사이에 접속되어 제 2 정전류원에 의해 정전류가 흐르면서 기준전압과 상기 중점전압 발생부가 발생한 중점전압을 이득 조절신호로 상기 폴디드 캐스코드 증폭기로 출력하는 제 1 이득조절신호 발생부과, 제 2 정전류원과, 제 1 전원단자와 상기 제 2 정전류원의 사이에 접속되어 제 2 정전류원에 의해 정전류가 흐르면서 상기 기준전압과 상기 중점전압 발생부가 발생한 중점전압을 차동 증폭하여 상기 폴디드 캐스코드 증폭기의 이득 조절신호를 발생하는 제 2 이득조절신호 발생부와, 상기 제 2 이득조절신호 발생부가 발생한 이득 조절신호를 상기 폴디드 캐스코드 증폭기로 출력하는 이득조절신호 출력부로 구성됨을 특징으로 한다.The operational amplifier of the present invention having the above object includes a differential input unit for differentially inputting a signal of a positive current source, a positive and negative input terminal while a constant current flows through the constant current source, and a cascode amplification of a signal differentially inputted by the differential input unit. A folded cascode amplifier, first and second output amplifiers for amplifying an output signal of the folded cascode amplifier and outputting them to a positive output terminal and a negative output terminal, and an output signal of the positive output terminal and the negative output terminal A static common that detects a difference between a midpoint voltage generator for generating a midpoint voltage and a midpoint voltage generated by the midpoint voltage generator and a preset reference voltage, and adjusts amplification gain of the folded cascode amplifier according to the detected voltage A mode feedback unit, wherein the static common mode feedback unit includes a first constant current source, A first voltage connected between the first constant current source and the second power supply terminal and outputting a reference voltage and a midpoint voltage generated by the midpoint voltage generator as a gain control signal to the folded cascode amplifier as a constant current flows by the second constant current source; A differential voltage is generated between the gain control signal generator, the second constant current source, the first power supply terminal, and the second constant current source, and a constant current flows by the second constant current source to generate the reference voltage and the midpoint voltage generated by the midpoint voltage generator. A second gain control signal generator for amplifying the gain control signal of the folded cascode amplifier and a gain control signal outputting the gain control signal generated by the second gain control signal generator to the folded cascode amplifier; It is characterized by consisting of wealth.
그리고 상기 플러스 출력단자 및 마이너스 출력단자의 출력신호를 상기 제 1 및 제 2 출력 증폭기의 입력으로 궤환시켜 주파수 특성을 보상하는 주파수 특성 보상부를 더 포함하고, 상기 기준전압은 상기 제 1 및 제 2 전원단자의 전압을 1/2로 분할한 전압인 것을 특징으로 한다.And a frequency characteristic compensator for compensating a frequency characteristic by returning output signals of the positive output terminal and the negative output terminal to inputs of the first and second output amplifiers, wherein the reference voltage includes the first and second power supplies. A voltage obtained by dividing a voltage of a terminal by half is characterized by the above-mentioned.
이하, 첨부된 도 4 및 도 5의 도면을 참조하여 본 발명의 연산증폭기를 상세히 설명한다.Hereinafter, the operational amplifier of the present invention will be described in detail with reference to the accompanying drawings of FIGS. 4 and 5.
도 4는 본 발명의 연산증폭기의 구성을 보인 회로도이다. 이에 도시된 바와 같이 바이어스 전압(BIAS41)에 따라 엔모스 트랜지스터(NM41)에서 전원단자(VSS)로 정전류가 흐르는 정전류원(400)과, 상기 정전류원(400)의 정전류가 흐르면서 플러스 및 마이너스 입력단자(INP)(INN)의 신호를 엔모스 트랜지스터(NM42, NM43)가 차동 입력하는 차동 입력부(410)와, 상기 차동 입력부(410)가 차동 입력한 신호를 피모스 트랜지스터(PM41∼PM44) 및 엔모스 트랜지스터(NM44∼NM47)가 캐스코드 증폭하는 폴디드 캐스코드 증폭기(420)와, 상기 폴디드 캐스코드 증폭기(420)의 출력신호를 엔모스 트랜지스터(NM48)(NM49) 및 피모스 트랜지스터(PM45)(PM46)로 증폭하여 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력하는 제 1 및 제 2 출력 증폭기(430)(440)와, 상기 플러스 출력단자(OUTP) 및 마이너스 출력단자 (OUTN)의 출력신호를 콘덴서(C41)(C42) 및 저항(R41)(R42)을 통해 제 1 및 제 2 출력 증폭기(430)(440)로 궤환시켜 주파수 특성을 보상하는 주파수 특성 보상부(440)(450)와, 상기 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)의 출력신호를 저항(R43, R44) 및 콘덴서(C43, C44)로 분할하여 중점전압을 발생하는 중점전압 발생부(460)와, 상기 중점전압 발생부(460)가 발생한 중점전압과 기준전압의 차를 검출하고, 검출한 전압에 따라 상기 폴디드 캐스코드 증폭기(420)의 증폭이득을 조절하는 스태틱 공통모드 궤환부(470)로 구성하였다.4 is a circuit diagram showing the configuration of the operational amplifier of the present invention. As shown therein, a constant
상기 스태틱 공통모드 궤환부(470)는 도 5에 도시된 바와 같이 바이어스 전압(BIAS51)에 따라 제 1 전원단자(VDD)에서 피모스 트랜지스터(PM51)를 통해 정전류가 흐르는 제 1 정전류원(500)과, 상기 제 2 정전류원(500)과 제 2 전원단자(VSS)의 사이에 접속되고 상기 제 2 정전류원(500)에 의해 정전류가 흐르면서 제 1 전원단자(VDD) 및 제 2 전원단자(VSS)의 중점전압인 기준전압과 상기 중점전압 발생부(460)가 발생한 중점전압을 피모스 트랜지스터(PM52, PM53) 및 엔모스 트랜지스터(NM51, NM52)로 차동 증폭하여 상기 폴디드 캐스코드 증폭기(420)의 이득 조절신호를 출력하는 제 1 이득조절신호 발생부(510)와, 바이어스 전압(BIAS52)에 따라 엔모스 트랜지스터(NM53)에서 제 2 전원단자(VSS)로 정전류가 흐르는 제 2 정전류원(520)과, 상기 제 1 전원단자(VDD)와 상기 제 2 정전류원(520)의 사이에 접속되어 상기 제 2 정전류원(520)에 의해 정전류가 흐르면서 상기 기준전압과 상기 중점전압 발생부 (450)가 발생한 중점전압을 피모스 트랜지스터(PM54, PM55) 및 엔모스 트랜지스터(NM54, NM55)로 차동 증폭하여 상기 폴디드 캐스코드 증폭기(420)의 이득 조절신호를 발생하는 제 2 이득조절신호 발생부(530)와, 상기 제 2 이득조절신호 발생부(530)가 발생한 이득 조절신호를 엔모스 트랜지스터(NM56, NM57)로 처리하여 상기 폴디드 캐스코드 증폭기(420)로 출력하는 이득조절신호 출력부(540)로 구성하였다.As shown in FIG. 5, the static common
이와 같이 구성된 본 발명의 연산증폭기는 제 1 및 제 2 전원단자(VDD)(VSS)에 동작전원이 인가된 상태에서 바이어스 전압(BIAS41)에 따라 정전류원(400)의 엔모스 트랜지스터(NM41)로 정전류가 흐르게 되고, 정전류원(400)의 정전류에 따라 차동 입력부(410)로 정전류가 흐르면서 플러스 입력단자(INP) 및 마이너스 입력단자(INN)의 신호를 차동 입력하게 된다.The operational amplifier of the present invention configured as described above has the NMOS transistor NM41 of the constant
상기 차동 입력부(410)가 입력한 신호는 폴디드 캐스코드 증폭기(420)에서 바이어스 전압(BIAS42∼BIAS44) 및 스태틱 공통모드 궤환부(470)의 출력신호에 따라 설정되는 증폭 이득으로 증폭된 후 제 1 및 제 2 출력 증폭기(430)(440)에서 다시 증폭되어 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력된다.The signal input by the
상기 제 1 및 제 2 출력 증폭기(430)(440)가 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력하는 출력신호는 주파수 특성 보상부(450)(460)의 콘덴서(C41)(C42) 및 저항(R41)(R42)을 통해 제 1 및 제 2 출력 증폭기(430)(440)의 입력으로 궤환되어 주파수 특성을 보상하게 된다.The output signals output by the first and
그리고 상기 제 1 및 제 2 출력 증폭기(430)(440)가 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력하는 신호는 중점전압 발생부(450)의 저항(R43, R44) 및 콘덴서(C43, C44)가 분할하여 중점전압을 발생하고, 발생한 중점전압은 기준전압과 함께 스태틱 공통모드 궤환부(470)로 입력된다.The signals output by the first and
여기서, 상기 기준전압은 예를 들면, 제 1 및 제 2 전원단자(VDD)(VSS)의 전압을 분할한 중점전압으로 설정된다.The reference voltage is set to, for example, a midpoint voltage obtained by dividing the voltages of the first and second power supply terminals V DD and V SS .
상기 스태틱 공통모드 궤환부(470)는, 바이어스 전압(BIAS51)에 따라 정전류원(500)의 피모스 트랜지스터(PM51)로 정전류가 흘러 제 1 이득조절신호 발생부(510)로 정전류가 흐르면서 상기 중점전압 발생부(460)가 발생한 중점전압 및 제 3 기준전압을 차동 증폭하고, 차동 증폭한 출력신호를 제 1 이득조절신호로 발생하며, 발생한 제 1 이득조절신호는 폴디드 캐스코드 증폭기(420)의 엔모스 트랜지스터(NM46, NM47)의 게이트에 바이어스 전압으로 인가하여 폴디드 캐스코드 증폭기(420)의 증폭이득을 조절하게 된다.In the static common
또한 상기 스태틱 공통모드 궤환부(470)는, 바이어스 전압(BIAS52)에 따라 정전류원(520)의 엔모스 트랜지스터(NM53)로 정전류가 흘러 제 2 이득조절신호 발생부(530)로 정전류가 흐르면서 상기 중점전압 발생부(460)가 발생한 중점전압 및 기준전압을 차동 증폭하고, 차동 증폭한 출력신호를 제 2 이득조절신호로 발생하게 된다.In addition, the static common
상기 제 2 이득조절신호 발생부(530)가 발생한 제 2 이득조절신호는 이득조절신호 출력부(540)가 입력받은 후 상기 폴디드 캐스코드 증폭기(420)의 엔모스 트 랜지스터(NM46, NM47)의 게이트에 바이어스 전압으로 인가하여 폴디드 캐스코드 증폭기(420)의 증폭이득을 조절하게 된다.The second gain control signal generated by the second gain
즉, 본 발명은 스태틱 공통모드 궤환부(470)에서 출력되는 이득조절신호를 상기 캐스코드 증폭기(420)의 엔모스 트랜지스터(NM46, NM47)의 게이트에 이득조절신호로 입력되어 증폭이득을 조절하고, 이로 인하여 상기 플러스 출력단자(OUTP) 및 마이너스 출력단자(OUTN)로 출력되는 신호는 전원단자(VDD)(VSS)의 중점 전압을 중심으로 정확히 180°의 위상차를 가지는 발란스 신호를 출력하게 된다.That is, according to the present invention, the gain control signal output from the static common
한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.On the other hand, while the present invention has been shown and described with respect to specific preferred embodiments, various modifications and changes of the present invention without departing from the spirit or field of the invention provided by the claims below It can be easily understood by those skilled in the art.
이상에서 설명한 바와 같이 본 발명은 고속 및 연속적으로 입력되는 아날로그 신호를 정확히 완충 증폭하고, 스태틱 공통모드 궤환부를 구비하여 1.8V의 낮은 전압에서도 원활하게 동작할 수 있음은 물론 높은 이득을 얻을 수 있어 교류 특성이 향상되며, 버퍼링 능력이 우수하고, 별도의 클럭신호를 사용하지 않아 클럭신호에 따른 잡음이 발생하지 않는 등의 효과가 있다.As described above, the present invention precisely buffers and amplifies analog signals input at high speed and continuously, and has a static common mode feedback unit to operate smoothly even at a low voltage of 1.8V, and to obtain a high gain. The characteristics are improved, the buffering ability is excellent, and noise is not generated due to the clock signal because no separate clock signal is used.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050020742A KR100657755B1 (en) | 2005-03-11 | 2005-03-11 | Operation Amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050020742A KR100657755B1 (en) | 2005-03-11 | 2005-03-11 | Operation Amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060097500A true KR20060097500A (en) | 2006-09-14 |
KR100657755B1 KR100657755B1 (en) | 2006-12-19 |
Family
ID=37629268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050020742A KR100657755B1 (en) | 2005-03-11 | 2005-03-11 | Operation Amplifier |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100657755B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101346996B1 (en) * | 2007-03-21 | 2014-01-07 | 엘지전자 주식회사 | Operational amplifier |
WO2014036543A1 (en) * | 2012-09-03 | 2014-03-06 | Tensorcom, Inc. | Method and apparatus for an active negative-capacitor circuit |
US9124279B2 (en) | 2012-09-03 | 2015-09-01 | Tensorcom, Inc. | Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators |
CN110601663A (en) * | 2019-09-25 | 2019-12-20 | 杭州瑞盟科技有限公司 | High speed voltage feedback amplifier with current feedback amplifier characteristics |
EP4057506A4 (en) * | 2019-11-28 | 2022-11-02 | Huawei Technologies Co., Ltd. | Operational amplifier, chip and electronic device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102546146B1 (en) | 2021-01-12 | 2023-06-21 | 광주과학기술원 | high-speed Low-Distortion Amplifier |
-
2005
- 2005-03-11 KR KR1020050020742A patent/KR100657755B1/en not_active IP Right Cessation
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101346996B1 (en) * | 2007-03-21 | 2014-01-07 | 엘지전자 주식회사 | Operational amplifier |
WO2014036543A1 (en) * | 2012-09-03 | 2014-03-06 | Tensorcom, Inc. | Method and apparatus for an active negative-capacitor circuit |
CN104718699A (en) * | 2012-09-03 | 2015-06-17 | 张量通讯公司 | Method and apparatus for an active negative-capacitor circuit |
US9124279B2 (en) | 2012-09-03 | 2015-09-01 | Tensorcom, Inc. | Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators |
US9264056B2 (en) | 2012-09-03 | 2016-02-16 | Tensorcom, Inc. | Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators |
US9484941B2 (en) | 2012-09-03 | 2016-11-01 | Tensorcom, Inc. | Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators |
US9793885B2 (en) | 2012-09-03 | 2017-10-17 | Tensorcom, Inc. | Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators |
US10200024B2 (en) | 2012-09-03 | 2019-02-05 | Tensorcom, Inc. | Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators |
CN110601663A (en) * | 2019-09-25 | 2019-12-20 | 杭州瑞盟科技有限公司 | High speed voltage feedback amplifier with current feedback amplifier characteristics |
EP4057506A4 (en) * | 2019-11-28 | 2022-11-02 | Huawei Technologies Co., Ltd. | Operational amplifier, chip and electronic device |
Also Published As
Publication number | Publication date |
---|---|
KR100657755B1 (en) | 2006-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9496833B2 (en) | Apparatus and methods for multi-channel autozero and chopper amplifiers | |
EP3437187B1 (en) | System and method for controlling common mode voltage via replica circuit and feedback control | |
KR101127461B1 (en) | Highly Linear Variable Gain Amplifier | |
US7639075B2 (en) | Wide-band adjustable gain low-noise amplifier | |
KR100657755B1 (en) | Operation Amplifier | |
US8665027B2 (en) | Amplifier for wireless receiver and associated method | |
WO2016152267A1 (en) | Amplifier and electronic circuit | |
US20090079499A1 (en) | Differential Low Noise Amplifier (LNA) With Common Mode Feedback And Gain Control | |
US9294037B2 (en) | Apparatus and methods for autozero amplifiers | |
US8217719B2 (en) | Variable gain RF amplifier | |
JP4350689B2 (en) | Tuner circuit and digital broadcast receiver | |
EP2324568A1 (en) | Arrangement for calibrating the quiescent operating point of a push-pull amplifier | |
JP2005020591A (en) | Variable gain amplifier, and lsi for optical pickup signal processing and portable wireless terminal transmission/reception signal processing using the amplifier | |
JP2008067157A (en) | Differential amplifier, frequency conversion circuit, and radio communication device | |
US20230092750A1 (en) | Reception circuit for optical communication | |
KR20060099325A (en) | Operation amplifier | |
WO2015019525A1 (en) | Cascode-type transconductance amplifier and variable gain circuit, and tuner system provided with same | |
US7498861B2 (en) | Mixer | |
JP2012204860A (en) | Semiconductor integrated circuit and reception device | |
TW201644188A (en) | Balanced differential transimpedance amplifier with single ended input and balancing method | |
US8649751B2 (en) | Receiver | |
JP6349242B2 (en) | Receiving device and distortion suppressing method thereof, semiconductor device and electronic apparatus | |
Kim et al. | A CMOS variable gain amplifier with wide dynamic range and accurate dB-linear characteristic | |
KR20050108654A (en) | Buffer amplifier using oob qpsk chip for cable tv | |
JP2008182534A (en) | Semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |