JP6349242B2 - Receiving device and distortion suppressing method thereof, semiconductor device and electronic apparatus - Google Patents
Receiving device and distortion suppressing method thereof, semiconductor device and electronic apparatus Download PDFInfo
- Publication number
- JP6349242B2 JP6349242B2 JP2014251019A JP2014251019A JP6349242B2 JP 6349242 B2 JP6349242 B2 JP 6349242B2 JP 2014251019 A JP2014251019 A JP 2014251019A JP 2014251019 A JP2014251019 A JP 2014251019A JP 6349242 B2 JP6349242 B2 JP 6349242B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- low
- circuit
- noise amplifier
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
本開示は、例えば無線受信装置などの受信装置及びその歪み抑圧方法、前記受信装置を備える半導体装置並びに電子機器に関する。 The present disclosure relates to a reception device such as a wireless reception device and a distortion suppression method thereof, a semiconductor device including the reception device, and an electronic apparatus.
例えば無線受信装置などの受信装置において発生する二次高調波成分を抑圧するために、例えば非特許文献1では、シングルエンドの入力信号を差動出力信号に変換する低雑音増幅回路において、当該低雑音増幅回路の出力振幅を検出し、フィードバック制御により電流を調整することでトランジスタの相互コンダクタンスgmを調整して差動出力信号の二次高調波成分を抑圧することが開示されている。
For example, in order to suppress a second harmonic component generated in a receiving device such as a wireless receiving device, for example, in Non-Patent
また、例えば特許文献1では、差動入力信号を低雑音増幅して差動出力信号を出力する低雑音増幅回路において、ベースバンド回路で検出した二次高調波レベルが小さくなるように差動入力信号が入力されるトランジスタのゲートバイアス電圧を調整して、振幅補正により二次高調波成分を抑圧することが開示されている。
Also, for example, in
しかし、低雑音増幅回路の出力振幅を検出し、フィードバック制御により電流を調整することでバイアス電圧を制御するため、消費電流が増加するという問題点があった。また、アナログ回路でフィードバック制御するので、二次高調波成分の抑圧精度が悪いという問題点があった。 However, since the bias voltage is controlled by detecting the output amplitude of the low noise amplifier circuit and adjusting the current by feedback control, there is a problem that the current consumption increases. In addition, since feedback control is performed by an analog circuit, there is a problem that the suppression accuracy of the second harmonic component is poor.
本開示の目的は、従来技術に比較して高精度でかつ消費電流を軽減して二次高調波成分を抑圧することができる受信装置を提供することにある。 An object of the present disclosure is to provide a receiving apparatus that can suppress a second harmonic component with high accuracy and reduced current consumption as compared with the related art.
第1の態様に係る受信装置は、それぞれカスコード構成の2個のトランジスタを有する2個の増幅回路にてなる差動増幅回路を備え、シングルエンドの無線信号を低雑音増幅して差動無線信号として出力するカスコード構成の低雑音増幅回路を備える受信装置であって、
前記低雑音増幅回路で発生した二次高調波レベルを検出する検出手段と、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整する制御手段とを備えることを特徴とする。
A receiving apparatus according to a first aspect includes a differential amplifier circuit composed of two amplifier circuits each having two transistors each having a cascode configuration, and a single-end radio signal is amplified with low noise to perform a differential radio signal A low-noise amplifier circuit with a cascode configuration that outputs as:
Detecting means for detecting a second harmonic level generated in the low noise amplifier circuit;
And control means for adjusting a capacitance connected to the gate of each transistor of the low noise amplifier circuit according to the detected second harmonic level.
第2の態様に係る半導体装置は、上記受信装置を集積化したことを特徴とする。 A semiconductor device according to a second aspect is characterized in that the receiving device is integrated.
第3の態様に係る電子機器は、上記受信装置、もしくは上記半導体装置を備えることを特徴とする。 An electronic apparatus according to a third aspect includes the receiving device or the semiconductor device.
第4の態様に係る受信装置の歪み抑圧方法は、それぞれカスコード構成の2個のトランジスタを有する2個の増幅回路にてなる差動増幅回路を備え、シングルエンドの無線信号を低雑音増幅して差動無線信号として出力するカスコード構成の低雑音増幅回路を備える受信装置の歪み抑圧方法であって、
前記低雑音増幅回路で発生した二次高調波レベルを検出するステップと、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整するステップとを含むことを特徴とする。
A distortion suppression method for a receiving apparatus according to a fourth aspect includes a differential amplifier circuit composed of two amplifier circuits each having two transistors each having a cascode configuration, and amplifies a single-ended radio signal with low noise. A method for suppressing distortion of a receiving device including a low-noise amplifier circuit with a cascode configuration that outputs a differential radio signal,
Detecting a second harmonic level generated in the low noise amplifier circuit;
Adjusting the capacitance connected to the gate of each transistor of the low noise amplification circuit according to the detected second harmonic level.
これらの概括的かつ特定の態様は、システム、方法、コンピュータプログラム並びにシステム、方法及びコンピュータプログラムの任意の組み合わせにより実現してもよい。 These general and specific aspects may be realized by a system, a method, a computer program, and any combination of the system, method, and computer program.
本開示に係る受信装置等によれば、カスコード段の容量を調整するため、回路対称性が保つことができる。また、ベースバンド回路からフィードバック制御を行うため、精度よく歪み補正可能であり、前記カスコード段の容量を制御するのみなので、制御が簡単であって消費電流を低減できる。 According to the receiving device and the like according to the present disclosure, the circuit symmetry can be maintained because the capacity of the cascode stage is adjusted. Further, since feedback control is performed from the baseband circuit, distortion can be corrected with high accuracy and only the capacity of the cascode stage is controlled, so that control is simple and current consumption can be reduced.
以下、本開示に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。 Embodiments according to the present disclosure will be described below with reference to the drawings. In addition, in each following embodiment, the same code | symbol is attached | subjected about the same component.
実施形態1.
図1は実施形態1に係る無線受信装置1の構成を示す回路図である。図1において、無線受信装置1にはアンテナ2が接続され、アンテナ2により受信された無線信号はインピーダンス整合回路11を介して低雑音増幅回路10の入力端子T1に入力される。一方、テスト信号発生回路12からの所定のテスト信号も低雑音増幅回路10の入力端子T1に入力される。
FIG. 1 is a circuit diagram illustrating a configuration of a
低雑音増幅回路10はカスコード構成の低雑音増幅器を含み、入力端子T1を介して入力されるシングルエンドの無線信号を低雑音増幅して差動無線信号として出力端子T2,T3を介して出力する。低雑音増幅回路10は、第1の増幅回路A1と、第2の増幅回路A2と、バイアス発生回路B1とを備えて構成される。ここで、第1の増幅回路A1と、第2の増幅回路A2とにより差動増幅回路を構成する。
The low-
(1)第1の増幅回路A1は、電源電圧VDDと接地との間に直列に接続された負荷抵抗RL1と、カスコード構成の2個のNチャンネルMOSトランジスタM1,M2を含み、低雑音増幅後の第1の無線信号を、NチャンネルMOSトランジスタM2のドレインと負荷抵抗RL1との接続点に接続された出力端子T2に出力する。
(2)第2の増幅回路A2は、電源電圧VDDと接地との間に直列に接続された負荷抵抗RL2と、カスコード構成の2個のNチャンネルMOSトランジスタM3,M4を含み、低雑音増幅後の第2の無線信号(第1の無線信号と第2の無線信号とにより差動無線信号を構成する)を、NチャンネルMOSトランジスタM4のドレインと負荷抵抗RL2との接続点に接続された出力端子T3に出力する。
(3)バイアス発生回路B1は、電源電圧VDDと接地との間に直列に接続されたバイアス電流源Ibと、互いにカスコード接続されかつそれぞれダイオード接続された2個のNチャンネルMOSトランジスタM5,M6を含み、バイアス電流源Ibからの基準電流から第1及び第2のバイアス電圧を発生し、第1のバイアス電圧を、片端接地の可変容量キャパシタCaを介してNチャンネルMOSトランジスタM2,M4の各ゲートに印加し、第2のバイアス電圧を片端接地のキャパシタCb及び高周波阻止用抵抗Rbを介してNチャンネルMOSトランジスタM1,M3の各ゲートに印加する。
(1) The first amplifier circuit A1 includes a load resistor RL1 connected in series between the power supply voltage VDD and the ground, and two N-channel MOS transistors M1 and M2 having a cascode configuration. Is output to an output terminal T2 connected to a connection point between the drain of the N-channel MOS transistor M2 and the load resistor RL1.
(2) The second amplifier circuit A2 includes a load resistor RL2 connected in series between the power supply voltage VDD and the ground, and two N-channel MOS transistors M3 and M4 having a cascode configuration. The second radio signal (which forms a differential radio signal by the first radio signal and the second radio signal) is connected to the connection point between the drain of the N-channel MOS transistor M4 and the load resistor RL2. Output to terminal T3.
(3) The bias generation circuit B1 includes a bias current source Ib connected in series between the power supply voltage VDD and the ground, and two N-channel MOS transistors M5 and M6 that are cascode-connected and diode-connected to each other. First and second bias voltages are generated from the reference current from the bias current source Ib, and the first bias voltage is supplied to the gates of the N-channel MOS transistors M2 and M4 via the one-side grounded variable capacitor Ca. And a second bias voltage is applied to the gates of the N-channel MOS transistors M1 and M3 via the one-end grounded capacitor Cb and the high-frequency blocking resistor Rb.
ここで、増幅用NチャンネルMOSトランジスタM2,M4のバイアス電圧と、それらにそれぞれカスコード接続されたカスコードNチャンネルMOSトランジスタM1,M3のバイアス電圧とを同一のバイアス電流源Ibから作成して供給したことを特徴としている。 Here, the bias voltages of the amplifying N-channel MOS transistors M2 and M4 and the bias voltages of the cascode N-channel MOS transistors M1 and M3 respectively connected thereto are created and supplied from the same bias current source Ib. It is characterized by.
入力端子T1に入力される無線信号又はテスト信号はNチャンネルMOSトランジスタM1のゲートに印加され、低雑音増幅された後、第1の無線信号及び第2の無線信号からなる差動無線信号が出力端子T2,T3を介してミキサ13に出力される。ミキサ13は、入力される差動無線信号を、局部発振器14からのダイレクトコンバージョン用局部発振信号と混合して、混合結果の信号を、所定の低域通過特性を有するローパスフィルタ15及び利得制御増幅器16を介してベースバンド信号としてA/D変換器17に出力する。A/D変換器17は入力されるベースバンド信号をディジタルベースバンド信号にA/D変換してベースバンド信号処理回路18に出力する。ベースバンド信号処理回路18は入力されるベースバンド信号に対して所定の信号処理を行った後、二次高調波検出及びキャリブレーション回路19に出力する。
A radio signal or a test signal input to the input terminal T1 is applied to the gate of the N-channel MOS transistor M1 and amplified with low noise, and then a differential radio signal composed of the first radio signal and the second radio signal is output. The signal is output to the
コントローラ又はコンピュータ(制御手段)を構成する二次高調波検出及びキャリブレーション回路19は、アンテナ2からの無線信号を遮断した状態でテスト信号発生回路12からの所定の無線受信周波数を有するテスト信号を端子T1に入力したときに、当該回路19に入力されるベースバンド信号から、波形歪みにより発生する二次高調波レベル(受信周波数の2倍の高調波レベルをいう)を検出して、検出された二次高調波レベルが小さくなるように(歪みが抑圧されるように)制御信号Scを用いて可変容量キャパシタCaの容量を調整する。
The second harmonic detection and
ここで、キャパシタCaは端子T1からNチャンネルMOSトランジスタM1及びNチャンネルMOSトランジスタM2のソース−ゲート間容量を介してゲート側に漏洩する高周波信号がバイアス発生回路B1側に漏洩することを防止するために挿入される。抵抗Rbも例えば100kΩなどの大きな抵抗値を有する高周波阻止用抵抗であり、キャパシタCbも高周波信号の漏洩を防止する。ここで、キャパシタCa,Cbの容量は、FM放送用受信装置で約十数pFであり、AM放送用受信装置で約100pFである。 Here, the capacitor Ca prevents a high frequency signal leaking from the terminal T1 to the gate side via the source-gate capacitances of the N channel MOS transistor M1 and the N channel MOS transistor M2 from leaking to the bias generation circuit B1 side. Inserted into. The resistor Rb is also a high-frequency blocking resistor having a large resistance value such as 100 kΩ, and the capacitor Cb also prevents high-frequency signal leakage. Here, the capacitances of the capacitors Ca and Cb are about a dozen pF in the FM broadcast receiving apparatus and about 100 pF in the AM broadcast receiving apparatus.
以上のように構成された無線受信装置1では、二次高調波レベルが小さくなるように(最小になるように)可変容量キャパシタCaの容量を調整することで差動無線信号の2つの無線信号間の位相差を補正して二次高調波レベルを抑圧することができる。ここでは、NチャンネルMOSで説明したが、PチャンネルMOSを使用してもよい。
In the
なお、可変容量キャパシタCaは例えばバラクタダイオードで構成したときは、それに印加するバイアス電圧を調整することで当該容量を調整してもよい。 Note that when the variable capacitor Ca is composed of, for example, a varactor diode, the capacitance may be adjusted by adjusting a bias voltage applied thereto.
実施形態2.
図2は実施形態2に係る無線受信装置1のための低雑音増幅回路10Aの構成を示す回路図である。実施形態2に係る図2の低雑音増幅回路10Aは,図1の低雑音増幅回路10に比較して以下の点が異なる。
(1)可変容量キャパシタCaに代えて、スイッチ回路21及びキャパシタ回路22とを備える可変容量キャパシタ回路を構成した。
Embodiment 2. FIG.
FIG. 2 is a circuit diagram showing a configuration of a low-
(1) A variable capacitor circuit including a
図2において、スイッチ回路21は例えば3個のスイッチSW1,SW2,SW3を備えて構成される。キャパシタ回路22は例えば3個のキャパシタCa1,Ca2,Ca3を備えて構成される。NチャンネルMOSトランジスタM2,M4の各ゲートは、スイッチSW1及びキャパシタCa1を介して接地され、スイッチSW2及びキャパシタCa2を介して接地され、スイッチSW3及びキャパシタCa3を介して接地される。スイッチSW1,SW2,SW3は図1の二次高調波検出及びキャリブレーション回路19からの制御信号Scに基づいてオン/オフされることにより、キャパシタ回路22の全体容量を変化させることができる。
In FIG. 2, the
なお、キャパシタCa1〜Ca3の各容量値は同一でもいいし、互いに異なってもよい。また、スイッチSW1〜SW3はそのうち1つもしくは複数をオンしてもよい。以上の構成により、全体容量を変化させることができる。ここでは、それぞれ3つのキャパシタCa1〜Ca3及びスイッチSW1〜SW3を用いて説明したが、その限りではなく、1つ又は複数のキャパシタ及びスイッチを用いてもよい。 The capacitance values of the capacitors Ca1 to Ca3 may be the same or different from each other. One or more of the switches SW1 to SW3 may be turned on. With the above configuration, the overall capacity can be changed. Here, each of the three capacitors Ca1 to Ca3 and the switches SW1 to SW3 has been described. However, the present invention is not limited to this, and one or a plurality of capacitors and switches may be used.
以上のように構成された実施形態2に係る低雑音増幅回路10Aを備えた無線受信装置1においても実施形態1と同様に動作して、同様の作用効果を有する。
The
実施形態3.
図3は実施形態3に係るナビゲーション装置4の構成を示すブロック図である。図3において、実施形態1又2の無線受信装置1及びアンテナ2は例えば大規模半導体集積回路(LSI)3に収容されて集積化され、LSI3は例えば車両用のナビゲーション装置4内に実装されて、当該無線受信装置1は例えば放送波などの種々の無線信号を受信する。
FIG. 3 is a block diagram illustrating a configuration of the navigation device 4 according to the third embodiment. In FIG. 3, the
以上の実施形態3においては、ナビゲーション装置4について説明しているが、本開示はこれに限られず、パーソナルコンピュータ、テレビジョン装置などの種々の電子機器に提供することができる。なお、LSI3は受信LSI又は無線LSIであってもよい。
Although the navigation device 4 has been described in the third embodiment, the present disclosure is not limited to this, and can be provided to various electronic devices such as a personal computer and a television device. The
以上の実施形態においては、無線受信装置1について説明しているが、本開示はこれに限られず、有線受信装置などの種々の受信装置に適用することができる。
In the above embodiment, although the radio |
実施形態のまとめ.
第1の態様に係る受信装置は、それぞれカスコード構成の2個のトランジスタを有する2個の増幅回路にてなる差動増幅回路を備え、シングルエンドの無線信号を低雑音増幅して差動無線信号として出力するカスコード構成の低雑音増幅回路を備える受信装置であって、
前記低雑音増幅回路で発生した二次高調波レベルを検出する検出手段と、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整する制御手段とを備えることを特徴とする。
Summary of embodiments.
A receiving apparatus according to a first aspect includes a differential amplifier circuit composed of two amplifier circuits each having two transistors each having a cascode configuration, and a single-end radio signal is amplified with low noise to perform a differential radio signal A low-noise amplifier circuit with a cascode configuration that outputs as:
Detecting means for detecting a second harmonic level generated in the low noise amplifier circuit;
And control means for adjusting a capacitance connected to the gate of each transistor of the low noise amplifier circuit according to the detected second harmonic level.
第2の態様に係る受信装置は、第1の態様に係る受信装置において、前記制御手段は、前記検出した二次高調波レベルが小さくなるように前記容量を調整することを特徴とする。 The receiving apparatus according to a second aspect is characterized in that, in the receiving apparatus according to the first aspect, the control means adjusts the capacity so that the detected second harmonic level becomes small.
第3の態様に係る受信装置は、第1又は第2の態様に係る受信装置において、バイアス電流源と、前記バイアス電流源に接続されかつカスコード接続された2個のトランジスタとを備え、前記バイアス電流源から同一の基準電流から所定のバイアス電圧を発生して、前記低雑音増幅回路のカスコード構成の2個のトランジスタのゲートに印加するバイアス発生回路をさらに備えることを特徴とする。 A receiving apparatus according to a third aspect is the receiving apparatus according to the first or second aspect, comprising: a bias current source; and two transistors connected to the bias current source and cascode-connected, and It further comprises a bias generation circuit for generating a predetermined bias voltage from the same reference current from a current source and applying it to the gates of two transistors having a cascode configuration of the low noise amplifier circuit.
第4の態様に係る受信装置は、第3の態様に係る受信装置において、前記容量は、前記バイアス発生回路の各トランジスタのゲートと、前記各増幅回路の各トランジスタのゲートとの間に接続されることを特徴とする。 The receiving device according to a fourth aspect is the receiving device according to the third aspect, wherein the capacitor is connected between the gate of each transistor of the bias generation circuit and the gate of each transistor of the amplifier circuit. It is characterized by that.
第5の態様に係る受信装置は、第1〜第4の態様のうちのいずれか1つに係る受信装置において、前記容量は、複数のキャパシタと、各キャパシタに直列に接続された複数のスイッチとを備え、前記複数のスイッチを切り替えることにより前記容量の容量値を変化可能な可変容量キャパシタ回路であることを特徴とする。 A receiving device according to a fifth aspect is the receiving device according to any one of the first to fourth aspects, wherein the capacitance is a plurality of capacitors and a plurality of switches connected in series to each capacitor. And a variable capacitor circuit capable of changing a capacitance value of the capacitor by switching the plurality of switches.
第6の態様に係る半導体装置は、第1〜第5の態様のうちのいずれか1つに係る受信装置を集積化したことを特徴とする。 A semiconductor device according to a sixth aspect is characterized in that the receiving apparatus according to any one of the first to fifth aspects is integrated.
第7の態様に係る電子機器は、第1〜第5の態様のうちのいずれか1つに係る受信装置、もしくは第6の態様に係る半導体装置を備えることを特徴とする。 An electronic device according to a seventh aspect includes the receiving device according to any one of the first to fifth aspects, or the semiconductor device according to the sixth aspect.
第8の態様に係る受信装置の歪み抑圧方法は、それぞれカスコード構成の2個のトランジスタを有する2個の増幅回路にてなる差動増幅回路を備え、シングルエンドの無線信号を低雑音増幅して差動無線信号として出力するカスコード構成の低雑音増幅回路を備える受信装置の歪み抑圧方法であって、
前記低雑音増幅回路で発生した二次高調波レベルを検出するステップと、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整するステップとを含むことを特徴とする。
A distortion suppression method for a receiver according to an eighth aspect includes a differential amplifier circuit including two amplifier circuits each having two transistors each having a cascode configuration, and amplifies a single-ended radio signal with low noise. A method for suppressing distortion of a receiving device including a low-noise amplifier circuit with a cascode configuration that outputs a differential radio signal,
Detecting a second harmonic level generated in the low noise amplifier circuit;
Adjusting the capacitance connected to the gate of each transistor of the low noise amplification circuit according to the detected second harmonic level.
以上詳述したように、本開示によれば、カスコード段の容量を調整するため、回路対称性が保つことができる。また、ベースバンド回路からフィードバック制御を行うため、精度よく歪み補正可能であり、前記カスコード段の容量を制御するのみなので、制御が簡単であって消費電流を低減できる。 As described above in detail, according to the present disclosure, since the capacity of the cascode stage is adjusted, circuit symmetry can be maintained. Further, since feedback control is performed from the baseband circuit, distortion can be corrected with high accuracy and only the capacity of the cascode stage is controlled, so that control is simple and current consumption can be reduced.
1…無線受信装置、
2…アンテナ、
3…LSI、
4…ナビゲーション装置、
10,10A…低雑音増幅回路、
11…インピーダンス整合回路、
12…テスト信号発生回路、
13…ミキサ、
14…局部発振器、
15…ローパスフィルタ、
16…利得制御増幅器、
17…A/D変換器、
18…ベースバンド信号処理回路、
19…二次高調波検出及びキャリブレーション回路、
21…スイッチ回路、
22…キャパシタ回路、
Ca,Cb,Ca1,Ca2,Ca3…キャパシタ、
Ib…バイアス電流源、
M1〜M6…NチャンネルMOSトランジスタ、
RL1,RL2,Rb…抵抗、
SW1〜SW3…スイッチ、
T1…入力端子、
T2,T3…出力端子。
1 ... wireless receiver,
2 ... antenna,
3 ... LSI,
4. Navigation device,
10, 10A ... low noise amplifier circuit,
11: Impedance matching circuit,
12 ... Test signal generation circuit,
13 ... Mixer,
14 ... Local oscillator,
15 ... Low-pass filter,
16: Gain control amplifier,
17 ... A / D converter,
18 ... Baseband signal processing circuit,
19: Second harmonic detection and calibration circuit,
21 ... Switch circuit,
22: Capacitor circuit,
Ca, Cb, Ca1, Ca2, Ca3 ... capacitors,
Ib: Bias current source,
M1-M6 ... N-channel MOS transistors,
RL1, RL2, Rb ... resistance,
SW1-SW3 ... switch,
T1 ... input terminal,
T2, T3: Output terminals.
Claims (8)
前記低雑音増幅回路で発生した二次高調波レベルを検出する検出手段と、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整する制御手段とを備えることを特徴とする受信装置。 A low-noise amplifier circuit having a cascode configuration that includes a differential amplifier circuit composed of two amplifier circuits each having two transistors each having a cascode configuration, and amplifies a single-ended radio signal as a differential radio signal by low-noise amplification A receiving device comprising:
Detecting means for detecting a second harmonic level generated in the low noise amplifier circuit;
And a control unit that adjusts a capacitance connected to a gate of each transistor of the low-noise amplifier circuit according to the detected second harmonic level.
前記低雑音増幅回路で発生した二次高調波レベルを検出するステップと、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整するステップとを含むことを特徴とする受信装置の歪み抑圧方法。 A low-noise amplifier circuit having a cascode configuration that includes a differential amplifier circuit composed of two amplifier circuits each having two transistors each having a cascode configuration, and amplifies a single-ended radio signal as a differential radio signal by low-noise amplification A distortion suppression method for a receiving apparatus comprising:
Detecting a second harmonic level generated in the low noise amplifier circuit;
Adjusting the capacitance connected to the gate of each transistor of the low-noise amplifier circuit in accordance with the detected second harmonic level.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014251019A JP6349242B2 (en) | 2014-12-11 | 2014-12-11 | Receiving device and distortion suppressing method thereof, semiconductor device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014251019A JP6349242B2 (en) | 2014-12-11 | 2014-12-11 | Receiving device and distortion suppressing method thereof, semiconductor device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016115977A JP2016115977A (en) | 2016-06-23 |
JP6349242B2 true JP6349242B2 (en) | 2018-06-27 |
Family
ID=56142419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014251019A Expired - Fee Related JP6349242B2 (en) | 2014-12-11 | 2014-12-11 | Receiving device and distortion suppressing method thereof, semiconductor device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6349242B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018032951A (en) * | 2016-08-23 | 2018-03-01 | 株式会社村田製作所 | Power Amplifier Module |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0336122Y2 (en) * | 1986-06-17 | 1991-07-31 | ||
JP2006157644A (en) * | 2004-11-30 | 2006-06-15 | Fujitsu Ltd | Current mirror circuit |
JP2009005092A (en) * | 2007-06-21 | 2009-01-08 | New Japan Radio Co Ltd | Variable-gain low noise amplifier |
JP2009206554A (en) * | 2008-02-26 | 2009-09-10 | Nsc Co Ltd | Am broadcasting reception circuit |
US9325360B2 (en) * | 2010-09-28 | 2016-04-26 | Qualcomm Incorporated | Reducing non-linearities in a differential receiver path prior to a mixer using calibration |
-
2014
- 2014-12-11 JP JP2014251019A patent/JP6349242B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016115977A (en) | 2016-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7804361B2 (en) | Low noise amplifier | |
US9813169B2 (en) | Precision measurement of transmit power using loopback calibration in an RF transceiver | |
US9503053B1 (en) | Active balun for wideband applications | |
US8354886B2 (en) | Arrangement for calibrating the quiescent operating point of a push-pull amplifier | |
JP6349242B2 (en) | Receiving device and distortion suppressing method thereof, semiconductor device and electronic apparatus | |
US20120194380A1 (en) | Temperature Compensating Device and Satellite Signal Receiving System | |
JP2007235525A (en) | Variable gain amplifier circuit, semiconductor integrated circuit, output power adjustment circuit, output power adjustment method, transmitter, receiver, and transceiver | |
US8503966B2 (en) | Semiconductor integrated circuit and receiving apparatus | |
US9124229B2 (en) | Methods and systems to provide low noise amplification | |
US8792540B2 (en) | Amplifiers and transceiver devices using the same | |
JP2009272864A (en) | Signal processing circuit | |
US8331875B2 (en) | Amplifier and communication apparatus | |
JP2010021826A (en) | Semiconductor integrated circuit | |
US10033341B2 (en) | Programmable impedance network in an amplifier | |
JP5205403B2 (en) | Semiconductor integrated circuit device | |
EP3955459A1 (en) | Amplifier circuit, receiver circuit thereof, and method of using the amplifier circuit | |
US11063562B2 (en) | Programmable filter in an amplifier | |
JPWO2013175681A1 (en) | Direct conversion receiver | |
CN111293984B (en) | Frequency mixing module | |
US9748900B2 (en) | Low noise amplifier | |
CN104065428A (en) | Signal amplitude detector and wireless receiver comprising the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180604 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6349242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |