KR102491624B1 - 데이터 저장 장치의 작동 방법과 상기 데이터 저장 장치를 포함하는 시스템의 작동 방법 - Google Patents

데이터 저장 장치의 작동 방법과 상기 데이터 저장 장치를 포함하는 시스템의 작동 방법 Download PDF

Info

Publication number
KR102491624B1
KR102491624B1 KR1020150105584A KR20150105584A KR102491624B1 KR 102491624 B1 KR102491624 B1 KR 102491624B1 KR 1020150105584 A KR1020150105584 A KR 1020150105584A KR 20150105584 A KR20150105584 A KR 20150105584A KR 102491624 B1 KR102491624 B1 KR 102491624B1
Authority
KR
South Korea
Prior art keywords
data
page
log block
storage device
data storage
Prior art date
Application number
KR1020150105584A
Other languages
English (en)
Other versions
KR20170012935A (ko
Inventor
이택균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150105584A priority Critical patent/KR102491624B1/ko
Priority to US15/194,703 priority patent/US9996282B2/en
Publication of KR20170012935A publication Critical patent/KR20170012935A/ko
Application granted granted Critical
Publication of KR102491624B1 publication Critical patent/KR102491624B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems

Abstract

불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 작동 방법은 호스트로부터 전송된 업-데이트 명령을 수신하는 단계와, 상기 업-데이트 명령에 응답하여 상기 불휘발성 메모리 장치에 포함되고 오픈 워드 라인을 포함하는 제1로그 블록을 클로즈하는 단계를 포함한다. 상기 클로즈하는 단계는 상기 호스트로부터 전송되고 상기 업-데이트 명령과 관련된 업 데이트 데이터를 상기 제1로그 블록의 빈 페이지에 이어 쓰는 것을 회피하기 위해 수행된다.

Description

데이터 저장 장치의 작동 방법과 상기 데이터 저장 장치를 포함하는 시스템의 작동 방법{METHOD FOR OPERATING DATA STORAGE DEVICE AND METHOD FOR OPERATING SYSTEM HAVING SAME}
본 발명의 개념에 따른 실시 예는 데이터 저장 장치에 관한 것으로, 특히 호스트로부터 전송된 정보에 기초하여 이어 쓰기 대상이 되는 오픈 워드 라인을 포함하는 로그 블록을 클로즈할 수 있는 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템에 관한 것이다.
플래시-메모리 기반 데이터 저장 장치를 사용하는 시스템의 운영 체제 (operating system(OS))로서 Android, Linux, Tizen 또는 Windows가 사용되는 경우, 부트 파티션(boot Partition) 또는 시스템 파티션(system partition)과 같이 평소에는 읽기 전용(read only) 영역으로 사용되는 영역이 상기 데이터 저장 장치 내에 존재할 수 있다
호스트는 상기 시스템을 업데이트 하기 위해 읽기 전용 영역에 새로운 데이터를 라이트할 수 있다. 상기 전용 영역에 포함된 블록이 데이터가 프로그램된 메모리 영역과 빈 메모리 영역을 포함하고 있을 때, 상기 프로그램된 메모리 영역에 저장된 데이터가 여러 번 리드되면, 상기 프로그램된 메모리 영역에 인접하는 상기 빈 메모리 영역에 포함된 메모리 셀들에서는 리드 디스터번스(read disturbance)가 발생한다. 프로그램 작동시 리드 디스터번스가 발생한 상기 빈 메모리 영역에 새로운 데이터가 이어서 써지면, 상기 빈 메모리 영역에 포함된 메모리 셀들의 분포 (distribution)는 변한다. 상기 빈 메모리 영역에 프로그램된 데이터에 대한 리드 작동시, 상기 데이터에서 정정불가능한 EEC 에러(uncorrectable ECC Error)가 발생할 수 있다.
본 발명이 이루고자 하는 기술적인 과제는 리드 디스터번스(read disturbance)로 인해 발생할 수 있는 정정불가능한 ECC 에러를 회피하기 위해 호스트로부터 전송된 정보에 기초하여 오픈 워드 라인을 포함하는 로그 블록을 클로즈할 수 있는 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템을 제공하는 것이다.
본 발명의 실시 예에 따른, 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 작동 방법은 호스트로부터 전송된 업-데이트 명령을 수신하는 단계와, 상기 업-데이트 명령에 응답하여 상기 불휘발성 메모리 장치에 포함되고 오픈 워드 라인을 포함하는 제1로그 블록을 클로즈하는 단계를 포함한다.
상기 데이터 저장 장치의 작동 방법은 상기 업-데이트 명령에 응답하여 상기 불휘발성 메모리 장치에 포함된 빈 블록을 제2로그 블록을 할당하는 단계를 더 포함한다.
상기 데이터 저장 장치의 작동 방법은 상기 제1로그 블록을 클로즈하기 위해 상기 제1로그 블록의 첫 번째 빈 페이지에 해당하는 제1페이지 오프셋을 상기 제2로그 블록의 첫 번째 빈 페이지에 해당하는 제2페이지 오프셋으로 변경하는 단계를 더 포함한다.
상기 데이터 저장 장치의 작동 방법은 상기 호스트로부터 상기 업-데이트 명령과 관련된 업 데이트 데이터를 수신하는 단계와, 상기 업 데이트 데이터를 상기 제2로그 블록에 프로그램하는 단계를 더 포함한다.
상기 제1로그 블록과 상기 제2로그 블록은 상기 호스트의 관점에서 리드 전용 영역에 포함된다. 상기 제1로그 블록과 상기 제2로그 블록은 콜드 데이터를 저장하는 콜드 데이터 영역에 포함된다.
상기 클로즈하는 단계는 상기 호스트로부터 전송되고 상기 업-데이트 명령과 관련된 업 데이트 데이터를 상기 제1로그 블록의 빈 페이지에 이어 쓰는 것을 회피하기 위해 수행된다.
상기 클로즈하는 단계는, 상기 업-데이트 명령에 응답하여, 상기 제1로그 블록을 데이터 블록으로 변경하기 위해 상기 제1로그 블록에 포함된 모든 빈 페이지에 더미 데이터를 라이트한다.
상기 클로즈하는 단계는 상기 제1로그 블록에 포함된 빈 페이지에 관련된 페이지 오프셋을 변경하는 단계를 포함한다. 상기 불휘발성 메모리 장치는 채널과 웨이에 위해 다른 불휘발성 메모리 장치와 구별된다.
본 발명의 실시 예에 따른, 호스트와 데이터 저장 장치를 포함하는 시스템의 작동 방법은 업-데이트 명령을, 상기 호스트가, 상기 데이터 저장 장치로 전송되는 단계와, 상기 업-데이트 명령에 응답하여, 상기 데이터 저장 장치가, 상기 데이터 저장 장치에 포함된 불휘방성 메모리 장치에 포함되고 오픈 워드 라인을 포함하는 제1로그 블록을 클로즈하는 단계를 포함한다.
상기 시스템의 작동 방법은, 상기 데이터 저장 장치가, 상기 제1로그 블록을 클로즈하기 위해 상기 제1로그 블록의 첫 번째 빈 페이지에 해당하는 제1페이지 오프셋을 상기 제2로그 블록의 첫 번째 빈 페이지에 해당하는 제2페이지 오프셋으로 변경하는 단계와, 상기 호스트로부터 상기 업-데이트 명령과 관련된 업 데이트 데이터를 수신하는 단계와, 상기 제2페이지 오프셋을 이용하여 상기 업 데이트 데이터를 상기 제2로그 블록에 프로그램하는 단계를 더 포함한다.
상기 제1로그 블록과 상기 제2로그 블록은 상기 호스트의 관점에서의 리드 전용 영역에 포함되거나 콜드 데이터를 저장하는 콜드 데이터 영역에 포함된다.
상기 클로즈하는 단계는 상기 호스트로부터 전송되고 상기 업-데이트 명령과 관련된 업 데이트 데이터를 상기 제1로그 블록의 빈 페이지에 이어 쓰는 것을 회피하기 위해 수행된다.
상기 클로즈하는 단계는, 상기 업-데이트 명령에 응답하여, 상기 제1로그 블록을 데이터 블록으로 변경하기 위해 상기 제1로그 블록에 포함된 모든 빈 페이지에 더미 데이터를 라이트한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 호스트로부터 전송된 정보에 기초하여 오픈 워드 라인을 포함하는 로그 블록을 클로즈할 수 있으므로, 리드 디스터번스(read disturbance)가 발생한 상기 로그 블록에 새로운 데이터를 이어 쓰기로 프로그램함으로써 발생할 수 있는 정정불가능한 ECC 에러의 발생을 회피할 수 있는 효과가 있다.
정정불가능한 ECC 에러의 발생이 회피됨에 따라, 본 발명의 실시 예에 따른 데이터 저장 장치는 호스트로부터 전송된 데이터를 안전하고 정확하게 저장할 수 있는 효과가 있다. 즉, 본 발명의 실시 예에 따른 데이터 저장 장치는 호스트로부터 전송된 데이터가 훼손되는 것을 예방할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예들에 따른 데이터 처리 시스템의 블록도이다.
도 2는 도 1에 도시된 데이터 저장 장치의 실시 예이다.
도 3은 도 1에 도시된 데이터 저장 장치에 포함된 메모리 클러스터에 대한 호스트 관점의 메모리 맵과 데이터 저장 장치 관점의 메모리 맵을 나타낸다.
도 4는 도 1에 도시된 데이터 처리 장치의 작동들을 설명하기 위한 플로우 차트이다.
도 5는 도 1에 도시된 데이터 처리 시스템의 작동들을 설명하기 위한 플로우 차트이다.
도 6은 도 1에 도시된 데이터 저장 장치에서 수행되는 로그 블록 클로즈를 설명하기 위한 개념도이다.
도 7은 도 1에 도시된 데이터 처리 장치의 작동들을 설명하기 위한 플로우 차트이다.
도 8은 본 발명의 실시 예들에 따른 데이터 처리 시스템의 블록도이다.
도 9는 본 발명의 실시 예들에 따른 데이터 처리 시스템의 블록도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
플래시 메모리 장치는 2차원 또는 3차원 메모리 셀 어레이를 포함할 수 있고, 상기 메모리 셀 어레이는 복수의 블록들(blocks)을 포함할 수 있고, 상기 블록들 각각은 복수의 페이지들(pages)을 포함할 수 있고, 상기 복수의 페이지들 각각은 복수의 메모리 셀들을 포함할 수 있다. 예컨대, 하나의 페이지는 적어도 하나의 워드 라인에 접속된 복수의 메모리 셀들에 의해 정의될 수 있다.
상기 메모리 셀 어레이는 3차원 메모리 셀 어레이를 포함할 수 있다. 3차원 메모리 셀 어레이는 실리콘 기판 위(on or above)에 배치된 액티브 영역을 갖는 메모리 셀들의 어레이의 하나 또는 그 이상의 물리적인 레벨들 내에서 모노리식하게(monolithically) 형성되고, 상기 메모리 셀들의 작동에 관련된 회로를 포함할 수 있다. 상기 회로는 상기 기판의 내부 또는 위(on or above)에 형성될 수 있다.
모노리식(monolithic) 이라는 용어는 어레이의 각 레벨의 레이어들(layers)이 상기 어레이의 각 하부 레벨(each underlying level)의 레이어들에 직접 증착 (directly deposited )되는 것을 의미한다.
3차원 메모리 셀 어레이는 적어도 하나의 메모리 셀이 다른 메모리 셀의 위에 위치하도록 수직으로 배향되는(vertically oriented) 수직 NAND 스트링을 포함할 수 있다. 상기 적어도 하나의 메모리 셀은 전하 트랩 레이어(charge trap layer)를 포함할 수 있다.
상기 복수의 메모리 셀들 각각은 1-비트의 정보를 저장할 수 있는 싱글 레벨 셀(single level cell(SLC)) 또는 2-비트 이상의 정보를 저장할 수 있는 멀티-레벨 셀(multi level cell(MLC))로 구현될 수 있다. 상기 정보는 로직 1 또는 로직 0을 의미할 수 있다. MLC에도 1-비트의 정보가 저장될 수 있다. 페이지에 프로그램되는 데이터는 페이지 데이터라 불릴 수 있다. MLC가 2-비트의 정보를 저장할 수 있을 때, 2-비트의 정보 중 하나는 LSB(least significant bit)를 의미하고 상기 2-비트의 정보 중 다른 하나는 MSB(most significant bit)를 의미한다.
일반적으로, 플래시 메모리 장치에서, 라이트 작동(또는 프로그램 작동) 또는 리드 작동은 페이지 단위로 수행되고, 이레이즈(erase) 작동은 블록 단위로 수행된다.
본 명세서에서 데이터 블록(data block)은 데이터로 가득찬 블록을 의미할 수 있고, 빈 블록은 말 그대로 비어 있는 블록을 의미할 수 있고, 로그 블록(log block)은 상기 데이터 블록도 상기 로그 블록도 아닌 블록을 의미할 수 있다. 예컨대, 상기 빈 블록은 로그 블록이 될 수 있다.
상기 로그 블록에서 데이터가 저장된 페이지는 클로즈드 워드 라인(closed word line)이라 불릴 수 있고, 상기 로그 블록에서 데이터가 저장되지 않은 페이지 (즉, 빈 페이지 또는 프리-페이지)는 오픈 워드 라인이라 불릴 수 있다. 따라서, 상기 로그 블록의 일부는 클로즈드 워드 라인(들)으로 정의되는 프로그램된 페이지 (들)을 포함할 수 있고 상기 로그 블록의 나머지 일부는 오픈 워드 라인(들)으로 정의되는 빈 페이지(들)을 포함할 수 있다.
오픈 워드 라인을 포함하는 로그 블록을 클로즈(close)한다 함은 상기 로그 블록에 포함된 빈 페이지(들) 중에서 첫 번째 빈 페이지에 새로운 데이터(예컨대, 새로운 시스템 업데이트 데이터)가 라이트(또는 프로그램) 되는 것을 방지하는 작동을 의미한다. 상기 라이트 작동은 이어 쓰기(subsequent writing) 작동을 의미할 수 있다. 본 발명의 실시 예들에 따라, 데이터 저장 장치는 호스트로부터 전송된 새로운 데이터를 빈 페이지를 포함하는 로그 블록에 라이트하지 않고 빈 블록에 라이트할 수 있다.
오픈 워드 라인을 포함하는 로그 블록을 클로즈하기 위해, 본 발명의 실시 예들에 따른 데이터 저장 장치는 로그 블록에 포함된 첫 번째 빈 페이지의 페이지 오프셋을 빈 블록에 포함된 첫 번째 빈 페이지의 오프셋으로 변경하는 작동을 수행할 수 있다.
또한, 오픈 워드 라인을 포함하는 로그 블록을 클로즈하기 위해, 본 발명의 실시 예들에 따른 데이터 저장 장치는 로그 블록에 포함된 모든 빈 페이지(들)에 더미(dummy) 데이터를 라이트할 수 있다. 상기 빈 페이지(들)에 상기 더미 데이터가 라이트됨에 따라, 상기 로그 블록의 빈 페이지를 지시하는 페이지 오프셋은 상기 빈 블록에 포함된 첫 번째 빈 페이지의 페이지 오프셋으로 자동으로 변경될 수 있다. 상기 페이지 오프셋은 빈 페이지를 지시하는 페이지 포인터(page point)를 의미할 수 있다.
도 1은 본 발명의 실시 예들에 따른 데이터 처리 시스템의 블록도이다. 도 1을 참조하면, 데이터 처리 시스템(100A)은 호스트(200)와, 인터페이스(110)를 통해 호스트(200)와 명령 및/또는 데이터를 주거나 받을 수 있는 데이터 저장 장치 (300A)를 포함할 수 있다.
실시 예들에 따라, 데이터 처리 시스템(100A)은 PC(personal computer), 워크스테이션(workstation), 데이터 센터, 인터넷 데이터 센터(internet data center(IDC)), DAS(direct attached storage), SAN(storage area network), NAS (network attached storage) 또는 모바일 장치로 구현될 수 있는 데이터 처리 시스템을 의미할 수 있으나 이에 한정되는 것은 아니다.
상기 모바일 장치는 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트 폰 (smart phone), 태블릿(tablet) PC, PDA (personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP (portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 모바일 인터넷 장치(mobile internet device(MID)), 웨어러블 컴퓨터, 사물 인터넷(internet of things(IoT)) 장치, 만물 인터넷 (internet of everything(IoE)) 장치, 드론 (drone), 또는 e-북 (e-book)으로 구현될 수 있다.
실시 예들에 따라, 인터페이스(110)는 SATA(serial advanced technology attachment) 인터페이스, SATAe(SATA express) 인터페이스, SAS(serial attached small computer system interface(SCSI)) 인터페이스, PCIe(peripheral component interconnect express) 인터페이스, NVMe(non-volatile memory Express) 인터페이스, AHCI(advanced host controller interface) 인터페이스, 또는 멀티미디어 카드 (multimedia card(MMC))인터페이스로 구현될 수 있으나 이에 한정되는 것은 아니다. 실시 예들에 따라, 인터페이스(110)는 전기 신호들 또는 광신호들을 전송할 수 있다.
호스트(200)는 인터페이스(110)를 통해 데이터 저장 장치(300A)의 데이터 처리 작동(예컨대, 라이트 작동 또는 리드 작동 등)을 제어할 수 있다. 호스트(200)는 호스트 컨트롤러를 의미할 수 있다.
CPU(220)와 제1인터페이스(230)는 버스 구조(또는 버스; 210)를 통해 명령 및/또는 데이터를 서로 주거나 받을 수 있다. 비록, 도 1에는 버스 구조(210), CPU(220), 제1인터페이스(230), 및 메모리 장치(240)를 포함하는 호스트(200)가 도시되어 있으나, 본 발명의 기술적 사상은 도 1에 도시된 구성 요소들(210, 220, 230, 및 240)을 포함하는 호스트(200)에 한정되는 것은 아니다.
실시 예들에 따라, 호스트(200)는 집적 회로(integrated circuit(IC)), 마더보드(motherboard), 시스템 온 칩(system on chip(SoC)), 애플리케이션 프로세서 (application processor(AP)), 모바일(mobile) AP, 웹(web) 서버, 데이터 서버, 또는 데이터베이스 서버로 구현될 수 있으나 이에 한정되는 것은 아니다.
예컨대, 버스 구조(210)는 AMBA(advanced microcontroller bus architecture), AHB(advanced high-performance bus), APB(advanced peripheral bus), AXI(advanced eXtensible interface), ASB(advanced system bus), ACE(AXI Coherency Extensions), 또는 이들의 결합으로 구현될 수 있으나 이에 한정되는 것은 아니다.
CPU(220)는 데이터 저장 장치(300A)의 라이트(write) 작동을 제어할 수 있는 라이트 요청, 또는 데이터 저장 장치(300A)의 리드(read) 작동을 제어할 수 있는 리드 요청을 생성할 수 있다. 상기 라이트 요청은 라이트 어드레스를 포함할 수 있고, 상기 리드 요청은 리드 어드레스를 포함할 수 있다. 예컨대, CPU(220)는 하나 또는 그 이상의 코어들을 포함할 수 있다. 요청(request)은 명령(command)을 의미할 수 있다.
예컨대, CPU(220)는 가상 머신(virtual machine(VM))을 실행할 수 있다. 컴퓨팅에서(in computing), VM은 특정한 컴퓨터 시스템의 에뮬레이션(emulation)이다. VM들은 컴퓨터 구조(computer architecture)와 실제(또는 가상(hypothetical))의 컴퓨터의 기능들에 기초하여 작동하고, VM들은 하드웨어, 소프트웨어 또는 이들의 결합에 의해 구현될 수 있다.
제1인터페이스(230)는 데이터 저장 장치(300A)로 전송될 명령 및/또는 데이터의 포맷(format)을 변경하고, 변경된 포맷을 갖는 명령 및/또는 변경된 포맷을 갖는 데이터를 인터페이스(110)를 통해 데이터 저장 장치(300A)로 전송할 수 있다. 제1인터페이스(230)는 장치 인터페이스 로직(또는 장치 인터페이스 로직 회로)으로 불릴 수 있다.
제1인터페이스(230)는 데이터 저장 장치(300A)로부터 전송된 응답(response) 및/또는 데이터의 포맷을 변경하고, 변경된 포맷을 갖는 응답 및/또는 변경된 포맷을 갖는 데이터를 버스 구조(210)를 통해 CPU(220)로 전송할 수 있다. 실시 예에 따라, 제1인터페이스(230)는 명령 및/또는 데이터를 송수신할 수 있는 송수신기를 포함할 수 있다. 제1인터페이스(230)의 구조와 작동은 인터페이스(110)의 구조와 작동에 적합하게(compatible) 구현될 수 있다.
메모리 장치(240)는 CPU(220)에 의해 처리될 데이터 또는 CPU(220)에 의해 처리된 데이터를 저장할 수 있다. 메모리 장치(240)는 휘발성 메모리 장치 및/또는 불휘발성 메모리 장치로 구현될 수 있다. 예컨대, 상기 휘발성 메모리 장치는 RAM (random access memory), DRAM(dynamic RAM), 또는 SRAM(static RAM)으로 구현될 수 있으나 이에 한정되는 것은 아니다. 예컨대, 메모리 장치(240)는 주메모리 장치를 의미할 수 있다. 상기 불휘발성 메모리 장치는 NAND 플래시 메모리 장치로 구현될 수 있다.
비록, 도 1에서는 메모리 장치(240)가 호스트(200)의 내부에 배치된 실시 예가 도시되어 있으나, 메모리 장치(240)는 호스트(200)의 외부에 구현될 수 있다.
데이터 저장 장치(300A)는 제2인터페이스(310), 컨트롤러(320), 버퍼(330), 및 메모리 클러스터(340)를 포함할 수 있다. 여기서, 메모리 클러스터(340)의 메모리 장치들(NVM)의 집합을 의미할 수 있다.
데이터 저장 장치(300A)는 플래시-기반 스토리지(flash based storage)로 구현될 수 있으나 이에 한정되는 것은 아니다. 예컨대, 데이터 저장 장치(300A)는 SSD(solid-state drive or solid-state disk), 임베디드 SSD(embedded SSD(eSSD)), 유니버셜 플래시 스토리지(universal flash storage(UFS)), 멀티미디어 카드 (multimedia card(MMC)), 임베디드 MMC(embedded MMC(eMMC)) 또는 매니지드 (managed) NAND로 구현될 수 있으나 이에 한정되는 것은 아니다. 예컨대, 플래시-기반 스토리지는 NAND-타입 플래시 메모리 장치 또는 NOR-타입 플래시 메모리 장치로 구현될 수 있다.
실시 예들에 따라, 데이터 저장 장치(300A)는 하드 디스크 드라이브(hard disk drive(HDD)), PRAM(phase change RAM) 장치, MRAM(magnetoresistive RAM) 장치, STT-MRAM(spin-transfer torque MRAM) 장치, FRAM(ferroelectric RAM) 장치 또는 RRAM(resistive RAM) 장치로 구현될 수 있으나 이에 한정되는 것은 아니다.
제2인터페이스(310)는 호스트(200)로 전송될 응답 및/또는 데이터의 포맷을 변경하고, 변경된 포맷을 갖는 응답 및/또는 변경된 포맷을 갖는 데이터를 인터페이스(110)를 통해 호스트(200)로 전송할 수 있다. 또한, 제2인터페이스(310)는 호스트(200)로부터 전송된 명령 및/또는 데이터를 수신하고, 수신된 명령 및/또는 데이터의 포맷을 변경하고, 변경된 포맷을 갖는 명령 및/또는 변경된 포맷을 갖는 데이터를 컨트롤러(320)로 전송할 수 있다. 실시 예에 따라, 제2인터페이스(310)는 신호 및/또는 데이터를 송수신할 수 있는 송수신기를 포함할 수 있다. 제2인터페이스(310)는 호스트 인터페이스 로직(또는 호스트 인터페이스 로직 회로)으로 불릴 수 있다.
제2인터페이스(310)의 구조와 작동은 인터페이스(110)의 구조와 작동에 적합하게 구현될 수 있다. 예컨대, 제2인터페이스(310)는 SATA 인터페이스, SATAe 인터페이스, SAS 인터페이스, PCIe 인터페이스, NVMe 인터페이스, AHCI 인터페이스, MMC 인터페이스, NAND-타입 플래시 메모리 인터페이스, 또는 NOR-타입 플래시 메모리 인터페이스로 구현될 수 있으나 이에 한정되는 것은 아니다.
컨트롤러(320)는 제2인터페이스(310), 버퍼(330), 및 메모리 클러스터(400) 사이에서 주거나 받는 명령 및/또는 데이터의 전송 또는 처리를 제어할 수 있다. 실시 예들에 따라, 컨트롤러(310)는 IC 또는 SoC로 구현될 수 있으나 이에 한정되는 것은 아니다. 예컨대, 컨트롤러(320)는 호스트(200)로부터 전송된 펌웨어 업데이트 데이터를 메모리 클러스터(340)에 라이트할 수 있다.
컨트롤러(320)는 프로세서(321), 버퍼 매니저(323), 및 제3인터페이스(325)를 포함할 수 있다. 프로세서(321), 버퍼 매니저(323), 및 제3인터페이스(325)는 버스 구조를 통해 서로 통신할 수 있다. 상기 버스 구조는 AMBA, AHB, APB, AXI, ASB, ACE 또는 이들의 결합으로 구현될 수 있으나 이에 한정되는 것은 아니다.
컨트롤러(320)는 내부 메모리(327)를 더 포함할 수 있다. 내부 메모리(327)는 컨트롤러(320)의 작동에 필요한 데이터 또는 컨트롤러(320)에 의해 수행된 데이터 처리 작동(예컨대, 라이트 작동 또는 리드 작동)에 의해 생성된 데이터를 저장할 수 있다. 예컨대, 내부 메모리(327)는 프로세서(321)에 의해 실행될 수 있는 FTL(flash translation layer)을 저장할 수 있다. 예컨대, 데이터 저장 장치(300A)가 부트(boot)될 때, FTL은 메모리 클러스터(340)로부터 내부 메모리(327)로 로드되고, 상기 FTL은 프로세서(321)에 의해 실행될 수 있다.
실시 예들에 따라, 내부 메모리(327)는 RAM, DRAM, SRAM, 버퍼, 버퍼 메모리, 캐시(cache), 또는 강하게 결합된 메모리(tightly coupled memory (TCM))로 구현될 수 있으나 내부 메모리(327)의 종류가 이에 한정되는 것은 아니다.
프로세서(321)는 구성 요소들(310, 323, 325, 및 327) 각각의 작동을 제어할 수 있다. 프로세서(321)는 하나 또는 그 이상의 코어들(cores)을 포함할 수 있다. 상기 코어들은 동일한 반도체 기판을 공유할 수도 있고, 별개의 반도체 칩으로 구현될 수 있다. 비록, 도 1에서는 하나의 프로세서(321)가 도시되어 있으나, 컨트롤러(320)는 제1프로세서와 제2프로세서를 포함할 수 있다.
상기 제1프로세서는 제1CPU를 의미할 수 있고, 상기 제1CPU는 제2인터페이스 (310)를 통해 호스트(200)와 데이터를 주거나 받을 수 있다. 상기 제2프로세서는 제2CPU를 의미할 수 있고, 상기 제2CPU는 제3인터페이스(325)를 통해 메모리 클러스터(340)와 데이터를 주거나 받을 수 있다. 실시 예에 따라, 상기 제1CPU와 상기 제2CPU는 멀티-CPU를 구성할 수 있다. 실시 예에 따라, 상기 제1CPU는 상기 제2CPU를 제어할 수 있으나 이에 한정되는 것은 아니다. 프로세서(321)는 프로세서(321), 상기 제1프로세서 및/또는 상기 제2프로세서를 집합적으로(collectively) 나타낼 수 있다.
버퍼 매니저(323)는, 프로세서(321)의 제어에 따라, 버퍼(330)에 데이터를 라이트하거나 버퍼(330)로부터 데이터를 리드할 수 있다. 제2인터페이스(210)는 버퍼 매니저(323)와 데이터를 주고받을 수 있다. 버퍼 매니저(323)는 버퍼(330)에 대한 라이트 작동과 리드 작동을 제어할 수 있는 버퍼 컨트롤러라고도 불릴 수 있다.
제3인터페이스(325)는, 프로세서(321) 또는 버퍼 매니저(323)의 제어에 따라, 각 채널(CH0~CHm; m은 2 이상의 자연수)에 접속된 각 불휘발성 메모리 장치 (NVM)의 데이터 처리 작동(예컨대, 라이트 작동 또는 리드 작동, 등)을 제어할 수 있다. 제3인터페이스(325)는 메모리 컨트롤러를 의미할 수 있고, 불휘발성 메모리 장치(NVM)가 플래시 메모리 장치일 때 제3인터페이스(325)는 플래시 메모리 컨트롤러를 의미할 수 있다.
실시 예들에 따라, 제3인터페이스(325)는 SATA 인터페이스, SATAe 인터페이스, SAS 인터페이스, PCIe 인터페이스, NVMe 인터페이스, AHCI 인터페이스, MMC 인터페이스, NAND-타입 플래시 메모리 인터페이스, 또는 NOR-타입 플래시 메모리 인터페이스로 구현될 수 있으나 이에 한정되는 것은 아니다.
제3인터페이스(325)는 에러 정정 코드(error correction code(ECC)) 엔진 (362)을 포함할 수 있다. ECC 엔진(326)은 메모리 클러스터(340)에 저장될 데이터 및/또는 메모리 클러스터(340)로부터 출력된 데이터에 포함된 에러를 정정할 수 있다. 실시 예에 따라, ECC 엔진(326)은 컨트롤러(320) 내부의 어디라도 구현될 수 있다.
버퍼(330)는, 버퍼 매니저(323)의 제어에 따라, 데이터를 버퍼(330)의 제1데이터 저장 영역에 라이트하거나 제2데이터 저장 영역으로부터 데이터를 리드할 수 있다. 실시 예들에 따라, 버퍼(330)는 버퍼 메모리, RAM, SRAM, 또는 DRAM으로 구현될 수 있으나 이에 한정되는 것은 아니다.
버퍼(330)는 메모리 클러스터(340)에 대한 논리 어드레스-물리 어드레스 변환을 위한 매핑 테이블(mapping table)을 저장하는 제1영역과, 캐시(cache)의 기능을 수행할 수 있는 제2영역을 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대, 프로세서(321)에 의해 실행되는 FTL은 상기 제1영역에 저장된 매핑 테이블을 이용하여 논리 어드레스-물리 어드레스 변환을 수행할 수 있다. 프로세서(321)에 의해 실행되는 FTL은 오픈 워드 라인을 포함하는 로그 블록을 클로즈하기 위해 페이지 오프셋을 조절할 수 있다.
실시 예에 따라, 컨트롤러(320)와 버퍼(330) 각각이 서로 다른 반도체 칩 (chip)으로 구현될 때, 컨트롤러(320)와 버퍼(330)는 하나의 패키지, 예컨대, 패키지-온-패키지(package-on-package(PoP)), 멀티-칩 패키지(multi-chip package (MCP)) 또는 시스템-인 패키지(system-in package(SiP))로 구현될 수 있으나 이에 한정되는 것은 아니다.
예컨대, 버퍼(330)를 포함하는 제1칩은 컨트롤러(320)를 포함하는 제2칩의 위(above)에 스택 볼들(stack balls)을 통해 적층될 수 있으나 이에 한정되는 것은 아니다. 실시 예들에 따라, 컨트롤러(320), 버퍼(330), 및 메모리 클러스터(340)는 하나의 패키지(예컨대, ePoP(embedded package on package))로 구현될 수 있다.
메모리 클러스터(340)는 복수의 클러스터들(341, 351, ... 361)을 포함할 수 있다. 제1클러스터(341)에 포함된 불휘발성 메모리 장치들(343)은 제1채널(CH0)에 접속될 수 있고, 제2클러스터(351)에 포함된 불휘발성 메모리 장치들(353)은 제2채널(CH1)에 접속될 수 있고, 제m클러스터(361)에 포함된 불휘발성 메모리 장치들 (363)은 제m메인 채널(CHm)에 접속될 수 있다. 각 불휘발성 메모리 장치(NVM)는 메모리 패키지를 포함할 수 있다.
본 명세서에서 채널(channel)은 컨트롤러(320), 즉, 제3인터페이스(325)와 하나의 클러스터 사이에 존재하는 독립적인 데이터 패스(data path)를 의미할 수 있다. 상기 데이터 패스는 데이터 및/또는 제어 신호들을 전송할 수 있는 전송 라인들을 포함할 수 있다.
웨이(way)는 하나의 채널을 공유하는 하나 또는 그 이상의 불휘발성 메모리 장치들(NVM)의 그룹을 의미할 수 있다. 예컨대, 각 클러스터(341, 351, ... 361)는 웨이에 대응될 수 있다.
메모리 클러스터(340)에 포함된 불휘발성 메모리 장치가 NAND 플래시 메모리 장치일 때, 상기 NAND 플래시 메모리 장치는 메모리 셀 어레이와 상기 메모리 셀 어레이의 작동을 제어하는 제어 회로를 포함할 수 있다.
도 2는 도 1에 도시된 데이터 저장 장치의 실시 예이다. 도 1과 도 2를 참조하면, 데이터 저장 장치(300A)는 SSD로 구현될 수 있다. SSD(300A)는 탑 커버(top cover; 301), 인터페이스 커넥터(예컨대, 제2인터페이스; 310), 컨트롤러(예컨대, SSD 컨트롤러; 320), 버퍼(예컨대, DRAM 장치; 330), 복수의 불휘발성 메모리 장치들(NVM), 및 바닥 커버(bottom cover; 305)를 포함할 수 있다.
컨트롤러(320)는 컨트롤러 칩의 의미할 수 있고, 버퍼(330)는 캐시 칩(cache chip)을 의미할 수 있고, 복수의 불휘발성 메모리 장치들(NVM)은 로직 보드(logic board; 303)의 한쪽 면 또는 양쪽 면에 배치될 수 있다. 로직 보드(303)는 인쇄 회로 기판(printed circuit board(PCB))를 의미할 수 있다.
도 3은 도 1에 도시된 데이터 저장 장치에 포함된 메모리 클러스터에 대한 호스트 관점의 메모리 맵과 데이터 저장 장치 관점의 메모리 맵을 나타낸다.
도 1과 도 3을 참조하면, 메모리 클러스터(340)에 포함된 불휘발성 메모리 장치들(NVM)에 의해 정의되는 메모리 영역은 호스트-측에서 관리되는 메모리 영역(즉, 호스트 관점의 메모리 맵; 370)으로 정의될 수 있고, 데이터 저장 장치 (300A)-측에서 관리되는 메모리 영역(즉, 데이터 저장 장치 관점의 메모리 맵)일 수 있다. 호스트 관점의 메모리 맵(370)과 데이터 저장 장치 관점의 메모리 맵 (380)은 서로 다를 수 있다.
예컨대, 호스트 관점의 메모리 맵(370)은 리드 전용 영역(read only region; 371), 리드와 라이트 영역(373), 콜드 데이터(cold data)를 저장하는 콜드 데이터 영역(375), 및 메타데이터를 저장하는 메타데이터 영역(377)을 포함할 수 있다. 리드와 라이트 영역(373)은 사용자 데이터를 저장할 수 있고, 콜드 데이터 영역(375)은 사진 데이터와 같이 액세스 빈도가 낮은 데이터가 저장될 수 있다. 각 영역(371, 373, 375, 및 377)은 파티션(partition)으로 불릴 수도 있다.
데이터 저장 장치 관점의 메모리 맵(380)은 복수의 블록들을 포함할 수 있다. 예컨대, 리드 전용 영역(371)은 복수의 블록들(381-1, 382-2, 및 381-3)을 포함하는 영역과 매칭(또는 매핑)될 수 있다. 콜드 데이터 영역(375)은 복수의 블록들 (385-1, 385-2, 및 385-3)을 포함하는 영역과 매칭(또는 매핑)될 수 있다. 메타데이터 영역(377)은 적어도 하나의 블록(387)을 포함하는 영역과 매칭(또는 매핑)될 수 있다. 도 3에 예시적으로 도시된 맵들(370과 380)은 설명의 편의를 위한 것으로 메모리 클러스터(340)의 메모리 맵들이 이들에 한정되는 것은 아니다.
비록, 각 블록(318-1, 381-2, 381-3, 385-1, 385-2, 및 385-3)이 4개의 페이지들을 포함하는 것으로 도시되어 있으나, 본 발명의 기술적 사상이 각 블록(318-1, 381-2, 381-3, 385-1, 385-2, 및 385-3)에 포함된 페이지들의 갯수에 한정되는 것은 아니다.
도 3에서, 각 블록(381-1과 385-1)은 데이터로 가득 찬 데이터 블록이라고 가정하고, 각 블록(381-2와 385-2)은 로그 블록이라고 가정한다. 각 로그 블록 (381-2와 385-2)에서 페이지들(PAGE0과 PAGE1)은 데이터로 가득 찬 페이지들이고, 페이지들(PAGE2와 PAGE3)은 빈 페이지들(프리-페이지들(free-pages) 또는 이레이즈된 페이지들)이다. 각 블록(381-3과 385-3)은 빈 블록(프리-블록 또는 로그 블록이 될 수 있는 블록)이라고 가정한다.
메타데이터 블록(387)은 페이지 오프셋들(OFF1과 OFF3)을 포함할 수 있다. 예컨대, 제1페이지 오프셋(OFF1)은 로그 블록(381-2)의 첫 번째 빈 페이지(PAGE2)와 관련된 페이지 오프셋이라고 가정하고, 제3페이지 오프셋(OFF3)은 로그 블록 (385-2)의 첫 번째 빈 페이지(PAGE2)와 관련된 페이지 오프셋이라고 가정한다.
또한, 제2페이지 오프셋(OFF2)은 빈 블록(381-3)의 첫 번째 빈 페이지 (PAGE0)와 관련된 페이지 오프셋이라고 가정하고, 제4페이지 오프셋(OFF4)은 빈 블록(385-3)의 첫 번째 빈 페이지(PAGE0)와 관련된 페이지 오프셋이라고 가정한다.
본 발명의 실시 예들에 따른 컨트롤러(320)는, 펌웨어 업데이트 작동이 수행되기 전에, 오픈 워드 라인을 포함하는 로그 블록(381-2 또는 385-2)을 클로즈하기 위해, 로그 블록(381-2 또는 385-2)에 포함된 첫 번째 빈 페이지(PAGE2)의 페이지 오프셋(OFF1 또는 OFF3)을 빈 블록(381-3 또는 385-3)에 포함된 첫 번째 빈 페이지 (PAGE0)의 페이지 오프셋(OFF2 또는 OFF4)으로 변경할 수 있다.
따라서, 리드 디스터번스가 발생했을 가능성(또는 발생한 가능성)이 있는 로그 블록(381-2 또는 385-2)에 포함된 첫 번째 빈 페이지(PAGE2)에 새로운 데이터가 라이트되지 않으므로, 상기 새로운 데이터에 대한 정정불가능한 ECC 에러가 발생하지 않는 효과가 있다.
비록, 도 3에서는 로그 블록(381-2 또는 385-2)에 포함된 첫 번째 빈 페이지 (PAGE2)의 페이지 오프셋(OFF1 또는 OFF3)이 빈 블록(381-3 또는 385-3)에 포함된 첫 번째 빈 페이지(PAGE0)의 페이지 오프셋(OFF2 또는 OFF4)으로 변경되는 실시 예가 도시되어 있으나, 본 발명의 실시 예들에 따라, 변경된 페이지 오프셋은 리드 디스터번스가 발생하지 않는 페이지를 지시하는 페이지 오프셋일 수 있다.
예컨대, 로그 블록(381-2 또는 385-2)의 첫 번째 빈 페이지(PAGE2)가 프리-페이지이고, 프리-페이지 오프셋(OFF1 또는 OFF3)이 로그 블록(381-2 또는 385-2)의 첫 번째 빈 페이지(PAGE2)를 가리키고 있을 때, 리드 디스터번스는 로그 블록 (381-2 또는 385-2)의 첫 번째 빈 페이지(PAGE2)에서 발생할 수 있다. 로그 블록 (381-2 또는 385-2)의 두 번째 빈 페이지(PAGE3)에서 리드 디스터번스가 발생하지 않는다면, 페이지 오프셋은 로그 블록(381-2 또는 385-2)의 첫 번째 빈 페이지 (PAGE2)에 대한 페이지 오프셋으로부터 로그 블록(381-2 또는 385-2)의 두 번째 빈 페이지(PAGE3)에 대한 페이지 오프셋으로부터 변경될 수 있다.
또한, 로그 블록(381-2 또는 385-2)의 빈 페이지들(PAGE2와 PAGE3) 각각이 프리-페이지이고, 프리-페이지 오프셋(OFF1 또는 OFF3)이 로그 블록(381-2 또는 385-2)의 첫 번째 빈 페이지(PAGE2)를 가리키고 있을 때, 리드 디스터번스는 로그 블록(381-2 또는 385-2)의 빈 페이지들(PAGE2와 PAFE3) 각각에서 발생할 수 있다.
이때, 페이지 오프셋은 로그 블록(381-2 또는 385-2)의 첫 번째 빈 페이지 (PAGE2)에 대한 페이지 오프셋(OFF1 또는 OFF3)으로부터 빈 블록(381-3 또는 385-3)에 포함된 첫 번째 빈 페이지(PAGE0)의 페이지 오프셋(OFF2 또는 OFF4)으로 변경될 수 있다. 즉, 변경될 페이지 오프셋은 리드 디스터번스가 발생하지 않는 페이지를 지시하는 페이지 오프셋일 수 있다.
도 4는 도 1에 도시된 데이터 처리 장치의 작동들을 설명하기 위한 플로우 차트이다. 도 1부터 도 4를 참조하면, 호스트(200)가 FOTA(Firmware Over The Air) 또는 데이터 처리 시스템(100A)에 대한 시스템 업데이트를 수행하기 전에, 상기 시스템 업데이트가 수행됨을 지시하는 정보(예컨대, 명령 또는 신호)를 데이터 저장 장치(300A)로 전송할 수 있다. 데이터 저장 장치(300A)는 상기 정보에 기초하여 오픈 워드 라인을 포함하는 로그 블록(381-2 또는 385-2)을 클로즈할 수 있다. 따라서, 데이터 저장 장치(300A)는 로그 블록(381-2 또는 385-2)에 포함된 첫 번째 빈 페이지(PAGE2)에 시스템 업데이트를 위한 데이터를 이어쓰지 않는 효과가 있다.
데이터 저장 장치(300A)의 컨트롤러(325)는 시스템 업데이트를 위한 업데이트 명령을 수신할 수 있다(S110). 컨트롤러(325)는, 상기 업데이트 명령에 응답하여, 메타데이터 영역(370 또는 380)에 해당하는 메타데이터 블록(387)에 저장된 페이지 오프셋(OFF1 및/또는 OFF3)을 검색할 수 있다.
컨트롤러(325)는, 검색 결과에 기초하여, 블록(381-2 또는 385-2)이 로그 블록임을 판단할 수 있다. 컨트롤러(325)는, 판단 결과에 기초하여, 제1페이지 오프셋(OFF1 또는 OFF3)에 해당하는 빈 페이지(또는 프리-페이지; PAGE2)를 포함하는 제1로그 블록(381-2 또는 385-2)을 클로즈할 수 있다(S120).
컨트롤러(325)는 제2페이지 오프셋(OFF2 또는 OFF4)에 해당하는 빈 페이지(또는 프리-페이지; PAGE0)를 갖는 제2로그 블록(381-3 또는 385-3)을 할당할 수 있다(S130).
컨트롤러(325)는 호스트(200)로부터 전송된 업데이트 데이터를 수신하고 (S140), 상기 업데이트 데이터를 제1로그 블록(381-2 또는 385-2) 대신에 제2로그 블록(381-3 또는 385-3)에 프로그램할 수 있다(S150). 따라서, 리드 디스터번스가 발생했을(또는 발생할) 가능성이 높은 상기 업데이트 데이터에 대한 정정불가능한 ECC 에러는 발생하지 않는 효과가 있다.
도 5는 도 1에 도시된 데이터 처리 시스템의 작동들을 설명하기 위한 플로우 차트이고, 도 6은 도 1에 도시된 데이터 저장 장치에서 수행되는 로그 블록 클로즈를 설명하기 위한 개념도이다.
도 1부터 도 6을 참조하면, 컨트롤러(320)는 제1로그 블록(381-2 또는 385-2)에 포함된 페이지(PAGE1)에 대한 라이트 작동이 완료되면, 제1페이지 오프셋 (OFF1 또는 OFF3)을 메모리 클러스터(340)의 메타데이터 블록(387)에 저장할 수 있다(S210).
호스트(200)는 시스템 업데이트를 위한 업데이트 명령(UCMD)을 데이터 저장 장치(300A)로 전송할 수 있다(S212). 업데이트 명령(UCMD)은 제2인터페이스(310)를 통해 프로세서(321)로 전송될 수 있다. 프로세서(321) 또는 프로세서(321)에 의해 실행되는 FTL은 메타데이터 블록(387)을 검색할 수 있다(S214).
프로세서(321) 또는 프로세서(321)에 의해 실행되는 FTL은 제1페이지 오프셋 (OFF1 또는 OFF3)을 제2로그 블록(예컨대, 빈 블록(381-3 또는 385-3))에 대한 제2페이지 오프셋(OFF2 또는 OFF4)으로 변경할 수 있다(S218). 프로세서(321) 또는 FTL은 제2페이지 오프셋(OFF2 또는 OFF4)을 메타데이터 블록(387)에 저장할 수 있다(S218).
호스트(200)는 시스템 업데이트와 관련된 업데이트 데이터(UDATA)를 데이터 저장 장치(300A)로 전송할 수 있다(S220). 업데이트 데이터(UDATA)는 제2인터페이스(310)를 통해 메모리 컨트롤러(325)로 전송될 수 있다. 프로세서(321) 또는 FTL은 메타데이터 블록(387)에 저장된 제2페이지 오프셋(OFF2 또는 OFF4)을 참조할 수 있다(S222).
메모리 컨트롤러(325)는, 프로세서(321) 또는 FTL의 제어에 따라, 제2페이지 오프셋(OFF2 또는 OFF4)에 해당하는 제2로그 블록(예컨대, 빈 블록(381-3 또는 385-3))에 업데이트 데이터(UDATA)를 라이트할 수 있다(S224).
제2로그 블록(예컨대, 빈 블록(381-3 또는 385-3))에 업데이트 데이터 (UDATA)가 라이트 완료되면, 메모리 컨트롤러(325)는 상기 라이트 완료와 관련된 신호를 호스트(200)로 전송할 수 있다(S226).
도 7은 도 1에 도시된 데이터 처리 장치의 작동들을 설명하기 위한 플로우 차트이다. 도 1부터 도 4, 및 도 7을 참조하면, 컨트롤러(320)는 제1로그 블록 (381-2 또는 385-2)에 포함된 페이지(PAGE1)에 대한 라이트 작동이 완료되면, 제1페이지 오프셋(OFF1 또는 OFF3)을 메모리 클러스터(340)의 메타데이터 블록(387)에 저장할 수 있다(S310).
호스트(200)는 시스템 업데이트를 위한 업데이트 명령(UCMD)을 데이터 저장 장치(300A)로 전송할 수 있다(S312). 업데이트 명령(UCMD)은 제2인터페이스(310)를 통해 프로세서(321)로 전송될 수 있다. 프로세서(321) 또는 FTL은 메타데이터 블록 (387)을 검색할 수 있다(S314).
프로세서(321) 또는 FTL은 검색 결과에 따라 블록(381-2 또는 385-2)을 제1로그 블록으로 결정할 수 있다. 메모리 컨트롤러(325)는, 프로세서(321) 또는 FTL의 제어에 따라, 제1블록(381-2 또는 385-2)의 빈 페이지들(PAGE2와 PAGE3)에 더미 데이터를 라이트할 수 있다(S316). 빈 페이지들(PAGE2와 PAGE3)에 더미 데이터가 라이트 완료됨에 따라 제1블록(381-2 또는 385-2)은 데이터 블록으로 될 수 있다.
빈 페이지들(PAGE2와 PAGE3)에 더미 데이터가 라이트됨에 따라 제1페이지 오프셋(OFF1 또는 OFF3)은 변경될 수 있다. 예컨대, 제1페이지 오프셋(OFF1 또는 OFF3)이 제2페이지 오프셋(OFF2 또는 OFF4)이 될 때까지 메모리 컨트롤러(325)는, 프로세서(321) 또는 FTL의 제어에 따라, 제1블록(381-2 또는 385-2)의 빈 페이지들 (PAGE2와 PAGE3)에 더미 데이터를 라이트할 수 있다(S316).
프로세서(321) 또는 FTL은 메타데이터 블록(387)에 저장된 제1페이지 오프셋(OFF1 또는 OFF3)을 제2페이지 오프셋(OFF2 또는 OFF4)으로 변경할 수 있다 (S318).
호스트(200)는 시스템 업데이트와 관련된 업데이트 데이터(UDATA)를 데이터 저장 장치(300A)로 전송할 수 있다(S320). 업데이트 데이터(UDATA)는 제2인터페이스(310)를 통해 메모리 컨트롤러(325)로 전송될 수 있다. 프로세서(321) 또는 FTL은 메타데이터 블록(387)에 저장된 제2페이지 오프셋(OFF2 또는 OFF4)을 참조할 수 있다.
메모리 컨트롤러(325)는, 프로세서(321) 또는 FTL의 제어에 따라, 업데이트 데이터(UDATA)를 메모리 클러스터(340)로 전송할 수 있다(S322). 메모리 클러스터(340)는, 메모리 컨트롤러(325)의 제어에 따라, 제2페이지 오프셋(OFF2 또는 OFF4)에 해당하는 제2로그 블록(381-3 또는 385-3)에 업데이트 데이터(UDATA)를 라이트할 수 있다(S324).
제2로그 블록(예컨대, 빈 블록(381-3 또는 385-3))에 업데이트 데이터 (UDATA)가 라이트 완료되면, 메모리 컨트롤러(325)는 상기 라이트 완료와 관련된 신호를 호스트(200)로 전송할 수 있다(S326).
도 1부터 도 7을 참조하여 업데이트 데이터(UDATA)가 제1로그 블록(381-2 또는 385-2)의 첫 번째 빈 페이지(PAGE2) 대신에 제2로그 블록(예컨대, 빈 블록(381-3 또는 385-3))의 첫 번째 빈 페이지(PAGE0)에 프로그램되는 과정이 설명되었으나, 본 발명의 기술적 사상은 콜드 데이터를 저장하면서 오픈 워드 라인을 포함하는 로그 블록(예컨대, 385-2)을 클로즈하는 방법에도 그대로 적용될 수 있다.
도 8은 본 발명의 실시 예들에 따른 데이터 처리 시스템의 블록도이다. 도 8을 참조하면, 데이터 처리 시스템(100B)은 호스트(200)와 DRAM이 없는(DRAM-less) 데이터 저장 장치(300B)를 포함할 수 있다. 예컨대, 데이터 처리 시스템(100B)은 태블릿 PC 또는 eMMC로 구현될 수 있다. DRAM이 없는 데이터 저장 장치(300B)는 제2터페이스(310), 컨트롤러(320), 및 메모리 클러스터(340)를 포함할 수 있다.
버퍼 매니저(323)는 외부 버퍼에 대한 데이터 처리를 수행하지 않는다. 라이트 작동 시 또는 리드 작동 시, 버퍼 매니저(323)는 버퍼 매니저(323) 내부의 내부 버퍼를 이용하여 데이터를 제2인터페이스(310) 또는 제3인터페이스(325)로 전송할 수 있다. 버퍼 매니저(323)의 작동을 제외하면, 도 1의 컨트롤러(320)의 구조와 작동은 도 8의 컨트롤러(320)의 구조와 작동과 실질적으로 동일 또는 유사하므로, 컨트롤러(320)에 대한 상세한 설명은 생략한다.
도 9는 본 발명의 실시 예들에 따른 데이터 처리 시스템의 블록도이다. 도 1부터 도 9를 참조하면, 데이터 처리 시스템(500)은 데이터베이스(520), 데이터베이스 서버(530), 제2네트워크(540), 및 복수의 클라이언트 컴퓨터들(550과 551)을 포함할 수 있다. 데이터 센터, 인터넷 데이터 센터, 또는 클라우드 데이터 센터 (510)는 데이터베이스(520)와 데이터베이스 서버(530)를 포함할 수 있다.
데이터베이스(520)는 복수의 데이터 저장 장치들(300A 또는 300B, 집합적으로 "300")을 포함할 수 있다. 복수의 데이터 저장 장치들(300)은 랙(rack)에 설치될 수 있다. 각 데이터 저장 장치(300)의 구조와 작동은 도 1부터 도 8을 참조하여 설명된 데이터 저장 장치(300)의 구조와 작동과 실질적으로 동일 또는 유사하다.
데이터베이스 서버(530)는 복수의 데이터 저장 장치들(300) 각각의 작동을 제어할 수 있다. 예컨대, 데이터베이스 서버(530)는 도 1에 도시된 호스트(200)의 기능을 수행할 수 있다. 데이터베이스 서버(530)는 제1네트워크(535), 예컨대 랜 (Local Area Network(LAN))을 통해 제2무선 네트워크(540), 예컨대, 인터넷 또는 Wi-Fi에 접속될 수 있다. 복수의 클라이언트 컴퓨터들(550과 551) 각각은 제2네트워크(540)를 통해 데이터베이스 서버(530)에 접속할 수 있다.
각 데이터 저장 장치(300)는 DAS(Direct Attached Storage), SAN(Storage Area Network)에 사용되는 데이터 저장 장치, 또는 NAS(Network Attached Storage)로 구현될 수 있으나 이에 한정되는 것은 아니다. 데이터 처리 시스템(500)은 RAID(redundant array of inexpensive disks) 시스템로 구현될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 데이터 처리 시스템
110: 인터페이스
200: 호스트
220: CPU
230: 제1인터페이스, 장치 인터페이스 로직
240: 메모리 장치
300: 데이터 저장 장치
310: 제2인터페이스, 호스트 인터페이스 로직
320: 컨트롤러
321: 프로세서
323: 버퍼 매니저
330: 버퍼

Claims (10)

  1. 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 작동 방법에 있어서,
    호스트로부터 업-데이트 명령을 수신하는 단계;
    상기 불휘발성 메모리 장치의 로그 블록 내의 첫 번째 빈 페이지에 해당하는 제1 페이지 오프셋을 상기 로그 블록 내의 두 번째 빈 페이지에 해당하는 제2 페이지 오프셋으로 변경하는 단계;
    상기 두 번째 빈 페이지 내에 상기 업-데이트 명령과 관련된 업-데이트 데이터를 라이트하는 단계; 및
    상기 업-데이트 명령에 응답하여 오픈 워드 라인을 포함하는 상기 로그 블록을 클로즈하는 단계를 포함하는 데이터 저장 장치의 작동 방법.
  2. 제1항에 있어서,
    상기 호스트로부터 상기 업 데이트 데이터를 수신하는 단계를 더 포함하는 데이터 저장 장치의 작동 방법.
  3. 제2항에 있어서,
    상기 로그 블록은,
    상기 호스트의 관점에서 리드 전용 영역에 포함된 데이터 저장 장치의 작동 방법.
  4. 제2항에 있어서,
    상기 로그 블록은 콜드 데이터를 저장하는 콜드 데이터 영역에 포함된 데이터 저장 장치의 작동 방법.
  5. 제1항에 있어서,
    상기 로그 블록을 클로즈하는 단계는 데이터가 상기 첫 번째 빈 페이지에 라이트되는 것을 방지하는 것인 데이터 저장 장치의 작동 방법.
  6. 제1항에 있어서,
    상기 로그 블록을 클로즈하는 단계는 상기 로그 블록을 데이터 블록으로 변경하기 위해 상기 로그 블록에 포함된 모든 빈 페이지에 더미 데이터를 라이트하는 단계를 포함하는 데이터 저장 장치의 작동 방법.
  7. 제1항에 있어서,
    상기 불휘발성 메모리 장치는 채널 및 웨이에 의해 다른 불휘발성 메모리 장치로부터 구별되는 데이터 저장 장치의 작동 방법.
  8. 호스트 및 불휘발성 메모리 장치를 갖는 데이터 저장 장치를 포함하는 시스템의 작동 방법에 있어서,
    상기 호스트가, 업-데이트 명령을 상기 데이터 저장 장치로 전송되는 단계;
    상기 불휘발성 메모리 장치의 로그 블록 내의 첫 번째 빈 페이지에 해당하는 제1 페이지 오프셋을 상기 로그 블록 내의 두 번째 빈 페이지에 해당하는 제2 페이지 오프셋으로 변경하는 단계;
    상기 제2 페이지 오프셋을 사용하여 상기 두 번째 빈 페이지 내에 상기 업-데이트 명령과 관련된 업-데이트 데이터를 라이트하는 단계; 및
    상기 업-데이트 명령에 응답하여, 상기 데이터 저장 장치가, 오픈 워드 라인을 포함하는 상기 로그 블록을 클로즈하는 단계를 포함하는 시스템의 작동 방법.
  9. 오픈 워드 라인을 포함하는 로그 블록을 갖는 불휘발성 메모리 저장 장치를 포함하는 데이터 저장 장치의 작동 방법에 있어서,
    호스트로부터 업데이트 명령을 수신하는 단계;
    상기 불휘발성 메모리 저장 장치의 상기 로그 블록 내의 첫 번째 빈 페인지에 해당하는 제1 페이지 오프셋을 상기 로그 블록 내의 두 번째 빈 페이지에 해당하는 제2 페이지 오프셋으로 변경하는 단계; 및
    상기 두 번째 빈 페이지 내에 상기 업데이트 명령과 관련된 업데이트 데이터를 라이트하는 단계를 포함하는 데이터 저장 장치의 작동 방법.
  10. 제9항에 있어서,
    상기 제1 페이지 오프셋을 상기 제2 페이지 오프셋으로 변경하는 단계는 상기 업데이트 데이터가 상기 첫 번째 빈 페이지에 라이트되는 것을 방지하는 것인 데이터 저장 장치의 작동 방법.

KR1020150105584A 2015-07-27 2015-07-27 데이터 저장 장치의 작동 방법과 상기 데이터 저장 장치를 포함하는 시스템의 작동 방법 KR102491624B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150105584A KR102491624B1 (ko) 2015-07-27 2015-07-27 데이터 저장 장치의 작동 방법과 상기 데이터 저장 장치를 포함하는 시스템의 작동 방법
US15/194,703 US9996282B2 (en) 2015-07-27 2016-06-28 Method of operating data storage device and method of operating system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150105584A KR102491624B1 (ko) 2015-07-27 2015-07-27 데이터 저장 장치의 작동 방법과 상기 데이터 저장 장치를 포함하는 시스템의 작동 방법

Publications (2)

Publication Number Publication Date
KR20170012935A KR20170012935A (ko) 2017-02-06
KR102491624B1 true KR102491624B1 (ko) 2023-01-25

Family

ID=57882615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150105584A KR102491624B1 (ko) 2015-07-27 2015-07-27 데이터 저장 장치의 작동 방법과 상기 데이터 저장 장치를 포함하는 시스템의 작동 방법

Country Status (2)

Country Link
US (1) US9996282B2 (ko)
KR (1) KR102491624B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10459635B2 (en) * 2016-02-11 2019-10-29 SK Hynix Inc. Window based mapping
KR102259256B1 (ko) * 2017-05-16 2021-06-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102233400B1 (ko) * 2017-05-29 2021-03-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102351649B1 (ko) 2017-06-07 2022-01-17 삼성전자주식회사 저장 장치 및 그것의 동작 방법
KR102421149B1 (ko) * 2018-01-02 2022-07-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102456173B1 (ko) * 2017-10-27 2022-10-18 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200104601A (ko) 2019-02-27 2020-09-04 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US11573891B2 (en) 2019-11-25 2023-02-07 SK Hynix Inc. Memory controller for scheduling commands based on response for receiving write command, storage device including the memory controller, and operating method of the memory controller and the storage device
KR102456176B1 (ko) 2020-05-21 2022-10-19 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11269708B2 (en) 2019-12-30 2022-03-08 Micron Technology, Inc. Real-time trigger to dump an error log
US11269707B2 (en) 2019-12-30 2022-03-08 Micron Technology, Inc. Real-time trigger to dump an error log
KR102495910B1 (ko) 2020-04-13 2023-02-06 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11755476B2 (en) 2020-04-13 2023-09-12 SK Hynix Inc. Memory controller, storage device including the memory controller, and method of operating the memory controller and the storage device
KR102406449B1 (ko) 2020-06-25 2022-06-08 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR102435253B1 (ko) 2020-06-30 2022-08-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020099904A1 (en) 2001-01-19 2002-07-25 Conley Kevin M. Partial block data programming and reading operations in a non-volatile memory
US20130191610A1 (en) 2012-01-23 2013-07-25 International Business Machines Corporation Data staging area
US20140208007A1 (en) 2013-01-22 2014-07-24 Lsi Corporation Management of and region selection for writes to non-volatile memory
US20140281281A1 (en) 2013-03-15 2014-09-18 Lsi Corporation Host command based read disturb methodology

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
JP2001243110A (ja) * 1999-12-20 2001-09-07 Tdk Corp メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリへのアクセス方法
KR100644602B1 (ko) * 2000-10-11 2006-11-10 삼성전자주식회사 플래시메모리를 위한 재사상 제어방법 및 그에 따른플래시 메모리의 구조
US7184307B2 (en) * 2001-08-28 2007-02-27 Samsung Electronics Co., Ltd. Flash memory device capable of preventing program disturbance according to partial programming
US6678785B2 (en) * 2001-09-28 2004-01-13 M-Systems Flash Disk Pioneers Ltd. Flash management system using only sequential write
US6871257B2 (en) * 2002-02-22 2005-03-22 Sandisk Corporation Pipelined parallel programming operation in a non-volatile memory system
JP2004310650A (ja) 2003-04-10 2004-11-04 Renesas Technology Corp メモリ装置
US7299314B2 (en) * 2003-12-31 2007-11-20 Sandisk Corporation Flash storage system with write/erase abort detection mechanism
US7783845B2 (en) * 2005-11-14 2010-08-24 Sandisk Corporation Structures for the management of erase operations in non-volatile memories
JP2009230407A (ja) 2008-03-21 2009-10-08 Toshiba Corp データの更新方法、メモリシステムおよびメモリデバイス
TWI385667B (zh) * 2008-06-26 2013-02-11 Phison Electronics Corp 用於快閃記憶體的資料管理方法、儲存系統與控制器
JP5395163B2 (ja) 2009-03-12 2014-01-22 パナソニック株式会社 メモリ管理装置及びメモリ領域設定方法
KR101530997B1 (ko) * 2009-06-23 2015-06-25 삼성전자주식회사 셀간 간섭을 집중시키는 불휘발성 메모리 장치의 프로그램 방법
TWI462014B (zh) * 2009-08-31 2014-11-21 Phison Electronics Corp 應用程式執行方法與系統、儲存媒體控制器及儲存裝置
JP5523128B2 (ja) 2010-02-03 2014-06-18 キヤノン株式会社 記録装置及びその制御方法
KR101620025B1 (ko) * 2010-02-19 2016-05-24 삼성전자주식회사 데이터 저장 시스템 및 그것의 오픈 블록 관리 방법
JP5494086B2 (ja) 2010-03-24 2014-05-14 パナソニック株式会社 不揮発性記憶装置および不揮発性メモリコントローラ
JP5388976B2 (ja) * 2010-09-22 2014-01-15 株式会社東芝 半導体記憶制御装置
JP5002719B1 (ja) 2011-03-10 2012-08-15 株式会社東芝 情報処理装置、外部記憶装置、ホスト装置、中継装置、制御プログラム及び情報処理装置の制御方法
US8782389B2 (en) 2011-07-19 2014-07-15 Sandisk Technologies Inc. Storage device and method for updating a shadow master boot record
KR101257691B1 (ko) * 2011-08-12 2013-04-24 아주대학교산학협력단 메모리 컨트롤러 및 이의 데이터 관리방법
US8694754B2 (en) * 2011-09-09 2014-04-08 Ocz Technology Group, Inc. Non-volatile memory-based mass storage devices and methods for writing data thereto
KR102139327B1 (ko) 2012-11-15 2020-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR20140080948A (ko) 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
KR102015053B1 (ko) * 2013-02-20 2019-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
KR102070667B1 (ko) * 2013-08-26 2020-01-29 삼성전자주식회사 비휘발성 메모리 장치의 구동 방법
KR20150053092A (ko) * 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR102272228B1 (ko) * 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US9563504B2 (en) * 2014-12-05 2017-02-07 Sandisk Technologies Llc Partial block erase for data refreshing and open-block programming
US9530517B2 (en) * 2015-05-20 2016-12-27 Sandisk Technologies Llc Read disturb detection in open blocks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020099904A1 (en) 2001-01-19 2002-07-25 Conley Kevin M. Partial block data programming and reading operations in a non-volatile memory
US20130191610A1 (en) 2012-01-23 2013-07-25 International Business Machines Corporation Data staging area
US20140208007A1 (en) 2013-01-22 2014-07-24 Lsi Corporation Management of and region selection for writes to non-volatile memory
US20140281281A1 (en) 2013-03-15 2014-09-18 Lsi Corporation Host command based read disturb methodology

Also Published As

Publication number Publication date
US20170031615A1 (en) 2017-02-02
KR20170012935A (ko) 2017-02-06
US9996282B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
KR102491624B1 (ko) 데이터 저장 장치의 작동 방법과 상기 데이터 저장 장치를 포함하는 시스템의 작동 방법
KR102527992B1 (ko) 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
US10671299B2 (en) Nonvolatile memory module having device controller that detects validity of data in RAM based on at least one of size of data and phase bit corresponding to the data, and method of operating the nonvolatile memory module
KR102387968B1 (ko) 데이터 저장 장치와 그 동작 방법
US10579279B2 (en) Data storage device and data processing system having the same
US10534560B2 (en) Data storage device and data processing system having the same
US20210382864A1 (en) Key-value storage device and operating method thereof
US11287978B2 (en) Data storage devices, having scale-out devices to map and control groups on non-volatile memory devices
US20170031832A1 (en) Storage device and storage virtualization system
US10114550B2 (en) Data storage device and data processing system including the data storage device
US11249897B2 (en) Data storage device and operating method thereof
US9864526B2 (en) Wear leveling using multiple activity counters
KR102602694B1 (ko) 스토리지 컨트롤러의 작동 방법과 이를 포함하는 스토리지 장치의 작동 방법
KR102406340B1 (ko) 전자 장치 및 그것의 동작 방법
KR20170082954A (ko) 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
US10466938B2 (en) Non-volatile memory system using a plurality of mapping units and operating method thereof
KR102397582B1 (ko) 데이터 저장 장치, 이를 포함하는 데이터 처리 시스템, 및 이의 작동 방법
KR20160118602A (ko) 데이터 저장 장치와 이를 포함하는 장치들
US11281590B2 (en) Controller, operating method thereof and storage device including the same
US20170031633A1 (en) Method of operating object-oriented data storage device and method of operating system including the same
KR102321478B1 (ko) 리텐션에 의한 데이터 손실을 방지하는 데이터 처리 시스템의 작동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant