KR102050541B1 - 초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치 - Google Patents

초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치 Download PDF

Info

Publication number
KR102050541B1
KR102050541B1 KR1020147028409A KR20147028409A KR102050541B1 KR 102050541 B1 KR102050541 B1 KR 102050541B1 KR 1020147028409 A KR1020147028409 A KR 1020147028409A KR 20147028409 A KR20147028409 A KR 20147028409A KR 102050541 B1 KR102050541 B1 KR 102050541B1
Authority
KR
South Korea
Prior art keywords
wafer
adhesive layer
chuck assembly
curing
cured
Prior art date
Application number
KR1020147028409A
Other languages
English (en)
Other versions
KR20140138898A (ko
Inventor
그레고리 조지
슈테판 루터
Original Assignee
수스 마이크로텍 리소그라피 게엠바하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수스 마이크로텍 리소그라피 게엠바하 filed Critical 수스 마이크로텍 리소그라피 게엠바하
Publication of KR20140138898A publication Critical patent/KR20140138898A/ko
Application granted granted Critical
Publication of KR102050541B1 publication Critical patent/KR102050541B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

제1 (20) 및 제2 (30) 웨이퍼를 임시 본딩하기 위한 방법은, 제1 웨이퍼(20)의 제1 표면 상에 제1 접착층(23a)을 도포한 후, 제1 접착층을 경화시키는 단계; 이어서, 제2 웨이퍼(30)의 제1 표면 상에 제2 접착층(23b)을 도포하는 단계; 이어서, 제1 웨이퍼를 본더 모듈에 삽입하고, 경화된 제1 접착층을 갖는 제1 웨이퍼의 제1 표면이 페이스 다운되도록 제1 웨이퍼를 상부 척 어셈블리(412)에 의해 홀딩하는 단계; 이어서, 제2 웨이퍼를 본더 모듈에 삽입하고, 제2 접착층이 페이스 업되어 제1 접착층과 대향되도록 제2 웨이퍼를 하부 척 어셈블리(414) 상에 위치시키는 단계; 이어서, 하부 척 어셈블리를 상방으로 이동시키고 제2 접착층을 경화된 제1 접착층과 접촉하게 한 후, 제2 접착층을 경화시키는 단계를 포함한다.

Description

초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치{METHOD AND APPARATUS FOR TEMPORARY BONDING ULTRA THIN WAFERS}
본 출원은 2012년 3월 16일자로 출원된 발명의 명칭이 "초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치(METHOD AND APPARATUS FOR TEMPORARY BONDING OF ULTRA THIN WAFERS)"인 미국 가출원 제61/611,627호의 이익을 주장하며, 이 가출원의 내용은 인용에 의해 본원에 명시적으로 포함되는 것으로 한다.
본 출원은 2010년 4월 15일자로 출원된 발명의 명칭이 "임시 본딩된 반도체 웨이퍼를 서멀-슬라이드 디본딩하기 위한 장치(APPARATUS FOR THERMAL-SLIDE DEBONDING TEMPORARY BONDED SEMICONDUCTOR WAFERS)"인 미국 출원 제12/760,973호의 일부 계속 출원이며, 이 출원의 내용은 인용에 의해 본원에 명시적으로 포함되는 것으로 한다.
본 발명은 초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치에 관한 것으로, 특히 이중 코팅(dual coating) 및 이중 경화 공정(dual curing process)을 포함하는 임시 웨이퍼 본딩에 관한 것이다.
몇몇의 반도체 웨이퍼 공정은 웨이퍼 박막화(thinning) 단계를 포함한다. 일부 응용의 경우, 웨이퍼는 집적 회로(IC) 디바이스의 제조를 위해 100 마이크로미터 미만의 두께까지 얇아졌다. 박막 웨이퍼는 열 제거(heat removal)가 개선되고 제조된 IC 디바이스의 전기적 동작이 양호하다는 장점을 가진다. 일례에서, GaAs 웨이퍼는 열 제거가 개선된 전력 상보형 금속 산화물 반도체(CMOS) 디바이스를 제조하기 위해 25 마이크로미터까지 얇아졌다. 웨이퍼 박막화는 또한, 디바이스 캐패시턴스의 감소와 그 임피던스의 증가에도 기여하며, 이들 둘 모두가 제조된 디바이스의 전체 크기 감소로 이어진다. 다른 응용의 경우, 웨이퍼 박막화는 3D-적층(integration) 본딩 및 쓰루 웨이퍼 비아(through wafer vias)를 제조하는 데 이용된다.
웨이퍼 박막화는 통상적으로 백-그라인딩(back-grinding) 및/또는 화학 기계적 연마(CMP)를 통해 수행된다. CMP는 웨이퍼 표면을 액체 슬러리 존재 하에 단단하고 평편한 회전 수평 플래터에 접촉하게 하는 것을 포함한다. 슬러리는 통상적으로 암모니아, 플루오라이드 또는 이들의 배합물(combinations)과 같은 화학 에칭제(chemical etchants)와 함께, 다이아몬드 또는 실리콘 카바이드와 같은 연마분(abrasive powders)을 함유한다. 연마분은 기판을 박막화시키는 한편, 에칭제는 기판 표면을 서브마이크로미터 수준으로 연마한다. 웨이퍼는 기판의 일정량을 제거하여 목표로 하는 두께에 도달할 때까지 연마분과의 접촉을 유지한다.
웨이퍼의 두께가 200 마이크로미터 이상인 경우, 웨이퍼는 통상적으로 진공 척(vacuum chuk) 또는 기계적 부착의 임의 다른 수단을 이용하는 고정 장치(fixture)에 의해 제 위치에 고정된다. 그러나, 웨이퍼의 두께가 200 마이크로미터 이하이고, 특히 웨이퍼의 두께가 100 마이크로미터 이하인 경우에는, 웨이퍼를 기계적으로 고정시키는 것과, 박막화 동안 웨이퍼의 평탄성(planarity) 및 무결성(integrity) 제어를 유지시키는 것이 점점 더 곤란해진다. 이런 경우에는, 웨이퍼는 미세 균열(mocrofractures)을 나타내고 CMP 동안 파손(break)되는 것이 사실상 흔한 일이다.
박막화 동안 웨이퍼의 기계적인 고정에 대한 대안으로서는, 디바이스 웨이퍼(즉, 디바이스로 가공되는 웨이퍼)의 제1 표면을 캐리어 웨이퍼 상에 부착시킨 후, 노출된 반대측 디바이스 웨이퍼 표면의 두께를 감소시키는 것이 포함된다. 캐리어 웨이퍼와 디바이스 웨이퍼 간의 본딩은 임시적인 것으로, 박막화 및 임의 기타 가공 단계의 완료 시에 제거된다.
열적으로 경화된 접착제 화합물의 사용을 포함하는 몇몇 임시 본딩 기술이 제안되어 있다. 이들 접착제 기반의 임시 본딩 기술에서는, 습식 후막 접착층(wet thick adhesive layer)이 솔더 범프, 커넥터 및 집적 회로(IC) 디바이스를 포함하는 디바이스 웨이퍼 표면의 모든 구조물을 커버하도록 디바이스 웨이퍼 표면 상에 습식 후막 접착층을 도포한다. 습식 접착층은 25 내지 150 마이크로미터 범위의 전형적인 두께를 갖는다. 그 후, 습식 접착층은 캐리어 웨이퍼 표면과 접촉하게 되고, 이어서 접착층이 경화되어짐으로써 디바이스 웨이퍼가 캐리어 웨이퍼에 본딩하게 된다. 언급한 바와 같이, 본딩은 임시적인 것으로, 화학 약품(chemicals), 열(heat) 또는 복사(radiation)를 이용한 가공 후에 접착층을 용해시킴으로써 제거될 수 있다.
이런 공정에서의 문제점들 중 하나는, 두꺼운 접착층으로 인해 웨이퍼 표면 평탄성에서 전체 두께 변동(TTV)이 높다는 것이다. 주된 TTV 영향은 결합 후 열 경화(post-join thermal curing) 공정으로부터 나온다. 특히, 결합 후 접착층의 두께는 TTV 오차 크기에 직접 상관된다. 또한, 후막 습식 접착층은 경화되지 않은 상태에서 웨이퍼 결합 단계 동안 측면으로부터 접착층의 "스퀴즈-아웃(squeeze-out)"의 위험을 증가시킨다. 따라서, 박막화된 웨이퍼의 임시 본딩을 위해 이용되는 접착층의 두께를 감소시키는 것이 바람직하다.
본 발명은 초박막 웨이퍼의 임시 본딩 및 제조를 위한 방법 및 장치에 관한 것으로, 특히 이중 코팅 및 이중 경화 공정을 포함하는 임시 웨이퍼 본딩에 관한 것이다.
일반적으로, 일 양태에서, 본 발명은 이하의 단계를 포함하여 두 웨이퍼 표면을 임시 본딩하기 위한 방법을 특징으로 한다. 먼저, 서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제1 웨이퍼를 제공하는 단계. 이어서, 서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제2 웨이퍼를 제공하는 단계. 이어서, 제1 웨이퍼의 제1 표면 상에 제1 접착층을 도포하는 단계. 이어서, 제1 접착층을 경화시킴으로써 경화된 제1 접착층을 만들어 내는 단계. 이어서, 제2 웨이퍼의 제1 표면 상에 제2 접착층을 도포하는 단계. 이어서, 상부 척 어셈블리(upper chuck assembly) 및 상부 척 어셈블리 아래에서 대향하여 배치된 하부 척 어셈블리를 포함하는 본더 모듈(bonder module)을 제공하는 단계. 이어서, 제1 웨이퍼를 본더 모듈에 삽입하고, 경화된 제1 접착층을 갖는 제1 웨이퍼의 제1 표면이 페이스 다운(face down)되도록 제1 웨이퍼를 상부 척 어셈블리에 의해 홀딩하는 단계. 이어서, 제2 웨이퍼를 본더 모듈에 삽입하고, 제2 접착층이 페이스 업(face up)되어 제1 접착층과 대향되도록 제2 웨이퍼를 하부 척 어셈블리 상에 위치시키는 단계. 이어서, 하부 척 어셈블리를 상방으로 이동시키고 제2 접착층을 경화된 제1 접착층과 접촉하게 한 후, 제2 접착층을 경화시킴으로써, 제1 웨이퍼와 제2 웨이퍼 사이에 임시 본딩을 형성하는 단계.
본 발명의 이 양태의 구현예는 이하의 특징들 중 하나 이상을 포함할 수 있다. 제2 접착층은 핫 플레이트(hot plate)를 제2 웨이퍼의 제2 표면에 접촉시킴으로써 경화된다. 제1 접착층은 스핀 코팅을 통해 제1 웨이퍼의 제1 표면 상에 도포된다. 제1 접착층은 실리콘 엘라스토머(silicone elastomer)를 포함한다. 제1 및 제2 접착층의 경화는 경화 온도 80 ℃ 내지 160 ℃의 범위 및 경화 시간 1 내지 15 분의 범위에서 나타난다. 상부 및 하부 척 어셈블리는 약한 힘(low force)의 상부 및 하부 척을 각각 포함하고, 제2 접착층은 우선 본더 모듈을 탈기시킨 후에 본더 모듈을 퍼징(purging)을 통해 대기압으로 만듦으로써 경화된 제1 접착층과 접촉하게 된다. 본 방법은 임시로 본딩된 제1 및 제2 웨이퍼의 경화 단계를 더 포함한다. 임시로 본딩된 제1 및 제2 웨이퍼의 경화는 경화 온도 120 ℃ 내지 220 ℃의 범위 및 경화 시간 1 내지 15 분의 범위에서 나타난다. 본 방법은 제1 웨이퍼의 제2 표면을 박막화한 후에 박막화된 제1 웨이퍼를 제2 웨이퍼로부터 디본딩(debonding)하는 단계를 더 포함한다.
일반적으로, 다른 양태에서, 본 발명은 제1 코팅 챔버, 제2 코팅 챔버, 경화 챔버 및 본더 모듈을 포함하여 두 웨이퍼 표면을 임시 본딩하기 위한 장치를 특징으로 한다. 제1 코팅 챔버는 제1 웨이퍼의 제1 표면 상에 제1 접착층을 도포하도록 구성된다. 제2 코팅 챔버는 제2 웨이퍼의 제1 표면 상에 제2 접착층을 도포하도록 구성된다. 경화 챔버는 제1 웨이퍼의 제1 접착층을 경화하도록 구성된다. 본더 모듈은 상부 척 어셈블리 및 상부 척 어셈블리 아래에서 대향하여 배치된 하부 척 어셈블리를 포함한다. 상부 척 어셈블리는 경화된 제1 접착층을 갖는 제1 웨이퍼의 제1 표면이 페이스 다운되도록 제1 웨이퍼를 홀딩하도록 구성된다. 하부 척 어셈블리는 제2 접착층이 페이스 업되고 경화된 제1 접착층에 대향하도록 제2 웨이퍼를 홀딩하도록 구성된다. 하부 척 어셈블리는 상방으로 이동됨으로써 제2 접착층을 경화된 제1 접착층에 접촉하게 하도록 구성된다. 경화 챔버는 또한, 핫 플레이트를 제2 웨이퍼의 제2 표면에 접촉시켜 제2 접착층을 경화시키도록 구성됨으로써 제1 웨이퍼와 제2 웨이퍼 사이에 임시 본딩이 형성된다. 상부 및 하부 척 어셈블리는 약한 힘의 상부 및 하부 척을 각각 포함하고, 제2 접착층은, 우선 본더 모듈을 탈기시킨 후에 본더 모듈을 퍼징을 통해 대기압으로 만듦으로써 경화된 제1 접착층과 접촉하게 된다.
일반적으로, 다른 양태에서, 본 발명은 이하의 단계를 포함하여 두 웨이퍼 표면을 임시 본딩하기 위한 방법을 특징으로 한다. 먼저, 서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제1 웨이퍼를 제공하는 단계. 서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제2 웨이퍼를 제공하는 단계. 제1 웨이퍼의 제1 표면 상에 제1 접착층을 도포하는 단계. 이어서, 제1 접착층을 경화시킴으로써 경화된 제1 접착층을 만들어 내는 단계. 이어서, 경화된 제1 접착층 상에 제2 접착층을 도포하는 단계. 상부 척 어셈블리 및 상부 척 어셈블리 아래에서 대향하여 배치된 하부 척 어셈블리를 포함하는 본더 모듈을 제공하는 단계. 제1 웨이퍼를 본더 모듈에 삽입하고, 경화된 제1 접착층을 갖는 제1 웨이퍼의 제1 표면 및 제2 접착층이 페이스 다운되도록 제1 웨이퍼를 상부 척 어셈블리에 의해 홀딩하는 단계. 이어서, 제2 웨이퍼를 본더 모듈에 삽입하고, 제2 웨이퍼의 제1 표면이 페이스 업되어 제2 접착층과 대향되도록 제2 웨이퍼를 하부 척 어셈블리 상에 위치시키는 단계. 이어서, 하부 척 어셈블리를 상방으로 이동시키고 제2 웨이퍼의 제1 표면을 제2 접착층과 접촉하게 한 후, 제2 접착층을 경화시킴으로써, 제1 웨이퍼와 제2 웨이퍼 사이에 임시 본딩을 형성하는 단계.
일반적으로, 다른 양태에서, 본 발명은 제1 코팅 챔버, 경화 챔버, 제2 코팅 챔버 및 본더 모듈을 포함하여 두 웨이퍼 표면을 임시 본딩하기 위한 장치를 특징으로 한다. 제1 코팅 챔버는 제1 웨이퍼의 제1 표면 상에 제1 접착층을 도포하도록 구성된다. 경화 챔버는 제1 웨이퍼의 제1 접착층을 경화시키도록 구성됨으로써. 경화된 제1 접착층이 만들어진다. 제2 코팅 챔버는 경화된 제1 접착층 상에 제2 접착층을 도포하도록 구성된다. 본더 모듈은 상부 척 어셈블리 및 상부 척 어셈블리 아래에서 대향하여 배치된 하부 척 어셈블리를 포함한다. 상부 척 어셈블리는 경화된 제1 접착층을 갖는 제1 웨이퍼의 제1 표면 및 제2 접착층이 페이스 다운되도록 제1 웨이퍼를 홀딩하도록 구성된다. 하부 척 어셈블리는 제2 웨이퍼의 제1 표면이 페이스 업되어 제2 접착층에 대향하도록 제2 웨이퍼를 홀딩하도록 구성된다. 하부 척 어셈블리는 상방으로 이동됨으로써 제2 웨이퍼의 제1 표면을 제2 접착층에 접촉하게 하도록 구성된다. 경화 챔버는 또한, 제2 접착층을 경화시키도록 구성됨으로써, 제1 웨이퍼와 제2 웨이퍼 사이에 임시 본딩이 형성된다.
일반적으로, 다른 양태에서, 본 발명은 이하의 단계를 포함하여 두 웨이퍼 표면을 임시 본딩하기 위한 방법을 특징으로 한다. 서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제1 웨이퍼를 제공하는 단계. 서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제2 웨이퍼를 제공하는 단계. 제1 웨이퍼의 제1 표면 상에 제1 접착층을 도포하는 단계. 이어서, 제1 접착층을 경화시킴으로써 경화된 제1 접착층을 만들어 내는 단계. 이어서, 제2 웨이퍼의 제1 표면 상에 제2 접착층을 도포하는 단계. 상부 척 어셈블리 및 상부 척 어셈블리 아래에서 대향하여 배치된 하부 척 어셈블리를 포함하는 본더 모듈을 제공하는 단계. 이어서, 제1 웨이퍼를 본더 모듈에 삽입하고, 경화된 제1 접착층을 갖는 제1 웨이퍼의 제1 표면이 페이스 업되도록 제1 웨이퍼를 하부 척 어셈블리 상에 위치시키는 단계. 이어서, 제2 웨이퍼를 본더 모듈에 삽입하고, 제2 접착층이 페이스 다운되어 제1 접착층과 대향되도록 제2 웨이퍼를 상부 척 어셈블리에 의해 홀딩하는 단계. 이어서, 하부 척 어셈블리를 상방으로 이동시키고 제1 접착층을 제2 접착층과 접촉하게 하는 단계. 마지막으로, 제2 접착층을 경화시킴으로써, 제1 웨이퍼와 제2 웨이퍼 사이에 임시 본딩을 형성하는 단계.
일반적으로, 다른 양태에서, 본 발명은 이하의 단계를 포함하여 두 웨이퍼 표면을 임시 본딩하기 위한 방법을 특징으로 한다. 서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제1 웨이퍼를 제공하는 단계. 서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제2 웨이퍼를 제공하는 단계. 제1 웨이퍼의 제1 표면 상에 제1 접착층을 도포하는 단계. 이어서, 제1 접착층을 경화시킴으로써 경화된 제1 접착층을 만들어 내는 단계. 이어서, 제2 웨이퍼의 제1 표면 상에 제2 접착층을 도포하는 단계. 이어서, 제1 접착층을 제2 접착층에 접촉하게 하는 단계. 마지막으로, 제2 접착층을 경화시킴으로써, 제1 웨이퍼와 제2 웨이퍼 사이에 임시 본딩을 형성하는 단계.
도면 전체를 통해 동일 참조부호들은 동일 부분을 나타내는, 도면들을 참조하기로 한다.
도 1a는 임시 웨이퍼 본딩 공정 및 디본딩 공정의 제1 예에 대한 개략도.
도 1b는 임시 웨이퍼 본딩 공정 및 디본딩 공정의 제2 예에 대한 개략도.
도 2는 본더의 개략적인 횡단면도 및 도 1a 및 도 1b의 임시적인 웨이퍼 본딩 공정을 수행하기 위한 공정 단계의 목록을 나타낸 도면.
도 3은 도 1a의 레이저 디본딩 단계의 개략적인 횡단면 측면도.
도 4는 도 1a 및 도 1b의 기계적인 디본딩 단계의 개략적인 횡단면 측면도.
도 5는 도 1a 및 도 1b의 디테이핑(detaping) 공정의 개략도.
도 6a 및 도 6b는 본 발명에 따른, 이중 코팅 및 이중 경화의 임시 본딩 공정의 개략도.
도 7은 본 발명에 따른, 이중 코팅 및 이중 경화의 임시 본딩 공정에 의해 달성된 본딩 후(post bond) TTV 결과를 도시한 도면.
도 8은 본 발명에 따른 이중 코팅 및 이중 경화의 임시 본더 시스템의 개략적인 블록도.
도 1a를 참조해 보면, 임시 본딩 공정(80a)은 다음의 단계들을 포함한다. 먼저, 디바이스 웨이퍼(20)의 표면을 접착층(23)으로 코팅한다(82). 일례에서, 접착층(23)은 미국 미네소타주 소재의 3M 캄파니에서 제조한 UV 경화성 접착제(curable adhesive) LC3200TM이다. 이어서, 접착제로 코팅된 디바이스 웨이퍼를 플립한다(filp)(84). 이어서, 캐리어 웨이퍼(30)의 표면(30a) 상에 광 흡수 이형층(33)을 스핀 코팅한다(86). 일례에서, 광 흡수 이형층(33)은 미국 미네소타주 소재의 3M 캄파니에서 제조한 LC4000이다. 이어서, 플립된 디바이스 웨이퍼(20)를 접착층을 갖는 디바이스 웨이퍼의 표면(20a)이 광 흡수 이형층(33)을 갖는 캐리어 웨이퍼(30)의 표면(30a)에 대향하도록 캐리어 웨이퍼(30)와 정렬시킨다. 두 표면(20a 및 30a)을 접촉하게 되고, 접착층(23)을 UV 광으로 경화시킨다(87). 도 2에서 도시된 임시 본더(410)에서 두 웨이퍼를 본딩시킨다(88). 본딩은 광 흡수 이형층(33)과 접착층(23) 간에서의 임시 본딩이며, 진공 0.1 mbar 및 약하게 가해지는 본딩력 하에서 형성된다.
도 2를 참조해 보면, 광 흡수 이형층 LTHC 층(33)을 갖는 캐리어 웨이퍼(30)를 상부 척(412) 상에 위치시켜 홀딩 핀(413)에 의해 제 위치에 홀딩한다. 이어서, 디바이스 웨이퍼(20)를 접착층(23)을 페이스 업시키면서 하부 척(414) 상에 위치시킨다. 이어서, 웨이퍼(20, 30)를 정렬시키고, 챔버를 탈기시키고, 캐리어 웨이퍼(30)를 갖는 상부 척(412)을 디바이스 웨이퍼(20) 위로 낙하시킨다. 이형층(33)과 접착층(23) 간에서의 본딩을 형성하기 위해 약한 힘을 가한다. 이어서, 본딩된 웨이퍼 스택(10)을 언로딩하여(unload) 접착층을 UV 광으로 경화시킨다. 다른 실시예에서는, 캐리어 웨이퍼(30)를 하부 척(414) 상에 위치시키고, 디바이스 웨이퍼(20)를 상부 척(412) 상에 위치시킨다. 다른 실시예에서는, 웨이퍼를 핫 플레이트와 접촉시킴으로써 또는 열적 복사를 통해 접착층을 열적으로 경화시킨다.
이어서, 임시 본딩된 웨이퍼 스택(10)을 CMP 챔버에 위치시키고, 디바이스 웨이퍼(20)의 이면을 CMP를 통해 박막화시킨다. 박막화 공정 후에, 웨이퍼 스택(10)을 디본딩(debond) 공정(80b)을 통해 디본딩한다.
도 1a를 다시 참조해 보면, 디본딩 공정(80b)은 다음의 단계들을 포함한다. 본딩된 웨이퍼 스택(10)을 다이싱 프레임(25) 상에 탑재시키고(56), 도 3에 도시된 바와 같이, 캐리어 웨이퍼(30)를 YAG 레이저 빔으로 조사한다. 레이저 빔은 이형층(33)을 따라 웨이퍼 스택의 분리를 일으키고(57), 도 4에 도시된 바와 같이, 분리된 캐리어 웨이퍼(30)를 에지(31)를 눌러 젖힘으로써(push away) 디바이스 웨이퍼(20)로부터 기계적으로 들어올린다(lift away). 레이저 디본딩 공정은 화학 약품(chemicals)을 사용하지 않고 실온에서 수행되는 저 응력(low stress) 공정이다. 기계적 디본딩 공정은 매우 약한 힘을 이용한다. 분리 후, 캐리어는 재생되고(recycle), 세정되어 다시 재사용된다. 기계적 디본딩 작업은 발명의 명칭이 "임시 본딩된 반도체 웨이퍼를 기계적으로 디본딩하기 위한 장치"인 계류중인 출원 제12/761,014호에 기재되어 있고, 이 출원의 내용은 인용에 의해 본원에 포함되는 것으로 한다. 이어서, 접착층(23)을 디바이스 웨이퍼(20)의 표면(20a)으로부터 박리시키고(59), 박막화된 디바이스 웨이퍼(20)는 다이싱 프레임(25)에 의해 지지된 채로 남아 있는다. 도 5를 참조해 보면, 노출된 접착층(23)의 상부에 디테이핑 테이프(detaping tape; 155)가 도포되어 있다. 일례에서, 디테이핑 테이프(155)는 3M 캄파니에서 제조한 테이프 3305이다. 테이프 3305는 구체적으로는 실리콘 백그라인딩 테이프의 제거용으로 설계된 강력한(aggressive) 고무 접착제를 갖는 투명 폴리에스터 필름 테이프이다. 디테이핑 테이프(155)를 접착층(23) 상에 밀착시켜 접착층(23)에 디테이핑 테이프(155)를 부착시키고, 디테이핑 테이프(155)가 박리될 때 접착층(155) 또한 디바이스 웨이퍼(20)의 표면(20a)으로부터 박리된다. 디바이스 웨이퍼(20)의 표면(20a)으로부터 남아있는 임의의 접착제 잔사(residue)를 제거하기 위해 화학적 세정을 이용할 수도 있다. 그러나, 디테이핑 공정(150)으로 접착층(23)을 제거한 후 디바이스 웨이퍼(20) 상의 접착제 잔사 수준은 최저로서, 통상적으로는 박리 후(post-peel) 세정은 요구되지 않는다. 디테이핑 공정에 의한 접착층의 제거는 박막화된 웨이퍼에 매우 적은 응력을 발생시키며 저 유전 물질(low-k dielectrics)과 양립가능하다.
도 1b를 참조해 보면, 다른 예에서, 임시 본딩 공정(80c)은 이하의 단계들을 포함한다. 먼저, 디바이스 웨이퍼(20)를 전구체(precursor)의 매우 얇은 층(21)으로 코팅하고, 이 전구체는 후속하여 플라즈마 증강 화학 기상 증착 공정(PECVD)을 통해 "이형층"(21a)으로 변환된다. 완성된 "이형층"(21)의 총 두께는 약 100 나노미터이다. 약 10 와트의 저 플라즈마 에너지가 웨이퍼를 실온으로 유지시킨다. 플라즈마 파라미터를 변화시킴으로써, 이형층(21)의 접착력을 변경할 수 있다. 다음 단계에서, 캐리어 웨이퍼(30)를 엘라스토머의 더 두꺼운 층(23)으로 스핀-코팅하여 디바이스 웨이퍼의 임의 지형(topography)을 커버한다. 약 60 마이크로미터에서 최대 200 마이크로미터까지의 층 두께는 한(one) 코팅 단계 내에서 가능하다. 엘라스토머는 액체의 강력한 비스코스 재료(highly viscose material)이다. 본딩 및 경화 후의 엘라스토머의 기계적인 특성은 또한, 그라인딩 휠(grinding wheel)이 웨이퍼 림(rim) 외측의 엘라스토머를 백-그라인딩하는 것을 허용한다. 다음 단계에서, 디바이스 웨이퍼(20)를 상술한 약한 힘의 본딩 공정을 이용하여 캐리어 웨이퍼(30)에 본딩시킨다. 양쪽 샘플들을 서로 약 10 밀리미터의 간격을 두고 중심 간(center-to-center) 정렬 위치로 본딩 챔버(410) 내에 위치시킨다. 디바이스 웨이퍼(20)를 약 100 나노미터 두께의 매우 얇은 이형층(21)으로 코팅하고, 캐리어 웨이퍼(30)를 훨씬 더 두꺼운 엘라스토머(23) (약 100 마이크로미터)로 코팅한다. 이 시점에서의 엘라스토머(23)는 여전히 액체로서, 캐리어 웨이퍼의 외곽 림에서 약 10 마이크로미터의 에지 비드(edge bead)를 형성한다. 본딩 챔버(410)를 탈기시킨 후, 두 웨이퍼(20, 30)를 접촉시켜, 먼저 상측 디바이스 웨이퍼(20)가 에지 비드의 상부 상에서 캐리어 웨이퍼(30) 상의 엘라스토머(23)에 접촉하게 됨으로써, 양쪽 샘플들 간의 내부 챔버가 밀봉된다. 본딩 챔버를 퍼징(puring)함으로써, 양쪽 샘플들은 웨이퍼에 어떠한 기계적인 힘도 가해짐 없이 단지 본딩 챔버(410)의 대기압에 의해 함께 밀착된다. 이어서, 본딩된 웨이퍼 스택(10)을 CMP를 통해 박막화시킨 후에, 박막화된 디바이스 웨이퍼(20)를 캐리어 웨이퍼(30)로부터 디본딩한다. 이 경우에, 디본딩은 순수하게 기계적인 방식으로 행해진다. 웨이퍼 스택(10)을 다이싱 프레임 상에 홀딩되어 있는 다이싱 테이프에 탑재시키되, 박막화된 웨이퍼 측을 다이싱 테이프에 접착시킨다. 평편하고 다공성의 플레이트를 사용하여, 다이싱 테이프 상에 탑재된 박막화된 웨이퍼는 진공에 의해 흡착된다(suck down). 이 어셈블리는 민감한(sensitive) 박막화된 웨이퍼를 고정적이고, 평탄하며 매우 안정한 상태로 유지시킨다. 약간 유연하고, 부드러운 구부릴 수 있는 진공 척에 의해, 캐리어 웨이퍼(30)를 도 1b에 도시된 바와 같이, 한 측부터 들어올림으로써 떼어낼 수 있다.
앞서 기술한 바와 같이, 임시 본딩 공정(80a, 80c)에서의 문제점들 중 하나는, 접착층(23)이 두껍고(25 내지 150 마이크로미터의 범위), 이는 디바이스 웨이퍼 표면 평탄성에서 전체 두께 변동(TTV)을 크게 일으킨다는 것이다. 주된 TTV 영향은 결합 후(post-join) 경화 공정으로부터 나온다. 실제로, 결합 후 접착층의 두께는 TTV 오차 크기에 직접 상관된다. 또한, 후막 습식 접착층은 경화되지 않은 상태에서 웨이퍼 결합 단계 동안(84) 측면부터의 "스퀴징-아웃(squeezing-out)"의 위험을 증가시킨다. 본 발명은 이중 코팅 단계들 및 이중 경화 단계들을 포함하는 공정을 적용하여 이들 문제점들을 해결한다.
도 6a를 참조해 보면, 본 발명의 이중 코팅/이중 경화 공정(300)은 이하의 단계들을 포함한다. 제1 코팅 단계(310)에서, 도 6a에 도시된 바와 같이, 솔더 범프(20a)가 커버되도록 디바이스 웨이퍼(20)를 습식 접착층(23a)으로 스핀 코팅한다. 디바이스 웨이퍼(20)는 또한, 위에서 기술된 바와 같이, 이형층(21)을 포함할 수도 있다. 일례에서, 솔더 범프(20a)는 80 마이크로미터의 높이(62)를 가지며, 솔더 범프 위의 접착층의 두께(61)가 약 25 마이크로미터가 되도록 접착층(23a)을 피착시킨다. 후속되는 제1 경화 단계(330)에서, 디바이스 웨이퍼(20) 상의 습식 접착층(23a)을 경화시킴으로써, 105 마이크로미터의 총 두께(64)를 갖는 경화된 접착층(23a)이 만들어진다. 또한, 접착층(23a)은 110 마이크로미터 미만의 두께일 수 있다. 일례에서는, 제1 경화 단계(330)에서 경화 온도는 120 ℃이고 경화 시간은 10 분이다. 제2 코팅 단계(320)에서, 캐리어 웨이퍼(30)를 얇은 습식 접착층(23b)으로 코팅한다. 일례에서, 얇은 습식 접착층(23b)의 두께(65)는 25 마이크로미터이다. 또한, 접착층(23b)은 30 마이크로미터 미만의 두께일 수 있다. 얇은 습식 접착층(23b)의 두께는 코팅 공정 파라미터 또는 코팅 조성물(coating composition)을 변화시킴으로써 더욱 감소시킬 수 있다. 다음 단계(340)에서, 경화된 접착층(23a)을 갖는 디바이스 웨이퍼(20)는 이것이 상부 척(412)에 의해 홀딩되도록 본더(414)에 배치되고, 습식 접착층(23b)을 갖는 캐리어 웨이퍼(30)는 하부 척(414) 상에 배치됨으로써, 도 6a 및 도 6b에 도시된 바와 같이, 얇은 습식 접착층(23b)은 경화된 접착층(23a)과 대향하게 된다. 위에서 언급한 바와 같이, 상부 척(412) 및 하부 척(414) 둘 다 약한 힘의 척(low force chuck)이다. 본더 챔버(410)는 10 밀리바 수준까지 펌핑 다운된다. 이어서, 도 6b에 도시된 바와 같이, 하부 척(414)은 방향(415)을 따라 위로 이동하고 두 접착층(23a 및 23b)이 서로 접촉하게 되어 결합된 웨이퍼 스택(10)을 형성한다(350). 이어서, 본더 챔버(410)를 벤트(vent)하여 대기압으로 만든 후에, 결합된 웨이퍼 스택(10)을 제거한다. 다음 단계(360)에서, 결합된 웨이퍼 스택(10)을 제2 경화 단계가 일어나도록 경화 챔버(406)(도 6b 및 도 8에 도시)에 배치한다. 이 제2 경화 단계(360)에서는, 캐리어 웨이퍼(30)의 이면에 핫 플레이트(416)를 접촉시키고 습식 접착층(23b)을 경화시킴으로써, 캐리어 웨이퍼(30)가 디바이스 웨이퍼(20)에 임시 본딩하게 된다. 일례에서, 이 제2 경화 단계에서의 경화 온도 또한 120 ℃이고 경화 시간은 약 15 분이다. 모든 접착층(23a, 23b)이 완전히 경화되는 것을 보장하기 위해 최종 경화 단계(도시 안 됨)도 적용한다. 최종 경화 온도는 190 ℃이고, 경화 시간은 10 분이다. 다음 단계들에서, 위에서 기술한 바와 같이, 본딩된 웨이퍼 스택(10)을 CMP를 통해 박막화시킨 후, 박막화된 디바이스 웨이퍼(20)를 캐리어 웨이퍼(30)로부터 디본딩한다.
일례에서, 디바이스 웨이퍼(20)는 (솔더 범프를 제외하고) 775 마이크로미터의 두께를 가지며, 솔더 범프는 80 마이크로미터의 높이를 갖는다. 캐리어 웨이퍼(30)는 775 마이크로미터의 두께를 갖는 블랭크(blank) 실리콘 웨이퍼 또는 600 마이크로미터의 두께를 갖는 유리 웨이퍼이다. 접착제는 독일 뮌헨 소재의 씬 머티리얼즈 아게(Thin Maretials AG)에서 공급되는 실리콘 엘라스토머 TMAT 3.2이다. 임시 본딩 장비(410)는 독일 가힝 소재의 서스 마이크로테크(Suss Microtec)에서 공급되는 본더 XBS 300이다. 표면 측정(surface metrology)은 통합된 XBS 300 레이저 변위 두께 측정 또는 블랭크 웨이퍼 상의 코팅 불균일성을 측정하기 위해 풋힐 인스트루먼츠(Foothil Instruments)에 의해 제공되는 표면 측정 기구에 의해 제공된다. 도 7은 전형적인 본딩 후 TTV 결과를 도시한다.
다른 실시예들에서는, 습식 접착층(23b)을 캐리어 웨이퍼(30)에 도포하는 대신에 경화된 접착층(23a)에 도포한다. 모든 경우에, 본딩된 임의 웨이퍼 쌍 상에서의 접착층의 스퀴즈-아웃은 관찰되지 않았다. 도 8에서 도시된 바와 같이, 공정 처리량(throughput)을 개선시키기 위해 복수의 코팅 모듈(402, 404, 408)을 사용할 수도 있다.
본 발명의 몇몇 실시예들에 대해 기술하였다. 그럼에도 불구하고, 본 발명의 사상 및 범주를 벗어나지 않는 한 다양한 수정예가 가능하다는 것을 이해할 수 있을 것이다. 따라서, 다른 실시예들은 첨부된 특허청구범위의 범주 내에서 속한다.

Claims (25)

  1. 두 웨이퍼 표면을 임시 본딩하기 위한 방법으로서,
    서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제1 웨이퍼를 제공하는 단계;
    서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제2 웨이퍼를 제공하는 단계;
    상기 제1 웨이퍼의 상기 제1 웨이퍼 표면 상에 제1 접착층을 도포하는 단계;
    상기 제1 접착층을 경화시킴으로써 경화된 제1 접착층을 생성하는 단계;
    상기 제2 웨이퍼의 상기 제1 웨이퍼 표면 상에 제2 접착층을 도포하는 단계;
    상부 척 어셈블리 및 상기 상부 척 어셈블리 아래에서 대향하여 배치된 하부 척 어셈블리를 포함하는 본더 모듈을 제공하는 단계;
    상기 제1 웨이퍼를 상기 본더 모듈에 삽입하고, 상기 경화된 제1 접착층을 갖는 상기 제1 웨이퍼의 제1 웨이퍼 표면이 페이스 다운되도록 상기 제1 웨이퍼를 상기 상부 척 어셈블리에 의해 홀딩하는 단계;
    상기 제2 웨이퍼를 상기 본더 모듈에 삽입하고, 상기 제2 접착층이 페이스 업되어 상기 제1 접착층과 대향되도록 상기 제2 웨이퍼를 상기 하부 척 어셈블리 상에 위치시키는 단계;
    상기 하부 척 어셈블리를 상방으로 이동시키고 상기 제2 접착층을 상기 경화된 제1 접착층과 접촉하게 하는 단계; 및
    상기 제2 접착층을 경화시킴으로써, 상기 제1 웨이퍼와 상기 제2 웨이퍼 사이에 임시 본딩을 형성하는 단계를 포함하는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  2. 제1항에 있어서,
    상기 제2 접착층은 핫 플레이트를 상기 제2 웨이퍼의 제2 웨이퍼 표면에 접촉하게 함으로써 경화되는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  3. 제1항에 있어서,
    상기 제1 및 제2 접착층은 자외선(UV), 열, 압력, 촉매, 화학 또는 시간 감응형 경화 공정 중 적어도 하나를 통해 경화되는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  4. 제1항에 있어서,
    상기 제1 접착층은 상기 제1 웨이퍼의 상기 제1 웨이퍼 표면 상에 스핀 코팅을 통해 도포되는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  5. 제1항에 있어서,
    상기 제1 접착층은 실리콘 엘라스토머(silicone elastomer)를 포함하는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  6. 제1항에 있어서,
    상기 제1 및 제2 접착층의 상기 경화는 80 ℃ 내지 160 ℃ 범위의 경화 온도 및 1 내지 15 분 범위의 경화 시간에서 발생하는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 임시 본딩된 제1 및 제2 웨이퍼를 경화시키는 단계를 더 포함하는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  9. 제8항에 있어서,
    상기 임시 본딩된 제1 및 제2 웨이퍼의 상기 경화는 120 ℃ 내지 220 ℃ 범위의 경화 온도 및 1 내지 15 분 범위의 경화 시간에서 발생하는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  10. 제1항에 있어서,
    상기 제1 웨이퍼의 제2 웨이퍼 표면을 박막화한 후에 상기 박막화된 제1 웨이퍼를 상기 제2 웨이퍼로부터 디본딩하는 단계를 더 포함하는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  11. 제1항에 있어서,
    상기 제1 접착층은 110 마이크로미터 미만의 두께를 포함하고, 상기 제2 접착층은 30 마이크로미터 미만의 두께를 포함하는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  12. 두 웨이퍼 표면을 임시 본딩하기 위한 장치로서,
    제1 웨이퍼의 제1 웨이퍼 표면 상에 제1 접착층을 도포하도록 구성된 제1 코팅 챔버;
    제2 웨이퍼의 제1 웨이퍼 표면 상에 제2 접착층을 도포하도록 구성된 제2 코팅 챔버;
    상기 제1 웨이퍼의 상기 제1 접착층을 경화시키도록 구성된 경화 챔버 및
    상부 척 어셈블리 및 상기 상부 척 어셈블리 아래에서 대향하게 배치된 하부 척 어셈블리를 포함하는 본더 모듈을 포함하며,
    상기 상부 척 어셈블리는 상기 경화된 제1 접착층을 갖는 상기 제1 웨이퍼의 제1 웨이퍼 표면이 페이스 다운되도록 상기 제1 웨이퍼를 홀딩하도록 구성되고,
    상기 하부 척 어셈블리는 상기 제2 접착층을 페이스 업시켜 상기 경화된 제1 접착층에 대향하도록 상기 제2 웨이퍼를 홀딩하도록 구성되고,
    상기 하부 척 어셈블리는 상방으로 이동함으로써 상기 제2 접착층이 상기 경화된 제1 접착층과 접촉하게 되도록 구성되고,
    상기 경화 챔버는 또한 상기 제2 접착층을 경화시키도록 구성됨으로써, 상기 제1 웨이퍼와 상기 제2 웨이퍼 사이에 임시 본딩을 형성하는, 두 웨이퍼 표면을 임시 본딩하기 위한 장치.
  13. 제12항에 있어서,
    상기 경화 챔버는 핫 플레이트를 상기 제2 웨이퍼의 제2 웨이퍼 표면에 접촉하게 함으로써 상기 제2 접착층을 경화시키도록 구성되는, 두 웨이퍼 표면을 임시 본딩하기 위한 장치.
  14. 제12항에 있어서,
    상기 경화 챔버는 자외선(UV), 열, 압력, 촉매, 화학 또는 시간 감응형 경화 공정 중 적어도 하나를 통해 상기 제1 및 제2 접착층을 경화시키도록 구성되는, 두 웨이퍼 표면을 임시 본딩하기 위한 장치.
  15. 삭제
  16. 제12항에 있어서,
    상기 제1 접착층은 상기 제1 웨이퍼의 상기 제1 웨이퍼 표면 상에 스핀 코팅을 통해 도포되는, 두 웨이퍼 표면을 임시 본딩하기 위한 장치.
  17. 제12항에 있어서,
    상기 제1 접착층은 실리콘 엘라스토머를 포함하는, 두 웨이퍼 표면을 임시 본딩하기 위한 장치.
  18. 제12항에 있어서,
    상기 제1 및 제2 접착층의 상기 경화는 80 ℃ 내지 160 ℃ 범위의 경화 온도 및 1 내지 15 분 범위의 경화 시간에서 발생하는, 두 웨이퍼 표면을 임시 본딩하기 위한 장치.
  19. 제12항에 있어서,
    상기 경화 챔버는 또한 상기 임시 본딩된 제1 및 제2 웨이퍼를 경화시키도록 구성되는, 두 웨이퍼 표면을 임시 본딩하기 위한 장치.
  20. 제19항에 있어서,
    상기 임시 본딩된 제1 및 제2 웨이퍼의 상기 경화는 120 ℃ 내지 220 ℃ 범위의 경화 온도 및 1 내지 15 분의 경화 시간에서 발생하는, 두 웨이퍼 표면을 임시 본딩하기 위한 장치.
  21. 제12항에 있어서,
    상기 제1 접착층은 110 마이크로미터 미만의 두께를 포함하고, 상기 제2 접착층은 30 마이크로미터 미만의 두께를 포함하는, 두 웨이퍼 표면을 임시 본딩하기 위한 장치.
  22. 두 웨이퍼 표면을 임시 본딩하기 위한 방법으로서,
    서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제1 웨이퍼를 제공하는 단계;
    서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제2 웨이퍼를 제공하는 단계;
    상기 제1 웨이퍼의 상기 제1 웨이퍼 표면 상에 제1 접착층을 도포하는 단계;
    상기 제1 접착층을 경화시킴으로써 경화된 제1 접착층을 만들어 내는 단계;
    상기 경화된 제1 접착층 상에 제2 접착층을 도포하는 단계;
    상부 척 어셈블리 및 상기 상부 척 어셈블리 아래에서 대향하여 배치된 하부 척 어셈블리를 포함하는 본더 모듈을 제공하는 단계;
    상기 제1 웨이퍼를 상기 본더 모듈에 삽입하고, 상기 경화된 제1 접착층을 갖는 상기 제1 웨이퍼의 제1 웨이퍼 표면 및 상기 제2 접착층이 페이스 다운되도록 상기 제1 웨이퍼를 상기 상부 척 어셈블리에 의해 홀딩하는 단계;
    상기 제2 웨이퍼를 상기 본더 모듈에 삽입하고, 상기 제2 웨이퍼의 상기 제1 웨이퍼 표면이 페이스 업되어 상기 제2 접착층과 대향되도록 상기 제2 웨이퍼를 상기 하부 척 어셈블리 상에 위치시키는 단계;
    상기 하부 척 어셈블리를 상방으로 이동시키고 상기 제2 웨이퍼의 상기 제1 웨이퍼 표면을 상기 제2 접착층에 접촉하게 하는 단계; 및
    상기 제2 접착층을 경화시킴으로써, 상기 제1 웨이퍼와 상기 제2 웨이퍼 사이에 임시 본딩을 형성하는 단계를 포함하는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  23. 두 웨이퍼 표면을 임시 본딩하기 위한 방법으로서,
    서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제1 웨이퍼를 제공하는 단계;
    서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제2 웨이퍼를 제공하는 단계;
    상기 제1 웨이퍼의 상기 제1 웨이퍼 표면 상에 제1 접착층을 도포하는 단계;
    상기 제1 접착층을 경화시킴으로써, 경화된 제1 접착층을 만들어 내는 단계;
    상기 제2 웨이퍼의 상기 제1 웨이퍼 표면 상에 제2 접착층을 도포하는 단계;
    상부 척 어셈블리 및 상기 상부 척 어셈블리 아래에서 대향하여 배치된 하부 척 어셈블리를 포함하는 본더 모듈을 제공하는 단계;
    상기 제1 웨이퍼를 상기 본더 모듈에 삽입하고, 상기 경화된 제1 접착층을 갖는 상기 제1 웨이퍼의 제1 웨이퍼 표면이 페이스 업되도록 상기 제1 웨이퍼를 상기 하부 척 어셈블리 상에 위치시키는 단계;
    상기 제2 웨이퍼를 상기 본더 모듈에 삽입하고, 상기 제2 접착층이 페이스 다운되어 상기 제1 접착층과 대향되도록 상기 제2 웨이퍼를 상기 상부 척 어셈블리에 의해 홀딩하는 단계;
    상기 하부 척 어셈블리를 상방으로 이동시키고 상기 제1접착층을 상기 제2 접착층에 접촉하게 하는 단계; 및
    상기 제2 접착층을 경화시킴으로써, 상기 제1 웨이퍼와 상기 제2 웨이퍼 사이에 임시 본딩을 형성하는 단계를 포함하는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  24. 두 웨이퍼 표면을 임시 본딩하기 위한 방법으로서,
    서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제1 웨이퍼를 제공하는 단계;
    서로 대향하는 제1 및 제2 웨이퍼 표면을 포함하는 제2 웨이퍼를 제공하는 단계;
    상기 제1 웨이퍼의 상기 제1 웨이퍼 표면 상에 제1 접착층을 도포하는 단계;
    상기 제1 접착층을 경화시킴으로써, 경화된 제1 접착층을 만들어 내는 단계;
    상기 제2 웨이퍼의 상기 제1 웨이퍼 표면 상에 제2 접착층을 도포하는 단계;
    상기 제2 접착층을 상기 경화된 제1 접착층에 접촉하게 하는 단계; 및
    상기 제2 접착층을 경화시킴으로써, 상기 제1 웨이퍼와 상기 제2 웨이퍼 사이에 임시 본딩을 형성하는 단계를 포함하는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
  25. 제24항에 있어서,
    상부 척 어셈블리 및 상기 상부 척 어셈블리 아래에서 대향하여 배치된 하부 척 어셈블리를 포함하는 본더 모듈을 제공하는 단계;
    상기 제1 웨이퍼를 상기 본더 모듈에 삽입하고, 상기 경화된 제1 접착층을 갖는 상기 제1 웨이퍼의 제1 웨이퍼 표면이 페이스 다운되도록 상기 제1 웨이퍼를 상기 상부 척 어셈블리에 의해 홀딩하는 단계;
    상기 제2 웨이퍼를 상기 본더 모듈에 삽입하고, 상기 제2 접착층이 페이스 업되어 상기 제1 접착층과 대향되도록 상기 제2 웨이퍼를 상기 하부 척 어셈블리 상에 위치시키는 단계; 및
    상기 제2 접착층을 상기 경화된 제1 접착층에 접촉시키기 위해 상기 하부 척 어셈블리를 상방으로 이동시키는 단계를 포함하는, 두 웨이퍼 표면을 임시 본딩하기 위한 방법.
KR1020147028409A 2012-03-16 2013-03-09 초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치 KR102050541B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261611627P 2012-03-16 2012-03-16
US61/611,627 2012-03-16
US13/790,684 US9064686B2 (en) 2010-04-15 2013-03-08 Method and apparatus for temporary bonding of ultra thin wafers
US13/790,684 2013-03-08
PCT/IB2013/000907 WO2013136188A1 (en) 2012-03-16 2013-03-09 Method and apparatus for temporary bonding of ultra thin wafers

Publications (2)

Publication Number Publication Date
KR20140138898A KR20140138898A (ko) 2014-12-04
KR102050541B1 true KR102050541B1 (ko) 2019-11-29

Family

ID=49158014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147028409A KR102050541B1 (ko) 2012-03-16 2013-03-09 초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치

Country Status (6)

Country Link
US (2) US9064686B2 (ko)
EP (1) EP2826065A1 (ko)
JP (1) JP6174059B2 (ko)
KR (1) KR102050541B1 (ko)
CN (1) CN104145330B (ko)
WO (1) WO2013136188A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
JP6088835B2 (ja) * 2012-09-28 2017-03-01 東京応化工業株式会社 貼合装置および貼り合わせ方法
KR102075635B1 (ko) * 2013-01-03 2020-03-02 삼성전자주식회사 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
TW201530610A (zh) * 2014-01-27 2015-08-01 Dow Corning 暫時性接合晶圓系統及其製造方法
JP6216727B2 (ja) * 2014-05-08 2017-10-18 東京応化工業株式会社 支持体分離方法
SG11201603148VA (en) * 2014-12-18 2016-07-28 Ev Group E Thallner Gmbh Method for bonding substrates
JP2016119370A (ja) * 2014-12-19 2016-06-30 株式会社ディスコ ウエーハの加工方法
JP6546783B2 (ja) * 2015-05-21 2019-07-17 東京応化工業株式会社 積層体の製造方法及び支持体分離方法
RU2612879C1 (ru) * 2015-10-15 2017-03-13 Акционерное общество "Концерн радиостроения "Вега" Способ временного закрепления подложек на технологическом основании
CN106611756A (zh) * 2015-10-26 2017-05-03 联华电子股份有限公司 晶片对晶片对接结构及其制作方法
WO2019049588A1 (en) 2017-09-07 2019-03-14 Mapper Lithography Ip B.V. METHODS AND SYSTEMS FOR COATING A SUBSTRATE
WO2019106846A1 (ja) * 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
WO2020056707A1 (en) * 2018-09-21 2020-03-26 Ningbo Semiconductor International Corporation (Shanghai Branch) Image sensor module and method for forming the same
EP3633718A1 (en) * 2018-10-01 2020-04-08 Infineon Technologies AG Detection of adhesive residue on a wafer
US11127871B2 (en) 2018-10-17 2021-09-21 Sunpower Corporation Structures and methods for forming electrodes of solar cells
KR102505723B1 (ko) 2018-11-20 2023-03-03 주식회사 엘지에너지솔루션 이차 전지의 활성화 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034098A (ja) 2008-07-24 2010-02-12 Seiko Epson Corp 接合方法および接合体
WO2011031507A1 (en) 2009-08-27 2011-03-17 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US20120034437A1 (en) 2010-08-06 2012-02-09 Brewer Science Inc. Multiple bonding layers for thin-wafer handling

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190159B2 (ja) * 1993-03-10 2001-07-23 三菱マテリアルシリコン株式会社 半導体ウェーハの接着装置
JP3742000B2 (ja) * 2000-11-30 2006-02-01 富士通株式会社 プレス装置
AT502233B1 (de) 2001-06-07 2007-04-15 Thallner Erich Vorrichtung zum lösen eines trägers von einer halbleiterscheibe
JP4330821B2 (ja) 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
US6638835B2 (en) 2001-12-11 2003-10-28 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
US7367773B2 (en) 2002-05-09 2008-05-06 Maxtor Corporation Apparatus for combining or separating disk pairs simultaneously
US6869894B2 (en) 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
CN100470767C (zh) * 2004-03-26 2009-03-18 富士胶片株式会社 接合衬底的装置及方法
US7226812B2 (en) 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
JP4629367B2 (ja) * 2004-05-31 2011-02-09 東レ・ダウコーニング株式会社 活性エネルギー線硬化型オルガノポリシロキサン樹脂組成物、光伝送部材およびその製造方法
US7232740B1 (en) 2005-05-16 2007-06-19 The United States Of America As Represented By The National Security Agency Method for bumping a thin wafer
US7462552B2 (en) 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US7589406B2 (en) 2005-06-27 2009-09-15 Micron Technology, Inc. Stacked semiconductor component
US7462551B2 (en) 2005-09-30 2008-12-09 Intel Corporation Adhesive system for supporting thin silicon wafer
DE102005055769A1 (de) 2005-11-21 2007-05-24 Tesa Ag Verfahren zur temporären Fixierung eines polymeren Schichtmaterials auf rauen Oberflächen
DE102006031434B4 (de) 2006-07-07 2019-11-14 Erich Thallner Handhabungsvorrichtung sowie Handhabungsverfahren für Wafer
US20080200011A1 (en) 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
US20080302481A1 (en) 2007-06-07 2008-12-11 Tru-Si Technologies, Inc. Method and apparatus for debonding of structures which are bonded together, including (but not limited to) debonding of semiconductor wafers from carriers when the bonding is effected by double-sided adhesive tape
US7935780B2 (en) 2007-06-25 2011-05-03 Brewer Science Inc. High-temperature spin-on temporary bonding compositions
FR2925978B1 (fr) 2007-12-28 2010-01-29 Commissariat Energie Atomique Procede et dispositif de separation d'une structure.
KR101096142B1 (ko) 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
DE102008018536B4 (de) 2008-04-12 2020-08-13 Erich Thallner Vorrichtung und Verfahren zum Aufbringen und/oder Ablösen eines Wafers auf einen/von einem Träger
US8181688B2 (en) * 2009-04-16 2012-05-22 Suss Microtec Lithography, Gmbh Apparatus for temporary wafer bonding and debonding
US8757603B2 (en) * 2010-10-22 2014-06-24 Applied Materials, Inc. Low force substrate lift
KR102077248B1 (ko) 2013-01-25 2020-02-13 삼성전자주식회사 기판 가공 방법
KR102046534B1 (ko) 2013-01-25 2019-11-19 삼성전자주식회사 기판 가공 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034098A (ja) 2008-07-24 2010-02-12 Seiko Epson Corp 接合方法および接合体
WO2011031507A1 (en) 2009-08-27 2011-03-17 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US20120034437A1 (en) 2010-08-06 2012-02-09 Brewer Science Inc. Multiple bonding layers for thin-wafer handling

Also Published As

Publication number Publication date
KR20140138898A (ko) 2014-12-04
JP6174059B2 (ja) 2017-08-02
JP2015517201A (ja) 2015-06-18
WO2013136188A1 (en) 2013-09-19
CN104145330B (zh) 2017-05-17
US20150251396A1 (en) 2015-09-10
US9064686B2 (en) 2015-06-23
EP2826065A1 (en) 2015-01-21
US20130244400A1 (en) 2013-09-19
CN104145330A (zh) 2014-11-12

Similar Documents

Publication Publication Date Title
KR102050541B1 (ko) 초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치
US9991150B2 (en) Procedure of processing a workpiece and an apparatus designed for the procedure
EP2575163B1 (en) Improved debonding equipment and methods for debonding temporary bonded wafers
EP3159919B1 (en) A procedure of processing a workpiece and an apparatus designed for the procedure
KR101561359B1 (ko) 적층체, 및 그 적층체의 분리 방법
JP5705873B2 (ja) 自動熱スライド剥離装置
KR101617316B1 (ko) 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩/디본딩 방법 및 본딩/디본딩 장치
US8574398B2 (en) Apparatus and method for detaping an adhesive layer from the surface of ultra thin wafers
KR20130018236A (ko) 얇은 웨이퍼 캐리어
CN107452596B (zh) 元件芯片的制造方法
CN109390281B (zh) 半导体装置结构和其处理方法与系统
JP2011023393A (ja) 半導体装置の製造方法
CN110892506A (zh) 具有高热导率的器件基板及其制造方法
WO2019009123A1 (ja) 基板処理方法及び基板処理システム
CN107452597B (zh) 元件芯片的制造方法
KR102588785B1 (ko) 반도체 소자의 제조 방법
CN109411359B (zh) 用于处理半导体装置结构的方法和设备
US20230178412A1 (en) Temporary adhesion method, device wafer processing method, laminate for temporary adhesion, and laminate for device wafer processing
TW202236407A (zh) 晶圓的背面研磨方法及電子裝置的製造方法
US9082713B2 (en) Method of grinding wafer stacks to provide uniform residual silicon thickness

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant