KR101900976B1

KR101900976B1 - 개선된 패터닝 요구를 위해 작은 특징 부분(feature)을 패터닝하는 방법

Info

Publication number: KR101900976B1
Application number: KR1020137020008A
Authority: KR
Inventors: 칸톤 애쉴리 워쉬번; 제임스 이. 쓰리 램브; 니콜라스 엘. 브라켄식; 퀸 린; 유바오 왕; 밴다나 크리쉬나머시; 클로디아 스콧
Original assignee: 브레우어 사이언스 인코포레이션
Priority date: 2010-12-27
Filing date: 2011-12-22
Publication date: 2018-09-20
Also published as: JP2014507795A; TWI571706B; KR20140001989A; US20120164390A1; WO2012092139A3; TW201245894A; WO2012092139A2; US9960038B2

Abstract

마이크로 일렉트로닉 구조를 형성하는 방법이 제공된다. 본 발명 방법은 조정된 언더커팅 처리를 사용하여 T-형상 구조 형성, 그리고 T-형상 구조의 언더커트 영역 내로 선택적으로 에칭 가능 성분 증착을 포함한다. 상기 T-형상 구조는 상기 T-형상 구조의 언더커트 영역 폭 그리고 선택적으로 높이에 일치하는 극히 작은 언더커드-형성 특징 부분을 만들기 위해 뒤이어 제거된다. 이들 방법은 다음 종래 패터닝 방법과 결합 되어 패터닝을 위해 사용된 광선 파장에 관계없이 극히 작은 특징 부분 크기를 갖는 구조를 만들도록 한다.

Description

개선된 패터닝 요구를 위해 작은 특징 부분(feature)을 패터닝하는 방법{PROCESSES TO PATTERN SMALL FEATURES FOR ADVANCED PATTERNING NEEDS}

본 발명은 "개선된 패터닝 요구를 위해 작은 특징 부분(feature)을 패터닝하는 방법"이라는 명칭으로 2010.12.27.제출된 미국 특허출원 제 61/427,407호를 우선권 주장의 기초로 하며 본원 명세서에서 원용한다.

본 발명은 프리스탠딩 T-자형 템플레이트 구조를 사용하여 작은 특징 부분(≤20 nm)을 갖는 마이크로일렉트로닉 구조를 형성할 수 있는 프로세스에 대한 것이다.

특징 부분들이 보다 효율적인 소자 성능 요구에 부합하기 위해 점점 작아 지기 때문에, 개선된 재로 및 프로세스가 요구된다. 지난 수십년 동안 가장 일반적인 형태의 개선은 레일레이 기준에 따른 해상도를 개선하기 위해 패터닝을 위해 사용된 방사선 파장(예를 들면, g-라인은 436 nm로, i-라인 365 nm로, KrF은 248 nm로, 그리고 ArF은 193 nm로)을 줄이는 것이었다. 어떤 경우에서는, 작은 특징 부분들이 프린트될 수 있으나, 이들 특징 부분들의 피치는 콘트라스트 제한으로 인해 크다. 파장을 줄이는 다음 단계는 13.5 nm로 극단 자외선(EUV) 리소그래피를 이용하는 것인데, 이는 광학이 X-선 범위로 진행되도록 하며 따라서 비용을 포함하는 많은 문제를 일으킨다.

멀티 패터닝 프로세스는 기능 크기 감소를 위해 제안되었다. 멀티 패터닝 기술은 일반적으로 반복 리소그래피 및 에칭 공정의 형태를 취한다. 예를 들어, 일반적으로 더블 패터닝을 위한 리소그래피-에칭-리소그래피-에칭 프로세스 및 트리플 패터닝을 위한 리소그래피-에칭-리소그래피-에칭-리소그래피 프로세스가 있다. 그러나 더블 패터닝은 고밀도 라인(라인:공간=1:1)을 제조하는 데 이 기술은 사용되지 못하도록 하는 오버레이 및 정렬의 심각한 문제가 있다. 트리플 패턴닝 화합물이 이 같은 문제이며 이는 정렬을 필요로 하는 두 리소그래피 단계를 포함한다.

오버레이 문제를 해결하기 위해, CVD 언더레이어-리소그래피-에칭-CVD 정각 필름-에칭을 포함하는, CVD 스페이서 프로세스가 개발되었으며 제2 리소그래피 단계를 제거한다. 이 같은 기술은 32 nm 및 28 nm의 조밀 라인 대량 생산에서 성공적으로 사용되었으며, CVD 언더레이어-리소그래피-에칭-CVD 정각 필름-에칭-CVD 정각 필름-에칭 트리플 패터닝으로 확장되었다. 그러나, 이 같은 방법은 다양한 CVD와 에팅 단계를 포함하며, 이는 결국 높은 비용을 발생시킬 뿐 아니라 각 단계에서 처리 상의 오류가 누적됨에 따라 많은 기술적인 문제를 발생시켰다.

스페이서 프로세스의 비용과 기술적인 문제를 해결하기 위해, 단계 수를 줄이기 위한 몇 가지 수정된 방법이 제안되어왔다. 가령, 감광 패턴이 언더레이어를 준비하기 위해 정각 필름을 위한 템플레이트로서 직접 사용되어, 초기 CVD 단계를 제거하였고, 이와 함께 포스트-리소그래피 에칭을 사용하여 템플레이트를 준비하였다. 상기 정각 코팅은 CVD 프로세스에 의해 감광 템플레이트에 적용될 수 있다. 그러나, 이 같은 프로세스의 사용 가능성은 아직도 문제가 있는데, CVD 프로세스가 항상 높은 온도에서 수행되기 때문이며, 이는 감광 패턴에 손상을 입히기 때문이다. CVD 프로세스의 문제를 해결하기 위해 저온에서 스핀-온 프로세스가 개발되었으며, 리소그래피-에칭-리소그래피-스핀-온 정각 필름-에칭으로 트리플 패터닝을 확장할 수 있다. 그러나 이 같은 트리플-패터닝 프로세스는 두 개의 리소그래피 단계를 가지며 여전히 오버레이 문제를 갖는다.

따라서, EUV 광원을 사용하여 패턴될 수 있는 특징 부분을 만들기 위해 현재의 ArF 리소그래피 기술이 사용될 수 있도록 하는 기술의 필요가 요구되었다. 이 같은 기술이라면 EUV 장비를 위한 캐피탈 아웃레이를 제거하며, 제조업자가 상당한 비용을 절약할 수 있게 하고, 그리고 기존의 물류와 자재가 사용될 수 있도록 할 것이다.

본 발명은 마이크로일렉트로닉 구조를 형성하는 방법, 그리고 그로부터 만들어진 구조에 대한 것이다.

마이크로일렉트로닉 구조를 형성하는 방법이 제공된다. 이 같은 방법은 표면을 갖는 기판, 상기 기판 표면에 인접한 선택적인 중간층, 상기 기판 표면 또는 선택적인 중간층(존재하는 때)에 인접한 언더커트 가능 층 그리고 상기 언더커트 가능 층에 인접한 이미지 층을 포함하는 웨이퍼 스택을 제공함을 포함한다. 상기 이미지 층은 패터닝되어 한 패턴을 만든다. 상기 패턴은 상기 언더커트 층 내로 전달되어, 상기 기판 표면에 또는 상기 기판 표면 위의 중간층에 제1 다수의 T-자형 구조를 만든다. 상기 T-자형 구조 각각은 상기 기판 표면에 수직인 대향 된 수직 측벽에 의해 연결된 상측부 및 하측부를 갖는 직립 레그(upright leg)를 포함하고, 상기 하측부가 상기 기판 표면 또는 중간층을 접촉하며; 그리고 수평 섹션이 상기 상측부에 인접하고, 그리고 상기 수직 측벽에 직각이며, 상기 수평 섹션이 대향 하는 단부벽들에 의해 연결된 상측 표면 및 하측 표면을 포함한다. 상기 수직 측벽들 각각 그리고 상기 하측 표면은 함께 제1 세트의 언더커트 영역을 만든다. 상기 제1 세트의 언더커트 영역은 선택적으로 에칭 가능한 조성물로 채워진다. 상기 T-형상 구조는 제거되어 상기 기판 표면 또는 중간 층(존재하는 때) 상에 제1 다수의 언더커트-형성 특징 부분을 만든다.

마이크로일렉트로닉 구조를 형성하기 위한 또 다른 방법이 또한 제공된다. 상기 방법은 한 표면을 갖는 기판, 상기 기판 표면에 인접한 선택적인 중간층, 그리고 상기 기판 표면 또는 중간층(존재하는 때)에 인접한 언더커트 가능 층 그리고 상기 언더커트 가능 층 내에 및/또는 그 위에 형성된 제1 패턴을 포함하는 스택을 제공함을 포함한다. 상기 제1 패턴이 상기 기판 표면 또는 중간층 상에 형성된 다수의 초기 특징 부분을 포함하고, 이때 상기 기판 표면 또는 중간층 상에 형성된 상기 초기 특징 부분이 각각 일정한 높이를 갖는다. 한 언더커트 가능 층이 상기 기판 표면 또는 중간 층(존재하는 때)에 인접하여 상기 초기 특징 부분의 높이와 동일하거나 그보다 큰 평균 두께로 형성된다. 한 이미지 층이 상기 언더커트 가능 층 그리고 초기 특징 부분 상에 형성되며, 제2 패턴을 만들도록 한다. 상기 제2 패턴은 상기 언더커트 가능 층 내로 전달되고, 상기 기판 표면에 또는 상기 기판 표면 위의 중간층에 다수의 T-자형 구조를 만들다. 상기 T-자형 구조 각각이, 상기 기판 표면에 수직인 대향 된 수직 측벽에 의해 연결된 상측부 및 하측부를 갖는 직립 레그(upright leg) 그리고 상기 초기 특징 부분에 해당하는 한 코어를 포함하고, 상기 하측부가 상기 기판 표면 또는 중간층을 접촉하며; 그리고 수평 섹션이 상기 상측부에 인접하고, 그리고 상기 수직 측벽에 직각이다. 상기 수평 섹션이 대향 하는 단부벽들에 의해 연결된 상측 표면 및 하측 표면을 포함하고, 상기 수직 측벽들 각각 그리고 상기 하측 표면이 함께 한 세트의 언더커트 영역을 만든다.

본 발명은 마이크로일렉트로닉 구조를 형성하는 또 다른 방법을 제공한다. 상기 프리커서 구조를 제공함을 포함하는 방법은 한 표면을 갖는 기판, 상기 기판 표면에 인접한 선택적인 중간층, 그리고 상기 기판 표면 또는 중간층(존재하는 때) 상의 제1 다수의 T-형상 구조를 포함한다. 상기 제1 다수의 T-자형 구조 각각이 상기 기판 표면에 수직인 대향 된 수직 측벽에 의해 연결된 상측부 및 하측부를 갖는 직립 레그(upright leg)를 포함하고, 상기 하측부가 상기 기판 표면 또는 중간층을 접촉하며; 그리고 수평 섹션이 상기 상측부에 인접하고, 그리고 상기 수직 측벽에 직각이다. 상기 수평 섹션이 대향 하는 단부벽들에 의해 연결된 상측 표면 및 하측 표면을 포함하고, 상기 수직 측벽들 각각 그리고 상기 하측 표면이 함께 제1 세트의 언더커트 영역을 만든다. 상기 제1 세트의 언더커트 영역은 제1 선택적으로 에칭 가능 조성물로 채워지며, 그리고 제2 다수의 T-형상 구조가 상기 기판 표면 또는 중간층(존재하는 때)에 인접하여 형성된다. 상기 제2 T-자형 구조 각각이 상기 기판 표면에 수직인 대향 된 수직 측벽에 의해 연결된 상측부 및 하측부를 갖는 직립 레그(upright leg)를 포함하고, 상기 하측부가 상기 기판 표면 또는 중간층을 접촉하며; 그리고 수평 섹션이 상기 상측부에 인접하고, 그리고 상기 수직 측벽에 직각이다. 상기 수평 섹션이 대향 하는 단부벽들에 의해 연결된 상측 표면 및 하측 표면을 포함하고, 상기 수직 측벽들 각각 그리고 상기 하측 표면이 함께 제2 세트의 언더커트 영역을 만든다. 상기 제2 세트의 언더커트 영역은 제2 선택적으로 에칭 가능 조성물로 채워진다. 제1 및 제2 다수의 T-형상 구조가 제거되어 기판 표면 또는 중간층(존재하는 때) 상에 제1 및 제2 다수의 언더커트-형성 특징 부분을 만든다. 상기 제1 다수의 언더커트-형성 특징 부분은 제1 선택적으로 에칭 가능 조성물이며, 제2 다수의 언더커트-형성 특징 부분은 제2 선택적으로 에칭 가능 조성물이다.

마이크로일렉트로닉 구조를 형성하는 또 다른 방법이 제공된다. 이 같은 방법은 표면을 갖는 기판, 상기 기판 표면에 인접한 선택적인 중간층, 그리고 상기 기판 표면 또는 기판 표면상의 선택적인 중간층에 인접한 제1 다수의 T-형상 구조를 포함하는 프리커서 구조를 제공함을 포함한다. 상기 T-자형 구조 각각은 상기 기판 표면에 수직인 대향 된 수직 측벽에 의해 연결된 상측부 및 하측부를 갖는 직립 레그(upright leg)를 포함하고, 상기 하측부가 상기 기판 표면 또는 중간층을 접촉하며; 그리고 수평 섹션이 상기 상측부에 인접하고, 그리고 상기 수직 측벽에 직각이다. 상기 수평 섹션이 대향 하는 단부벽들에 의해 연결된 상측 표면 및 하측 표면을 포함하며, 상기 수직 측벽들 각각 그리고 상기 하측 표면은 함께 제1 세트의 언더커트 영역을 만든다. 제1 선택적으로 에칭 가능 조성물이 상기 프리커서 구조로 적용되며, 상기 언더 커트 영역 내로 흘러들어가고 상기 기판 표면 또는 중간 층(존재하는 때)을 코팅한다. 상기 선택적으로 에칭 가능한 조성물이 상기 제1 다수의 T-형상 구조의 직립 레그 높이와 동일한 또는 그보다 큰 평균 두께로 적용되어서 상기 제1 다수의 T-형상 구조의 수평 섹션 하측 표면에 접촉하도록 한다. 제2 다수의 T-자형 구조가 제1 선택적으로 에칭 가능 조성물 상에 형성된다. 제2 다수의 T-자형 구조 각각은 상기 기판 표면에 수직인 대향 된 수직 측벽에 의해 연결된 상측부 및 하측부를 갖는 직립 레그(upright leg)를 포함하고, 상기 하측부가 상기 기판 표면 또는 중간층을 접촉하며; 그리고 수평 섹션이 상기 상측부에 인접하고, 그리고 상기 수직 측벽에 직각이다. 상기 수평 섹션이 대향 하는 단부벽들에 의해 연결된 상측 표면 및 하측 표면을 포함하고, 상기 수직 측벽들 각각 그리고 상기 하측 표면이 함께 제2 세트의 언더커트 영역을 만든다. 상기 제2 세트의 언더커트 영역은 제2 선택적으로 에칭 가능한 조성물로 채워지고; 그리고 제1 및 제2 다수의 T-형상 구조가 제거되어 상기 기판 표면 또는 중간 층(존재하는 때) 상에 제1 및 제2 다수의 언더커트-형성 특징 부분을 만든다. 상기 제1 다수의 언더커트-형성 특징 부분은 제1 선택적으로 에칭 가능 조성물이며, 제2 다수의 언더커트-형성 특징 부분은 제2 선택적으로 에칭 가능 조성물이다.

마이크로일렉트로닉 구조를 형성하는 또 다른 방법이 제공된다. 이 같은 방법은 표면을 갖는 기판, 상기 기판 표면에 인접한 선택적인 중간층, 그리고 상기 기판 표면 또는 기판 표면상의 선택적인 중간층에 인접한 다수의 T-형상 구조를 포함하는 프리커서 구조를 제공함을 포함한다. 상기 T-자형 구조 각각은 상기 기판 표면에 수직인 대향 된 수직 측벽에 의해 연결된 상측부 및 하측부를 갖는 직립 레그(upright leg)를 포함하고, 상기 하측부가 상기 기판 표면 또는 중간층을 접촉하며; 그리고 수평 섹션이 상기 상측부에 인접하고, 그리고 상기 수직 측벽에 직각이다. 상기 수평 섹션이 대향 하는 단부벽들에 의해 연결된 상측 표면 및 하측 표면을 포함하며, 상기 수직 측벽들 각각 그리고 상기 하측 표면은 함께 제1 세트의 언더커트 영역을 만든다. 상기 제1 세트의 언더커트 영역은 제1 선택적으로 에칭 가능 조성물로 채워진다. 제1 정각 층은 상기 T-자형 구조 그리고 기판 표면 또는 중간층(존재하는 때) 가까이 형성된다. 제2 정각 층은 제1 정각 층 가까이에 형성되며, 상기 T-자형 구조와 제1 및 제2 정각 층 부분이 제거되어 다수의 언더커트-형성 특징 부분 그리고 기판 표면 또는 중간층(존재하는 때) 상의 다수의 정각-형성 특징 부분을 만든다.

마이크로일렉트로닉 구조를 형성하기 위한 또 다른 방법이 또한 제공된다. 상기 방법은 한 표면을 갖는 기판, 상기 기판 표면에 인접한 선택적인 중간층을 갖는 한 기판; 상기 기판 표면 또는 중간층(존재하는 때)에 인접한 제1 에칭 전달 층; 상기 에칭 전달 층에 인접한 제1 하드마스크; 그리고 제1 패턴을 만드는 하드마스크에 인접한 제1 다수의 언더커트-형성 특징 부분(undercut-formed features)을 포함하는 프리커서 구조를 제공함을 포함한다. 제1 패턴은 제1 하드마스크 내로 전달되어 제1 패턴 하드마스크를 만든다. 제2 에칭 패턴은 상기 프리커서 구조상에 형성되며, 상기 패턴 하드마스크를 오버코팅한다. 제2 하드마스크 층은 제2 에칭 전달 층에 인접하여 형성된다. 제2 다수의 언더커트 -형성 특징 부분이 제2 하드마스크 층에 인접하여 발생 되어 제2 패턴을 만든다. 상기 제2 패턴은 제2 하드마스크 내로 전달되어 제2 패턴 하드마스크를 들며, 제1 및 제2 패턴은 에칭 스톱(stop)으로서 제1 및 제2 패턴 하드마스크를 사용하여 제1 및 제2 에칭 전달 층들 내로 에칭된다.

본 발명에 따라, 마이크로일렉트로닉 구조가 또한 제공된다. 상기 구조는 한 표면 그리고 상기 기판 표면에 인접한 선택적인 중간층을 갖는 기판, 그리고 상기 기판 표면 또는 중간층(존재하는 때) 상의 다수의 언더커트-형성 특징 부분을 포함한다. 상기 언더커트-형성 특징 부분은 20nm 이하의 폭을 가지며 선택적으로 에칭 가능 조성물을 포함한다. 상기 선택적으로 에칭 가능 조성물은 실리콘- 및/또는 금속-포함 화합물, 이들의 산화물, 또는 이들의 조합으로 구성된다.

또 다른 마이크로일렉트로닉 구조가 제공된다. 상기 구조는 한 표면을 갖는 기판, 상기 기판 표면에 인접한 선택적인 중간층, 그리고 상기 기판 표면 또는 중간층(존재하는 때)에 인접한 다수의 T-자형 구조를 포함한다. 상기 T-자형 구조 각각은 상기 기판 표면에 수직인 대향 된 수직 측벽에 의해 연결된 상측부 및 하측부를 갖는 직립 레그(upright leg)를 포함하고, 상기 하측부가 상기 기판 표면 또는 중간층을 접촉하며; 그리고 수평 섹션이 상기 상측부에 인접하고, 그리고 상기 수직 측벽에 직각이다. 상기 수평 섹션은 대향 하는 단부벽들에 의해 연결된 상측 표면 및 하측 표면을 포함하고, 상기 수직 측벽들 각각 그리고 상기 하측 표면이 함께 제1 세트의 언더커트 영역을 만들며; 그리고 상기 선택적으로 에칭 가능 조성물이 상기 언더커트 영역을 채운다. 상기 선택적으로 에칭 가능 조성물은 실리콘- 및/또는 금속-포함 조성물, 그 산화물, 또는 이들의 조합을 포함한다.

도 1(A)-(E)는 본 발명의 한 실시 예에 따른 마이크로일렉트로닉 구조를 형성하는 프로세스의 개략적 단면을 도시한 도면.
도 2(A)-(F)는 본 발명의 또 다른 실시 예에 따른 마이크로일렉트로닉 구조를 형성하는 프로세스의 개략적 단면을 도시하는 도면.
도 3(A)-(F)는 본 발명의 선택적 실시 예에 따른 마이크로일렉트로닉 구조를 형성하는 프로세스의 개략적인 단면을 도시한 도면.
도 4(A)-(G)는 본 발명의 또 다른 실시 예에 따른 마이크로일렉트로닉 구조를 형성하는 프로세스의 개략적인 단면을 도시한 도면.
도 5(A)-(E)는 본 발명의 또 다른 실시 예에 따른 마이크로일렉트로닉 구조를 형성하는 프로세스의 개략적인 단면을 도시한 도면.
도 6(A)-(D)는 본 발명의 선택적 실시 예에 따른 마이크로일렉트로닉 구조를 형성하는 프로세스의 개략적인 단면을 도시한 도면.
도 7(A)-(F)는 본 발명의 또 다른 실시 예에 따른 마이크로일렉트로닉 구조를 형성하는 프로세스의 개략적인 단면을 도시한 도면.
도 8은 실시 예1에서 형성된 T-형상 구조의 스캐닝 전자 마이크로스코프(SEM) 사진.
도 9는 실시 예1에서 형성된 T-형상 구조의 확대 SEM 사진.
도 10은 실시 예2에서 형성된 언더커트-채움 T-형상 구조의 SEM 사진.
도 11은 실시 예2에서 형성된 언더커트-채움 T-형상 구조의 SEM 사진.
도 12는 에칭 재료를 선택적으로 제거한 후 실시 예2에서 형성된 언더커트-채움 T-형상 구조의 SEM 사진.
도 13은 에칭 재료를 선택적으로 제거한 후 실시 예2에서 형성된 언더커트-채움 T-형상 구조의 확대 SEM 사진.
도 14는 실시 예2에서 형성된 150-nm T-형상 구조로부터의 언더커트-형성 특징 부분의 SEM 사진.
도 15는 실시 예2에서 형성된 150-nm T-형상 구조로부터의 언더커트-형성 특징 부분의 확대 SEM 사진.
도 16은 실시 예2에서 형성된 160-nm T-형상 구조로부터의 언더커트-형성 특징 부분의 SEM 사진.
도 17은 실시 예2에서 형성된 160-nm T-형상 구조로부터의 언더커트-형성 특징 부분의 확대 SEM 사진.
도 18은 실시 예2에서 형성된 180-nm T-형상 구조로부터의 언더커트-형성 특징 부분의 SEM 사진.
도 19는 실시 예2에서 형성된 180-nm T-형상 구조로부터의 언더커트-형성 특징 부분의 확대 SEM 사진.
도 20은 실시 예3에서 형성된 T-형상 구조의 SEM 사진.
도 21은 실시 예4로부터 선택적으로 에칭 재료로 코팅된 T-형상 구조의 SEM 사진.
도 22는 실시 예4로부터의 언더커트-형성 특징 부분의 SEM 사진.
도 23은 실시 예4로부터의 추가의 언더커트-형성 특징 부분의 SEM 사진.
도 24는 실시 예5로부터의 언더커트-형성 특징 부분의 SEM 사진.
도 25는 실시 예로부터의 언더커트-형성 특징 부분 단면을 도시하며, 그 같은 특징 부분의 측정된 라인 폭을 도시하는 SEM 사진.
도 26은 언더 커트 가능 층의 교차 결합과 탈 교차 결합를 도시하는 반응에 대한 개략적 설명도.

본 발명 방법의 한 특징에 따라, 도 1A에서 도시된 바와 같이, 웨이퍼 스택(10)이 제공된다. 상기 스택(10)은 기판(12)을 포함하고, 이는 종래의 마이크로일렉트로닉 기판일 수 있다. 바람직한 기판으로는 실리콘, SiGe, SiO₂, Si₃N₄, SiON, 알루미늄, 텅스텐, 텅스텐 실리사이드, 갈륨 비소, 게르마늄, 탄탈, 탄탈, 질화물, 산호(coral), 블랙 다이아몬드, 인 또는 붕소 도핑 된 유리, Ti₃N₄, 하프늄, HfO₂, 루테늄, 인듐 인화물, 그리고 이들의 혼합물로 이루어진 그룹으로부터 선택된 재료를 포함한다. 기판은 평면인 표면(12a)을 가지며, 혹은 (예를 들어, 구멍, 트랜치, 접촉 구멍, 융기 특징 부분, 선, 등등을 통해)(도시되지 않음) 토포그래피(topography)의 기능을 포함할 수 있습니다. 본 명세서에서 사용 된 "토포그래피"은 기판 표면 (또는 기판 표면에 존재할 수있는 중간 층) 내 또는 그 위에서의 구조의 높이 또는 깊이를 말합니다.

언더커트 가능 조성물이 기판(12)에 적용되어 언더커트 가능 층(14)을 형성한다. 일정 실시 예에서, 상기 언더커트 가능 층(14)은 기판 표면(12a)에 직접 인접하여 형성된다(즉, 상기 언더커트 가능 층(14)와 기판(12) 사이 중간층 없이). 다른 실시 예에서, 중간층은 상기 언더커트 가능 층(14)과 기판(12)(도시되지 않음) 사이에 존재한다. 언더커트 가능 층(14)으로 사용하기 위한 적절한 조성물이 하기에서 더욱 상세히 설명된다. 상기 조정물은 공지의 적용 방법에 의해 적용될 수 있는 데, 한 가지 바람직한 방법은 약 15초 내지 90초(바람직하게는 약 30초 내지 약 60초) 시간 동안 약 500 rmp 내지 약 5000 rpm (바람직하게는 약 1000 rmp 내지 약 3000 rpm)의 속도로 조성물을 스핀-코팅하는 것이다. 조성물이 적용된 뒤에, 약 160℃ 내지 약 200℃, 바람직하게는 약 170℃ 내지 약 190℃로 약 15초 내지 약 90초 (바람직하게는 약 45초 내지 약 60초) 동안 가열된다. 상기 언더커트 가능 층(undercuttable layer)(14)을 형성하기 위해 사용된 조성물에 따라, 베이킹이 또한 교차 결합 반응을 시작하여 층(14)를 형성하도록 한다. 상기 베이킹 프로세스(baking process)는 다음에 약 10℃ 내지 25℃ (바람직하게는 약 19℃ 내지 23℃)에서 약 10초 내지 90초 동안 냉각 판(chill plate)를 사용하여 냉각된다. 하기에서 설명된 바와 같이 층들을 형성하기 위해 사용된 베이킹 단계 각 각에서, 냉각 판(19℃ 내지 23℃)이 사용되어 상기 스택의 다음 처리로 진행되기 전에 상기 베이킹 처리를 냉각시킬 수 있다.

상기 언더커트 가능 층(14)(베이킹 후에 결정된)의 평균 두께는 약 1nm 내지 100nm인 것이 바람직하며, 약 10nm 내지 80nm 인 것이 더욱 바람직하고, 그리고 약 20 nm 내지 50nm 인 것이 가장 바람직하다. 상기 기판 표면(12a)이 토포그래피를 포함하면, 상기 언더커트 가능 층(14)은 기판 토포그래피를 커버하고 그리고 상기 토포그래피 이상의 평균 두께를 달성 하기에 충분한 두께로 적용되는 것이 바람직하다. 상기 언더커트 가능 층(14)을 형성하기 위해 사용된 조성물에 따라(하기에서 더욱 상세히 설명된다), 건조되거나 교차 결합된 언더커트 가능 층(14)은 사용 파장(예를 들면, 365 nm, 248 nm, 193 nm, 157 nm, 또는 13.5 nm, 그리고 193 및 248 nm이 가장 바람직하다)에서 약 0.1 내지 2.5, 바람직하게는 약 1 내지 2, 더욱 바람직하게는 약 1.6 내지 1.8인 굴절률(n 값)을 갖는다. 건조된 또는 교차 결합된 언더커트 가능 층(14)은 사용 파장(예를 들면, 365 nm, 248 nm, 193 nm, 157 nm, 또는 13.5 nm, 그리고 193 및 248 nm이 가장 바람직하다)에서 약 0 내지 1, 바람직하게는 약 0.3 내지 0.6, 더욱 바람직하게는 약 0.4 내지 0.5인 흡광 계수(k 값)을 갖는다.

일정 실시 예에서, 상기 건조된 또는 교차 결합된 언더커트 가능 층(14)은 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 프로필렌 글리콜 모노 메틸 에테르(PGME), 에틸 락테이트(EL), 프로필렌 글리콜 n-프로필 에테르(PnP), 감마-부티로 락톤 (GBL), 시클로 펜타논, 시클로 헥사논, n-부틸 아세테이트, 메틸 이소 부틸 카비놀 (MIBC), 및 이들의 혼합물과 같은 다중 층 스택에서 뒤에 오는 층들을 형성하도록 사용된 전형적인 유기 용매에서 불용성이다. 따라서, 스트리핑 테스트를 받게 되는 때, 상기 언더커트 가능 층(14)은 약 5% 이하의 스트리핑을 가지며, 바람직하게는 약 1% 이하, 그리고 더욱 바람직하게는 약 0%의 스트리핑 퍼센트를 가질 것이다. 상기 스트리핑 테스트는 첫 번째로 상기 층의 5개의 각기 다른 위치에서 평균 측정함에 의해 두께를 결정함을 포함한다. 이 것이 최초 평균 필름 두께이다. 다음, 이 같은 필름(박막)이 약 30초 동안 용매(가령, 에틸 락테이트)로 린스되고, 용매를 제거하기 위해 약 20-60초 동안 약 500 내지 3000 rpm으로 스핀 건조된다. 이 같은 두께가 타원을 사용하여 웨이퍼 상의 5 점에서 다시 측정되고, 측정값의 평균이 결정됩니다. 이것이 최종 필름 두께 평균이다.

스트리핑의 양은 초기와 최종 평균 필름 두께 사이 차이이다. 상기 퍼센트 스트리핑은 다음과 같다:

유기 용매에서 대개 불용성이지만, 상기 언더커트 가능 층(14)은 어떤 실시 예에서는 통상의 전형적인 수성 현상제(가령 포토 레지스트 현상제)에서 용융되며 용융성인 것으로 될 수 있다. 특히 바람직한 현상제는 테트라 메틸 암모늄 하이드록사이드(TMAH), 수산화 칼륨(KOH), 수산화 나트륨, 및 이들의 혼합물로 이루어진 그룹에서 선택된다. 일정 실시 예에서, 상기 언더커트 가능 층(14)은 감광성이며 방사선(예를 들면, 빛)에 노출시에만 현상제에서 용융된다. 예를 들면, 경화된 언더커트 가능 층(14)이 사용되며, 상기 층(14)은 또한 층(14)을 디크로스링크하기 위해 방사선에 노출될 때까지 전형적인 디벨로프에서 불용성일 수 있다. 다른 실시 예에서, 상기 언더커트 가능 층(14)은 감광성이 아니다(즉, 패턴이 약 1 J/cm²에 노출되는 때 상기 층에서 만들어질 수 없다). 즉, 상기 언더커트 가능 층(14)은 방사선(즉 광선)에 노출된 동안 어떠한 물리적 또는 화학적 변경도 받지 않는다. 따라서, 상기 언더커트 가능 층(14)은 현상제에서 용융되기 위해 방사선에 노출될 필요가 없다. 따라서, 몇몇 실시 예에서, 상기 언더커트 가능 층(14)은 바람직하게 건조 에칭(가령, 반응성 이온 에칭) 없이 처리 동안 제거될 수 있으며, 몇몇 실시 예에서 본 발명의 T-형상 구조를 형성하기 위해 건조 에칭에 받지 않는 것이 바람직하다(하기에서 상세히 설명된다). 다른 실시 예에서, 건조 에칭에 적합한 조성물이 상기 언더커트 가능 층(14)을 형성하기 위해 사용될 수 있다.

이미지 층(16)이 다음에 상기 언터커트 가능 층(14)에 인접하여 형성된다. 적절한 이미지 조성물들로 시중의 포토레지스트(예를 들어,TOK, 가와사키시, 가나가와 (일본) 의 TArF Pi6-001; JSR Micro, Sunnyvale, Calif.의 ARX3001, ARX3340J, AM2073J, 및 KrFM592Y; 신에츠, 도쿄 (일본)의 SAIL-X-181), 또는 광감지 반사-방지 조성물과 같은 광감지 조성물을 포함한다. 결과의 스택(10)이 도 1(A)에서 도시된다. 상기 이미지 층(16)은 어떠한 공지의 적용 방법에 의해서도 형성될 수 있으며, 한 가지 바람직한 방법은 약 30 내지 120 초 (바람직하게 약 45 내지 60초)동안 약 500 내지 5000 rpm (바람직하게 약 1000 내지 2000 rpm)의 속도로 록 스핀-코팅될 수 있다. 상기 이미지 층(16)이 다음에 적어도 약 90℃ 온도에서, 바람직하게는 약 90℃ 내지 130℃ 온도로 약 30초 내지 120초 동안 (바람직하게는 약 45 초 내지 60초 동안) 사후-애플리케이션 베이킹("PAB") 된다. 이 같은 이미지 층(16)의 두께(베이킹 이후)는 약 1nm 내지 약 500nm인 것이 좋으며, 바람직하게는 약 50nm 내지 300nm 인것이 바람직하고, 더욱 바람직하게는 약 100nm 내지 200nm 인 것이 좋다.

도 1(A)에서 도시된 바와 같이, 상기 이미지 층(16)은 다음에 적절한 파장(예를 들면, 13.5nm(EUV), 193nm, 248nm, 또는 368nm)의 광선에 노출되어 패턴이 만들어질 수 있다. 더욱 특별히, 상기 이미지 층(16)은 이미지 층(16) 위에 위치한 마스크(18)를 사용하여 노출된다. 상기 마스크(18)는 방사선(hv)이 마스크(18)를 통과하여 상기 이미지 층(16)에 접촉하도록 디자인된 개방된 영역(18a)을 갖는다. 상기 마스크(18)의 남아 있는 고체 부분(18a)은 일정 영역에서 방사선이 이미지 층(16)에 접촉하는 것을 막도록 디자인된다. 당업자라면 개방 영역(18a) 그리고 솔리드 부분(18b)의 배치가 상기 이미지 층(16) 그리고 궁극적으로 기판(12) 내에 형성될 바람직한 패턴에 기초하여 디자인된다는 것을 이해할 것이다. 노출이 있은 후, 상기 이미지 층(16)은 약 80℃ 내지 약 130℃의 온도로, 더욱 바람직하게는 약 100℃ 내지 약 120℃의 온도로, 약 45초 내지 90초 동안 포스트-노출 베이킹("PEB") 처리를 받는다.

다음에 상기 이미지 층(16)이 디벨로프되며 결과의 패턴이 상기 언더커트 가능 층(14)으로 전달되어 패턴된 스택(10')을 만들도록 한다. 더욱 특별히, 노출이 있게 되면, 방사선에 노출된 상기 이미지 층(16) 부분이 수성 현상제로 용융된다. 도 1(B)에서 도시된 바와 같이, 상기 처리에 의해 용융되었던 이미지 층(16)의 노출 부분이 다음에 수성 현상제로 접촉되어 노출된 부분들을 제거하며 상기 이미지 층(16) 내에 요구되는 패턴(20)을 형성하도록 한다. 상기 이미지 층(16)의 노출된 부분에 인접한 상기 언더커트 층(14)의 부분들이 제거된다. 한 실시 예에서, 상기 언더커트 가능 층(14)은 용매 또는 수성 현상제(예를 들면, 이미지 층(16)의 노출 부분을 제거하기 위해 사용된 현상제)를 사용하여 제거될 수 있다. 또 다른 실시 예에서, 상기 언더커트 층(14)은 드라이 에칭 처리를 사용하여 그리고 마스크로서 이미지 층(16)을 사용하여 제거될 수 있다. 예를 들면, 적절한 에칭 가스를 사용하는(상기 언더커트 층(14)의 화학물질에 따라)RIE는 상기 패턴을 상기 언더커트 가능 층(14)으로 전달하기 위해 사용될 수 있다. 상기 실시 예에 관계없이, 상기 패턴 전달 처리는 이미지 층(16)의 비 광선 노출 부분 아래 상기 언더커트 가능 층(14) 수평 에칭을 발생시킨다. 비록 상기 층을 형성하기 위해 사용된 조성물에 따라 달라질 것이지만, 일정 실시 예에서 층(14)은 약 0.1 nm/초 내지 10nm/초, 바람직하게는 약 1 nm/초 내지 5nm/초, 더욱 바람직하게는 약 2 nm/초 내지 4nm/초의 에칭 또는 디벨로프 속도를 갖는 것이 좋다.

상기 언더커트 가능 층(14) 그리고 이미지 층(16)은 동일한 에칭 또는 디벨로프 속도를 가질 수 있거나, 혹은 이들은 각기 다른 에칭 또는 디벨로프 속도를 가질 수 있다. 만약 에칭 또는 디벨로프 속도가 동일하다면, 상기 언터커트 가능 층(14) 그리고 이미지 층(16)은 동시에 에칭 또는 디벨로프되어서 어떠한 언터커팅도 없이 수직 측벽을 갖는 구조를 만들도록 한다. 다음에, 적절한 용매, 현상제, 또는 드라이 에칭 처리가 사용되어 상기 이미지 층(16)의 비 노출 부분 에지 아래 언더커트 가능 층(14) 부분을 제거하도록 한다. 상기 언더커트 가능 층(14) 그리고 이미지 층(16)은 또한 각기 다른 에칭 또는 디벨로프 속도를 가질 수 있다. 이와 같은 특징에서, 상기 언더커트 가능 층(14)은 상기 이미지 층(16) 보다 빠른 속도로 에칭 또는 디벨로핑되어서, 상기 언더커트 영역이 단일 에칭 또는 디벨로프 단계로 형성될 수 있도록 한다. 상기 언더커트 가능 층(14)을 형성하기 위해 사용된 조성물에 따라, 수평 에칭의 양은 습윤 또는 건조 에칭 시간이 증가함에 따라 증가함을 알 수 있을 것이다. 교차 결합 가능 언더커트 가능 층(14)을 사용하는 실시 예에서, 수평 에칭의 양은 교차 결합 온도를 낮추어 변경될 수 있으며, 따라서 상기 층이 패턴 전달 동안 더욱 빨리 디벨로프되도록 한다. 감광 언더커트 가능 층(14)의 경우, PER의 온도 또는 시간이 변경되어 그 같은 층에서 산 확산 속도를 다양하게 하도록 한다. 본 기술 분야의 공지 기술에 따라, 상기 언더커트 가능 층(14) 수평 에칭 정도에 영향을 미치기 위해 상기 노출 및/또는 디벨로프먼트 프로세스에 대한 추가 수정이 있을 수 있다.

현상제 접촉 또는 건조 에칭이 있은 후, 자유로운 스탠딩 T-형상 구조(22)가 기판(12)의 표면(12a)에 남아있거나, 표면(12a)에 포함될 수 있는 중간층에 남아있다. T-형상 구조(22) 각각은 직립 레그(24)(한 재료로 형성된) 그리고 일반적으로 수평 섹션(26)(두 번째 재료로 형성된)을 포함하며, 이들은 협동하여 언더커트 영역(23a, 23b)을 만든다. 레그(24)는 베이킹 후 상기 언터커트 층(14)과 화학적으로 동일하며, 그리고 대향된 수직 측벽(32a, 32b)에 의해 연결된 상측 및 하측 부분(28, 30)을 포함한다. 측벽(32a, 32b)은 서로 평행하며, 그리고 기판 표면(12a)과는 수직하고, 하측 부분(30)이 표면(12a), 또는 표면(12a)에 존재하는 중간층에 접촉한다. 즉, 수직 측벽(32a 또는 32b) 및 기판 표면(12a)(또는 어떤 중간층, 그 같은 층이 존재하는 때)에 의해 형성된 각도 A는 약 70 도 내지 약 110도, 바람직하게는 약 80도 내지 100도, 그리고 더욱 바람직하게는 약 85도 내지 95도이다.

섹션(26)은 베이킹 후 이미지 층(16)의 비-노출 부분과 화학적으로 동일하며, 각각의 상측 및 하측 표면(34a, 34b) 그리고 단부벽(endwall)(36a, 36b)을 포함한다. 각 섹션(26)은 길이 L이고, 이는 단부벽(36a, 36b) 사이에서 측정된 가장 긴 길이이다. L은 약 10nm 내지 1,000 nm 이며, 바람직하게는 약 20 nm 내지 100 nm 이며, 가장 바람직하게는 약 38nm 내지 45nm 이다. 상측 및 하측 표면(34a, 34b)은 서로 평행하고 표면(12a)에 평행하며, 단부벽(36a, 36b)은 서로 평행하며 측벽(32a, 32b)에 평행하고, 표면(12a)에 수직 하다. 섹션(26)의 하측 표면(34b)은 레그(24)의 상측 부분(28)에 인접한다. 직립 레그(24) 각각은 기판 표면(12a)(또는 어떤 중간층, 그 같은 중간층이 존재하는 때)과 하측 표면(34b) 사이 최대 거리로 정해지는 높이 H를 갖는다. 이 같은 높이 H는 상기 설명된 언더커트 가능 층(14)의 두께에 해당하고, 그리고 약 1nm 내지 100nm, 바람직하게는 약 20nm 내지 60nm 이며, 가장 바람직하게는 약 30nm 내지 50nm이다.

언더커트 영역(23a)은 단부벽(36a)에 의해 정해진 평면과 측면벽(32a) 사이 최대 거리로서 측정된 폭(Wa)을 갖는다. 마찬가지로, 언더커트 영역(23b)은 단부벽(36b)에 의해 정해진 평면과 측면벽(32b) 사이 최대 거리로서 측정된 폭(Wb)을 갖는다. 바람직하게, 이 같은 처리는 에칭 또는 다른 처리 동안 레그(24) 전체 높이 어느 것도 잃지 않고 폭(Wa, Wb)이 조정될 수 있도록 하며 상대적으로 작게 만들어진다. 본 발명 프로세스는 결국 Wa 또는 Wb가 약 1nm 내지 100nm, 바람직하게는 약 1nm 내지 50nm, 더욱 바람직하게는 약 1nm 내지 20nm이도록 한다. 바람직하게는 Wa 또는 Wb가 섹션(26) 길이 L의 약 0.5% 내지 49%, 바람직하게는 L의 약 10% 내지 40%, 더욱 바람직하게는 L의 약 20% 내지 35%이다. 당업자라면 본 발명 방법을 사용하여 형성된 특징 부분 가운데 다소의 변경이 있을 수 있으며, 특징 부분 타입 각각(예를 들면, 언터커트 영역, 언더커크-형성 특징 부분, T-형상 구조, 등)의 적은 퍼센트가 발명의 사상을 벗어나지 않고 상기 파라미터들의 바깥 측에 있을 수 있다. 따라서, 본원 명세서에서 설명된 측정 각각에 대하여, 특징 부분 타입 각각에 대하여 특징 부분의 50% 이상은 정의된 레인지(range)에 부합하며, 특징 부분의 바람직하게는 75%, 그리고 더욱 바람직하게는 90%가 정의된 레인지에 부합한다.

도 1(C)에서 도시된 바와 같이, 선택적으로 에칭 가능 조성물(38)이 T-형상 구조(22)로 이루어진 패턴 스택(10') 위로 코팅되며, 언더커트 영역(23a, 23b)을 채워서, 측벽(32a, 32b)를 접촉하도록 하며, 선택적으로 T-형상 구조(22)의 하측 표면(34b)을 접촉하도록 한다. 상기 선택적으로 에칭 가능 조성물(38)은 적절한 방법을 사용하여 적용될 수 있으며, 한 가지 바람직한 방법은 약 15초 내지 90초(바람직하게는 약 30초 내지 60초)동안 약 100rpm 내지 5,000rpm의 속도로 상기 조성물을 스핀 코팅하는 것이다. 상기 조성물이 적용된 뒤에, 약 15초 내지 90초(바람직하게는 약 30초 내지 60초)동안 약 50℃ 내지 300℃, 바람직하게는 약 80℃ 내지 120℃의 온도로 가열되어 용매를 증발시킨다. 상기 선택적으로 에칭 가능한 조성물(38)은 상기 언더커트 영역(23a, 23b)을 채우기에 충분한 평균 두께로 적용되어, 상기 조성물(38)이 측벽(32a, 32b), 선택적으로 T-형상 구조(22)의 하측 표면(34b)을 접촉하도록 한다. 일정 경우에는, 상기 선택적으로 에칭 가능한 조성물(38)이 상기 T-형상 구조(22)를 오버코팅한다. 상기 선택적으로 에칭 가능 조성물(38)의 평균 두께는 약 1nm 내지 1,000nm, 더욱 바람직하게는 약 1nm 내지 100nm, 그리고 가장 바람직하게는 약 1nm 내지 50nm이다. 본 발명에서 사용하기 위한 선택가능하고 에칭 가능한 조성물에 대하여는 하기에서 더욱 상세히 설명한다.

도 1(D)에서 도시한 바와 같이, 상기 선택적으로 에칭 가능한 조성물(38)이 마스크로서 T-형상 구조(22)를 사용하여 제거되며, 언더커트 영역(23a, 23b)에만 선택적으로 에칭 가능 조성물(38)을 남긴다. 바람직하게, RIE가 사용되어, CF₄, CHF₃, O₂, HBr, Cl₂, SF₆, C₂F₆, C₄F₈, CO, CO₂, N₂, H₂, C₄H₈, Ar, N₂H₂, He, CH₂F₂, 또는 이들의 혼합물인 반응성 이온 플라즈마를 사용하여 선택적으로 에칭 가능 조성물(38)을 선택적으로 제거하도록 한다. 에칭 시간은 상기 스택(10) 내에서 사용된 재료에 따라 변경될 것이나, 약 1초 내지 120초, 바람직하게는 약 15 내지 90초, 더욱 바람직하게는 약 30초 내지 90초 범위이다.

도 1(E)에서 도시된 바와 같이, 이미지 층(16) 그리고 언터커트 가능 층(14)(즉, 대체로 수평 섹션(26) 그리고 직립 레그(24) 각각)이 용매, 현상제, 건식 식각(드라이 에칭), 또는 이들의 조합을 사용하여 제거된다. 한 실시 예에서, CF₄, CHF₃, O₂, HBr, Cl₂, SF₆, C₂F₆, C₄F₈, CO, CO₂, N₂, H₂, C₄H₈, Ar, N₂H₂, He, CH₂F₂, 또는 이들의 혼합물을 사용하여 또 다른 건식 식각 단계로 제거가 수행될 수 있다. 이때 상기 언터커트 가능 층(14) 그리고 이미지 층(14)을 제거하기 위해 사용된 에칭 가스는 상기에서 선택적으로 에칭 가능한 조성물(38)을 선택적으로 제거하기 위해 사용된 에칭 가스와는 다르다. 상기 언터커트 층(14) 그리고 이미지 층(16)의 제거는 또한 N-메틸피롤리돈(NMP), MIBC, PGME, PGMEA, EL, 시클로헥사논, PnP를, GBL, 2-헵톤, 그리고 N-부틸 아세테이트와 같은 용매를 사용하거나, 수산화 테트라메틸암모늄(TMAH), 수산화 칼륨(KOH) 및 적절한 무기 알칼리 용매와 같은 현상제를 사용하여 수행되기도 한다. 용매 또는 현상제는 상기 층들을 용해하기 위한 충분한 시간(약 1 내지 120초, 바람직하게는 약 30 내지 60초)동안 상기 스택의 표면으로 푸들(puddled)될 수 있으며, 린싱 그리고 스핀-드라잉이 뒤이어진다. 선택적으로, 상기 스택이 충분한 시간 동안 용매 또는 현상제 내로 잠겨져서 상기 층들을 용해하도록 하며, 스핀-드라잉이 뒤이어 진다.

실시 예에 관계없이, 이미지 층(16) 그리고 언더커트 가능 층(14)을 제거한 후, 언터커트-형성 특징 부분(40)이 기판 표면(12a), 또는 표면(12a) 상에 존재할 수 있는 중간 층 위에 남아 있는다. 상기 언더커트-형성 특징 부분(40)은 언터커트 영역(23a, 23b)으로 증착된 건조되거나 경화된 선택적으로 에칭 가능 조성물(38)과 화학적으로 동일하다. 상기 언더커트-형성 특징 부분(40)은 각각 언더커트 영역(23a, 23b)의 폭(Wa,Wb)과 실질적으로 동일한 폭(w)을 갖는다. 더욱 특별히, 상기 언더커트-형성 특징 부분(40)의 폭(w)은 약 1nm 내지 100nm, 바람직하게는 약 5nm 내지 30nm, 그리고 가장 바람직하게는 약 10nm 내지 20nm이다. 상기 언더커트-형성 특징 부분(40)의 높이(h)는 직립 레그(24)의 높이(H)와 일치한다. 더욱 특별히, 상기 언더커트-형성 특징 부분(40)의 높이(h)는 약 1nm 내지 100nm, 바람직하게는 약 20nm 내지 60nm, 가장 바람직하게는 약 30nm 내지 50nm이다. w:h의 비는 약 10:1 내지 1:10, 바람직하게는 약 1:1 내지 1:5이며, 더욱 바람직하게는 약 1:1 내지 1:3이다. 최종 언더커트-형성 특징 부분(40)의 높이(h)는 상기 언더커트 가능 층(14)의 두께를 조정함에 의해 조정될 수 있으며, 상기 폭(w)은 언더커팅을 위해 사용된 에칭 프로세스 또는 언더커트의 양을 조정함에 의해 조정될 수 있다. 상기 언더커트-형성 특징 부분의 피치는 패턴의 라인폭을 조정함에 의해, 또는 본원 명세서에 설명된 바와 같은 멀티플-패터닝 방법을 사용하여 변경될 수 있다.

본 발명의 또 다른 실시 예가 도 2에서 도시된다. 도 2(A)와 관련하여, 패턴 스택(10')이 제공된다. 상기 패턴 스택(10')은 적절한 방법을 사용하여 형성될 있으며(예를 들면, 전형적인 사진인쇄, 디벨로프먼트, 그리고 식각(에칭)), 기판 표면(12a) 또는 기판 표면(12a) 상에 존재할 수 있는 중간층 상에 제1 패턴을 만들기 위해 개시된 패턴닝 방법을 포함한다(도시되지 않음). 상기 패터닝은 각각 폭(w)과 높이(h)를 갖는, 기판 표면(12a)(또는 중간층) 상에 형성된 다수의 초기 특징 부분(40)을 포함한다. 도 2(B)에서, 언더커트 가능 층(44)이 패턴 스택(10') 상에 형성되며, 상기 설명된 바와 같이, 뒤이어 이미지 층(46)이 온다. 상기 언더커트 가능 층(44)의 평균 두께(베이킹 후)는 약 1nm 내지 100nm, 바람직하게는 약 10nm 내지 80nm, 가장 바람직하게는 약 20nm 내지 50nm이다. 상기 언더커트 가능 층(44)은 최초 특징 부분(40)의 높이(h)와 같거나 혹은 그보다 다소 큰 평균 두께로 형성된다(예를 들면 최초 특징 부분의 높이(h) +/- 30%). 상기 이미지 층(46)(베이킹 후)은 약 1nm 내지 500nm, 바람직하게는 약 50nm 내지 300nm, 가장 바람직하게는 약 100nm 내지 200nm이다.

도 2(B)에서 도시된 바와 같이, 상기 이미지 층(46)은 다음에 상기 이미지 층(46) 위에 위치한 마스크(18)를 사용하여 적절한 파장 광선에 노출시킴으로써 패턴이 만들어지며, 뒤 이어서 상기 설명된 바와 같이 습윤 또는 건식 에칭이 되어 패턴을 상기 층들로 전달하도록 하고 상가 언더커트 가능 층(44)을 수평으로 에칭하도록 한다. 이 같은 패터닝 프로세스가 최초의 패턴과 정렬되며, 바람직하게는 제1 패턴 보다 좁은 오프닝을 갖는 마스크를 사용하여 수행되어 최종 특징 부분들 사이에서 규칙적인 피치를 유지하도록 한다(하기에서 설명된다). 그러나, 특징적인 기하학적 요구는 요구되는 피치 그리고 라인 크기에 따라 달라질 것이다. 패턴 전달이 있은 후, T-형상 구조(52)가 도 2(C)에서 도시된 바와 같이, 기판(12)의 표면(12a), 또는 표면(12a)상에 포함될 수 있는 중간층에 유지된다. T-형상 구조(52) 각각은 직립 레그(54) 그리고 수평 섹션(56)을 포함하며, 그리고 언더커트 영역(53a, 53b)을 만든다.

레그(54)는 서로 평행한 대향 하는 수직 측벽(62a, 62b)에 의해 연결된 상측 및 하측 부분(58, 60)을 포함한다. 상기 패턴이 최초 특징 부분(40)과 정렬되는 때, 레그(54)는 최초 특징 부분(40)과 화학적으로 동일한 코어(63)를 포함하며, 측벽(62a, 62b)에 의해 만들어진 레그(54)의 바깥 측 부분은 도 2(C)에서 도시된 바와 같이 베이킹 후 언더커트 가능 층(44)과 화학적으로 동일하다. 레그(54)는 기판 표면(12a)과 수직하며, 하측 부분(60)이 표면(12a) 또는 표면(12a) 상에 존재하는 중간층과 접촉한다. 즉, 수직 측벽(62a, 62b)로부터 기판 표면(12a)(또는 중간층, 만약 존재한다면)까지로 측정된 각도 A는 약 70도 내지 110도, 바람직하게는 약 80도 내지 100도, 그리고 가장 바람직하게는 약 85도 내지 95도이다.

섹션(56)은 베이킹 이후 이미지 층(46)의 비-노출 부분과 화학적으로 동일하며, 각각의 상측 및 하측 표면(64a, 64b) 그리고 단부벽(66a, 66b)을 포함한다. 섹션(56) 각각은 단부벽(36a, 36b) 사이에서 측정된 가장 큰 거리인 길이 U를 갖는다. U는 약 30nm 내지 1,000nm이며, 바람직하게는 약 50nm 내지 200nm이고, 가장 바람직하게는 약 65nm 내지 100nm 이다. 상측 및 하측 표면(64a, 64b)은 서로 그리고 표면(12a)에 평행하며, 측벽(66a, 66b)이 서로 그리고 측벽(62a, 62b)에 평행하고, 표면(12a)에 수직이다. 섹션(56)의 하측 표면(64b)은 레그(54)의 상측 부분(58)에 인접한다. 직립 레그(54)는 기판 표면(12a)(또는 어떤 중간층, 그 같은 중간층이 존재한다면)과 하측 표면(64b) 사이 최대 거리에 의해 정해진 높이 H'를 갖는다. 이 같은 높이 H'는 상기 설명된 제2 언더커트 가능층(44)의 평균 두께와 동일하며, 약 1nm 내지 100nm, 바람직하게는 약 10nm 내지 80nm, 그리고 가장 바람직하게는 약 20nm 내지 50nm이다.

언더커트 영역(53a)은 단부벽(66a)에 의해 만들어진 평면과 측벽(62a) 사이 최대 거리로서 측정된 폭(Wa')을 갖는다. 마찬가지로, 언더커트 영역(53b)은 단부벽(66b)에 의해 만들어진 평면과 측벽(62b) 사이 최대 거리로서 측정된 폭(Wb')을 갖는다. 바람직하게, 이 같은 프로세스는 에칭 또는 다른 처리 동안 Wa', Wb'가 조정되도록 하고 레그(54)의 전체 높이를 전혀 손상하지 않고 상대적으로 작게 만들어지도록 한다. 본 발명 프로세스는 결국 약 1nm 내지 100nm, 바람직하게는 1nm 내지 50nm, 그리고 더욱 바람직하게는 1nm 내지 20nm의 Wa' 또는 Wb'를 만든다. 바람직하게는 Wa' 또는 Wb'가 섹션(26) 길이 L'의 약 0.5% 내지 49%, 바람직하게는 L'의 약 10% 내지 40%, 더욱 바람직하게는 L'의 약 20% 내지 35%이다.

도 2(D)에서 도시된 바와 같이, 선택적으로 에칭 가능 조성물(68)이 T-형상 구조(52)로 코팅되며, 언더커트 영역(53a, 53b)을 채운다. 상기 선택적으로 에칭 가능 조성물(68)은 적절한 방법을 사용하여 적용될 수 있으며, 한가지 적절한 방법은 약 15초 내지 90초(바람직하게는 약 30초 내지 60초)동안 약 100rpm 내지 5,000rpm(바람직하게 약 500rpm 내지 3,000rpm)의 속도로 상기 조성물을 스핀 코팅하는 것이다. 상기 선택적으로 에칭 가능한 조성물(68)이 적용된 뒤에, 약 15초 내지 90초(바람직하게는 약 30초 내지 60초)동안 약 50℃ 내지 300℃, 바람직하게는 약 80℃ 내지 120℃의 온도로 가열되어 용매를 증발시킨다. 상기 선택적으로 에칭 가능한 조성물(68)은 상기 언더커트 영역(53a, 53b)을 채우기에 충분한 평균 두께로 적용되어, 상기 조성물(68)이 측벽(62a, 62b), 선택적으로 T-형상 구조(52)의 하측 표면(64b)을 접촉하도록 한다. 일정 경우에는, 상기 선택적으로 에칭 가능한 조성물(68)이 상기 T-형상 구조(52)를 오버코팅한다. 상기 경화되거나 건조된 선택적으로 에칭 가능 조성물(68)의 평균 두께는 약 1nm 내지 1,000nm, 바람직하게는 약 1nm 내지 100nm, 그리고 가장 바람직하게는 약 1nm 내지 50nm이다.

도 2(E)에서 도시한 바와 같이, 상기 제2 선택적으로 에칭 가능한 조성물(68)이 마스크로서 T-형상 구조(52)를 사용하여 제거되며, 언더커트 영역(53a, 53b)에만 제2의 선택적으로 에칭 가능 조성물(68)을 남긴다. 바람직하게, RIE가 사용되어, CF₄, CHF₃, O₂, HBr, Cl₂, SF₆, C₂F₆, C₄F₈, CO, CO₂, N₂, H₂, C₄H₈, Ar, N₂H₂, He, CH₂F₂ 또는 이들의 혼합물인 반응성 이온 플라즈마를 사용하여 제2의 선택적으로 에칭 가능 조성물(68)을 선택적으로 제거하도록 한다. 에칭 시간은 상기 스택(10) 내에서 사용된 재료에 따라 변경될 것이나, 약 1초 내지 120초, 바람직하게는 약 15 내지 90초, 더욱 바람직하게는 약 30초 내지 90초 범위이다.

도 2(F)에서 도시된 바와 같이, 제2의 이미지 층(46)(즉, 섹션 56) 그리고 제2의 언터커트 가능 층(44)(즉, 레그 부분(54)이 상기 설명한 바와 같이 제거되며, 기판 표면(12a) 또는 중간층(존재하는 때) 상에 앞서 형성된 초기의 특징 부분(40) 그리고 다수의 언더커트-형성 특징 부분(40')을 남긴다. 상기 언더커트-형성 특징 부분(40')은 언더커트 영역(53a, 53b) 내로 증착된 선택적으로 에칭 가능 조성물(68)과 화학적으로 동일하다. 상기 언더커트-형성 특징 부분(40')은 각각 언더커트 영역(53a, 53b)의 폭(Wa,Wb)과 실질적으로 동일한 폭(w)을 갖는다. 더욱 특별히, 상기 언더커트-형성 특징 부분(40')의 폭(w')은 약 1nm 내지 100nm, 바람직하게는 약 5nm 내지 30nm, 그리고 가장 바람직하게는 약 10nm 내지 20nm이다. 상기 언더커트-형성 특징 부분(40')의 높이(h')는 직립 레그(54)의 높이(H')와 일치한다. 더욱 특별히, 상기 언더커트-형성 특징 부분(40')의 높이(h')는 약 1nm 내지 100nm, 바람직하게는 약 20nm 내지 60nm, 가장 바람직하게는 약 30nm 내지 50nm이다. 제2의 언더커트-형성 특징 부분(40')의 높이(h')는 상기 언더커트 가능 층(44)의 두께를 조정함에 의해 조정될 수 있으며, 상기 폭(w')은 언더커팅을 위해 사용된 에칭 프로세스 또는 언더커트의 양을 조정함에 의해 조정될 수 있다. 상기 언더커트-형성 특징 부분의 피치는 패턴의 라인폭을 조정함에 의해, 또는 본원 명세서에 설명된 바와 같은 멀티플-패터닝 방법을 사용하여 변경될 수 있다.

도 3은 본 발명의 또 다른 실시 예를 도시한다. 도 3(A)와 관련하여, 채워진 언더커트 영역(23a,23b)을 갖는 제1 다수의 T-형상 구조(22)가 앞서 도 1(A)-(D)와 관련하여 설명된 바와 같이, 기판 표면(12a) 또는 중간층 상에 형성된다. 그러나, 제1 언더커트 가능 층(14) 그리고 제1 이미지 층(16)이 제1 선택적으로 에칭 가능 조성물(38)과 함께 기판(12) 상에 남아있는다. 제2 언더커트 가능 층(44)이 스택(10) 상에 형성되며, 뒤이어 앞서 설명한 바와 같이 제2 이미지 층(46)이 온다. 바람직하게는, 제2 언더커트 가능 층(44)이 제1 다수의 f-형상 구조(22)를 오버코팅하기에 충분한 평균 두께로 형성된다. 특히, 베이킹 후 가장 높은 특징 부분의 상부에서 측정되는 때, 제2 언더커트 가능 층(44)의 평균 두께는 약 1nm 내지 100nm, 바람직하게는 약 10nm 내지 80nm, 그리고 가장 바람직하게는 약 20 nm 내지 50nm이다. 상기 기판 표면(12a)이 토포그래피를 포함하면, 상기 언더커트 가능 층(14)은 기판 토포그래피를 커버하고 그리고 상기 토포그래피 이상의 평균 두께를 달성 하기에 충분한 두께로 적용되는 것이 바람직하다.이미지 층(46)(베이킹 이후)의 평균 두께는 약 1nm 내지 약 500nm인 것이 좋으며, 바람직하게는 약 50nm 내지 300nm 인것이 바람직하고, 더욱 바람직하게는 약 100nm 내지 200nm 인 것이 좋다. 제2 언터커트 가능 층(44) 그리고 제2 이미지 층(46)은 요구되는 토포그래피에 따라 제1 언더커트 가능 층(14) 그리고 제1 이미지 층(imaging layer)(16)과 같거나 다른 재료로 형성될 수 있다.

제2 이미지 층(46) 그리고 언더커트 가능 층(44)이 다음에 상기 설명된 바와 같이 패턴(pattern)되어서 도 3(C)에서 도시된 바와 같이 다수의 T-형상 구조(22')를 만들도록 한다. T-형상 구조(22') 각각은 직립 레그(24') 그리고 일반적으로 수평 섹션(26')을 포함하며, 언더커트 영역(23a', 23b')을 만든다. 레그(24')는 베이킹 후 제2 언터커트 층(44)과 화학적으로 동일하며, 그리고 대향 된 수직 측벽(32a', 32b')에 의해 연결된 상측 및 하측 부분(28', 30')을 포함한다. 측벽(32a', 32b')은 서로 평행하며, 그리고 기판 표면(12a)과는 수직하고, 하측 부분(30')이 표면(12a), 또는 표면(12a)에 존재하는 중간층에 접촉한다. 즉, 수직 측벽(32a' 또는 32b') 및 기판 표면(12a)(또는 어떤 중간층, 그 같은 층이 존재하는 때)에 의해 형성된 각도 A'는 약 70 도 내지 110도, 바람직하게는 약 80도 내지 100도, 그리고 더욱 바람직하게는 약 85도 내지 95도이다.

섹션(26')은 베이킹 후 제2 이미지 층(46)의 비-노출 부분과 화학적으로 동일하며, 각각의 상측 및 하측 표면(34a', 34b') 그리고 단부벽(endwall)(36a', 36b')을 포함한다. 상측 및 하측 표면(34a', 34b')은 서로 평행하고 표면(12a)에 평행하며, 단부벽(36a', 36b')은 서로 평행하며 측벽(32a', 32b')에 평행하고, 표면(12a)에 수직 하다. 섹션(32')은 길이 L'이고, 이는 단부벽(36a', 36b') 사이에서 측정된 가장 긴 길이이다. L'은 약 10nm 내지 1,000 nm 이며, 바람직하게는 약 20 nm 내지 100 nm 이며, 가장 바람직하게는 약 38nm 내지 45nm 이다. 섹션(26')의 하측 표면(34b')은 레그(24')의 상측 부분(28')에 인접한다. 직립 레그(24') 각각은 기판 표면(12a)(또는 어떤 중간층, 그 같은 중간층이 존재하는 때)과 하측 표면(34b) 사이 최대 거리로 정해지는 높이 H'를 갖는다. 이 같은 높이 H'는 상기 설명된 언더커트 가능 층(44)의 두께에 해당하고, 제1 다수의 T-형상 구조(22)의 직립 레그(24)의 높이 H 보다 더 높다. 바람직하게는, 제2 다수의 T-형상 구조의 레그 높이 H'는 약 1nm 내지 100nm, 바람직하게는 약 20nm 내지 80nm 이며, 가장 바람직하게는 약 30nm 내지 60nm이다.

언더커트 영역(23a')은 단부벽(36a')에 의해 정해진 평면과 측면벽(32a') 사이 최대 거리로서 측정된 폭(Wa')을 갖는다. 마찬가지로, 언더커트 영역(23b')은 단부벽(36b')에 의해 정해진 평면과 측면벽(32b') 사이 최대 거리로서 측정된 폭(Wb')을 갖는다. 바람직하게, 이 같은 처리는 에칭 또는 다른 처리 동안 레그(44) 전체 높이 어느 것도 잃지 않고 폭(Wa', Wb')이 조정될 수 있도록 하며 상대적으로 작게 만들어진다. 본 발명 프로세스는 결국 Wa' 또는 Wb'가 약 1nm 내지 100nm, 바람직하게는 약 1nm 내지 50nm, 더욱 바람직하게는 약 1nm 내지 20nm이도록 한다. 바람직하게는 Wa' 또는 Wb'가 길이 L'의 약 0.5% 내지 49%, 바람직하게는 L'의 약 10% 내지 40%, 더욱 바람직하게는 L'의 약 20% 내지 35%이다.

도 3(D)에서 도시된 바와 같이, 선택적으로 에칭 가능 조성물(38')이 제1 및 제2 다수의 T-형상 구조(22, 22')로 이루어진 패턴 스택(10') 위로 코팅되며, 제2 다수의 T-형상 구조(22')의 언더커트 영역(23a', 23b')을 채운다. 상기 제2의 선택적으로 에칭 가능 조성물(38')은 상기 설명한 바와 같이 적절한 방법을 사용하여 적용될 수 있다. 상기 제2 선택적으로 에칭 가능한 조성물(38')은 제2 다수의 T-형상 구조(22')를 오버코팅함이 없이 제1 다수의 T-형상 구조(22)를 오버코팅하기에 충분한 평균 두께로 적용되는 것이 바람직하다. 특히, 베이킹 후 가장 높은 특징 부분(즉, 제1 다수의 T-형상 구조) 상부에서 측정되는 제2 에칭 가능 조성물(38')의 평균 두께는 약 1nm 내지 100nm인 것이 바람직하며, 약 10nm 내지 80nm 인 것이 더욱 바람직하고, 그리고 약 20 nm 내지 50nm 인 것이 가장 바람직하다.

도 3(E)에서 도시한 바와 같이, 상기 제2 선택적으로 에칭 가능한 조성물(38')이 마스크로서 제1 및 제2 T-형상 구조(22, 22')를 사용하여 선택적으로 제거되며, 언더커트 영역에만 제1 및 제2의 선택적으로 에칭 가능 조성물(38, 38')을 남긴다. 도 3(F)에서 도시된 바와 같이, 제1 및 제2 이미지 층(16, 46)(즉, 수평 섹션(26, 26') 그리고 제1 및 제2 언더커트 가능 층(14, 44)(즉, 직립의 레그(24, 24')가 본원 명세서에서 설명한 바와 같이 제거되며, 그 뒤에 제1 다수의 언더커트 특징 부분(40) 그리고 제2 다수의 언더커트-형성 특징 부분(40')을 남긴다. 상기 제1 다수의 언더커트-형성 특징 부분(40)은 언더커트 영역(23a, 23b) 내로 증착된 선택적으로 에칭 가능 조성물(38)과 화학적으로 동일하다. 상기 제2 다수의 언더커트-형성 특징 부분(40')은 각각 언더커트 영역(23a, 23b)에 증착된 선택적으로 에칭 가능한 조성물(38')과 화학적으로 동일하다.

제1 언더커트-형성 특징 부분(40)은 도 1과 관련하여 상기 설명된 것과 같이, 언더커트 영역(23a, 23b)의 폭(Wa,Wb)과 실질적으로 동일한 폭(w)을 갖는다. 제1 언더커트-형성 특징 부분(40)의 높이(h)는 도 1과 관련하여 앞서 설명한 바와 같이, 직립 레그(24)의 높이(H)와 실질적으로 동일하다. 제2 언더커트-형성 특징 부분(40')은 언더커트 영역(23a', 23b')의 폭(Wa',Wb')과 실질적으로 동일한 폭(w')을 갖는다. 더욱 특별히, 상기 제2 언더커트-형성 특징 부분(40')의 폭(w')은 약 1nm 내지 100nm, 바람직하게는 약 1nm 내지 50nm, 그리고 가장 바람직하게는 약 1nm 내지 20nm이다. 상기 언더커트-형성 특징 부분(40')의 높이(h')는 직립 레그(24')의 높이(H')와 일치한다. 더욱 특별히, 상기 언더커트-형성 특징 부분(40')의 높이(h')는 약 1nm 내지 100nm, 바람직하게는 약 10nm 내지 80nm, 가장 바람직하게는 약 20nm 내지 50nm이다. w':h'의 비는 약 10:1 내지 1:10, 바람직하게는 약 1:1 내지 1:5이며, 더욱 바람직하게는 약 1:1 내지 1:3이다. 최종 언더커트-형성 특징 부분(40,40')의 높이(h')는 상기 언더커트 가능 층(14,44)의 두께를 조정함에 의해 조정될 수 있으며, 상기 폭은 언더커트의 양을 조정함에 의해 및/또는 사용된 에칭 프로세스에 의해 조정될 수 있다.

또 다른 선택적 실시 예가 도 4에서 도시된다. 제1 이미지 층(16) 그리고 제1 언더커트 가능 층(14)이 패턴되어서 도 1과 관련하여 앞서 설명된 바와 같이 언더커트 영역을 갖는 제1 다수의 T-형상 구조(22)를 만들도록 한다. 도 4(A)에서 도시된 바와 같이, 제1 선택적으로 에칭 간응 조성물이 다음 패턴된 스택(10')으로 증착된다. 제1 선택적으로 에칭 가능 조성물(38)이 제1 T-형상 구조(22)를 오버코팅함이 없이 상기 언더커트 영역(23a, 23b)을 채우고 기판 표면(12a)을 커버하기에 충분한 평균 두께로 적용된다. 바람직하게, 제1 선택적으로 에칭 가능 조성물(38)이 도 4(A)에서 도시된 바와 같이, 제1 언더커트 가능 층(14)의 평균 두께와 실질적으로 동일한(다시 말해서, 제1 T-형상 구조(22)의 레그(24) 높이와 실질적으로 동일한) 평균 두께로 적용되며, 측벽(32a, 32b)를 접촉하도록 하며, 선택적으로 제1 T-형상 구조(22)의 하측 표면(34b)을 접촉하도록 한다. 상기 제1의 선택적으로 에칭 가능 조성물(38)의 평균 두께는 약 1nm 내지 100nm, 바람직하게는 약 20nm 내지 60nm, 가장 바람직하게는 약 30nm 내지 50nm이다.

제2 다수의 T-형상 구조(22')가 다음에 도 4(B)에서 도시된 바와 같이, 제1 선택적으로 에칭 가능 조성물(38) 상에 형성된다. 제2 다수의 T-형상 구조(22')를 형성하기 위해, 제2의 언더커트 가능 층(44) 그리고 제2의 이미지 층(46)이 스택(10') 위에 형성된다(도시되지 않음). 제2의 언더커트 가능 층(44)은 제1 이미지 층(16)의 평균 두께와 실질적으로 동일한(다시 말해서, 제1 I-형상 구조(22)의 수평 부분(26) 평균 두께와 실질적으로 동일한) 평균 두께로 형성된다. 제2 언더커트 가능 층(44)의 평균 두께는 약 1nm 내지 100nm, 바람직하게는 약 20nm 내지 60nm, 가장 바람직하게는 약 30nm 내지 50nm이다. 제2 언터커트 가능 층(44) 그리고 제2 이미지 층(46)은 요구되는 토포그래피에 따라 제1 다수의 T-형상 구조(22)를 형성하기 위해 사용된 언더커트 가능 층(14) 그리고 이미지 층(16)과 같거나 다른 재료로 형성될 수 있다. 제2 이미지 층(46)의 평균 두께는 약 1nm 내지 약 500nm인 것이 좋으며, 바람직하게는 약 50nm 내지 300nm 인것이 바람직하고, 더욱 바람직하게는 약 100nm 내지 200nm 인 것이 좋다. 다음에 제2 이미지 층(46) 그리고 언터커트 가능 층(44)은 앞서 설명된 바와 같이 패턴이되어, 제2 다수의 T-형상 구조(22')를 만들도록 한다.

제2 다수의 T-형상 구조(22') 각각은 직립 레그(24') 그리고 일반적으로 수평 섹션(26')을 포함하며, 언더커트 영역(23a', 23b')을 만든다. 레그(24')는 베이킹 후 제2 언터커트 층(44)과 화학적으로 동일하며, 그리고 대향 된 수직 측벽(32a', 32b')에 의해 연결된 상측 및 하측 부분(28', 30')을 포함한다. 측벽(32a', 32b')은 서로 평행하며, 그리고 기판 표면(12a)과는 수직하고, 하측 부분(30')이 표면(12a), 또는 표면(12a)에 존재하는 중간층에 접촉한다. 즉, 수직 측벽(32a' 또는 32b') 및 표면(38a)에 의해 형성된 각도 A'는 약 70 도 내지 110도, 바람직하게는 약 80도 내지 100도, 그리고 더욱 바람직하게는 약 85도 내지 95도이다.

도 4(B)에서 도시된 바와 같이, 섹션(26')은 베이킹 후 제2 이미지 층(46)의 비-노출 부분과 화학적으로 동일하며, 각각의 상측 및 하측 표면(34a', 34b') 그리고 단부벽(endwall)(36a', 36b')을 포함한다. 섹션(32')은 길이 L'이고, 이는 단부벽(36a', 36b') 사이에서 측정된 가장 긴 길이이다. L'은 약 10nm 내지 1,000 nm 이며, 바람직하게는 약 20 nm 내지 100 nm 이며, 가장 바람직하게는 약 38nm 내지 45nm 이다. 상측 및 하측 표면(34a', 34b')은 서로 평행하고 표면(12a)에 평행하며, 단부벽(36a', 36b')은 서로 평행하며 측벽(32a', 32b')에 평행하고, 표면(12a)에 수직 하다. 섹션(26')의 하측 표면(34b')은 레그(24')의 상측 부분(28')에 인접한다. 직립 레그(24')는 표면(38a)과 하측 표면(34b') 사이 최대 거리로 정해지는 높이 H'를 갖는다. 이 같은 높이 H'는 제2 언더커트 가능 층(44)의 평균 두께에 해당한다. 더욱 바람직하게, 제2 다수의 T-형상 구조(22')의 레그 높이 H'는 약 1nm 내지 500nm, 바람직하게는 약 50nm 내지 200nm 이며, 가장 바람직하게는 약 100nm 내지 200nm이다.

언더커트 영역(23a')은 단부벽(36a')에 의해 정해진 평면과 측면벽(32a') 사이 최대 거리로서 측정된 폭(Wa')을 갖는다. 마찬가지로, 언더커트 영역(23b')은 단부벽(36b')에 의해 정해진 평면과 측면벽(32b') 사이 최대 거리로서 측정된 폭(Wb')을 갖는다. 바람직하게, 이 같은 처리는 에칭 또는 다른 처리 동안 레그(24') 전체 높이 어느 것도 잃지 않고 폭(Wa', Wb')이 조정될 수 있도록 하며 상대적으로 작게 만들어진다. 본 발명 프로세스는 결국 Wa' 또는 Wb'가 약 1nm 내지 100nm, 바람직하게는 약 1nm 내지 50nm, 더욱 바람직하게는 약 1nm 내지 20nm이도록 한다. 바람직하게는 Wa' 또는 Wb'가 L'의 약 0.5% 내지 49%, 바람직하게는 L'의 약 10% 내지 40%, 더욱 바람직하게는 L'의 약 20% 내지 35%이다.

도 4(C)에서 도시된 바와 같이, 다음에 제2 선택적으로 에칭 가능 조성물(38')이 언더커트 영역(23a', 23h')을 채우는 스택(10')으로 적용된다. 도 4(D)-(F)에서 도시된 바와 같이, 제1 및 제2 선택적으로 에칭 가능 조성물(38, 38')이 마스크로서 T-형상 구조(22, 22')를 사용하여 제거되며, 언더커트 영역에만 그리고 제2 다수의 T-형상 구조(22') 아래에 제1 및 제2 언더커트 조성물(38, 38')을 남긴다. 다음에 일련의 에칭 및/또는 디벨로핑 단계가 사용되어 제1 및 제2 언더커트 층(14,44)과 제1 및 제2 이미지 층(16,46)을 제거하며, 뿐만 아니라 제2 다수의 T-형상 구조(22')의 직립 레그(24') 아래의 제1 선택적으로 에칭 가능 조성물(38)의 나머지 부분을 제거하여, 도 4(G)에서 도시된 바와 같이 제1 다수의 언더커트-형성 특징 부분(40) 그리고 제2 다수의 언더커터-형성 특징 부분(40')을 뒤에 남기도록 한다. 제1 다수의 언더커트-형성 특징 부분(40)은 언더커트 영역(23a, 23b) 내로 증착된 제1 선택적으로 에칭 가능 조성물(38)과 동일하다. 제2 다수의 언더커트-형성 특징 부분(40')은 언더커트 영역(23a', 23b') 내로 증착된 제2 선택적으로 에칭 가능 조성물(38')과 동일하다.

제1 언더커트-형성 특징 부분(40)은 도 1과 관련하여 상기 설명된 것과 같이, 언더커트 영역(23a, 23b)의 폭(Wa,Wb)과 실질적으로 동일한 폭(w)을 갖는다. 제1 언더커트-형성 특징 부분(40)의 높이(h)는 도 1과 관련하여 앞서 설명한 바와 같이, 직립 레그(24)의 높이(H)와 실질적으로 동일하다. 제2 언더커트-형성 특징 부분(40')은 언더커트 영역(23a', 23b')의 폭(Wa',Wb')과 실질적으로 동일한 폭(w')을 갖는다. 더욱 특별히, 상기 제2 언더커트-형성 특징 부분(40')의 폭(w')은 약 1nm 내지 100nm, 바람직하게는 약 1nm 내지 50nm, 그리고 가장 바람직하게는 약 1nm 내지 20nm이다. 상기 언더커트-형성 특징 부분(40')의 높이(h')는 제1 선택적으로 에칭 가능 조성물(38) 그리고 제2 언더커트 가능 층(44)을 결합한 평균 두께에 해당한다(다시 말해서, 제1 선택적으로 에칭 가능 조성물(38) 평균 두께에 제2 다수의 T-형상 구조(22')의 직립 레그(24')의 높이를 더한 것과 동일하다). 더욱 특별히, 상기 언더커트-형성 특징 부분(40')의 높이(h')는 약 1nm 내지 100nm, 바람직하게는 약 20nm 내지 60nm, 가장 바람직하게는 약 30nm 내지 50nm이다. w':h'의 비는 약 10:1 내지 1:10, 바람직하게는 약 1:1 내지 1:5이며, 더욱 바람직하게는 약 1:1 내지 1:3이다. 최종 언더커트-형성 특징 부분(40,40')의 높이는 상기 언더커트 가능 층(14,44)의 두께를 조정함에 의해 조정될 수 있으며, 상기 폭은 언더커트의 양을 조정함에 의해 및/또는 사용된 에칭 프로세스에 의해 조정될 수 있다.

본 발명의 또 다른 실시 예가 도 5에 도시된다. 도 5(A)에서, 채워진 언더커트 영역을 갖는 T-형상 구조(22)가 도 1(A)-(D)에서 도시된 바와 같이 먼저 기판 표면(12a) 상에 또는 중간층(도시되지 않았으나 그 같은 층이 존재하는 경우)상에 형성된다. 제1 정각(conformal) 층(70)이 도 5(A)에서 도시된 바와 같이 T-형상 구조(22) 위에 형성된다. 제1 정각 층(70)은 화학 증기 증착(CVD), 플라즈마 증진 CVD(PECVD), 물리적 증기 증착, 원자 층 증착, 또는 스핀-코팅과 같은 적절한 방법을 사용하여 적용될 수 있다. 기판 위의 제1 정각 층 평균 두께는 약 1nm 내지 100nm, 바람직하게는 약 1nm 내지 50nm 이며, 더욱 바람직하게는 약 1nm 내지 20nm이다. 상기 제1 정각 층(70)은 상기 T-형상 구조(22)의 상측 표면(34a) 그리고 단부벽(36a, 36b)을 커버하고 균등하게 코팅하며, 그리고 그 같은 구조의 토포그래피(topography) 위에서 상기 평균 두께를 달성하기에 충분한 평균 두께로 적용된다. 따라서, 도 5(A)에서 도시된 바와 같이, 제1 정각 층(70)은 기판 표면(12a)와 평행하게 배치되는 수평 부분(70a) 그리고 단부벽(36a, 36b)과 평행하게 배치되는 수직 부분(70b)을 갖는다. 상기 수평 부분(70a)은 기판 표면(12a) 그리고 T-형상 구조(22)의 상측 표면(34a)에 인접하며, 상기 수직 부분(70b)은 T-형상 구조(22)의 단부벽(36a, 36b)과 채워진 언더커트 영역(23a, 23b)에 인접한다.

다음에 제2 정각 층(72)가 도 5(B)에서 도시된 바와 같이 제1 정각 층(71)에 인접하여 형성된다. 제2 정각 층(72)은 제1 정각 층(70)과는 다른 재료로 형성된다. 정각 층들을 형성하는 데 사용하기 위한 적절한 조성물이 하기에서 더욱 상세히 설명된다. 제2 정각 층(72)은 CVD, PECVD, 물리적 증기 증착, 원자 층 증착, 또는 스핀-코팅과 같은 적절한 방법을 사용하여 적용될 수 있다. 스택 위의 제2 정각 층(72)의 평균 두께는 약 1nm 내지 100nm, 바람직하게는 약 1nm 내지 50nm 이며, 더욱 바람직하게는 약 1nm 내지 20nm이다. 상기 제2 정각 층(72)은 제1 정각 층(70)의 토포그래피를 커버하고 균등하게 코팅하며, 그리고 그 같은 토포그래피 위에서 상기 평균 두께를 달성하기에 충분한 평균 두께로 적용된다. 따라서 도 5(B)에서 도시된 바와 같이, 제2 정각 층(72)은 제1 정각 층(70)의 수평 부분(70a)에 인접한 수평 부분(72a)을 가지며, 제1 정각 층(70)의 수직 부분(70b)에 인접한 수직 부분(72b)을 갖는다.

도 5(C)에서 도시된 바와 같이, 스택(10')은 제1 에칭을 받아서 제2 정각 층(72) 부분을 제거하며 제1 정각 층(70) 부분을 들어내도록 한다. 에칭은 CF₄, CHF₃, O₂, HBr, Cl₂, SF₆, C₂F₆, C₄F₈, CO, CO₂, N₂, H₂, C₄H₈, Ar, N₂H₂, He, CH₂F₂, 또는 이들의 혼합물을 사용하여 수행된다. 에칭 시간은 제2 정각 층(72')에 따라 다양하다; 그러나, 그 시간은 약 1초 내지 120초이며, 바람직하게는 약 15초 내지 90초이며, 더욱 바람직하게는 30초 내지 60초이다. 바람직하게, 에칭이 수행되어 제2 정각 층(72)의 수평 부분(72a)을 제겅하며, 스택(10') 위에 수직 부분(72b)을 남긴다. 남아있는 수직 부분(72b)은 상측 부분(74)과 하측 부분(76)을 갖는다. 도 5(D)에서 도시한 바와 같이, 스택(10')은 제2 에칭을 받게 되며, 제1 정각 층(70)의 들어 내진 부분을 제거하도록 하고, 이와 같이 제거된 양은 제1 정각 층(70)의 평균 두께와 동일하여 상기 T-형상 구조(22)의 상측 표면(34a)과 기판 표면(12a)을 들어내도록(uncover) 한다. 에칭은 약 1초 내지 120초, 바람직하게는 약 15초 내지 90초, 더욱 바람직하게는 30초 내지 60초인 동안 수행된다. 에칭 가스로 어느 것을 사용할 수도 있으나, 제2 에칭은 제1 에칭과는 다른 부식액을 사용한다. 제2 에칭은 결국 제2 정각 층(72)의 수직 부분(72b)의 상측 부분(74)을 제거한다.

도 5(E)에서 도시된 바와 같이, 스택(10')이 제3 에칭을 받으며 T-형상 구조(22) 그리고 제1 정각 층(70)의 수직 부분(70b)을 제거한다. 에칭은 약 1초 내지 120초, 바람직하게는 약 15초 내지 90초, 더욱 바람직하게는 30초 내지 60초인 동안 수행된다. 에칭 가스로 어느 것을 사용할 수도 있으나, 제3 에칭은 제1 및 제2 에칭과는 다른 부식액을 사용한다. 제3 에칭 이후, 언더커트-형성 특징 부분(40)이 정각-형성 특징 부분(78)과 함께 기판 표면상에 남는다. 상기 정각-형성 특징 부분(78)은 하측 부분(80) 그리고 상측 부분(82)을 가지며 제1 정각 층(70) 그리고 제2 정각 층 각 각과 화학적으로 동일하다. 상기 하측 부분(80)은 기판 표면(12a) 또는 존재하는 다른 중간층에 인접하며, 상기 상측 부분(82)은 정각-형성 특징 부분(78)의 하측 부분(80)에 인접한다. 상기 정각-형성 특징 부분(conformally-formed features)(78)은 각각 제2 정각 층(72)의 수직 부분 평균 두께에 해당하는 폭(w)을 갖는다. 특히, 상기 정각-형성 특징 부분(78)은 약 1nm 내지 100nm인 것이 바람직하며, 약 1nm 내지 50nm 인 것이 더욱 바람직하고, 그리고 약 1nm 내지 20nm 인 것이 가장 바람직하다. 상기 정각-형성 특징 부분(78)의 높이(h)는 약 1nm 내지 150nm인 것이 바람직하며, 약 20nm 내지 80nm 인 것이 더욱 바람직하고, 그리고 약 30 nm 내지 60nm 인 것이 가장 바람직하다. 상기 정각-형성 특징 부분(78)의 높이(h)와 폭(w)은 정각 층(70, 72)의 평균 두께 그리고 스택(10') 상에서 수행된 에칭의 양을 변경함에 의해 조정될 수 있다.

도 6은 본 발명의 또 다른 실시 예를 도시한다. 도 1(A)-(D)에 대하여 상기 설명한 바와 같이, 채워진 언더커트 영역을 갖는 T-형상 구조(22)가 먼저 기판(12a) 상에 또는 존재할 수 있는 중간층 상에 형성된다. 이 같은 방법은 정각 층들을 증착하기 전에 이미지 층(16)이 제거되고 뒤에 언더커트 가능 층(14)(직립 레그(24)) 그리고 상기 언더커트 영역(23a, 23b) 내로 증착된 선택적으로 에칭 가능한 재료(38)를 남기는 것을 제외하고, 도 5에 대하여 앞서 설명된 것과 유사하다. 도 6(A)와 관련하여, 제1 정각 층(70)이 직립 레그(24) 그리고 선택적으로 에칭 가능 재료 위에 형성된다. 제1 정가 층(70)은 도 5와 관련하여 상기 설명된 방법을 포함하여, 적절한 방법을 사용하여 적용될 수 있다. 기판 위의 제1 정각 층 평균 두께는 약 1nm 내지 100nm, 바람직하게는 약 1nm 내지 50nm 이며, 더욱 바람직하게는 약 1nm 내지 20nm이다. 상기 제1 정각 층(70)은 상기 직립 레그(24) 그리고 선택적으로 에칭 가능 재료(38)를 커버하고 균등하게 코팅하며, 그리고 이들 구조 위에서 상기 평균 두께를 달성하기에 충분한 평균 두께로 적용된다. 따라서, 도 6(A)에서 도시된 바와 같이, 제1 정각 층(70)은 기판 표면(12a)와 평행하게 배치되는 수평 부분(70a) 그리고 직립 레그(24)와 평행하게 배치되는 수직 부분(70b)을 갖는다. 상기 수평 부분(70a)은 기판 표면(12a) 그리고 직립 레그(24)의 상측 표면(25)에 인접하며, 상기 수직 부분(70b)은 선택적으로 에칭 가능한 재료(38)의 단부벽에 인접함을 알 수 있다. 다음에 제2 정각 층(72)가 도 6(B)에서 도시된 바와 같이 제1 정각 층(71)에 인접하여 형성된다. 제2 정각 층(72)은 제1 정각 층(70)과는 다른 재료로 형성된다. 제2 정각 층은 도 5에 대하여 앞서 설명한 바와 같이 적절한 방법을 사용하여 적용될 수 있다. 상기 제2 정각 층(72)의 평균 두께는 약 1nm 내지 100nm이고, 바람직하게는 약 1nm 내지 50nm 이며, 더욱 바람직하게는 약 1nm 내지 20nm이다. 상기 제2 정각 층(72)은 제1 정각 층(70)의 토포그래피를 커버하고 균등하게 코팅하며, 그리고 그 같은 토포그래피 위에서 상기 평균 두께를 달성하기에 충분한 평균 두께로 적용된다. 따라서 도 6(B)에서 도시된 바와 같이, 제2 정각 층(72)은 제1 정각 층(70)의 수평 부분(70a)에 인접한 수평 부분(72a)을 가지며, 제1 정각 층(70)의 수직 부분(70b)에 인접한 수직 부분(72b)을 갖는다.

도 5(C)에서 도시된 바와 같이, 스택(10')은 제1 에칭을 받아서 제2 정각 층(72)의 수평 부분(72a)을 제거하며 제1 정각 층(70)의 수평 부분을 들어내도록 한다. 도 6(D)에서 도시된 바와 같이, 스택(10')은 제2 에칭 그리고 제3에칭을 받게 되며, 제2 정각 층(72)에 의해 보호되지 않는 언더커트 가능 층(14)(즉 직립 레그(24)) 그리고 제1 정각 층(70) 부분을 제거한다(즉, 에칭 마스크로서 제2 정각 층(72)을 사용하여). 이 같은 프로세스는 상기 언더커트 영역(23a, 23b) 내로 최초 증착된 선택적으로 에칭 가능한 재료(38)에 해당하는, 언더커트-형성 특징 부분(40), 그리고 제2 정각 층(72)의 나머지 부분과 제2 정각 층(72) 나머지 부분 바로 아래의 제1 정각 층(70) 부분에 해당하는 정각 형성 특징 부분(78)으로 구성된 특징 부분을 만든다. 상기 정각으로-형성된 특징 부분(78)은 각각 제2 정각 층(72)의 수직 부분(72b) 평균 두께에 해당하는 폭(w)을 갖는다. 특히, 상기 정각으로-형성된 특징 부분(78)의 폭(w)은 약 1nm 내지 100nm, 바람직하게는 약 1nm 내지 50nm, 그리고 가장 바람직하게는 약 1nm 내지 20nm이다. 상기 정각으로-형성된 특징 부분(78)의 높이(h)는 약 1nm 내지 150nm, 바람직하게는 약 20nm 내지 80nm, 가장 바람직하게는 약 30nm 내지 60nm이다. 상기 정각으로-형성된 특징 부분(78)의 높이(h)와 폭(w)은 정각 층(70, 72)의 평균 두께 그리고 스택(10') 상에서 수행된 에칭의 양을 변경함에 의해 조정될 수 있다.

도 7은 본 발명의 또 다른 실시 예를 도시한다. 도 7(A)에서 도시된 바와 같이, 제1 다수의 언더커트-형성 특징 부분(40)은 제1도와 관련하여 설명한 바와 같이, 스택(10) 위에 형성된다. 이 같은 실시 예에서, 상기 스택(10)은 기판(12), 기판(12)에 인접한 제1 에칭 전달 층(84), 그리고 제1 에칭 전달 층(84)에 인접한 하드마스크(86)를 포함하며, 상기 언더커트-형성 특징 부분은 상기 하드마스크(hardmask)(86)의 표면(86a)에 인접한다.

에칭 전달 층(84)을 형성하는 데 사용하기 위한 바람직한 조성물은 두꺼운 층들을 형성하는 데 적합하며, 조성물 전체 중량을 100%로 할 때, 고체 함량이 중량비로 약 0.1% 내지 70%, 바람직하게는 약 5% 내지 40%, 그리고 더욱 바람직하게는 약 10% 내지 30%이다.

가장 바람직한 조성물로는 탄소-농후(carbon-rich) 조성물로서 하기에서 자세히 설명된다. 풍부한 조성물을 포함합니다. 상기 탄소-농후 조성물이 적용된 후, 약 100℃ 내지 약 300℃, 바람직하게는 약 160℃ 내지 약 205℃로 약 30초 내지 약 120초 (바람직하게는 약 45초 내지 약 60초) 동안 가열되어 용매를 증발시킨다. 매우 두꺼운 층(14)들의 경우(가령, >500 nm), 두 단계 베이킹(bake)이 사용되며,첫 번째로 약 50℃ 내지 약 200℃(바람직하게는 약 100℃ 내지 약 150℃로) 약 30초 내지 약 120초 (바람직하게는 약 45초 내지 약 60초) 동안 층을 가열하고, 다음에 두 번째로 약 160℃ 내지 약 300℃(바람직하게는 약 180℃ 내지 약 205℃로) 약 30초 내지 약 120초 (바람직하게는 약 45초 내지 약 60초) 동안 층을 가열하여, 층(84)의 두께를 완전히 경화하도록 한다. 에칭 전달 층(84)의 평균 두께(베이킹 이후)는 약 1nm 내지 1,000nm, 바람직하게는 약 20nm 내지 200nm, 그리고 가장 바람직하게는 약 50nm 내지 100nm이다.

하드마스크로서 사용하기 위해 적절한 에칭 레지스턴트 조성물이 제1 하드마스크 층(86)을 형성하기 위해 사용될 수 있다. 본 발명에서 사용될 수 있는 상용 하드마스크로는 OptiStack^® HM-710 (Brewer Science, Rolla, Mo.)가 있다. 제1 하드마스크 층(86)의 평균 두께는 약 1nm 내지 100nm, 바람직하게는 약 10nm 내지 80nm, 그리고 가장 바람직하게는 약 20nm 내지 50nm이다.

도 7(B)에서 도시된 바와 같이, 다음에 스택(10)으로 제1 에칭이 적용되어, 에칭 마스크로서 언더커트-형성 특징 부분(40)을 사용하여 하드마스크(86)내로 상기 언더커트-형성 특징 부분(40)의 패턴을 전달하도록 한다. 이 같은 프로세스는 결국 제1 에칭 전달 층(84)의 표면(84a)에 인접하여 제1 다수의 하드마스크 특징 부분(88)을 만든다. 제2 에칭 전달 층(84')은 상기 스택 위에 형성되며 제1 다수의 하드마스크 특징 부분(88)을 오버코팅하고, 뒤이어 제2 하드마스크 층(86')에 코팅된다. 제2 층을 위해 사용된 재료는 요구되는 토포그래피에 따라, 제1 처리 단계에서 사용된 재료와 같은 재료일 수도 있고 다른 재료일 수도 있다. 도 7(D)에서 도시된 바와 같이, 제2 다수의 언더커트-형성 특징 부분(40')은 도 1과 관련하여 상기 설명한 바와 같이, 제2 하드마스크 층(86')의 표면(86') 상에서 다시 형성된다.

스택(10)은 제2 에칭을 받아서 도 7(E)에서 도시된 바와 같이 제2 에칭 전달 층(84')의 표면(84')에서 제2 다수의 하드마크 특징 부분(88')을 만들기 위해 제2 하드마스크 층(86') 내로 제2 다수의 언더커트-형성 특징 부분(40')의 패턴을 전달시킨다. 다음에 스택(10)으로 에칭 정지(stop)으로서 제1 및 제2 다수의 하드마스크 특징 부분(88, 88')을 사용하여 제1 및 제2 에칭 전달 층(84, 84') 내로 패턴을 전달하기 위해 제3 에칭을 적용한다. 도 7(F)에서 도시된 바와 같은 결과의 특징 부분(90)은 약 1nm 내지 100nm, 바람직하게는 약 1nm 내지 50nm, 그리고 더욱 바람직하게는 약 1nm 내지 20nm 의 폭(w, w')을 갖는다. 상기 특징 부분(90)의 폭은 도 1과 관련하여 설명한 바와 같이 T-형상 구조를 형성하는 때 언더커트의 양을 조정함에 의해 조정될 수 있다. 특징 부분의 높이(h, h')는 제1 및 제2 에칭 전달 층(84, 84')의 두께에 따라 변경되며, 그러나 대개 약 1nm 내지 150nm, 바람직하게는 약 20nm 내지 80nm, 그리고 더욱 바람직하게는 약 30nm 내지 60nm이다. 바람직하게 삽입된 하드워크를 사용하는 것이 도 7(F)에서 도시된 바와 같이 다양한 높이(h, h')를 갖는 특징 부분(90)을 형성할 수 있도록 한다. 일정 실시 예에서, 하드마스크의 사용은 선택적이며, 상기 언더커크-형성 특징 부분(40)은 이들 자신이 이 같은 프로세스에 대한 에칭 정지로서 사용될 수 있도록 한다.

다수의 각기 다른 크기 특징 부분을 형성하기 위해 필요에 따라 앞서 설명된 프로세스 어느 것도 반복될 수 있다. 이 같은 프로세스는 또한 다른 패턴닝 방법과 관련하여 사용될 수 있기도 하다. 본원 명세서에서 설명된 특징 부분은 결국 기판 또는 스택에 존재할 수 있는 다른 중간 또는 백사이드 층 내로 전달될 수 있다.

앞서 설명된 실시 예에서, 하나 또는 둘 이상의 선택적인 중간 층들이 언더커트 가능 층과 이미지 층 사이에 존재할 수 있음을 이해할 수 있다. 예를 들면, 본 발명의 다양한 실시 예에서 언더커트 가능 층을 형성하기 위해 사용된 재료에 따라, 적절한 중간 층들은 반사 방지 코팅, 프라이머 층 및/또는 에칭 마스크 층을 포함할 수 있다. 특히, 만약 언더커트 가능 층이 반사-방지 특성을 갖지않는 다면, 상기 이미지 층과 언더커트 가능 층 사이에 반사-방지 코팅을 사용하는 것이 바람직하다. 마찬가지로, 이미지 층이 매우 얇은 때에는 에칭 마스크 층이 언더커트 가능 층과 이미지 층 사이에 제공될 수 있다. 하나 또는 둘 이상의 중간층이 언더커트 가능 층과 이미지 층 사이에 존재하는 실시 예에서, 이들 층들은 결과의 T-형상 구조의 수평 섹션 일부로서 존재할 것이다. 따라서, 일례로서 도 1을 사용하여, 수평 섹션(26)은 이미지 층(베이킹 이후) 그리고 존재하는 어떤 중간 층들과 화학적으로 동일하다. 상측 표면(34a)은 상기 이미지 층에 해당하고, 직립 레그(24)의 상측 부분(28)에 인접한 하측 표면(34b)은 가장 아래측 중간층에 해당한다(존재한다면). 이 같은 구성은 본원 명세서에서 설명된 T-형상 구조 어느 것에도 적용될 수 있다.

본 발명의 바람직한 실시에 대하여 도면에서 도시하고 명세서 상세한 설명에서 묘사하였으나, 그와 같은 개시내용은 일례에 불과한 것이다. 본 발명의 실시 예는 본 발명의 이상적인 실시 예에 대한 개략적인 단면 도면을 참조하여 설명된다.

따라서, 제조 기술 및/또는 허용오차의 결과 도면에 대한 다양한 변화가 기대될 수 있다. 또한 설명된 특정 실시 예로 본 발명을 제한하는 것이 아니다. 예를 들면, 도면에서, 크기, 층 그리고 영역들의 관련 크기는 명료한 설명을 위해 확대될 수 있다. 또한, 본 발명의 실시 예들은 도시된 특정 영역 형상으로 제한하는 것도 아니며, 예를 들면 제조상의 결과로 형상의 변화를 포함할 수 있다.

예를 들면, 장방형으로 도시된 에칭 영역은 둥근 형상 또는 곡선 부분으로 변경될 수 있다. 따라서 도면에서 도시된 영역들은 개략적인 것이며 이들의 형상은 장치의 영역에 대한 정확한 형상을 도시하는 것이라 할 수 없으며, 본 발명의 범위를 제한하는 것이 아닌 것이다.

본 발명에서 사용하기 위한 조성물

1. 언더커트 가능 층(Undercuitable Layer)

본 발명의 한 특징에서, 현상제에 용해 가능 조성물이 언더커트 가능 층을 형성하기 위해 사용될 수 있다. 본원 명세서에서 사용되는 용어 "현상제에 의해 용해 가능(developer-soluble)" 조성물은 현상제 내에서 용해되거나 방사선에 노출되면 현상제에 의해 용해 가능하게 되는 적절한 조성물을 의미하며, 종래의 반사-방지 코팅, 갭-채움 조성물, 또는 주문-생산 조성물을 포함한다. 상기 설명한 바와 같이, 상기 조성물은 선택적으로 감광성 및/또는 교차결합 가능하다. 바람직한 조성물로는 뒤이은 층들과의 혼합을 막기 위해 용매 스트립 저항을 제공하는 잔기(moiety), 베이스 가용성 기 또는 베이스 가용성으로 만들어지는 기(group), 그리고 선택적으로 이탈 기(예를 들면, 산 불안정 기)를 포함할 수 있다.

상기 조성물은 용매 시스템 내 분산된 또는 용융된 화합물을 포함한다. 상기 화합물은 폴리머, 올리고머, 그리고 이들의 혼합 그룹으로부터 선택된다. 특히 바람직한 화합물은 폴리아믹 산, 아크릴산염, 메타크릴산염, 폴리에스테르, 그리고 이들의 혼합 그룹으로부터 선택된다. 상기 화합물은 조성물 전체 중량을 100%로 할 때, 모든 성분의 전체 중량을 기초로 하여 약 0.1% 내지 10%, 바람직하게는 약 0.5% 내지 2%, 그리고 더욱 바람직하게는 약 0.7% 내지 1.5%이다. 만약 조성물이 중합체이면, 무게 평균 분자량은 약 1,000-100,000 달톤, 바람직하게는 약 500-3,000 달톤이고, 그리고 더욱 바람직하게는 약 500-1,500 달톤이다. 만약 상기 화합물이 올리고머이면, 무게 평균 분자량은 약 500-3,000 달톤, 그리고 더욱 바람직하게는 약 500-1,500 달톤이다.

일정 실시 예에서 바람직한 중합체는 산 작용 기를 포함한다. 상기 산 기는 화합물에서 전체 화합물 중량을 100%로 할 때 중량비로 약 5% 이상, 바람직하게는 5-90%, 더욱 바람직하게는 5-50%로 존재한다. 바람직한 산 기로는 페놀, 카르복실산(- COOH),그리고 이들의 혼합물을 포함하며, 페놀이 배제되기도 한다.

특히 바람직한 폴리아믹 산으로는 다음 식을 갖는 반복되는 단량체를 포함한다.

여기서

와

는 개별적으로 지방족 그리고 아릴 그룹으로 구성된 그룹으로부터 선택된다. 특히 바람직한 X와 Y 그룹은 치환 및 불 치환 페닐, 바이페닐, 나프 틸, 그리고 안트릴(anthryl) 그룹, 치환 및 불 치환 C₁-C₁₂ 지방족 (가급적 알킬) 그룹으로 이루어진 그룹으로부터 선택된다. 이들은 디아민과 무수물을 중합하여 형성될 수 있다. 이러한 중합체 및 이들 중합체를 포함하는 적절한 현상제-용해 성분의 합성은 미국 특허 7,261,997와 7,364,835에서 설명되며, 본원 명세서에서 전부를 인용한다.

조성물에서 사용하기 위한 특히 바람직한 폴리아믹 산으로는 다음 그룹으로부터 선택된 반복되는 단량체를 포함한다.

여기서 X는 -O-, -S-, -CH₂-, -C(CF₃)₂- 와 -C(CH₂)- 로 이루어진 그룹으로부터 선택되며: 여기서 n는 2-8이고; 그리고 R 각각은 -H와 -OH로 이루어진 그룹으로부터 개별적으로 선택된다.

비-공유 교차 결합(예를 들면, 수소 결합) 고분자가 본 발명의 방법에서 또한 사용될 수 있다. 여기서 "비-공유 교차 결합(non-covalent crosslinking)", "비-공유 결합 교차결합(non-covalent crosslinked)", 또는 "비-공유 교차 결합 가능(non-covalent crosslinkable)"은 공유 결합에서와 같은 전자 쌍의 친밀한 공유를 포함하지 않는 교차 결합을 의미하는 것이지만, 더욱 다양한 전자기 상호작용 변화를 포함하는 것이다. 비-공유 교차 결합의 바람직한 예로는 수소 결합 그리고 정전기 분자간 인력을 포함한다. 일반적으로, 일단 교차 결합 되면, 이들 화합물은 -OH---O, -OH---N, -NH--O, 또는 -NH---N 그리고 이들의 조합으로 이루어진 그룹으로부터 선택된 화학식을 갖는 결합을 포함한다. 특히 바람직한 비-공유 교차 결합 중합체는 다음과 같은 반복 되는 단량체를 포함한다.

상기 화학식에서, n는 0-4이며, x:y의 몰비는 약 1:3 내지 3:1이다. R₁은 보호 기이고, R₂는 알킬, 할로겐, -OH, 그리고 다기능 페놀로 구성된 그룹에서 개별적으로 선택된다. 예시적 보호 기가 다음으로 구성된 그룹으로부터 선택된다.

여기서 R₃는 알킬 그룹으로부터 선택된다.

언더커트 가능 층에 적합한 반사-방지 코팅 그리고 갭-채움 조성물에서 사용하기 위한 화합물은 교차 결합가능하다. 따라서, 일정 실시 예에서, 상기 조성물은 또한 상기 화합물과 용매에서 용융되거나 분산된 교차 결합 에이전트를 포함할 수 있다. 적절한 교차 결합 에이전트로는 아미노플래스트(예를 들면, Cytec Industries로부터의 POWDERLINK^®1174, CYMEL^®), 다기능 에폭시(예를 들면, Vantico로부터의 CY179MA, Ciba-Geigy로부터의 MY720), 시아누르산염(트리에폭시 프로필 이소시안산염), 그리고 비닐 에테르, 비닐 에테르와 에폭시가 바람직하다. 상용 비닐 에테르의 예는 상표 VECTomer.TM. (Aldrich; St. Louis, Mo.)로 판매된다.

조성물에 사용하기 위한 바람직한 비닐 에테르 교차 결합제는 다음의 화학식을 갖는다.

여기서, R'은 아릴(바람직하게는 C₆-C₁₄) 및 알킬(바람직하게는 C₁-C₁₀)로 이루어진 그룹으로부터 선택되며, X 각각은 알킬(바람직하게는 C₁-C₁₈, 그리고 더욱 바람직하게는 C₁-C₁₀), 알콕시(바람직하게는 C₁-C₁₈, 그리고 더욱 바람직하게는 C₁-C₁₀), 카르보닐 그리고 이들의 둘 또는 그 이상의 조합의 그룹으로부터 개별적으로 선택되고, 그리고 n는 2 이상, 바람직하게는 2-6이다. 가장 바람직한 비닐 에테르는 에틸렌 글리콜 비닐 에테르, 트리메틸올프로판 트리비닐 에테르, 1,4-시클로헥산 디메탄올 디비닐 에테르 그리고 이들의 혼합물로 이루어진 그룹으로부터 선택된다. 또 다른 바람직한 비닐 에테르는 다음 그룹으로부터 선택된 구조식을 갖는다.

이들 실시 예에서, 상기 현상제-용융 언더커트 가능 층이 베이킹 중에 교차결합되어 앞서 설명한 바와 같이 교차결합된 또는 경화된 층을 만든다. 상기 경화된 층은 탈 가교 되어 현상제에 의해 용융되도록 한다. 이 같은 반은 방법이 다음과 같이 도시된다.

이 같은 탈 가교가 발생 된 후, 상기 언더커트 가능 층이 현상제 용융된다.

탈 가교는 일반적으로 광산발생제(photoacid generator)(PAG) 또는 열 산성 발생제(TAG)와 같은 현상제-용해 조성물에 존재하는 촉매에 의해 개시된다. 적절한 PAGs로는 오늄 염 (예를 들어, TPS 노나플레이트(nonaflate)와 같은 트리페닐 설포늄 퍼플루오르술폰산염, TPS 트리플레이트(triflate) 및 트리스(4-터트-부틸페닐)술포니움 퍼플루오르-1부탄술폰산염(알킬-치환 TPS 노나플레이트)와 같은 이들의 치환 화합물로서, 모두 Sigma-Aldrich로부터 구입가능); 옥심-술폰산염(예를 들어, CIBA에 의해 상표 CGI.RTM로 판매); 트리 아진 (예를 들어, Midori Kagaku Company에서 TAZ108^®로 판매); 그리고 이들의 조합들이 있다. 적절한 TAGs로는 술폰산(예를 들면, 술폰 에스테르, p-톨루엔 술폰산, 디노닐-나프탈렌 술폰산), 트리필릭 산(trifilic acids) 등이 있으며 King Industries에서 상표 K-PURE^®로 판매된다. 광선에 노출되면, 산은 산 발생제로부터 발생되며, 이 같은 산은 상기 층에서 화합물을 탈 가교시킨다. 즉, 산은 열 교차결합에 의해 화합물과 가교제 사이에 형성되었던 결합 파괴를 촉매 작용한다. 상기 폴리머 또는 올리고머가 카르복실산과 같은 산 기를 포함하는 때 탈 가교는 결국 알코올과 아세틸 알데히드뿐 아니라 상기 조성물에 본래 존재하는 동일한 폴리머 또는 올리고머의 형태가 된다.

비-공유 교차결합 조성물과 같은 일정 실시 예에서, 상기 조성물은 가교제의 도움없이 자체-교차결합된다. 따라서, 비-공유 교차결합 그리고 비-감광 실시 예를 포함하는 본 발명의 다른 특징에 따라, 상기 현상제-용해 조성물은 교차결합제가 실질적으로 없다. 상기 조성물은 또한 산 발생제(예를 들면, PAGs, TAGs 등)가 실질적으로 없다.

"실질적으로 없다"는 것은 상기 조성물이 조성물의 총 중량을 100%로 볼 때, 중량비로 약 0.1%이하, 바람직하게는 약 0.05%이하, 더욱 바람직하게는 0%를 의미하는 것이다. 이 같은 조성물은 또한 열적으로 또는 광 노출을 통해 교차결합/탈 가교를 개시할 수 있는 다른 에이전트를 포함하지 않을 수 있다.

반사-방지 조성물이 사용되는 때, 이는 또한 발색단(광선 감쇠 화합물 또는 잔기)을 포함한다.이 같은 발색단은 화합물(화합물에서의 기능 기로 또는 폴리머 중추 또는 올리고모 코어에 직접)에 결합 될 수 있거나, 상기 발색단이 단순히 조성물에서 물리적으로 혼합될 수 있다. 상기 발색단은 조성물이 처리될 파장에 기초하여 선택된다. 예를 들면, 248nm 파장에서, 바람직한 발색단은 나프탈렌(예를 들어, 나프토에산 메타크릴산염, 3,7 - ㄷ디하이드록시 나프토에산), 헤테로사이클릭 발색단, 카르바졸(carbazoles), 안트라센(예를 들어, 9-안트라센 메틸 메타크릴산염, 9-안트라센카르복실산( anthracenecarboxylic)), 및 상기의 작용성 잔기를 포함한다. 193 nm의 파장에서 바람직한 발색단은 치환 및 비-치환 페닐, 헤테로사이클릭 발색단 (예를 들면, 푸란 반지, 티 오펜 고리), 그리고 상기의 기능 잔기를 포함한다.

상기 조성물에 존재할 수 있는 추가의 성분으로는 계면 활성제, 접착 촉진제, 또는 표면의 수정제를 포함한다.

실시 예에 관계없이, 상기 조성물은 적절한 용매 시스템에서, 바람직하게 실온 조건에서 실질적으로 균일한 분산을 형성하는 충분한 시간동안, 적당한 용매에 상기 폴리머, 올리고머, 또는 이들의 혼합물을 분산 또는 용해에 의해 형성된다.다른 성분 (예를 들면, 가교제, PAG)이 화합물과 함께 용매 시스템에서 바람직하게 분산 또는 용해된다.

바람직한 용매계로는 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 프로필렌 글리콜 모노 메틸 에테르(PGME), 프로필렌 글리콜 n-프로필 에테르(PnP), 에틸 락테이트, 감마-부티로 락톤 (GBL), 시클로 헥사논, 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 용매를 포함한다. 이들 용매계는 조성물의 총 중량을 100%로 볼 때, 중량비로 약 80-99% 수준으로, 그리고 바람직하게는 약 95-99% 수준으로 사용되어야 한다. 따라서, 상기 조성물은 조성물의 총 중량을 100%로 볼 때, 중량비로 약 1-20%, 그리고 바람직하게는 약 1-5%의 고체 함량을 갖는다.

실시 예 현상제-용해 조성물로는 ARC® DS-K101 (Brewer Science, Rolla, Mo.), 그리고 ARC^® DS-A520 (ArF 감광 반사-방지 코팅; Brewer Science, Rolla, Mo.)를 포함한다. 본 발명 방법에서 사용하기 위한 추가의 조성물이 U.S. Pat. Nos. 6,872,506, 7,261,997, 7,364,835, 7,601,483, 및 7,914,974, 그리고 U.S. Pat. App. Pub. Nos. 2007-0207406 및 2009/0035590에서 개시되며, 본원 명세서에서 이들 일체가 인용된다.

2. 선택적으로 에칭 가능 조성물

본원 명세서에서 설명된 언더커트-형성 특징 부분을 형성하는 데 사용하기 위해 적절한 선택적으로 에칭 가능한 조성물은 매우 작은 특징 부분 사이즈에 손상을 주지 않고 공격적인 에칭 처리에 저항하기에 충분히 견고해야하며, 그러나 또한 본 발명 방법에 의해 형성된 극도의 작은 언더커트 영역을 채우기 위해 충분히 섬세하여야 한다. 예시적인 재료로서는 실리콘- 및/또는 금속-포함 화합물, 이들의 산화물, 그리고 이들의 조합을 포함한다. 본 발명에서 사용하기 위한 적절한 실리콘-포함 화합물로는 Si₃N₄, SiO₂, SiC, SiON, 및 이들의 조합을 포함한다. 본 발명에서 사용하기 위해 적절한 금속 포함 화합물로는 Hf, Al, Ti, Sb, Ge, Zr, Zn, Mg, Sr, Ba, Pb, Au, Ag, Cu, 이들의 산화물, 그리고 이들의 조합을 포함한다. 상기 화합물로는 나노입자, 나노콜로이드 물질, 또는 저 분자량 폴리머가 될 수 있다. 상기 나노입자 및 나노콜로이드 물질은 평균 입자 크기가 채워질 언더커트 영역 보다 작아야 한다. 바람직하게는, 상기 평균 입자 크기가 약 0.5 nm 내지 10 nm, 바람직하게는 약 1 nm 내지 7 nm, 그리고 더욱 바람직하게는 약 2 nm 내지 5 nm이다. 상기 평균 입자 크기는 입자들의 중간 최대 표면-표면 크기이다. 예를 들면, 구형 입자의 경우, 평균 크기는 조성물 입자들의 중간 직경이다.

마찬가지로, 저 분자량 중합체는 채워질 언더커트 영역 내로 흘러들어 가기에 충분히 작은 체인 크기를 가져야 한다. 상기 조성물에서 사용하기 위한 저 분자량 실리콘-포함 중합체는 그 무게 평균 분자량이 약 1,000-100,000 달톤, 바람직하게는 약 8,000-30,000 달톤이고, 그리고 더욱 바람직하게는 약 10,000-25,000 달톤이다. 만약 상기 화합물이 올리고머이면, 무게 평균 분자량은 약 500-3,000 달톤, 그리고 더욱 바람직하게는 약 500-1,500 달톤이다. 상기 조성물에서 사용하기 위한 저 분자량 금속-포함 중합체는 그 무게 평균 분자량이 약 1,000-100,000 달톤, 바람직하게는 약 2,000-20,000 달톤이고, 그리고 더욱 바람직하게는 약 2,000-15,000 달톤이다.

선택적으로 에칭 가능 조성물은 실질적으로 균일한 분산을 형성하기 위해 실온 상태에서 충분한 시간 동안 적절한 용매계 속에 실리콘- 및/또는 금속-포함 화합물을 분산시키거나 용해함에 의해 형성된다. 바람직한 용매계로는 수용액, MIBC, 메틸렌 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 용매를 포함한다. 이들 용매계는 조성물의 총 중량을 100%로 볼 때, 중량비로 약 90-99.9% 수준으로, 그리고 바람직하게는 약 95-99.5% 수준으로, 그리고 더욱더 바람직하게는 약 98-99% 수준으로 사용되어야 한다. 따라서, 상기 조성물은 조성물의 총 중량을 100%로 볼 때, 중량비로 약 0.1-3%, 바람직하게는 약 0.5-2.5%, 그리고 가장 바람직하게는 1-2%의 고체 함량을 갖는다. 추가의 성분(예를 들면, 계면 활성제, 포토에시드 발생제(PAGs), 열 산 발생제(TAGs), 포토-염기 등)이 상기 에칭-저항 화합물과 함께 용매계 내에 포함될 수 있다.

조성물은 선택적으로 에칭 가능 조성물을 위해 특별히 만들어지거나, 실리콘 하드마스크(예를 들면, OptiStack^® HM710 (Brewer Science Inc., Rolla, Mo.))과 같은 적절한 상용 하드마스크 조성물이 상기 설명된 용매계를 사용하여 희석되어 본 발명에서 사용하기 위한 필요한 고체 수준을 달성하도록 한다.

3. 정각 층(Conformal Layers)

제1 정각 층을 형성하는 데 사용하기에 적합한 조성물로서 평면 층과는 달리 정각 층으로서 증착될 수 있는 조성물(아래에 놓인 층 및 구조의 토포그라피 측벽들과 상부 표면에 일치하며 이들을 균일하게 코팅하는)을 포함하며, 그러나 가령 습윤 디벨로프먼트 또는 산소 재(oxygen ash) 단계를 사용하여 아래에 놓인 구조에 손상을 주지않고 용이하게 제거될 수 있다. 실시 예 조성물은 탄소-농후(carbon-rich) 조성물, 그리고 앞서 설명된 현상제-용해 조성물을 포함한다. "탄소-농후(carbon-rich)"라 함은 화합물에서 전체 고체 중량을 100%로 할 때 탄소 무게가 약 50% 이상, 바람직하게는 약 75-80%, 더욱 바람직하게는 75-80%로 존재하는 조성물을 말한다. 적절한 탄소-농후 조성물로는 스핀-온 탄소 조성물(SOC) 그리고 비정질 탄소 조성물을 포함한다. 실시 예 탄소-농후 조성물은 다음의 선택적 성분: 산 및/또는 염기 소광제 촉매, 교차결합 에이전트, 그리고 표면 수정 첨가제와 함께, 용매계 내에서 분산된 또는 용해된 중합체를 포함한다. 바람직한 조성물은 전체 조성물 중량을 100%로 할 때 중량비로 약 0.1-10%, 바람직하게는 약 0.5-7%, 더욱 바람직하게는 약 1-5%의 고체 함량을 갖는다.

제2 정각 층을 형성하는 데 사용하기에 적합한 조성물로서 정각 층으로서 증착될 수 있는 조성물을 포함하며, 그러나 에칭에 대하여 저항성이 있고, 바람직하게는 불소 에칭에 대하여 저항성이 있는 것이 좋다. 실시 예 조성물로서 조성물은 실리콘 및/또는 금속 함유 화합물, 산화물 및 이들 이들의 조합을 포함한다. 본 발명에서 사용하기 위한 적절한 실리콘-포함 화합물로서 Si₃N₄, SiO₂, SiC, SiON, 및 이들의 조합을 포함한다. 본 발명에서 사용하기 위한 적절한 금속 포함 화합물로서는 Hf, Al, Ti, Sb, Ge, Zr, Zn, Mg, Sr, Ba, Pb, Au, Ag, Cu,이들의 산화물, 그리고 이들의 조합을 포함한다. 제2 정각 층을 형성하기 위해 사용하기 위한 바람직한 조성물은 전체 조성물 중량을 100%로 할 때 중량비로 약 0.1-10%, 바람직하게는 약 0.5-5%, 더욱 바람직하게는 약 1-4%의 고체 함량을 갖는다.

둘 또는 그 이상의 열거 항들에서 사용되는 때, "및/또는"은 열거된 항들 가운데 어느 하나도 독립적으로 사용될 수 있으며, 또한 열거된 항들 가운데 둘 또는 그 이상의 조합이 사용될 수 있음을 의미하는 것이다. 예를 들어, 한 조성물이 조성물 A, B 및/또는 C를 포함하거나 배제하는 것으로 설명된다면, 이 조성물은 A만; B만; C만; A와 B를 조합으로; A와 C를 조합으로; B와 C를 조합으로; 또는 A,B, 및 C를 조합으로 포함하기도 하고 배제하기도 하는 것이다.

본 발명 설명은 본 발명의 다양한 실시 예에 관련된 일정 파라미터들을 정량화하기 위해 수치 범위를 사용한다. 수치 범위가 제공되는 때, 그와 같은 범위는 범위의 하한값을 인용하는 청구항의 제한과 범위의 상한값을 인용하는 청구항의 제한을 위한 뒷받침을 제공하는 것으로 이해되어야 한다. 예를 들면, 약 10 내지 100의 수치 범위는 "약 10 보다 큰(상한 경계 없이)"을 인용하는 청구항에 대한 뒷받침을 제공하며, "약 100 보다 작은(하한 경계 없이)"을 인용하는 청구항에 대한 뒷받침을 제공하는 것이다.

실시 예

다음의 실시 예는 본 발명에 따른 방법을 기재하는 것이다. 그러나 이들 실시 예들은 설명의 목적으로 제공되는 것이며 본 발명의 청구 범위를 제한하는 것으로 해석해서는 안 된다.

실시 예 1

언더커팅 및 템플레이트 생성( Undercutting and Creation of Template )

실리콘 웨이퍼가 TEL ACTS 클린트랙을 사용하여 30초 동안 800 rpm으로 반사-방지 조성물(ARC® DS-K101-307; Brewer Science, Rolla, Mo.)로 코팅되어, 40-nm 층을 만들었다. 포토레지스트 조성물(M529Y-4-cP; JSR, Sunnyvale, Calif.)가 다음에 30초 동안 1,898 rpmdmfh 상기 반사-방지 층위에서 스핀-코팅되어 상기 스택 상부에서 200-nm 층을 만들었다. 다음에 상기 포토레지스트가 130℃에서 90초 동안 포스트-애플리케이션 베이크를 받았다. ASML750 스캔너 (KrF)가 사용되어 하기 테이블 1에서의 파라미터에 따라 노출되었다.

포토레지스트가 다음에 90초 동안 125℃에서 노출후 베이크 되었다. 다음에 반사-방지층의 포토레지스트 및 인접한 부분의 노출된 부분이 45초 동안 수산화 테트라 메틸 암모늄(OPD 262)과 접촉함에 의해 디벨로프되고 언더커트 되었다. 도 8은 패턴된 스택의 SEM 이미지이며, 반사-방지 코팅의 측면 제거 그리고 포토레지스트를 언더커트하여 형성된 결과의 T-형상 템플레이트 구조를 도시한다. 도 9는 상기 템플레이트 구조의 확대도이다.

실시 예 2

언더커트 특징 부분을 채우고 템플레이트 제거( Filling of Undercut Features and Removal of Template )

실시 예 1에서 준비된 템플레이트 구조의 언더커트 부분이 다음에 에칭-저항 재료로 채워졌다. 실험적인 실리카 나노입자 콜로이드 채움 재료(2-10nm 평균 입자 크기:Brewer Science)가 Brewer Science® Cee® CB200 코팅/베이킹 모듈을 사용하여 60초 동안 1,500 rpm으로 패턴 스택으로 스핀-코팅되었으며, 뒤이어서 60초 동안 110℃로 베이킹 되었다. 도 10은 상기 템플레이트 구조의 언더커트 부분을 채우는 에칭 저항 재료에 대한 SEM 이미지이다. 도 11은 도 10의 확대 SEM 이미지이다.

반응성 이온 에칭이 다음에 옥스포드 에쳐를 사용하여 수행되어 에칭 저항 재료를 상기 언더커트 부분을 제외하고 스택으로부터 제거하도록 하였다. 사용된 상기 에칭 가스는 50 sccm로 CF₄이고, 웨이퍼는 100와트, 50mTorr 압력, 그리고 377 DC-바이어스로 46초 동안 처리되었다. 도 12는 에칭 후 특징 부분에 대한 SEM 이미지이며, 확대도가 도 13에서 도시된다.

제2의 반응 이온 에칭이 다음에 에칭 가스로서 O₂를 사용하여 50 sccm로 60초 동안, 100와트, 60mTorr 압력, 그리고 377 DC-바이어스로 처리되었다. 뒤에 언더커트 부분으로부터 에칭 저항 재료를 남기기 위해 T-형상 구조의 제거 후 스택에 대한 SEM 이미지가 도면에 도시되었다. 도 14 및 15는 150-nm 초기 (T-형상) 구조에 의해 뒤에 남겨진 라인들에 대한 SEM 이미지이다. 도 16 및 17은 160nm 초기(T 형상) 구조에 의해 뒤에 남겨진 라인들에 대한 SEM 이미지이다. 도 18 및 19는 180nm 초기(T 형상) 구조에 의해 뒤에 남겨진 라인들에 대한 SEM 이미지이다. 더욱 큰 초기 라인 사이즈들이 시험 되는 때, 더욱 작은 결과로 발생 된 특징 부분들이 관찰되었으며, 템플레이트가 만들어질 때 언더커트의 양 변화로부터 발생 되었다. 상기 180-nm 초기 특징 부분이 에칭 저항 재료의 30-nm 특징 부분을 발생시켰다.

실시 예 3

반사-방지 조성물(ARC® DS-K101-307; Brewer Science, Rolla, Mo.)이 TEL ACT8 클린트랙을 사용하여 30초 동안 1,500rpm으로 코팅되어, 70-nm 층을 만들었다. 다음에 반사-방지 코팅이 60초 동안 180℃로 베이킹되었다. 포토레지스트 조성물(M529Y-4-cP; JSR, Sunnyvale, Calif.)가 다음에 30초 동안 1,898 rpm으로 상기 반사-방지 층위에서 스핀-코팅되어 상기 스택 상부에서 200-nm 층을 만들었다. 다음에 상기 포토레지스트가 130℃에서 90초 동안 포스트-애플리케이션 베이크를 받았다. ASML750 스캔너 (KrF)가 사용되어 하기 테이블 2에서의 파라미터에 따라 노출되었다.

포토레지스트가 다음에 90초 동안 125℃에서 노출후 베이크 되었다. 다음에 반사-방지층의 포토레지스트 및 인접한 부분의 노출된 부분이 45초 동안 수산화 테트라 메틸 암모늄(OPD 262)과 접촉함에 의해 디벨로프되고 언더커트 되었다. 도 20은 패턴된 스택의 SEM 이미지이며, 포토레지스트를 언더커킹하고 반사-방지 코팅하여 형성된 결과의 T-형상 템플레이트 구조를 도시한다.

실시 예 4

언더커트 특징 부분을 채우고 템플레이트 제거( Filing of Undercut Features and Removal of Template )

실시 예 3에서 준비된 템플레이트 구조의 언더커트 부분이 다음에 에칭-저항 재료로 채워졌다. 실험적인 실리카 나노입자 콜로이드 채움 재료(Brewer Science)가 Brewer Science® Cee® CB200 코팅/베이킹 모듈을 사용하여 30초 동안 500 rpm으로 패턴 스택으로 스핀-코팅되었으며, 뒤이어서 60초 동안 100℃로 베이킹 되었다. 도 21은 상기 템플레이트 구조의 언더커트 부분을 채우는 에칭 저항 재료에 대한 SEM 이미지이다.

반응성 이온 에칭이 다음에 옥스포드 에쳐를 사용하여 수행되어 에칭 저항 재료를 상기 언더커트 부분을 제외하고 스택으로부터 제거하도록 하였다. 사용된 상기 에칭 가스는 50sccm로 CF₄와 30sccm로 N₂를 혼합한 것 이고, 웨이퍼는 100와트, 20mTorr 압력, 그리고 377 DC-바이어스로 120초 동안 처리되었다. 제2 반응성 이온 에칭이 50 sccm로 O₂를 사용하여 수행되었고, 웨이퍼는 100와트, 60mTorr 압력, 그리고 377 DC-바이어스로 90초 동안 처리되었다. 상기 언더커트 부분으로부터 에칭 저항 재료를 뒤에 남기기 위해 상기 T-형상 구조를 제거 후 스택의 SEM 이미지가 도 22 및 23에서 도시된다.

실시 예 5

제2 패턴 스택이 실시 예3에 따라 준비되었다. 다음에 템플레이트 구조의 언더커트 부분들이 에칭-저항 재료로 채워졌다. 실험적인 실리카 나노입자 콜로이드 채움 재료(Brewer Science)가 Brewer Science® Cee® CB200 코팅/베이킹 모듈을 사용하여 30초 동안 500 rpm으로 패턴 스택으로 스핀-코팅되었으며, 뒤이어서 60초 동안 100℃로 베이킹 되었다. 반응성 이온 에칭이 다음에 에칭 가스로서 50sccm로 CF₄ 그리고 옥스포드 에쳐를 사용하여 스택에서 수행되었다. 상기 스택은 100와트, 10mTorr 압력, 그리고 377 DC-바이어스로 240초 동안 처리되었다. 다음에 제2 반응성 이온 에칭이 50sccm로 O₂를 사용하여 수행되었으며, 웨이퍼가 100와트, 60mTorr 압력, 그리고 377 DC-바이어스로 90초 동안 처리되었다. 상기 언더커트 부분으로부터 에칭 저항 재료를 뒤에 남기기 위해 상기 T-형상 구조를 제거 후 스택의 SEM 이미지가 도 24 및 25에서 도시된다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
마이크로일렉트로닉 구조물을 형성하는 방법으로서, 상기 방법은
표면을 갖는 기판, 상기 기판 표면에 인접한 선택사항인 중간층, 상기 기판 표면에 또는 중간층이 존재하는 경우 상기 중간층에 인접한 언더커트 가능 층(undercuttable layer) 및 상기 언더커트 가능 층에 인접한 이미징 층을 포함하는 웨이퍼 스택을 제공하는 단계,
패턴을 만들기 위해 상기 이미징 층을 패터닝하는 단계,
상기 패턴을 상기 언더커트 가능 층으로 전사하는 단계 - 상기 전사하는 단계에 의해 상기 기판 표면 상에 또는 상기 기판 표면 상의 중간층 상에 제1 복수의 T자형 구조물이 만들어지며, 상기 T자형 구조물 각각은 판 표면에 수직인 대향하는 수직 측벽에 의해 연결되는 상부와 하부를 갖는 직립 레그(upright leg) - 상기 하부는 상기 기판 표면 또는 중간층과 접촉함 - 와, 상부와 인접하고, 상기 수직 측벽에 수직인 수평 섹션 - 상기 수평 섹션은 대향하는 단부벽(endwall)에 의해 연결되는 상부 표면 및 하부 표면을 포함하고, 상기 수직 측벽과 하부 표면 각각은 함께 제1 언더커트 영역 세트를 형성함 - 을 포함함 - ,
상기 제1 언더커트 영역 세트를 선택적 에칭 가능 조성물로 충전하는 단계, 및
상기 T자형 구조물을 제거하여 상기 기판 표면 상에 또는 중간층이 존재하는 경우 중간층 상에 제1 복수의 언더커트 형성 특징부를 만드는 단계 - 상기 언더커트 형성 특징부 각각은 1 내지 100nm의 폭을 가짐 - ,
상기 기판 표면에 또는 중간층이 존재하는 경우 상기 중간층에 인접하게, 상기 제1 복수의 언더커트 형성 특징부의 높이 이상인 평균 두께를 갖는 제2 언더커트 가능 층을 형성하는 단계,
상기 제2 언더커트 가능 층 및 제1 복수의 언더커트 형성 특징부를 형성하는 단계,
제2 패턴을 만들기 위해 제2 이미징 층을 패터닝하는 단계,
상기 제2 패턴을 상기 제2 언더커트 가능 층으로 전사하는 단계 - 상기 전사하는 단계에 의해 상기 기판 표면 상에 또는 상기 기판 표면 상의 중간층 상에 제2 복수의 T자형 구조물이 만들어지며, 제2 복수의 T자형 구조물 각각은 기판 표면에 수직인 대향하는 수직 측벽에 의해 연결되는 상부와 하부 및 제1 복수의 언더커트 형성된 특징부에 대응하는 코어를 갖는 직립 레그 - 상기 하부는 기판 표면 또는 중간층과 접촉함 - 와, 상기 상부와 인접하고 상기 수직 측벽에 수직인 수평 섹션 - 수평 섹션은 대향하는 단부벽에 의해 연결되는 상부 표면 및 하부 표면을 포함하고, 수직 측벽 각각과 하부 표면은 함께 제2 언더커트 영역 세트를 형성함 - 을 포함함 - 를 더 포함하는, 마이크로일렉트로닉 구조물을 형성하기 위한 방법.
제11항에 있어서,
선택적 에칭 가능 조성물로 제2 언더커트 영역 세트를 충전하는 단계, 및
제2 복수의 T자형 구조물 각각의 수직 측벽 및 수평 섹션을 제거하여, 제1 복수의 언더커트 형성된 특징부 및 제2 복수의 언더커트 형성된 특징부를 기판 표면 상에 또는 중간층이 존재하는 경우 상기 중간층 상에 만드는 단계를 더 포함하는, 마이크로일렉트로닉 구조물을 형성하기 위한 방법.
제12항에 있어서, 상기 제2 언더커트 영역 세트를 충전하는 단계는
상기 스택으로 선택적 에칭 가능 조성물을 도포하는 단계 - 상기 선택적 에칭 가능 조성물은 제2 언더커트 영역 세트로 흐르고 상기 기판 표면 또는 중간층이 존재하는 경우 상기 중간층을 코팅하며, 상기 직립 레그는 높이를 가지며, 상기 선택적 에칭 가능 조성물은 상기 높이 이상의 평균 두께로 도포되어 상기 복수의 T자형 구조물의 수평 섹션의 하부 표면과 접촉함 - ,
선택적 에칭 가능 조성물을 에칭하는 단계 - 상기 선택적 에칭 가능 조성물은, 제2 언더커트 영역 세트 내부를 제외하고 사기 기판 표면으로부터 제거됨 - 를 포함하는, 마이크로일렉트로닉 구조물을 형성하기 위한 방법.
제11항에 있어서, 상기 스택은 이미징 층과 상기 언더커트 가능 층 사이에 중간층을 더 포함하며, 상기 중간층은 반사방지 코팅, 프라이머 층(primer layer), 에칭 마스크 층, 및 이들의 조합으로 구성된 군 중에서 선택되는, 마이크로일렉트로닉 구조물을 형성하기 위한 방법.
마이크로일렉트로닉 구조물을 형성하기 위한 방법으로서, 상기 방법은
표면을 갖는 기판, 기판 표면에 인접한 선택사항인 중간층, 및 상기 기판 표면 또는 중간층이 존재하는 경우 상기 중간층 내에, 또는, 상기 중간층 상에, 또는, 상기 중간층 내 및 중간층 상에, 형성되는 제1 패턴을 포함하는 스택을 제공하는 단계 - 상기 제1 패턴은 상기 기판 표면 또는 중간층 상에 형성되는 복수의 초기 특징부를 포함하며, 상기 기판 표면 또는 중간층 상에 형성되는 초기 특징부 각각은 높이를 가짐 - ,
상기 기판 표면에 또는 중간층이 존재하는 경우 상기 중간층에 인접하게 언더커트 가능 층을 초기 특징부의 높이 이상의 평균 두께로 형성하는 단계,
상기 언더커트 가능 층 및 초기 특징부 상에 이미징 층을 형성하는 단계,
제2 패턴을 만들기 위해 이미징 층을 패터닝하는 단계,
상기 제2 패턴을 상기 언더커트 가능 층으로 전사하는 단계 - 상기 전사하는 단계에 의해 상기 기판 표면 상에 또는 상기 기판 표면 상의 중간층 상에 복수의 T자형 구조물이 만들어지고, 각각의 T자형 구조물은 상기 기판 표면에 수직인 대향하는 수직 측벽에 의해 연결되는 상부와 하부, 및 초기 특징부에 대응하는 코어를 갖는 직립 레그 - 상기 하부는 기판 표면 또는 중간층과 접촉함 - , 및 상기 상부에 인접하고 상기 수직 측벽에 수직인 수평 섹션 - 상기 수평 섹션은 대향하는 단부벽에 의해 연결되는 상부 표면과 하부 표면을 포함하고, 상기 수직 측벽 각각과 상기 하부 표면은 함께 언더커트 영역 세트를 형성함 - 을 포함함 - , 및
상기 언더커트 영역 세트를 선택적 에칭 가능 조성물로 충전하는 단계를 포함하는, 마이크로일렉트로닉 구조물을 형성하기 위한 방법.
제15항에 있어서,
상기 수직 측벽 및 복수의 T자형 구조물 각각의 수평 섹션을 제거하여 초기 특징부와, 상기 기판 표면 상에 또는 중간층이 존재하는 경우 상기 중간층 상에 복수의 언더커트-형성 특징부를 만드는 단계를 더 포함하는, 마이크로일렉트로닉 구조물을 형성하기 위한 방법.
제16항에 있어서, 상기 충전하는 단계는
상기 선택적 에칭 가능 조성물을 상기 스택에 도포하는 단계 - 상기 선택적 에칭 가능 조성물은 상기 언더커트 영역 세트 내로 흐르고 상기 기판 표면을 또는 중간층이 존재하는 경우 상기 중간층을 코팅하며, 상기 직립 레그는 높이를 가지며, 상기 선택적 에칭 가능 조성물은 상기 높이 이상의 평균 두께로 도포되어 복수의 T자형 구조물의 수평 섹션의 하부 표면을 접촉함 - 및
선택적 에칭 가능 조성물을 에칭하는 단계 - 상기 선택적 에칭 가능 조성물은 언더커트 영역 세트 내부를 제외하고 상기 기판 표면으로부터 제거됨 - 를 포함하는, 마이크로일렉트로닉 구조물을 형성하기 위한 방법.
제15항에 있어서, 언더커트 가능 층과 이미징 층 사이에 중간층을 형성하는 단계를 더 포함하며, 상기 중간층은 반사 방지 코팅, 프라이머 층, 에칭 마스크 층, 및 이들의 조합으로 구성된 군 중에서 선택되는, 마이크로일렉트로닉 구조물을 형성하기 위한 방법.
삭제
마이크로일렉트로닉 구조물을 형성하기 위한 방법으로서, 상기 방법은
표면을 갖는 기판, 상기 기판 표면에 인접한 선택사항인 중간층, 상기 기판 표면 또는 중간층이 존재하는 경우 상기 중간층에 인접한 언더커트 가능 층, 및 상기 언더커트 가능 층에 인접한 이미징 층을 포함하는 웨이퍼 스택을 제공하는 단계,
패턴을 만들기 위해 상기 이미징 층을 패터닝하는 단계,
상기 패턴을 상기 언더커트 가능 층으로 전사하는 단계 - 상기 전사하는 단계에 의해 기판 표면 상에 또는 상기 기판 표면 상의 중간 층 상에 제1 복수의 T자형 구조물을 만들고, 상기 T자형 구조물 각각은 직립 레그와 수평 섹션을 포함하며, 상기 직립 레그는 기판 표면에 수직인 대향하는 수직 측벽에 의해 연결되는 상부와 하부를 가지며, 하부는 기판 표면 또는 중간층에 접촉하며, 상기 수평 섹션은 상부에 인접하며 수직 측벽에 수직이고, 대향하는 단부벽에 의해 연결되는 상부 표면과 하부 표면을 포함하며, 각각의 수직 측벽 및 하부 표면은 함께 제1 언더커트 영역 세트를 형성함 - ,
선택적 에칭 가능 조성물로 제1 언더커트 영역 세트를 충전하는 단계, 및
상기 기판 표면 또는 중간층이 존재하는 경우 중간층 상에 제1 복수의 언더커트 형성 특징부를 만들기 위해 T자형 구조물을 제거하는 단계,
상기 기판 표면 또는 중간층이 존재하는 경우 상기 중간층에 인접하게 제2 언더커트 가능 층을 제1 복수의 언더커트 형성 특징부의 높이 이상의 평균 두께로 형성하는 단계,
상기 제2 언더커트 가능 층 및 제1 복수의 언더커트 형성 특징부 상에 제2 이미징 층을 형성하는 단계,
제2 패턴을 만들기 위해 상기 제2 이미징 층을 패터닝하는 단계,
상기 제2 패턴을 상기 제2 언더커트 가능 층으로 전사하는 단계 - 상기 전사하는 단계는 상기 기판 표면 또는 상기 기판 표면 상의 중간 층 상에 제2 복수의 T자형 구조물을 만들고, 각각의 제2 T자형 구조물은 직립 레그와 수평 섹션을 포함하며, 상기 직립 레그는 기판 표면에 수직인 대향하는 수직 측벽에 의해 연결되는 상부와 하부, 및 제1 복수의 언더커트 형성 특징부에 대응하는 코어를 포함하며, 하부는 기판 표면 또는 중간층과 접촉하고, 상기 수평 섹션은 상기 상부에 인접하며 상기 수직 측벽에 수직이고, 대향하는 단부벽에 의해 연결되는 상부 표면과 하부 표면을 포함하고, 수직 측벽과 하부 표면 각각은 제2 언더커트 영역 세트를 함께 형성함 - 를 포함하는, 마이크로일렉트로닉 구조물을 형성하기 위한 방법.