JP2014507795A - 高度なパターン形成に必要な小型フィーチャのパターン形成プロセス - Google Patents
高度なパターン形成に必要な小型フィーチャのパターン形成プロセス Download PDFInfo
- Publication number
- JP2014507795A JP2014507795A JP2013547578A JP2013547578A JP2014507795A JP 2014507795 A JP2014507795 A JP 2014507795A JP 2013547578 A JP2013547578 A JP 2013547578A JP 2013547578 A JP2013547578 A JP 2013547578A JP 2014507795 A JP2014507795 A JP 2014507795A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- intermediate layer
- undercut
- selectively etchable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
- C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/24612—Composite web or sheet
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Materials Engineering (AREA)
- Wood Science & Technology (AREA)
- Organic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
【選択図】図1
Description
本願は、高度なパターン形成に必要な小型フィーチャのパターン形成プロセスという名称で2010年12月27日に出願され、出願番号が第61/427,407号であり、参照によってその全内容が本書に組み込まれた米国特許仮出願に対する優先権の利益を請求する。
本発明の分野
本発明は、支えなしで立っているT字状テンプレート構造体を使用して、小型フィーチャ(≦20nm)を有するマイクロエレクトロニクス構造体を形成することができるプロセスに関する。
デバイス性能の効率向上の要求を満たすためにフィーチャが小型化しているので、材料およびプロセスの改良が必要となっている。数十年間にわたる改良の最も一般的な形態は、レーリーの基準に従って分解能を改良するために、パターン形成に使用される放射線の波長を短縮するもの(例えば、436nmのg線、365nmのi線、248nmのKrF、および193mnのArF)であった。いくつかの場合では、より小型のフィーチャをプリントすることが可能であるが、これらのフィーチャのピッチは、コントラスト制限のために大きい。波長短縮の次のステップは、13.5nmの極紫外線(EUV)リソグラフィであり、光のX線領域に進化するために、コストを含む多数の問題を引き起こす。
本発明は、マイクロエレクトロニクス構造体の形成方法およびその結果として得られる構造体に広く関する。
本発明の方法
本発明の方法の一形態では、図1(A)に示されているように、ウェハスタック10が用意される。スタック10は、従来のあらゆるマイクロエレクトロニクス基板であることが可能な基板12を含む。好ましい基板は、シリコン、SiGe、SiO2、Si3N4、SiON、アルミニウム、タングステン、タングステンケイ化物、ガリウムヒ化物、ゲルマニウム、タンタル、タンタル窒化物、サンゴ、石炭、リンまたはボロンドープグラス、Ti3N4、ハフニウム、HfO2、ルテニウム、インジウムリン化物、および前述のものの混合物から成る群から選択されたものを含む。基板は、平面的であるかまたは空間配置のフィーチャ(例えば、ビアホール、トレンチ、コンタクトホール、隆起フィーチャ、ラインなど)(図示せず)を含むことが可能な表面12aを有する。本書で使用される「空間配置」は、基板の表面(または基板の表面上に存在するかもしれない中間層)の中または上にある構造の高さまたは深さを指す。
1.アンダーカット可能な層
本発明の一形態では、現像液可溶性組成物を使用して、アンダーカット可能な層を形成することが可能である。本書で使用される用語「現像液可溶性」組成物とは、現像液に可溶性であるか、または放射線照射時に現像液可溶性にすることが可能な、従来の反射防止膜、ギャップ充填用組成物、またはカスタム開発された組成物を含むあらゆる適切な組成物を意味する。上述されるように、組成物は、感光性および/または架橋性であることが選択可能である。好ましい組成物は、後の層との混合を防ぐための耐溶剤剥離性を与える部分、ベース可溶性の基またはベース可溶性にすることが可能な基、および必要に応じて脱離基(例えば、酸に不安定な基)を含むであろう。
本書に記載されているアンダーカットが形成されたフィーチャの形成における使用に適した選択的エッチング可能な組成物は、積極的なエッチング処理に対して非常に小さいフィーチャサイズに分解せずに十分に耐えるほどロバストであるだけでなく、本発明の方法によって形成された極めて小さいアンダーカットエリアを満たすほど十分にデリケートでなければならない。好適な材料は、シリコンおよび/または金属の含有化合物、その酸化物、およびそれらの組み合わせを含むであろう。本発明での使用に適したシリコン含有化合物は、Si3N4、SiO2、SiC、SiON、およびそれらの組み合わせを含む。本発明での使用に適した金属含有化合物は、Hf、Al、Ti、Sb、Ge、Zr、Zn、Mg、Sr、Ba、Pb、Au、Ag、Cu、その酸化物、およびそれらの組み合わせを含む。化合物は、ナノ粒子、ナノコロイド状材料、または低分子量ポリマーであることが可能である。ナノ粒子およびナノコロイド状材料は、充填されるべきアンダーカットエリアよりも小さい平均粒径を有しなければならない。平均粒径は、好ましくは約0.5nmから約10nmまで、より好ましくは約1nmから約7nmまで、より一層好ましくは約2nmから約5nmまでの範囲であろう。平均粒径は、粒子の最大表面間寸法の平均値を指す。例えば、球状粒子の場合には、平均粒径は、組成物の中の粒子の直径の平均値になるであろう。
第1のコンフォーマル層の形成における使用に適した組成物は、組成物を含み、その組成物は、平坦化層に対向されるコンフォーマル層(即ち、下方にある層および構造体の空間配置の上面および側壁に沿って均一にコーティングする層)として堆積されるが、例えば、ウェット現像または酸素アッシングステップの使用によって下方にある構造体を破損せずに容易に取り除かれることが可能である。好適な組成物は、上述された特定の現像液可溶性組成物と共に、カーボンリッチ組成物を含む。本書で使用される用語「カーボンリッチ」とは、100重量%として得られた組成物の中の全固形物に基づいて、約50重量%よりも多い炭素、好ましくは約70重量%よりも多い炭素、より好ましくは約75重量%から約80重量%までの炭素を含む組成物を指す。適切なカーボンリッチ組成物は、スピンオンカーボン組成物(SOC)およびアモルファスカーボン組成物を含む。好適なカーボンリッチ組成物は、一般的に、以下の選択可能な成分、即ち、酸および/またはベース急冷剤、触媒、架橋剤、および表面改質添加物と共に、溶媒システムの中で分散または溶解されたポリマーを含むであろう。好ましい組成物は、100重量%として得られた組成物の全重量に基づいて、好ましくは約0.1重量%から約10重量%まで、より好ましくは約0.5重量%から約7重量%まで、より好ましくは約1重量%から約5重量%までの固形分を有するであろう。
シリコンウェハは、TEL製ACT8クリーントラックを使用して、反射防止組成物(ARC(R)DS−K101−307;ブルーワーサイエンス社、ローラ、MO)を800rpmで30秒間スピンコートされ、40nmの層を生じた。次に、その反射防止膜が、180℃で60秒間ベークされた。次に、その反射防止層の上に、フォトレジスト組成物(M529Y−4cP;JSR社、サニーヴェール、CA)が、1,898rpmで30秒間スピンコートされ、スタックの上部に200nmの層を生じた。次に、フォトレジストが、ポストアプリケーションベークを130℃で90秒間受けた。以下の表1の中のパラメータに従った露光のために、ASML750スキャナ(KrF)が使用された。
次に、実施例1で準備されたテンプレート構造体のアンダーカットされた部分が、耐エッチング性材料で満たされた。Brewer Science(R)Cee(R)CB200コート/ベークモジュールを使用して、パターン形成されたスタックの上に、実験用のシリカナノ粒子のコロイド状充填材料(2nm〜10nmの平均粒径;ブルーワーサイエンス社)が、1,500rpmで60秒間スピンコートされた後、110℃で60秒間ベークされた。図10は、テンプレート構造体のアンダーカットされた部分を満たす耐エッチング性材料のSEM画像である。図11は、図10の拡大SEM画像である。
TEL製ACT8クリーントラックを使用して、反射防止組成物(ARC(R)DS−K101−307;ブルーワーサイエンス社、ローラ、MO)の層が、1,500rpmで30秒間シリコンウェハ上に塗布され、70nmの層を生じた。次に、その反射防止膜が、180℃で60秒間ベークされた。次に、その反射防止層の上に、フォトレジスト組成物(M529Y−4cP;JSR社、サニーヴェール、CA)が、1,898rpmで30秒間スピンコートされ、スタックの上部に200nmの層を生じた。次に、フォトレジストが、ポストアプリケーションベークを130℃で90秒間受けた。以下の表2の中のパラメータに従った露光のために、ASML750スキャナ(KrF)が使用された。
次に、例3で準備されたテンプレート構造体のアンダーカットされた部分が、耐エッチング性材料で満たされた。Brewer Science(R)Cee(R)CB200のコート/ベークモジュールを使用して、パターン形成されたスタックの上に、実験用のシリカナノ粒子のコロイド状充填材料(ブルーワーサイエンス社)が、500rpmで30秒間スピンコートされた後、100℃で60秒間ベークされた。図21は、テンプレート構造体のアンダーカットされた部分を満たす耐エッチング性材料のSEM画像である。
第2のパターン形成されたスタックが、例3の手順に従って準備された。次に、テンプレート構造体のアンダーカットされた部分が、耐エッチング性材料で満たされた。Brewer Science(R)Cee(R)CB200コート/ベークモジュールを使用して、パターン形成されたスタックの上に、実験用のシリカナノ粒子のコロイド状充填材料(ブルーワーサイエンス社)が、500rpmで30秒間スピンコートされた後、100℃で60秒間ベークされた。次に、オックスフォードエッチング装置およびエッチングガスとして50sccmのCF4を使用して、そのスタックの上で反応性イオンエッチングが行なわれた。スタックは、100ワットの電力、10mTorrの圧力、および377のDCバイアスで240秒間処理された。次に、50sccmのO2を使用して、第2の反応性イオンエッチングが行なわれ、ウェハは、100ワットの電力、60mTorrの圧力、および377のDC−バイアスで90秒間処理された。T字状構造体の除去後のアンダーカットされた部分の耐エッチング性材料を残したスタックのSEM画像が、図24と図25に示されている。
Claims (20)
- 表面を有する基板、前記基板の表面に隣接した選択可能な中間層、前記基板の表面または前記選択可能な中間層が存在する場合にはその中間層に隣接したアンダーカット可能な層、および前記アンダーカット可能な層に隣接したイメージング層を有するウェハスタックを用意し、
パターンを生じるように前記イメージング層をパターン形成し、
前記パターンを前記アンダーカット可能な層に転写し、その転写は、前記基板の表面上または前記基板の表面上にある中間層の上に第1の複数のT字状構造体を生じ、
選択的エッチング可能な組成物を第1のセットのアンダーカットエリアに充填し、
前記基板の表面または前記中間層が存在する場合にはその中間層の上に第1の複数のアンダーカットが形成されたフィーチャを生じるように、前記複数のT字状構造体を取り除くマイクロエレクトロニクス構造体の形成方法であって、
前記複数のT字状構造体は、それぞれ、
前記基板の表面に対して略垂直な対向する複数の垂直側壁によって接合された上側部分および下側部分を有する直立したレッグであって、前記下側部分は、前記基板の表面または前記中間層に接触するレッグと、
前記上側部分に隣接し、前記複数の垂直側壁に対して略垂直である略水平なセクションであって、前記略水平なセクションは、対向する複数の端部壁によって接合された上側表面および下側表面を有し、前記複数の垂直側壁のそれぞれおよび前記下側表面は、協同で前記第1のセットのアンダーカットエリアを定義する略水平なセクションと、を有するマイクロエレクトロニクス構造体の形成方法。 - 前記パターン形成では、
前記イメージング層の露光部分を生じるように前記イメージング層を露光させ、
前記露光部分を取り除くために露光後に前記イメージング層を現像液と接触させる請求項1に記載のマイクロエレクトロニクス構造体の形成方法。 - 前記アンダーカット可能な層は、現像液可溶性であり、前記接触は、前記T字状構造体を生じるように、前記イメージング層の前記露光部分に隣接した前記アンダーカット可能な層の複数の一部を取り除く請求項2に記載のマイクロエレクトロニクス構造体の形成方法。
- 前記アンダーカットエリアは、それぞれ、前記垂直側壁から各端部壁によって定義された平面までの最大距離として定義された約100nm未満の幅を有する請求項1に記載のマイクロエレクトロニクス構造体の形成方法。
- 前記アンダーカットが形成されたフィーチャは、それぞれ、約1nmから約100nmまでの幅を有する請求項1に記載のマイクロエレクトロニクス構造体の形成方法。
- 前記アンダーカットが形成されたフィーチャは、それぞれ、約20nm未満の幅を有する請求項1に記載のマイクロエレクトロニクス構造体の形成方法。
- 前記アンダーカットが形成されたフィーチャは、それぞれ、約1nmから約100nmまでの高さを有する請求項1に記載のマイクロエレクトロニクス構造体の形成方法。
- 前記充填では、
前記スタックに対して前記選択的エッチング可能な組成物を塗布し、前記選択的エッチング可能な組成物は、前記アンダーカットエリアに流れ込み、前記基板の表面または前記中間層が存在する場合にはその中間層をコーティングし、前記直立したレッグは、高さを有し、前記選択的エッチング可能な組成物は、前記T字状構造体の前記略水平なセクションの前記下側表面に接触するように、実質的に前記高さ以上の平均的厚さで塗布され、
前記選択的エッチング可能な組成物をエッチングし、前記選択的エッチング可能な組成物は、前記アンダーカットエリア以外の前記基板の表面から実質的に取り除かれる請求項1に記載のマイクロエレクトロニクス構造体の形成方法。 - 前記アンダーカット可能な層は、溶媒システムの中で分散されたかまたは溶解された化合物を含む組成物から形成され、前記化合物は、ポリアミド酸、アクリル酸塩、メタクリル酸塩、ポリエステル、およびそれらの混合物のポリマーおよびオリゴマーから成る群から選択される請求項1に記載のマイクロエレクトロニクス構造体の形成方法。
- 前記選択的エッチング可能な組成物は、シリコンおよび/または金属の含有化合物、その酸化物、およびそれらの組み合わせを含み、溶媒システムの中で分散されるかまたは溶解される請求項1に記載のマイクロエレクトロニクス構造体の形成方法。
- さらに、前記基板の表面または前記中間層が存在する場合にはその中間層に隣接した第2のアンダーカット可能な層を、実質的に前記第1の複数のアンダーカットが形成されたフィーチャの前記高さ以上の平均的厚さで形成し、
前記第2のアンダーカット可能な層および第1の複数のアンダーカットが形成されたフィーチャの上に前記第2のイメージング層を形成し、
第2のパターンを生じるように前記第2のイメージング層をパターン形成し、
前記第2のパターンを前記第2のアンダーカット可能な層に転写し、その転写は、前記基板の表面上または前記基板の表面上にある中間層の上に第2の複数のT字状構造体を生じるマイクロエレクトロニクス構造体の形成方法であって、
前記第2の複数のT字状構造体のそれぞれは、
前記基板の表面に対して略垂直な対向する複数の垂直側壁によって接合された上側部分および下側部分を有する直立したレッグであって、コアは、前記第1の複数のアンダーカットが形成されたフィーチャに対応し、前記下側部分は、前記基板の表面または前記中間層に接触するレッグと、
前記上側部分に隣接し、前記複数の垂直側壁に対して略垂直である略水平なセクションであって、前記略水平なセクションは、対向する複数の端部壁によって接合された上側表面および下側表面を有し、前記複数の垂直側壁のそれぞれおよび前記下側表面は、協同で第2のセットのアンダーカットエリアを定義する略水平なセクションと、を有する請求項1に記載のマイクロエレクトロニクス構造体の形成方法。 - さらに、選択的エッチング可能な組成物を前記第2のセットのアンダーカットエリアに充填し、
前記基板の表面または前記中間層が存在する場合にはその中間層の上に前記第1の複数のアンダーカットが形成されたフィーチャおよび第2の複数のアンダーカットが形成されたフィーチャを生じるように、前記第2の複数のT字状構造体のそれぞれにある前記複数の垂直側壁および略水平なセクションを取り除く請求項11に記載のマイクロエレクトロニクス構造体の形成方法。 - 前記第2のセットのアンダーカットエリアの前記充填では、
前記スタックに対して前記選択的エッチング可能な組成物を塗布し、前記選択的エッチング可能な組成物は、前記第2のセットのアンダーカットエリアに流れ込み、前記基板の表面または前記中間層が存在する場合にはその中間層をコーティングし、前記直立したレッグは、高さを有し、前記選択的エッチング可能な組成物は、前記第2の複数のT字状構造体の前記略水平なセクションの前記下側表面に接触するように、実質的に前記高さ以上の平均的厚さで塗布され、
前記選択的エッチング可能な組成物をエッチングし、前記選択的エッチング可能な組成物は、前記第2のセットのアンダーカットエリア以外の前記基板の表面から実質的に取り除かれる請求項12に記載のマイクロエレクトロニクス構造体の形成方法。 - 前記スタックは、さらに、前記イメージング層と前記アンダーカット可能な層との間の中間層を有し、前記中間層は、反射防止膜、下塗層、エッチマスク層、およびそれらの組み合わせから成る群から選択される請求項1に記載のマイクロエレクトロニクス構造体の形成方法。
- 表面を有する基板、前記基板の表面に隣接した選択可能な中間層、および前記基板の表面または前記中間層が存在する場合にはその中間層の中および/または上に形成された第1のパターンを有するスタックであって、前記第1のパターンは、前記基板の表面または前記中間層の上に形成された複数の初期フィーチャを有し、前記基板の表面または前記中間層の上に形成された前記複数の初期フィーチャは、各々高さを有するスタックを用意し、
前記基板の表面または前記中間層が存在する場合にはその中間層に隣接したアンダーカット可能な層を、実質的に前記初期フィーチャの前記高さ以上の平均的厚さで形成し、
前記アンダーカット可能な層および初期フィーチャの上にイメージング層を形成し、
第2のパターンを生じるように前記イメージング層をパターン形成し、
前記第2のパターンを前記アンダーカット可能な層に転写し、その転写は、前記基板の表面上または前記基板の表面上にある中間層の上に複数のT字状構造体を生じるマイクロエレクトロニクス構造体の形成方法であって、
前記複数のT字状構造体のそれぞれは、
前記基板の表面に対して略垂直な対向する複数の垂直側壁によって接合された上側部分および下側部分を有する直立したレッグであって、コアは、前記初期フィーチャに対応し、前記下側部分は、前記基板の表面または前記中間層に接触するレッグと、
前記上側部分に隣接し、前記複数の垂直側壁に対して略垂直である略水平なセクションであって、前記略水平なセクションは、対向する複数の端部壁によって接合された上側表面および下側表面を有し、前記複数の垂直側壁のそれぞれおよび前記下側表面は、協同で1セットのアンダーカットエリアを定義する略水平なセクションと、を有するマイクロエレクトロニクス構造体の形成方法。 - さらに、選択的エッチング可能な組成物を前記1セットのアンダーカットエリアに充填し、
前記基板の表面または前記中間層が存在する場合にはその中間層の上に前記複数の初期フィーチャおよび複数のアンダーカットが形成されたフィーチャを生じるように、前記第2の複数のT字状構造体のそれぞれにある前記複数の垂直側壁および略水平なセクションを取り除く請求項15に記載のマイクロエレクトロニクス構造体の形成方法。 - 前記充填では、
前記スタックに対して前記選択的エッチング可能な組成物を塗布し、前記選択的エッチング可能な組成物は、前記セットのアンダーカットエリアに流れ込み、前記基板の表面または前記中間層が存在する場合にはその中間層をコーティングし、前記直立したレッグは、高さを有し、前記選択的エッチング可能な組成物は、前記複数のT字状構造体の前記略水平なセクションの前記下側表面に接触するように、実質的に前記高さ以上の平均的厚さで塗布され、
前記選択的エッチング可能な組成物をエッチングし、前記選択的エッチング可能な組成物は、前記セットのアンダーカットエリア以外の前記基板の表面から実質的に取り除かれる請求項16に記載のマイクロエレクトロニクス構造体の形成方法。 - さらに、前記アンダーカット可能な層と前記イメージング層との間に中間層を形成し、前記中間層は、反射防止膜、下塗層、エッチマスク層、およびそれらの組み合わせから成る群から選択される請求項15に記載のマイクロエレクトロニクス構造体の形成方法。
- 表面および前記表面に隣接した選択可能な中間層を有する基板と、
前記基板の表面または前記中間層が存在する場合にはその中間層に隣接した複数のアンダーカットが形成されたフィーチャと、を有し、
前記アンダーカットが形成されたフィーチャは、約20nm未満の幅を有し、選択的エッチング可能な組成物を含み、前記選択的エッチング可能な組成物は、シリコンおよび/または金属の含有化合物、その酸化物、またはそれらの組み合わせを含むマイクロエレクトロニクス構造体。 - 表面および前記表面に隣接した選択可能な中間層を有する基板と、
前記基板の表面または前記中間層が存在する場合にはその中間層の上にある複数のT字状構造体と、
第1のセットのアンダーカットエリアを満たし、シリコンおよび/または金属の含有化合物、その酸化物、またはそれらの組み合わせを含む選択的エッチング可能な組成物と、を有し、
前記複数のT字状構造体は、それぞれ、
前記基板の表面に対して略垂直な対向する複数の垂直側壁によって接合された上側部分および下側部分を有する直立したレッグであって、前記下側部分は、前記基板の表面または前記中間層に接触するレッグと、
前記上側部分に隣接し、前記複数の垂直側壁に対して略垂直である略水平なセクションであって、前記略水平なセクションは、対向する複数の端部壁によって接合された上側表面および下側表面を有し、前記複数の垂直側壁のそれぞれおよび前記下側表面は、協同で前記第1のセットのアンダーカットエリアを定義する略水平なセクションと、を有するマイクロエレクトロニクス構造体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201061427407P | 2010-12-27 | 2010-12-27 | |
US61/427,407 | 2010-12-27 | ||
PCT/US2011/066910 WO2012092139A2 (en) | 2010-12-27 | 2011-12-22 | Processes to pattern small features for advanced patterning needs |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014507795A true JP2014507795A (ja) | 2014-03-27 |
JP2014507795A5 JP2014507795A5 (ja) | 2016-11-04 |
Family
ID=46317556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013547578A Pending JP2014507795A (ja) | 2010-12-27 | 2011-12-22 | 高度なパターン形成に必要な小型フィーチャのパターン形成プロセス |
Country Status (5)
Country | Link |
---|---|
US (1) | US9960038B2 (ja) |
JP (1) | JP2014507795A (ja) |
KR (1) | KR101900976B1 (ja) |
TW (1) | TWI571706B (ja) |
WO (1) | WO2012092139A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015090908A (ja) * | 2013-11-06 | 2015-05-11 | 大日本印刷株式会社 | パターン形成方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8735296B2 (en) * | 2012-07-18 | 2014-05-27 | International Business Machines Corporation | Method of simultaneously forming multiple structures having different critical dimensions using sidewall transfer |
CN103578930B (zh) * | 2012-07-20 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 多重图形化的掩膜层的形成方法、半导体结构 |
CN105977141A (zh) * | 2016-05-10 | 2016-09-28 | 上海格易电子有限公司 | 一种自对准双重图形化的方法 |
US11022890B2 (en) | 2017-02-23 | 2021-06-01 | International Business Machines Corporation | Photoresist bridging defect removal by reverse tone weak developer |
DE102017128070B4 (de) | 2017-08-31 | 2023-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ätzen zum Verringern von Bahnunregelmässigkeiten |
US10475700B2 (en) * | 2017-08-31 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching to reduce line wiggling |
CN108550522B (zh) * | 2018-04-27 | 2020-09-04 | 上海集成电路研发中心有限公司 | 一种多次图形化的方法 |
KR102608900B1 (ko) | 2018-07-30 | 2023-12-07 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
US11768435B2 (en) | 2018-11-02 | 2023-09-26 | Brewer Science, Inc. | Bottom-up conformal coating and photopatterning on PAG-immobilized surfaces |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS643663A (en) * | 1987-06-26 | 1989-01-09 | Toshiba Corp | Forming method for fine pattern |
JP2004087967A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | ゲート電極及びその製造方法、並びに、半導体装置及びその製造方法 |
JP2009529784A (ja) * | 2006-03-09 | 2009-08-20 | マイクロン テクノロジー, インク. | 集積回路の限界寸法を制御するトリム工程 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5120622A (en) * | 1990-02-05 | 1992-06-09 | Eastman Kodak Company | Lift-off process for patterning dichroic filters |
US5084409A (en) | 1990-06-26 | 1992-01-28 | Texas Instruments Incorporated | Method for patterned heteroepitaxial growth |
KR100230744B1 (ko) | 1996-06-29 | 1999-11-15 | 김영환 | 반도체 소자의 제조방법 |
US5972568A (en) * | 1997-04-24 | 1999-10-26 | Nortel Networks Corporation | Method of making surface wave devices |
US6605412B2 (en) * | 2000-02-18 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Resist pattern and method for forming wiring pattern |
US7261997B2 (en) | 2002-01-17 | 2007-08-28 | Brewer Science Inc. | Spin bowl compatible polyamic acids/imides as wet developable polymer binders for anti-reflective coatings |
US6872506B2 (en) | 2002-06-25 | 2005-03-29 | Brewer Science Inc. | Wet-developable anti-reflective compositions |
US7419894B2 (en) | 2002-08-28 | 2008-09-02 | Fujitsu Limited | Gate electrode and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
US6812077B1 (en) | 2002-11-19 | 2004-11-02 | Advanced Micro Devices, Inc. | Method for patterning narrow gate lines |
KR101189397B1 (ko) | 2003-10-15 | 2012-10-11 | 브레우어 사이언스 인코포레이션 | 비아-퍼스트 듀얼 다마신 적용예에서 사용되는 현상제에 용해성인 물질 및 상기 물질 사용 방법 |
US20050255410A1 (en) | 2004-04-29 | 2005-11-17 | Guerrero Douglas J | Anti-reflective coatings using vinyl ether crosslinkers |
US20070207406A1 (en) | 2004-04-29 | 2007-09-06 | Guerrero Douglas J | Anti-reflective coatings using vinyl ether crosslinkers |
US7585614B2 (en) | 2004-09-20 | 2009-09-08 | International Business Machines Corporation | Sub-lithographic imaging techniques and processes |
US7396781B2 (en) | 2005-06-09 | 2008-07-08 | Micron Technology, Inc. | Method and apparatus for adjusting feature size and position |
US7914974B2 (en) | 2006-08-18 | 2011-03-29 | Brewer Science Inc. | Anti-reflective imaging layer for multiple patterning process |
US8168372B2 (en) | 2006-09-25 | 2012-05-01 | Brewer Science Inc. | Method of creating photolithographic structures with developer-trimmed hard mask |
JP4971050B2 (ja) | 2007-06-21 | 2012-07-11 | 株式会社日立製作所 | 半導体装置の寸法測定装置 |
KR101550471B1 (ko) | 2007-07-30 | 2015-09-04 | 브레우어 사이언스 인코포레이션 | 포토리소그래피 공정을 위한 비공유성으로 가교 가능한 물질 |
US8357618B2 (en) | 2007-10-26 | 2013-01-22 | Applied Materials, Inc. | Frequency doubling using a photo-resist template mask |
US8084310B2 (en) | 2008-10-23 | 2011-12-27 | Applied Materials, Inc. | Self-aligned multi-patterning for advanced critical dimension contacts |
JP2010152029A (ja) | 2008-12-25 | 2010-07-08 | Elpida Memory Inc | 半導体装置及びパターン形成方法 |
US9640396B2 (en) | 2009-01-07 | 2017-05-02 | Brewer Science Inc. | Spin-on spacer materials for double- and triple-patterning lithography |
-
2011
- 2011-12-22 US US13/335,357 patent/US9960038B2/en active Active
- 2011-12-22 WO PCT/US2011/066910 patent/WO2012092139A2/en active Application Filing
- 2011-12-22 KR KR1020137020008A patent/KR101900976B1/ko active IP Right Grant
- 2011-12-22 JP JP2013547578A patent/JP2014507795A/ja active Pending
- 2011-12-27 TW TW100148845A patent/TWI571706B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS643663A (en) * | 1987-06-26 | 1989-01-09 | Toshiba Corp | Forming method for fine pattern |
JP2004087967A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | ゲート電極及びその製造方法、並びに、半導体装置及びその製造方法 |
JP2009529784A (ja) * | 2006-03-09 | 2009-08-20 | マイクロン テクノロジー, インク. | 集積回路の限界寸法を制御するトリム工程 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015090908A (ja) * | 2013-11-06 | 2015-05-11 | 大日本印刷株式会社 | パターン形成方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI571706B (zh) | 2017-02-21 |
KR20140001989A (ko) | 2014-01-07 |
US20120164390A1 (en) | 2012-06-28 |
KR101900976B1 (ko) | 2018-09-20 |
WO2012092139A3 (en) | 2012-10-18 |
TW201245894A (en) | 2012-11-16 |
WO2012092139A2 (en) | 2012-07-05 |
US9960038B2 (en) | 2018-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014507795A (ja) | 高度なパターン形成に必要な小型フィーチャのパターン形成プロセス | |
JP6284925B2 (ja) | 誘導自己組織化用のケイ素系ハードマスク層 | |
TWI440972B (zh) | 使用可顯影劑修整之硬罩幕產生光微影結構之方法 | |
JP5220418B2 (ja) | シリコン含有フォトレジストの基層としての低屈折率ポリマー | |
TWI579894B (zh) | 以使用可溶於顯影劑之層的多層技術產生結構的方法 | |
US7862990B2 (en) | Polymer having antireflective properties and high carbon content, hardmask composition including the same, and process for forming a patterned material layer | |
JP4852360B2 (ja) | 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法 | |
JP7348210B2 (ja) | Euvリソグラフィ用接着層 | |
US20080305441A1 (en) | Hardmask composition having antirelective properties and method of patterning material on susbstrate using the same | |
TWI737870B (zh) | 包含金屬氧化物奈米粒子及有機聚合物之旋轉塗佈材料組合物 | |
TW200919093A (en) | Non-covalently crosslinkable materials for photolithography processes | |
JP7445583B2 (ja) | レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法 | |
KR101036408B1 (ko) | 스티렌-알릴 알콜 공중합체를 포함하는 반사방지 코팅조성물 및 듀얼 다마신 매립 조성물 | |
TW200903579A (en) | Electronic device manufacture | |
JP7368322B2 (ja) | レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法 | |
WO2008075860A1 (en) | High etch resistant hardmask composition having antireflective properties, method for forming patterned material layer using the hardmask composition and semiconductor integrated circuit device produced using the method | |
TW201835028A (zh) | 含碳之下層膜形成組成物、使用其之含碳下層膜及裝置之製造方法 | |
CN117501179A (zh) | 使用含有有机酸化合物的组合物的方法、含有有机酸化合物的光刻组合物以及制造抗蚀剂图案的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160912 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20160912 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161101 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20161202 |