KR100555830B1 - Making method of PCB - Google Patents
Making method of PCB Download PDFInfo
- Publication number
- KR100555830B1 KR100555830B1 KR1020050055392A KR20050055392A KR100555830B1 KR 100555830 B1 KR100555830 B1 KR 100555830B1 KR 1020050055392 A KR1020050055392 A KR 1020050055392A KR 20050055392 A KR20050055392 A KR 20050055392A KR 100555830 B1 KR100555830 B1 KR 100555830B1
- Authority
- KR
- South Korea
- Prior art keywords
- protective layer
- circuit pattern
- circuit board
- printed circuit
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 본 발명은 절연재(31)에 회로패턴(33,35)이 구비되게 인쇄회로기판(30)을 형성하는 단계와, 상기 인쇄회로기판(30)의 표면에 형성된 회로패턴(35)을 덮도록 전체 표면에 제1보호층(39)을 도포하는 단계와, 상기 표면에 형성된 회로패턴(35)중 패드부(43)가 형성될 부분을 노출시키도록 상기 제1보호층(39)을 노광 및 현상공정을 통해 선택적으로 제거하는 단계와, 상기 제1보호층(39)의 표면을 그 표면에 형성된 함몰부의 최고깊이까지 연마하는 단계와, 상기 회로패턴(35)이 노출되도록 상기 제1보호층(39)의 표면에 제2보호층(41)을 형성하는 단계를 포함하여 구성된다. 이와 같은 본 발명에 의하면 인쇄회로기판(30)의 제조 작업성, 제조수율 및 제품의 품질이 향상되는 이점이 있다.The present invention relates to a method of manufacturing a printed circuit board. According to the present invention, the printed circuit board 30 is formed to include the circuit patterns 33 and 35 in the insulating material 31, and the entire circuit pattern 35 is formed to cover the circuit pattern 35 formed on the surface of the printed circuit board 30. Applying the first protective layer 39 to the surface, and exposing and developing the first protective layer 39 to expose a portion of the circuit pattern 35 formed on the surface on which the pad portion 43 is to be formed. Selectively removing through the process, polishing the surface of the first protective layer 39 to the maximum depth of the depression formed on the surface thereof, and exposing the circuit pattern 35 to the first protective layer ( And forming a second protective layer 41 on the surface of the substrate 39. According to the present invention as described above there is an advantage that the manufacturing workability, manufacturing yield and product quality of the printed circuit board 30 is improved.
인쇄회로기판, 제조방법, 표면, 평탄도, Printed circuit board, manufacturing method, surface, flatness,
Description
도 1a에서 도 1d는 종래 기술에 의한 인쇄회로기판의 제조방법을 순차적으로 보인 제조공정도.1A to 1D are manufacturing process diagrams sequentially showing a method of manufacturing a printed circuit board according to the prior art.
도 2a는 종래 기술에 의한 인쇄회로기판의 제조방법에서 제1표면보호층의 연마부족상태를 보인 단면도.FIG. 2A is a cross-sectional view illustrating a polishing shortage of the first surface protective layer in the method of manufacturing a printed circuit board according to the related art. FIG.
도 2b는 종래 기술에 의한 인쇄회로기판의 제조방법에서 제1표면보호층의 과연마상태를 보인 단면도.Figure 2b is a cross-sectional view showing the overpolishing state of the first surface protective layer in the method of manufacturing a printed circuit board according to the prior art.
도 3a에서 도 3e는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 순차적으로 보인 제조공정도.Figure 3a to Figure 3e is a manufacturing process diagram showing a preferred embodiment of a method of manufacturing a printed circuit board according to the present invention in sequence.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
30: 인쇄회로기판 31: 절연층30: printed circuit board 31: insulating layer
33: 내층패턴 35: 외층패턴33: inner layer pattern 35: outer layer pattern
37: 통홀 39: 제1표면보호층37: through-hole 39: first surface protective layer
39': 함몰부 41: 제2표면보호층39 ': depression 41: second surface protective layer
43: 패드부43: pad part
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 더욱 상세하게는 인쇄회로기판의 표면평탄도를 높인 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a printed circuit board, and more particularly, to a method for manufacturing a printed circuit board with a high surface flatness of the printed circuit board.
인쇄회로기판이 다양한 형태로 사용되면서, 인쇄회로기판의 표면 평탄도도 인쇄회로기판을 사용한 제품의 중요한 품질요소중 하나가 되었다. 특히 인쇄회로기판의 표면이 제품의 외부로 노출되는 경우에는 인쇄회로기판의 표면평탄도가 제품외관에 많은 영향을 미치게 된다.As printed circuit boards have been used in various forms, the surface flatness of printed circuit boards has become one of the important quality factors of products using printed circuit boards. In particular, when the surface of the printed circuit board is exposed to the outside of the product, the surface flatness of the printed circuit board has a great influence on the appearance of the product.
도 1에는 종래 기술에 의한 인쇄회로기판의 제조방법이 순차적으로 도시되어 있다. 이에 도시된 바에 따르면, 인쇄회로기판(10)은 절연층(11)에 내층회로패턴(12)과 외층회로패턴(13)이 다층으로 형성되어 구성된다. 이와 같이 다층으로 패턴을 형성하는 것은, 절연층(11) 상에 형성된 금속층을 노광 및 에칭 등의 방법으로 제거하여 내층회로패턴(12)을 만들고, 상기 내층회로패턴(12) 상에 다시 절연층(11)을 형성하고 금속층을 만들어 노광 및 에칭 등의 방법으로 제거하는 과정을 거치면 된다. 상기 내층회로패턴(12)과 외층회로패턴(13)은 통홀(14)을 통해 서로 전기적으로 연결된다.1 sequentially shows a method of manufacturing a printed circuit board according to the prior art. As shown in the drawing, the printed
상기와 같이 다층으로 내층회로패턴(12)과 외층회로패턴(13)을 형성한 후에는 외층회로패턴(13)을 보호하기 위해 제1표면보호층(15)을 형성한다. 상기 제1표면보호층(15)은 수지나 잉크계열의 물질을 사용하는데 외층회로패턴(13)이 구비되는 표면 전체에 도포된다. 이와 같은 상태가 도 1a에 도시되어 있다.After the
상기 제1표면보호층(15)은 인쇄회로기판(10)의 표면에 형성되었을 때, 함몰 부(15')를 발생시킨다. 상기 함몰부(15')는 외층회로패턴(13)과 외층회로패턴(13)의 사이에 많이 발생된다. 이는 외층회로패턴(13)이 절연층(11)의 표면보다 돌출되어 형성되고, 상기 외층회로패턴(13)의 사이에 절연층(11)의 표면은 빈공간을 형성하므로 이 부분에 도포되는 제1표면보호층(15)의 높이는 외층회로패턴(13)상에 도포되는 제1표면보호층(15)의 높이보다 낮게 되기 때문이다.When the first surface
따라서, 상기 제1표면보호층(15)의 표면을 편평하게 하기 위해 다음 공정으로 상기 함몰부(15')를 제거하고 외층회로패턴(13)을 노출시키기 위해 연마공정을 수행한다. 연마공정에서는 상기 제1표면보호층(15)을 연마하여 함몰부(15')가 남지 않도록 하고 전체 표면을 편평하게 하는 것이다. 이와 같은 상태가 도 1b에 도시되어 있다. 여기서 상기 제1표면보호층(15)의 연마는 상기 외층회로패턴(13)이 노출될 때까지 하는 것이 바람직하다.Therefore, in order to flatten the surface of the first
다음으로, 연마가 이루어진 인쇄회로기판(10)의 표면에 제2표면보호층(16)을 도포한다. 상기 제2표면보호층(16)은 상기 제1표면보호층(15)과 일반적으로 동일한 재료를 사용한다. 상기 제2표면보호층(16)은 인쇄회로기판(10)의 표면 전체에 형성되고, 나중에 패드부(17)나 단자부가 형성될 부분의 외층회로패턴(13)을 통상의 노광공정으로 노출시킨다. 이와 같은 상태가 도 1c에 도시되어 있다.Next, a second surface
그리고, 상기 노출된 외층회로패턴(13)상에 금도금을 실시하여 패드부(17)를 형성하면 도 1d에 도시된 상태의 인쇄회로기판(10)이 된다. 이후에는 후처리공정을 통해 인쇄회로기판(10)을 완성한다.When the
그러나, 상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.However, the above-described prior art has the following problems.
즉, 상기 제1표면보호층(15)을 연마하여 외층회로패턴(13)을 노출시키고 함몰부(15')를 제거하는 과정에서, 도 1b에 도시된 바와 같이, 연마가 정확하게 이루어져야 한다. 하지만, 실제의 제조공정중에서는, 도 2a에 도시된 바와 같이 연마량이 불충분하여 패드부(17)가 형성될 외층회로패턴(13)이 노출되지 않게 될 수 있다. 이와 같이 되면 패드부(17)가 외층회로패턴(13)과 전기적으로 연결되지 않아 인쇄회로기판(10)이 동작이 수행되지 않는 불량이 발생한다.That is, in the process of polishing the first surface
그리고, 도 2b에 도시된 바와 같이, 연마량이 과도한 경우에는, 외층회로패턴(13)까지도 연마가 이루어져 외층회로패턴(13)의 두께가 얇아지게 된다. 이와 같이 되면 인쇄회로기판(10)의 성능이 저하되는 문제점이 발생한다.And, as shown in Figure 2b, when the polishing amount is excessive, the outer
따라서, 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판의 표면평탄도를 높이면서도 제조수율을 높이는 것이다.Accordingly, an object of the present invention is to solve the problems of the prior art as described above, and to increase the manufacturing yield while increasing the surface flatness of the printed circuit board.
본 발명의 다른 목적은 인쇄회로기판의 표면평탄도를 높이면서도 최적의 성능을 유지하도록 하는 것이다.Another object of the present invention is to maintain the optimum performance while increasing the surface flatness of the printed circuit board.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 절연재에 회로패턴이 구비되게 인쇄회로기판을 형성하는 단계와, 상기 인쇄회로기판의 표면에 형성된 회로패턴을 덮도록 제1보호층을 표면 전체에 도포하는 단계와, 상기 표면에 형성된 회로패턴중 패드부가 형성될 부분을 노출시키도록 상기 제1보호층을 노광 및 현상공정을 통해 선택적으로 제거하는 단계와, 상기 표면에 형성된 회로패턴이 노출되도록 상기 제1보호층을 제1보호층의 표면에 형성된 함몰부의 최고 깊이까지 연마하는 단계와, 상기 제1보호층 표면 전체에 제2보호층을 형성하고 상기 제2보호층을 선택적으로 제거하여 패드부나 단자부가 형성될 부분이 노출되게 하는 단계를 포함하여 구성된다.According to a feature of the present invention for achieving the above object, the present invention comprises the steps of forming a printed circuit board with a circuit pattern on the insulating material, and the first to cover the circuit pattern formed on the surface of the printed circuit board Applying a protective layer over the entire surface, selectively removing the first protective layer through an exposure and developing process so as to expose a portion of the circuit pattern formed on the surface to be formed with the pad portion; The first protective layer to the maximum depth of the depression formed on the surface of the first protective layer so that the circuit pattern is exposed Polishing, and forming a second protective layer over the entire surface of the first protective layer and selectively removing the second protective layer to expose a portion where a pad portion or a terminal portion is to be formed.
상기 제1보호층은 자외선 반응형 잉크(Ink)나 수지(Resin)로 구성된다.The first protective layer is made of ultraviolet reactive ink (Ink) or resin (Resin).
상기 제2보호층은 제1보호층의 연마정도에 따라 그 두께가 조정된다.The thickness of the second protective layer is adjusted according to the degree of polishing of the first protective layer.
상기 패드부가 형성될 부분은 노광 및 에칭공정으로 제거한다.The portion where the pad portion is to be formed is removed by an exposure and etching process.
상기 제2보호층의 완성후에는 노출된 회로패턴에 도금을 수행하여 패드부를 형성한다.After completion of the second protective layer, the exposed circuit pattern is plated to form a pad part.
본 발명의 다른 특징에 따르면, 본 발명은 절연재에 회로패턴이 구비되게 인쇄회로기판을 형성하는 단계와, 상기 인쇄회로기판의 표면에 형성된 회로패턴을 덮도록 제1보호층을 표면 전체에 도포하는 단계와, 상기 표면에 형성된 회로패턴이 노출되도록 상기 제1보호층을 최대로 제1보호층의 표면에 형성된 함몰부의 최고 깊이까지 연마하는 단계와, 상기 제1보호층의 표면 전체에 제2보호층을 도포하는 단계와, 상기 회로패턴이 노출되도록 상기 제1보호층과 제2보호층을 제거하는 단계를 포함하여 구성된다.According to another feature of the invention, the present invention comprises the steps of forming a printed circuit board with a circuit pattern on the insulating material, and applying the first protective layer to the entire surface to cover the circuit pattern formed on the surface of the printed circuit board Polishing the first protective layer to the maximum depth of the depression formed in the surface of the first protective layer so that the circuit pattern formed on the surface is exposed; and a second protective over the entire surface of the first protective layer. And applying a layer, and removing the first protective layer and the second protective layer to expose the circuit pattern.
상기 제1보호층 또는 제2보호층은 자외선 반응형 잉크(Ink)나 수지(Resin)로 구성된다.The first protective layer or the second protective layer is composed of an ultraviolet reaction ink (Ink) or a resin (Resin).
상기 제2보호층은 제1보호층의 연마정도에 따라 그 두께가 조정된다.The thickness of the second protective layer is adjusted according to the degree of polishing of the first protective layer.
상기 제1보호층과 제2보호층중 회로패턴의 패드부가 형성될 부분을 노광 및 현상공정으로 제거한다.A portion of the first protective layer and the second protective layer on which the pad portion of the circuit pattern is to be formed is removed by an exposure and development process.
상기 제1보호층과 제2보호층의 제거단계이후에 노출된 회로패턴에 도금을 수 행하여 패드부를 형성한다.After removing the first protective layer and the second protective layer, the exposed circuit pattern is plated to form a pad part.
본 발명의 또 다른 특징에 따르면, 본 발명은 절연재에 회로패턴이 구비되게 인쇄회로기판을 형성하는 단계와, 상기 인쇄회로기판의 표면에 형성된 회로패턴을 덮도록 자외선 반응형 잉크(Ink)나 수지(Resin)로 구성된 제1보호층을 표면 전체에 도포하는 단계와, 상기 표면에 형성된 회로패턴중 패드부가 형성될 부분을 노출시키도록 상기 제1보호층을 노광 및 현상공정을 통해 선택적으로 제거하는 단계와, 상기 표면에 형성된 회로패턴이 노출되도록 상기 제1보호층을 제1보호층의 표면에 형성된 함몰부의 최고 깊이까지 연마하는 단계와, 상기 노출된 회로패턴을 포함하는 제1보호층의 표면 전체에 자외선 반응형 잉크(Ink)나 수지(Resin)로 구성된 제2보호층을 형성하는 단계와, 상기 표면에 형성된 회로패턴중 패드부가 형성될 부분을 노출시키도록 상기 제2보호층을 노광 및 현상공정을 통해 선택적으로 제거하는 단계와, 상기 제2보호층이 제거되어 노출된 회로표면에 도금을 수행하여 패드부를 형성하는 단계를 포함하여 구성된다.According to another feature of the invention, the present invention is a step of forming a printed circuit board with a circuit pattern on the insulating material, and UV-responsive ink (Ink) or resin to cover the circuit pattern formed on the surface of the printed circuit board Applying a first protective layer made of (Resin) to the entire surface, and selectively removing the first protective layer through an exposure and development process so as to expose a portion of the circuit pattern formed on the surface on which the pad portion is to be formed. And the first protective layer to the maximum depth of the depression formed on the surface of the first protective layer so that the circuit pattern formed on the surface is exposed. Polishing, forming a second protective layer made of ultraviolet-reactive ink (Ink) or resin (Resin) on the entire surface of the first protective layer including the exposed circuit pattern, and a circuit formed on the surface Selectively removing the second protective layer through an exposure and development process so as to expose a portion of the pad portion to be formed in the pattern; and plating the exposed circuit surface by removing the second protective layer to form a pad portion. It is configured to include.
상기 제2보호층은 제1보호층의 연마정도에 따라 그 두께가 조정된다.The thickness of the second protective layer is adjusted according to the degree of polishing of the first protective layer.
이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법에 의하면 인쇄회로기판의 표면평탄도를 높이면서도 인쇄회로기판의 수율과 성능을 높일 수 있다.According to the method of manufacturing a printed circuit board according to the present invention having such a configuration, it is possible to improve the yield and performance of the printed circuit board while increasing the surface flatness of the printed circuit board.
이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, a preferred embodiment of a method of manufacturing a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.
도 3에는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예의 제조공정도가 순차적으로 도시되어 있다. 도면에 도시된 바에 따르면, 본 발명 실시 예에 의해 제조되는 인쇄회로기판(30)은 절연층(31)에 회로패턴(33,35)이 다층으로 형성된다. 이를 위해 절연층(31)의 상하면에 금속층이 구비된 것을 사용하여 노광과 에칭공정을 수행하여 금속층으로 내층회로패턴(33)을 형성한다.3 is a manufacturing process diagram of a preferred embodiment of the method of manufacturing a printed circuit board according to the present invention. As shown in the figure, in the printed
그리고, 상기 내층회로패턴(33)이 형성된 표면에 다시 절연층(31)과 금속층이 구비되게 하고, 노광과 에칭공정을 통해 금속층을 선택적으로 제거하여 외층회로패턴(35)을 형성한다. 물론, 도면에는 회로패턴(33,35)이 4개의 층으로 형성된 것이 도시되어 있으나, 더 많거나 적은 층으로 형성될 수 있다.Then, the insulating
상기와 같이 회로패턴(33,35)이 다층으로 형성되는 경우에, 서로 다른 층에 있는 회로패턴(33,35)들은 통홀(37)을 통해 전기적으로 연결된다. 즉, 상기 통홀(37)의 내벽에 금속층이 형성되어 다른 층의 회로패턴(33,35)을 전기적으로 연결한다. 상기 통홀(37)의 내부는 절연재에 의해 충진된다.When the
상기와 같이 회로패턴(33,35)을 다수개의 층으로 형성하고 전기적으로 연결한 후에는, 인쇄회로기판(30)의 표면에 제1표면보호층(39)을 도포한다. 상기 제1표면보호층(39)은 감광성재료로 형성된다. 바람직하기로는 상기 제1표면보호층(39)은 감광성의 잉크(Ink)나 수지(Resin)로 형성되고, 본 실시예에서는 자외선 반응형 잉크나 수지를 사용한다. 상기 제1표면보호층(39)은 상기 인쇄회로기판(30)의 표면 전체에 도포된다.After the
일반적으로 상기 제1표면보호층(39)에는 함몰부(39')가 형성된다. 상기 함몰부(39')는 대개 외층회로패턴(35)의 사이에 노출되어 있는 절연층(31)의 표면에 해당되는 부분에 형성된다. 이와 같은 상태가 도 3a에 도시되어 있다.In general, a
다음으로, 상기 제1표면보호층(39)에 선택적으로 자외선을 이용하여 노광하고 에칭하여, 아래에서 설명될 패드부(43)가 형성될 부분을 제거한다. 상기 패드부(43)가 형성되는 부분은 대개 외층회로패턴(35)에 해당되는 부분이다. 이는 도 3b에 잘 도시되어 있다.Next, the first
다음으로는 상기 제1표면보호층(39)을 연마하는 공정을 수행한다. 상기 제1표면보호층(39)의 연마는 상기 함몰부(39')가 제거될 때까지 수행된다. 이는 상기 함몰부(39')를 완전히 제거하여 인쇄회로기판(30)의 표면평탄도를 높이기 위해서이다. 본 실시예에서는 도 3c에 도시된 바와 같이, 상기 외층회로패턴(35)의 표면보다 높이가 높게 제1표면보호층(39)을 연마하여 상기 외층회로패턴(35)을 상기 제1표면보호층(39)이 덮고 있는 상태로 하고 있다. 하지만, 반드시 함몰부(39')가 완전히 제거될 때까지 연마를 수행하여야 하는 것은 아니다. 즉, 함몰부(39')의 일부가 남아 있더라도 아래에서 설명될 제2표면보호층(41)의 두께를 조절하면 인쇄회로기판의 표면 평탄도를 조절할 수 있다. 따라서, 연마작업은 최대로 함몰부(39')의 최고 깊이까지 수행하면 된다.Next, a process of polishing the first surface
상기와 같이 연마공정을 하고 난 후에는, 제2표면보호층(41)을 형성한다. 상기 제1표면보호층(39)과 상기 노출되어 있는 외층회로패턴(35) 전체를 덮도록 제2표면보호층(41)을 형성한다. 상기 제2표면보호층(41)은 일반적인 감광성재질인 포토솔더레지스트(PSR)를 이용하여 형성하는 것이 바람직하다. 상기 제2표면보호층(41)을 일반적인 포토솔더레지스트를 사용하는 것은 그 표면이 광택이 있어 사용자에게 미관상 미려함을 주기 위함이다. 따라서 상기 제2표면보호층(41)의 표면은 편 평한 상태로 유지된다.After the polishing step as described above, the second surface
이때, 상기 제2표면보호층(41)의 두께는 상기 제1표면보호층(39)의 연마정도에 따라 달리 된다. 예를 들어 함몰부(39')를 완전히 제거할 정도로 제1표면보호층(39)의 연마가 되었다면, 제2표면보호층(41)의 두께는 최소로 되어도 된다. 하지만, 함몰부(39')가 일부 남아 있다면 함몰부(39')를 채우고 표면이 평탄하게 될 수 있는 정도의 두께로 제2표면보호층(41)이 형성되어야 한다.In this case, the thickness of the second
그리고나서, 상기 제2표면보호층(41)중 아래에서 설명될 패드부(43)가 형성될 부분을 선택적으로 제거한다. 즉, 노광과 에칭공정을 통해 상기 제2표면보호층(41)을 선택적으로 제거하면 된다. 이와 같은 상태가 도 3d에 도시되어 있다.Then, the portion of the second
다음으로 상기 제1및 제2표면보호층(39,41)이 제거되어 외층회로패턴(35)이 노출된 부분에 도금층을 형성하여 패드부(43)를 형성한다. 상기 패드부(43)의 상면은 상기 제2표면보호층(41)의 표면과 적어도 같은 높이가 되도록 하는 것이 바람직하고, 상기 패드부(43)에 소자의 실장이나 연결이 보다 잘 되도록 도금층을 금으로 형성하는 것이 바람직하다. 이와 같은 상태가 도 3e에 도시되어 있다. 참고로 상기 패드부(43)는 연결패드와 단자패드로 나눌 수 있는데, 대체로 상면에 형성되는 것이 연결패드이고 하면에 형성되는 것이 단자패드이다.Next, the first and second surface
상기와 같이 패드부(43)의 형성이 끝나면, 상기 인쇄회로기판(30)의 제조가 완성되고, 필요에 따라 추가의 작업이 더 진행될 수도 있다. 그리고, 인쇄회로기판(30)이 사용되는 용도에 따라 반도체칩이 상기 패드부(43)와 연결되게 실장되기도 하고, 인쇄회로기판(30)의 표면에 필요한 문자를 인쇄하는 작업도 수행될 수 있다.When the
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.The rights of the present invention are not limited to the embodiments described above, but are defined by the claims, and those skilled in the art can make various modifications and adaptations within the scope of the claims. It is self-evident.
예를 들면 상기 제1표면보호층(39)을 형성하고, 노광 및 에칭을 하지 않고 연마를 수행한 후에 바로 제2표면보호층(41)을 도포한다. 상기 제2표면보호층(41)은 상기 제1표면보호층(39)과 동일한 재질인 자외선 반응성 재료를 사용한다. 그리고 나서 패드부(43)가 형성될 부분의 상기 제1표면보호층(39)과 제2표면보호층(41)을 선택적으로 동시에 제거하는 자외선을 이용한 노광 및 에칭공정을 수행할 수도 있다.For example, the second
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에 의하면 다음과 같은 효과를 기대할 수 있다.According to the method of manufacturing a printed circuit board according to the present invention as described in detail above, the following effects can be expected.
본 발명에서는 인쇄회로기판을 제조함에 있어 표면보호층을 감광성 재료로 형성하고 패드부나 단자부가 형성되는 부분을 노광 및 에칭을 통해 선택적으로 제거하도록 하였으므로, 표면보호층의 평탄화를 위한 연마작업이 최대로 함몰부가 제거될 때까지만 수행되면 되므로 외층패턴이 연마작업에 의해 손상되는 등의 문제가 발생하지 않고 인쇄회로기판의 제조공정이 효율적으로 되는 효과를 얻을 수 있다.In the present invention, in manufacturing a printed circuit board, the surface protection layer is formed of a photosensitive material, and a portion where the pad portion or the terminal portion is formed is selectively removed through exposure and etching, so that polishing operations for planarizing the surface protection layer are maximized. Since it only needs to be performed until the recess is removed, the manufacturing process of the printed circuit board can be efficiently achieved without causing a problem such as damage of the outer layer pattern by polishing.
따라서, 본 발명에 의하면 인쇄회로기판을 제조함에 있어 외층패턴과 패드부나 단자부 사이의 전기적 연결이 확실하게 되어 인쇄회로기판의 제조수율이 높아짐과 동시에 외층패턴의 두께가 설계된 대로 유지될 수 있어 인쇄회로기판의 성능이 설계된 대로 얻어질 수 있다.Therefore, according to the present invention, when the printed circuit board is manufactured, the electrical connection between the outer layer pattern and the pad portion or the terminal portion is secured, thereby increasing the manufacturing yield of the printed circuit board and maintaining the thickness of the outer layer pattern as designed. The performance of the substrate can be obtained as designed.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050055392A KR100555830B1 (en) | 2005-06-25 | 2005-06-25 | Making method of PCB |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050055392A KR100555830B1 (en) | 2005-06-25 | 2005-06-25 | Making method of PCB |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0034920A Division KR100520961B1 (en) | 2003-05-30 | 2003-05-30 | Making method of PCB |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050071460A KR20050071460A (en) | 2005-07-07 |
KR100555830B1 true KR100555830B1 (en) | 2006-03-03 |
Family
ID=37261377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050055392A KR100555830B1 (en) | 2005-06-25 | 2005-06-25 | Making method of PCB |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100555830B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070091975A (en) * | 2006-03-08 | 2007-09-12 | 타우텍주식회사 | Method for manufacturing multi layer printed circuit board |
KR100827312B1 (en) * | 2006-10-02 | 2008-05-06 | 삼성전기주식회사 | Method for manufacturing cover lay of Printed Circuit Board |
CN114096074B (en) * | 2021-10-29 | 2024-04-12 | 江苏迪盛智能科技有限公司 | Circuit board and ink-jet method for protective layer in circuit board |
-
2005
- 2005-06-25 KR KR1020050055392A patent/KR100555830B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050071460A (en) | 2005-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100520961B1 (en) | Making method of PCB | |
US6954985B2 (en) | Method for plugging holes in a printed circuit board | |
US8164004B2 (en) | Embedded circuit structure and fabricating process of the same | |
JP2007073955A (en) | Method of forming circuit pattern of printed circuit board | |
CN106658977A (en) | Line production method of circuit board and circuit board produced by using method | |
KR100555830B1 (en) | Making method of PCB | |
KR100731604B1 (en) | Method for manufacturing printed circuit board with high stiffness | |
KR100487812B1 (en) | PCB having a fine pitch circuit pattern making method | |
JP2005197418A (en) | Multilayer wiring board and manufacturing method therefor | |
CN109216202A (en) | Method for fabricating a substrate structure suitable for forming a via | |
KR100693145B1 (en) | Printed circuit board making method | |
KR100630913B1 (en) | Making method of Printed circuit board | |
KR100425728B1 (en) | Hole plugging method for printed circuit boards and hole plugging device thereof and manufacturing mathod thereof | |
KR101063608B1 (en) | Printed circuit board and manufacturing method thereof | |
KR100782403B1 (en) | Method for manufacturing circuit board | |
KR20140040468A (en) | Method for manufacturing printed circuit board | |
KR100759513B1 (en) | Method for manufacturing PCB appling in a terminal antenna module | |
KR100981201B1 (en) | Making method of PCB for memory card | |
US20070148970A1 (en) | Method of fabricating circuitry without conductive circle | |
KR100790350B1 (en) | Making method of printed circuit board | |
KR100759519B1 (en) | Method for manufacturing PCB appling in a DVD loader sensor module | |
JP4919905B2 (en) | Printed wiring board and manufacturing method thereof | |
KR20150031031A (en) | Printed Circuit Board and Method of the Manufacturing for the same | |
KR20050087452A (en) | Method of manufacturing a buried resistor for printed circuit board | |
KR100525239B1 (en) | Jig having metal pin support |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110201 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |