KR101063608B1 - Printed circuit board and manufacturing method thereof - Google Patents

Printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
KR101063608B1
KR101063608B1 KR1020030062816A KR20030062816A KR101063608B1 KR 101063608 B1 KR101063608 B1 KR 101063608B1 KR 1020030062816 A KR1020030062816 A KR 1020030062816A KR 20030062816 A KR20030062816 A KR 20030062816A KR 101063608 B1 KR101063608 B1 KR 101063608B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
photosensitive insulating
pattern
printed circuit
Prior art date
Application number
KR1020030062816A
Other languages
Korean (ko)
Other versions
KR20050025859A (en
Inventor
이상민
이성규
한준욱
황정호
양유석
어태식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020030062816A priority Critical patent/KR101063608B1/en
Publication of KR20050025859A publication Critical patent/KR20050025859A/en
Application granted granted Critical
Publication of KR101063608B1 publication Critical patent/KR101063608B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 본 발명은 도체인 중심층(20)의 상하면에 감광성절연층(25)을 형성하는 단계와, 상기 중심층(20) 상의 감광성절연층(25)을 선택적으로 제거하고 감광성절연층(25)이 제거된 위치에 도금공정을 통해 패턴(30)을 형성하는 단계와, 상기 감광성절연층(25)의 표면에 별도의 감광성절연층(35)과 박리부재(36)를 차례로 적층하는 단계와, 상기 감광성절연층(35)과 박리부재(36)를 선택적으로 제거하고 제거된 부분에 연결돌기(40)를 형성하는 단계와, 상기 중심층(20)을 제거하여 중심층(20)의 상하면에 구비된 것을 상기 중심층(20)과 접촉하고 있던 면중 적어도 하나가 외부로 노출되게 적층하고 적어도 일측 표면에 금속층(50)이 있도록 함께 적층하는 단계와, 상기 금속층(50)을 선택적으로 제거하여 패턴(50')을 형성하는 단계를 포함하여 구성된다. 이와 같은 본 발명에 의하면 패턴이 미세하게 형성될 수 있고 다층의 인쇄회로기판을 보다 신속하게 제조할 수 있게 된다.

The present invention relates to a method of manufacturing a printed circuit board. According to the present invention, the photosensitive insulating layer 25 is formed on the upper and lower surfaces of the conductive core layer 20, the photosensitive insulating layer 25 on the central layer 20 is selectively removed, and the photosensitive insulating layer 25 Forming a pattern 30 through a plating process at a removed position, sequentially laminating a separate photosensitive insulating layer 35 and a peeling member 36 on the surface of the photosensitive insulating layer 25, and Selectively removing the photosensitive insulating layer 35 and the peeling member 36 and forming a connecting protrusion 40 in the removed portion, and removing the center layer 20 on the upper and lower surfaces of the center layer 20. Stacking the at least one of the surfaces in contact with the center layer 20 to the outside and stacking the metal layer 50 on at least one surface thereof, and selectively removing the metal layer 50 to form a pattern ( 50 '). According to the present invention, the pattern can be finely formed, and the multilayer printed circuit board can be manufactured more quickly.

인쇄회로기판, 회로패턴, 미세패턴, 생산성Printed Circuit Board, Circuit Pattern, Fine Pattern, Productivity

Description

인쇄회로기판 및 그의 제조방법{A PCB and making method thereof}Printed circuit board and manufacturing method thereof

도 1a에서 도 1j는 종래 기술에서 통홀의 내부를 도금함에 의해 상하층을 연결하여 인쇄회로기판을 제조하는 과정을 순차적으로 보인 작업공정도.1A to 1J are working process diagrams sequentially illustrating a process of manufacturing a printed circuit board by connecting upper and lower layers by plating an inside of a through hole in the prior art.

도 2는 종래 기술에 의한 인쇄회로기판의 요부 구성을 보인 사시도.Figure 2 is a perspective view showing the main configuration of a printed circuit board according to the prior art.

도 3은 종래 기술에 의한 인쇄회로기판의 본딩패드의 구성을 보인 단면도.3 is a cross-sectional view showing the configuration of a bonding pad of a conventional printed circuit board.

도 4는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 보인 작업공정도.Figure 4 is a working process diagram showing a preferred embodiment of the method of manufacturing a printed circuit board according to the present invention.

도 5는 본 발명의 다른 실시예를 보인 작업공정도.Figure 5 is a work flow diagram showing another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20: 중심층 22: 이형층20: center layer 22: release layer

25: 감광성절연층 27: 패턴윈도우25: photosensitive insulating layer 27: pattern window

30: 패턴 35: 감광성절연층30: pattern 35: photosensitive insulating layer

37: 박리부재 40: 연결돌기37: peeling member 40: connecting projection

50: 금속층 50': 패턴50: metal layer 50 ': pattern

57: 절연층 60: 금도금층57: insulation layer 60: gold plated layer

150: 금속층 150': 패턴150: metal layer 150 ': pattern

157: 절연층 160: 금도금층157: insulating layer 160: gold plated layer

본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 보다 미세한 회로패턴을 형성할 수 있으면서도 인쇄회로기판의 생산성을 높일 수 있는 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board which can increase the productivity of a printed circuit board while forming a finer circuit pattern.

도 1a에서 도 1j에는 종래 기술에 의한 인쇄회로기판의 제조방법이 도시되어 있다.1A to 1J illustrate a method of manufacturing a printed circuit board according to the prior art.

먼저 도 1a에 도시된 바와 같이, 중간에 절연재(11)가 구비되고 상하면이 동박(12,12')으로 덮혀진 모재(10)를 적당한 형상과 면적으로 재단한다. 도면에서는 도시의 편의를 위해 몇개의 통홀(through hole)(13)을 형성할 수 있을 정도의 크기로 재단한 것을 보이고 있다.First, as shown in Figure 1a, the insulating material 11 is provided in the middle and the upper and lower surfaces of the base material 10 covered with the copper foil (12, 12 ') is cut into a suitable shape and area. In the drawings, for the sake of illustration, several through holes 13 are shown cut to a size sufficient to be formed.

다음으로 상기 모재(10)에 통홀(13)을 천공하는 작업을 한다. 즉 도 1b에 도시된 바와 같이, 모재(10)를 상하로 관통하도록 드릴이나 레이저를 이용하여 통홀(13)을 천공한다. 이와 같은 통홀(13)은 회로설계에 따라 다양한 크기 및 개수로 형성된다.Next, the work to drill the barrel hole 13 in the base material (10). That is, as shown in Figure 1b, to drill the hole hole 13 using a drill or a laser to penetrate the base material 10 up and down. Such a through hole 13 is formed in various sizes and numbers according to the circuit design.

상기와 같이 통홀(13)을 천공한 후에는 구리도금층(14)을 형성한다. 상기 구리도금층(14)은 상기 모재(10)의 상하면 뿐만 아니라 상기 통홀(13) 내부에도 형성된다. 따라서 상기 통홀(13)에 형성된 구리도금층(14)에 의해 상기 상하층의 동박(12,12')이 전기적으로 연결된다. 이와 같은 상태가 도 1c에 도시되어 있다. After the through hole 13 is drilled as described above, the copper plating layer 14 is formed. The copper plating layer 14 is formed not only on the upper and lower surfaces of the base material 10, but also inside the barrel hole 13. Therefore, the copper foils 12 and 12 'of the upper and lower layers are electrically connected to each other by the copper plating layer 14 formed in the through hole 13. This state is shown in FIG. 1C.                         

그리고는 상기 모재(10)에 에칭레지스트(etching resist)(15)를 도포하여 아래에서 설명될 에칭공정에서 동박(12,12')이 제거되는 것을 방지한다. 즉 도 1d에 도시된 바와 같이, 에칭레지스트(15)를 모재(10)에 고르게 도포한다.Then, an etching resist 15 is applied to the base material 10 to prevent the copper foils 12 and 12 'from being removed in the etching process described below. That is, as shown in FIG. 1D, the etching resist 15 is evenly applied to the base material 10.

다음으로는 상기 에칭레지스트(15)에 노광하는 공정을 수행한다. 노광공정에서는 모재(10)의 표면에 노광마스크(16)를 적층한 후, 자외선을 조사하여 선택적으로 노광되게 한다. 이때 상기 노광마스크(16)의 빗금친 부분은 자외선이 투과하지 못하고 이외 부분은 자외선이 투과하여 자외선이 모재(10) 표면의 에칭레지스트(15)에 조사된다. 이와 같이 노광이 이루어지는 과정이 도 1e에 도시되어 있다.Next, a process of exposing the etching resist 15 is performed. In the exposure step, the exposure mask 16 is laminated on the surface of the base material 10, and then irradiated with ultraviolet light to selectively expose the substrate. In this case, the hatched portion of the exposure mask 16 does not transmit ultraviolet rays, and the other portions of the exposure mask 16 transmit ultraviolet rays to irradiate the etching resist 15 on the surface of the base material 10. This exposure is shown in FIG. 1E.

현상공정을 진행하여 노광된 부분의 에칭레지스트(15)를 제거하여 상기 구리도금층(14)이 선택적으로 노출되게 한다. 이때 자외선이 조사된 부분의 에칭레지스트(15)는 제거되어 구리도금층(14)이 노출되고, 조사되지 않은 부분의 에칭레지스트(15)는 남아있게 되어 구리도금층(14)은 에칭레지스트(15)에 의해 노출되지 않은 상태로 된다. 이와 같은 상태가 도 1f에 도시되어 있다.The development process is performed to remove the etching resist 15 of the exposed portion so that the copper plating layer 14 is selectively exposed. At this time, the etching resist 15 of the portion irradiated with ultraviolet rays is removed to expose the copper plating layer 14, and the etching resist 15 of the unirradiated portion remains, and the copper plating layer 14 is applied to the etching resist 15. It will be in an unexposed state. This state is shown in FIG. 1F.

그리고, 다음으로는 에칭공정을 수행한다. 에칭공정을 통해 상기 선택적으로 노출되어 있는 구리도금층(14)과 이에 대응되는 동박(12,12')을 제거한다.(도 1g 참고) 에칭공정이 완료되고 나면 남아있는 상기 에칭레지스트(15)를 제거한다. 상기 에칭레지스트(15)가 제거되고 상기 절연재(11)의 표면에 남은 것이 회로패턴(17)이다.(도 1h 참고)Next, an etching process is performed. The selectively exposed copper plating layer 14 and the corresponding copper foils 12 and 12 'are removed through an etching process. (See FIG. 1G.) After the etching process is completed, the remaining etching resist 15 is removed. Remove The etching resist 15 is removed and the circuit pattern 17 remains on the surface of the insulating material 11 (see FIG. 1H).

다음으로는 상기 통홀(13)과 회로패턴(17)의 사이 영역에 레진(resin)(18)을 채운다.(Resin plugging) 그리고 최종적으로 만들어지는 인쇄회로기판(20)에서 일정영역의 회로패턴(17)은 외부와의 전기적 연결을 위한 연결패드(pad)(19)로 이용되고 상기 연결패드(19)를 제외한 부분에 포토레지스트(photo resist)(19')를 도포한다. 이와 같은 상태가 도 1i에 도시되어 있다.Next, a resin 18 is filled in a region between the barrel hole 13 and the circuit pattern 17. Resin plugging and a circuit pattern of a predetermined region in the finally formed printed circuit board 20 17 is used as a connection pad 19 for electrical connection with the outside and a photoresist 19 'is applied to a portion other than the connection pad 19. This state is shown in FIG. 1I.

그리고, 상기 연결패드(19) 부분에 금도금층(19a)을 형성한다. 상기 금도금층(19a)은 상기 연결패드(19)에 골드와이어(gold wire)를 연결하거나 솔더볼(solder ball)을 형성시에 보다 확실하게 접착될 수 있도록 한다.(도 1j 참고)A gold plated layer 19a is formed on the connection pad 19. The gold plated layer 19a may be more reliably bonded when a gold wire is connected to the connection pad 19 or a solder ball is formed (see FIG. 1J).

한편, 근래에는 플립칩 패키지(Flip chip package) 또는 CSP(Chip scale package)등과 같이 그 크기가 반도체칩과 거의 동일한 인쇄회로기판이 요구되고 있으며, 인쇄회로기판은 반도체칩이 점점 고밀도화 됨에 따라 연결패드의 수도 급격하게 증가되고, 이에 따라 반도체칩과의 신호전달을 위해 동일 면적에 많은 회로패턴을 형성하기 위해 회로패턴의 폭 및 두께가 미세화되고 회로패턴간의 간격도 미세화되고 있다.Recently, printed circuit boards having the same size as semiconductor chips are required, such as flip chip packages or chip scale packages, and printed circuit boards have connection pads as semiconductor chips become denser. The number of circuits rapidly increases, and thus, the width and thickness of circuit patterns are miniaturized and the spacing between circuit patterns is miniaturized to form many circuit patterns in the same area for signal transmission with semiconductor chips.

도 2에는 회로패턴(17)사이의 간격인 피치가 미세하고, 회로패턴(17) 자체도 미세하게 형성되는 인쇄회로기판(20')이 도시되어 있다. 이와 같은 경우에 상기 포토레지스트(19')를 인접한 상기 회로패턴(17)간의 공간 부분에 채우는 것이 어렵다. 이는 상기 회로패턴(17)사이의 피치가 작아 포토레지스트(19')가 회로패턴(17)사이에 정확하게 채워지지 않기 때문이다.2 shows a printed circuit board 20 ′ having a fine pitch, which is an interval between circuit patterns 17, and a fine circuit pattern 17 itself. In such a case, it is difficult to fill the photoresist 19 'in the space between the adjacent circuit patterns 17. This is because the pitch between the circuit patterns 17 is small so that the photoresist 19 'is not accurately filled between the circuit patterns 17.

상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다. The prior art as described above has the following problems.                         

먼저, 에칭법을 사용하여 회로패턴(17)이나 연결패드(19) 등을 형성하게 되면, 도 3에 도시된 바와 같이 회로패턴(17)이나 연결패드(19)의 단면이 정확하게 4각형으로 되지 않고 상단의 폭이 상대적으로 좁고, 하단의 폭이 상대적으로 넓은 사다리꼴 형상으로 된다. 이는 표면에서부터 에칭액이 침투함에 따라 상단은 하단보다 에칭액에 노출되는 시간이 길게 되어 상단이 상대적으로 더 제거되어 발생되는 현상이다. 따라서 회로패턴(17) 또는 연결패드(19)의 두께와 폭을 미세하게 형성하는 데에는 한계가 있다. 이와 같이 연결패드(19)의 단면이 사다리꼴 형상으로 형성되면 연결패드(19)의 상면 표면적이 상대적으로 작아지게 되어 골드와이어나 솔더볼의 부착이 어렵게 된다.First, when the circuit pattern 17 or the connection pad 19 is formed using the etching method, the cross section of the circuit pattern 17 or the connection pad 19 is not exactly square as shown in FIG. 3. The width of the upper end is relatively narrow and the width of the lower part is relatively wide. This is a phenomenon in which the top end is exposed to the etchant longer than the bottom as the etchant penetrates from the surface, and the top end is relatively further removed. Therefore, there is a limit in forming the thickness and width of the circuit pattern 17 or the connection pad 19 minutely. As such, when the cross section of the connection pad 19 is formed in a trapezoidal shape, the surface area of the upper surface of the connection pad 19 becomes relatively small, thereby making it difficult to attach the gold wire or the solder ball.

그리고, 회로패턴(17)과 연결패드(19) 등을 먼저 형성하고 레진(18)이나 솔더레지스트(19')를 도포하게 되면 돌출형성되어 있는 회로패턴(17)과 연결패드(19)의 존재에 의해 솔더레지스트(19')의 표면 평탄도가 떨어지게 된다. 이와 같이 표면평탄도가 떨어지면 솔더레지스트(19')가 열충격에 의해 크랙이 발생할 가능성이 커지고 인쇄회로기판(20,20')에 반도체칩을 실장하고 몰딩할 때, 몰딩컴파운드의 흐름이 좋지 않게 된다. When the circuit pattern 17 and the connection pad 19 are formed first, and the resin 18 or the solder resist 19 'is applied, the circuit pattern 17 and the connection pad 19 are formed. As a result, the surface flatness of the solder resist 19 'is degraded. As such, when the surface flatness decreases, the solder resist 19 'is more likely to be cracked due to thermal shock, and when the semiconductor chip is mounted and molded on the printed circuit boards 20 and 20', the molding compound flow is not good. .

한편, 도 2의 인쇄회로기판(20')에서는 연결패드(19)의 노출된 3면 모두에 구리도금층(14)과 금도금층(19a)이 형성되어지므로, 금도금영역이 상대적으로 넓고 연결패드(19)의 양측면의 하부로 금도금층(19a)이 길게 늘어지게 되어 인접한 연결패드(19)사이의 절연에 많은 문제가 발생하게 되며, 측면에 형성되는 구리도금층(14)과 금도금층(19a)의 두께를 고려하면 피치를 미세하게 하는 것이 어 렵게 된다.Meanwhile, in the printed circuit board 20 ′ of FIG. 2, since the copper plating layer 14 and the gold plating layer 19a are formed on all three exposed surfaces of the connection pad 19, the gold plating region is relatively wide and the connection pad ( The gold plated layer 19a is stretched to the lower side of both sides of the side 19 so that a lot of problems occur in the insulation between the adjacent connection pads 19, and the copper plated layer 14 and the gold plated layer 19a formed at the side surface Considering the thickness, it is difficult to make the pitch fine.

따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 보다 미세한 회로패턴을 형성할 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method of manufacturing a printed circuit board capable of forming a finer circuit pattern.

본 발명의 다른 목적은 다층 인쇄회로기판을 보다 높은 생산성으로 제조하도록 하는 것이다.Another object of the present invention is to produce a multilayer printed circuit board with higher productivity.

본 발명의 다른 목적은 인쇄회로기판의 표면평탄도를 높이는 것이다.Another object of the present invention is to increase the surface flatness of a printed circuit board.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 도체인 중심층의 상하면에 감광성절연층을 형성하는 단계와, 상기 중심층 상의 감광성절연층을 선택적으로 제거하고 감광성절연층이 제거된 위치에 도금공정을 통해 패턴을 형성하는 단계와, 상기 감광성절연층의 표면에 별도의 감광성절연층과 박리부재를 차례로 적층하는 단계와, 상기 감광성절연층과 박리부재를 선택적으로 제거하고 제거된 부분에 연결돌기를 형성하는 단계와, 상기 중심층을 제거하여 중심층의 상하면에 구비된 것을 상기 중심층과 접촉하고 있던 면중 적어도 하나가 외부로 노출되게 적층하고 적어도 일측 표면에 금속층이 있도록 함께 적층하는 단계와, 상기 금속층을 선택적으로 제거하여 패턴을 형성하는 단계를 포함하여 구성된다.According to a feature of the present invention for achieving the above object, the present invention comprises the steps of forming a photosensitive insulating layer on the upper and lower surfaces of the conductive core layer, selectively removing the photosensitive insulating layer on the center layer and the photosensitive insulating layer Forming a pattern at the removed position through a plating process, sequentially laminating a separate photosensitive insulating layer and a peeling member on a surface of the photosensitive insulating layer, selectively removing the photosensitive insulating layer and the peeling member, and Forming a connecting protrusion in the removed portion, and removing the central layer so that at least one of the surfaces provided on the upper and lower surfaces of the central layer is in contact with the central layer so as to be exposed to the outside and having a metal layer on at least one surface thereof. Laminating together, and selectively removing the metal layer to form a pattern.

상기 중심층에서 분리된 것을 적층하는 단계에서는 상기 금속층이 일측 표면 을 형성하고 타측 표면이 상기 중심층과 접촉하고 있던 면중 하나가 형성하도록 일체로 프레스되어 적층된다.In the step of laminating what is separated from the central layer, the metal layer is integrally pressed and laminated to form one surface and the other surface to form one of the surfaces in contact with the central layer.

본 발명의 다른 특징에 따르면, 본 발명은 도체인 중심층의 상하면에 감광성절연층을 형성하는 단계와, 상기 중심층 상의 감광성절연층을 선택적으로 제거하고 감광성절연층이 제거된 위치에 도금공정을 통해 패턴을 형성하는 단계와, 상기 감광성절연층의 표면에 별도의 감광성절연층과 박리부재를 차례로 적층하는 단계와, 상기 감광성절연층과 박리부재를 선택적으로 제거하고 제거된 부분에 연결돌기를 형성하는 단계와, 상기 연결돌기가 돌출된 표면에 금속층을 적층하고 선택적으로 제거하여 패턴을 형성하는 단계와, 상기 중심층을 분리하여 중심층의 상하면에 구비된 것을 분리하는 단계를 포함하여 구성된다.According to another feature of the invention, the present invention comprises the steps of forming a photosensitive insulating layer on the upper and lower surfaces of the conductor layer, selectively removing the photosensitive insulating layer on the center layer and the plating process at the position where the photosensitive insulating layer is removed Forming a pattern, stacking a separate photosensitive insulating layer and a peeling member on a surface of the photosensitive insulating layer, and selectively removing the photosensitive insulating layer and the peeling member and forming connecting protrusions in the removed portion. And forming a pattern by laminating and selectively removing a metal layer on a surface where the connecting protrusion protrudes, and separating the central layer to separate the upper and lower surfaces of the central layer.

상기 중심층과 감광성절연층과의 사이에는 이형층이 더 구비된다.A release layer is further provided between the center layer and the photosensitive insulating layer.

감광성 절연층을 제거하여 도금층을 형성하는 단계에서는 상기 도체인 중심층을 통해 전원을 공급한다.In the step of forming the plating layer by removing the photosensitive insulating layer, power is supplied through the center layer, which is the conductor.

상기 연결돌기는 도금공정을 통해 형성된다.The connecting protrusion is formed through a plating process.

상기 금속층을 선택적으로 제거하여 패턴을 형성하는 단계에서는 상기 패턴의 사이 공간에 절연물질을 채워 절연층을 형성한다.In the step of selectively removing the metal layer to form a pattern, an insulating layer is formed by filling an insulating material in the space between the patterns.

최외층에 형성된 패턴중 외부와의 연결을 위한 것의 표면에는 금도금층이 더 형성된다.A gold plated layer is further formed on the surface of the pattern formed in the outermost layer for connection with the outside.

이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법에 의하면 상대적으로 미세한 패턴을 구비하는 인쇄회로기판을 제조할 수 있으며, 인쇄회로기 판의 생산성이 크게 향상되는 이점이 있다.According to the method for manufacturing a printed circuit board according to the present invention having such a configuration, a printed circuit board having a relatively fine pattern can be manufactured, and the productivity of the printed circuit board is greatly improved.

이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다Hereinafter, a preferred embodiment of a method of manufacturing a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.

도 4에는 본 발명의 바람직한 실시예의 인쇄회로기판의 제조방법이 순차적으로 도시되어 있다.4 shows a method of manufacturing a printed circuit board of the preferred embodiment of the present invention sequentially.

이에 따르면, 인쇄회로기판의 제조를 위한 모재는 소정의 면적을 가지는 판상의 중심층(20)의 표면에 감광성절연층(25)을 구비한다. 상기 중심층(20)은 도금공정시에 전원의 공급을 위해 도체로 만들어진다. 상기 감광성절연층(25)은 노광과 현상등의 공정을 통해 선택적으로 제거될 수 있는 것이다. 상기 감광성절연층(25)과 중심층(20)의 사이에는 이형층(22)이 구비된다. 이형층(22)은 중심층(20)과 감광성절연층(25)의 분리를 보다 용이하게 하기 위한 것으로, 유기물질이나 동박을 사용할 수 있다. 이와 같은 구성이 도 4a에 도시되어 있다.According to this, the base material for manufacturing the printed circuit board is provided with a photosensitive insulating layer 25 on the surface of the plate-shaped center layer 20 having a predetermined area. The center layer 20 is made of a conductor for supply of power during the plating process. The photosensitive insulating layer 25 may be selectively removed through a process such as exposure and development. The release layer 22 is provided between the photosensitive insulating layer 25 and the center layer 20. The release layer 22 is for facilitating separation of the center layer 20 and the photosensitive insulating layer 25, and an organic material or copper foil can be used. Such a configuration is shown in Figure 4a.

상기 감광성절연층(25)은 예를 들면, 노광, 현상 등의 공정을 통해 선택적으로 제거된다. 상기 감광성절연층(25)이 선택적으로 제거된 부분을 패턴윈도우(27)라고 한다. 이와 같은 상태가 도 4b에 도시되어 있다.The photosensitive insulating layer 25 is selectively removed through a process such as exposure or development. The portion where the photosensitive insulating layer 25 is selectively removed is referred to as a pattern window 27. This state is shown in FIG. 4B.

다음으로, 상기 패턴윈도우(27)의 내부에는 패턴(30)이 형성된다. 상기 패턴(30)은 도금공정을 통해 형성된다. 상기 패턴(30)의 형성을 위한 도금공정에서는 상기 중심층(20)을 통해서 전원이 공급된다. 이와 같이 패턴(30)이 패턴윈도우(27)에 형성된 상태가 도 4c에 도시되어 있다.Next, a pattern 30 is formed inside the pattern window 27. The pattern 30 is formed through a plating process. In the plating process for forming the pattern 30, power is supplied through the center layer 20. The state in which the pattern 30 is formed in the pattern window 27 is illustrated in FIG. 4C.

상기 패턴(30)의 형성후에는, 상기 패턴(30)이 노출되는 감광성절연층(25)의 표면에 별도의 감광성절연층(35)을 형성한다. 그리고, 상기 감광성절연층(35) 상에는 박리부재(36)를 적층한다. 상기 박리부재(36)의 예로서 드라이필름을 들 수 있다. 이와 같은 상태가 도 4d에 도시되어 있다.After the pattern 30 is formed, a separate photosensitive insulating layer 35 is formed on the surface of the photosensitive insulating layer 25 to which the pattern 30 is exposed. Then, the peeling member 36 is laminated on the photosensitive insulating layer 35. Examples of the peeling member 36 may include a dry film. This state is shown in FIG. 4D.

다음으로, 상기 감광성절연층(35)과 박리부재(36)를 동시에 선택적으로 제거하여 패턴윈도우(37)를 형성한다. 상기 패턴윈도우(37)를 형성하는 방법에는 다양한 것이 있을 수 있으며, 예를 들면 노광과 현상등의 공정이 있다. 상기 패턴윈도우(37)를 통해서는 상기 감광성절연층(25)이나 패턴(30)이 노출된다. 이와 같이 패턴윈도우(37)가 형성된 상태가 도 4e에 도시되어 있다.Next, the photosensitive insulating layer 35 and the peeling member 36 are selectively removed at the same time to form the pattern window 37. There may be various methods for forming the pattern window 37, for example, there are processes such as exposure and development. The photosensitive insulating layer 25 or the pattern 30 is exposed through the pattern window 37. Thus, the state in which the pattern window 37 is formed is shown in FIG. 4E.

상기 패턴윈도우(37)를 형성한 후에는 도금공정을 통해 상기 패턴윈도우(37)에 연결돌기(40)를 형성한다. 상기 연결돌기(40)는 상기 박리부재(36)의 표면과 동일한 높이로 형성되는 것이 바람직한데, 적어도 상기 감광성절연층(25)보다는 더 돌출되게 형성되어야 한다. 이와 같은 상태가 도 4f에 도시되어 있다.After the pattern window 37 is formed, a connection protrusion 40 is formed in the pattern window 37 through a plating process. The connecting protrusion 40 is preferably formed at the same height as the surface of the peeling member 36, and should be formed to protrude more than at least the photosensitive insulating layer 25. This state is shown in FIG. 4F.

다음으로, 상기 박리부재(36)를 각각 분리하여 상기 연결돌기(40)의 선단이 외부로 노출되게 한다. 이와 같은 상태가 도 4g에 도시되어 있다. 상기 연결돌기(40)는 나중에 상기 감광성절연층(35)의 상하면에 구비되는 패턴(30,50')을 전기적으로 연결하는 역할을 한다.Next, the peeling member 36 is separated from each other so that the tip of the connecting protrusion 40 is exposed to the outside. This state is illustrated in FIG. 4G. The connecting protrusion 40 serves to electrically connect the patterns 30 and 50 'provided on the upper and lower surfaces of the photosensitive insulating layer 35 later.

이제, 상기 중심층(20)을 분리하여 중심층(20)의 양면에 구비된 것을 적층하는 과정을 진행한다. 상기 중심층(20)과 감광성절연층(25)의 사이에 구비되는 이형층(22)을 이용하여 중심층(20)을 분리하여 제거한다. 이와 같이 중심층(20)을 분리하여 제거한 후, 중심층(20)의 상면에 있던 것을 상대적으로 하부에 놓고, 중심층(20)의 하면에 있던 것을 상대적으로 상부에 놓는다. 이와 같은 상태가 도 4h에 도시되어 있다.Now, the process of laminating what is provided on both sides of the center layer 20 by separating the center layer 20 is performed. The center layer 20 is separated and removed using the release layer 22 provided between the center layer 20 and the photosensitive insulating layer 25. After separating and removing the center layer 20 in this way, the one on the upper surface of the center layer 20 is placed on the lower side, and the one on the lower surface of the center layer 20 is placed on the upper side. This state is shown in FIG. 4H.

그리고, 상기 중심층(20)의 하면에 있던 것의 상부에 금속층(50)을 위치시킨다. 이때, 상기 중심층(20)과 접하고 있던 면중 적어도 하나는 외부로 드러나도록 되어야 한다. 본 실시예에서는 중심층(20)의 상면(도면 기준)과 접하던 것을 최하부에 위치시켜 외부로 드러나도록 하고 있다. 상기와 같은 배치상태에서 이들이 서로 접착되게 가압하면 도 4i에 도시된 상태가 된다.Then, the metal layer 50 is positioned on the upper surface of the lower surface of the center layer 20. At this time, at least one of the surfaces that were in contact with the central layer 20 should be exposed to the outside. In this embodiment, the upper surface (referenced to the drawing) of the central layer 20 is positioned at the lowermost portion to be exposed to the outside. When they are pressed to adhere to each other in the arrangement as described above, the state shown in FIG. 4I is obtained.

다음으로, 상기 금속층(50)을 선택적으로 제거하여 패턴(50')을 형성한다. 상기 패턴(50')은 예를 들면, 노광, 현상 및 에칭 등의 공정을 통해 이루어질 수 있다. 이와 같은 상태가 도 4j에 도시되어 있다. 여기서 도면부호 52는 패턴(50')사이의 공간을 의미한다.Next, the metal layer 50 is selectively removed to form a pattern 50 '. The pattern 50 ′ may be formed by, for example, a process such as exposure, development, and etching. This state is shown in FIG. 4J. Here, reference numeral 52 denotes a space between the patterns 50 '.

상기 패턴사이의 공간(52)에는 절연층(57)이 채워진다. 상기 절연층(57)을 채운 후에는 표면의 평탄도를 높이기 위해 상기 절연층(57)이 구비되는 쪽의 표면을 연마하는 것이 바람직하다. 이때, 상기 절연층(57)이 구비되는 반대쪽의 표면은 상기 중심층(20)과 접하고 있던 부분이어서 평탄도가 어느 정도 확보될 수 있어 별도의 연마는 필요없다.The insulating layer 57 is filled in the space 52 between the patterns. After the insulating layer 57 is filled, it is preferable to polish the surface of the side on which the insulating layer 57 is provided in order to increase the flatness of the surface. At this time, the surface on the opposite side provided with the insulating layer 57 is in contact with the center layer 20 so that the flatness can be secured to some extent, so that no additional polishing is required.

다음으로는 인쇄회로기판의 표면으로 노출되는 패턴(30,50')중 외부와의 연결을 위한 부분에 금도금층(60)을 형성한다. 상기 금도금층(60)은 외부와의 전기적 연결이 보다 확실하게 되도록 하기 위한 것이다. 이와 같은 공정 후에는 인쇄회로기판의 완성을 위한 마무리 공정이 수행된다. Next, a gold plated layer 60 is formed on a portion for connection with the outside of the patterns 30 and 50 'exposed to the surface of the printed circuit board. The gold plated layer 60 is intended to more secure the electrical connection to the outside. After this process, a finishing process for completing the printed circuit board is performed.                     

한편, 도 4에는 다층으로 된 인쇄회로기판을 제조하는 공정이 도시되어 있는데, 도 5에는 2층으로 된 인쇄회로기판을 제조하는 공정이 도시되어 있다. 여기서는 도 4g에 도시된 상태에서, 상기 연결돌기(40)에 금속층(150)을 가압하여 부착한다. 즉, 중심층(20)을 중심으로 그 양측 표면에 돌출되어 있는 연결돌기(40)에 금속층(150)이 부착되게 한다. 이와 같은 상태가 도 5a에 도시되어 있다.Meanwhile, FIG. 4 illustrates a process of manufacturing a multilayer printed circuit board, and FIG. 5 illustrates a process of manufacturing a two-layer printed circuit board. Here, in the state shown in FIG. 4G, the metal layer 150 is pressed onto the connecting protrusion 40. That is, the metal layer 150 is attached to the connection protrusion 40 protruding from both surfaces of the center layer 20. This state is shown in FIG. 5A.

그리고, 상기 금속층(150)을 선택적으로 제거하여 패턴(150')을 형성한다.(도 5b 참고) 상기 패턴(150')을 형성한 후에는, 상기 패턴(150') 사이의 공간(152)에 절연층(157)을 형성하고, 패턴(150')중 외부와의 연결을 위한 부분에 금도금층(160)을 형성한다. 이와 같은 상태가 도 5c에 도시되어 있다.The metal layer 150 is selectively removed to form a pattern 150 '(see FIG. 5B). After forming the pattern 150', the space 152 between the patterns 150 'is formed. The insulating layer 157 is formed on the gold plating layer 160, and the gold plating layer 160 is formed on a portion of the pattern 150 ′ for connecting to the outside. This state is shown in FIG. 5C.

다음으로는, 상기 중심층(20)의 상부의 것과 하부의 것을 분리하게 된다. 이와 같은 상태가 도 5d에 도시되어 있다. 여기서 상기 분리되어 만들어진 인쇄회로기판의 표면에는 이후의 공정, 예를 들면 표면에 노출된 패턴(150')을 보호와 절연을 위한 포토레지스트의 도포 등을 진행하여 인쇄회로기판의 제조를 완료한다.Next, the upper part and the lower part of the center layer 20 are separated. This state is shown in FIG. 5D. Here, the surface of the separated printed circuit board is subjected to a subsequent process, for example, applying a photoresist for protecting and insulating the pattern 150 'exposed on the surface to complete the manufacture of the printed circuit board.

이하 상기한 바와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법의 작용을 상세하게 설명한다.Hereinafter, the operation of the method of manufacturing a printed circuit board according to the present invention having the configuration as described above will be described in detail.

본 발명에서는 인쇄회로기판을 제조함에 있어서, 금도금층(60,160)이 형성되어야 하는 패턴(30,50',150')이 금도금층(60,160')의 형성전에 그 상면만이 외부로 노출된다. 즉, 금도금층(60,160')이 패턴(30,50',150')의 상면에만 형성되도록 공정이 진행된다.In the present invention, in manufacturing a printed circuit board, only the upper surfaces of the patterns 30, 50 ′ and 150 ′ on which the gold plated layers 60 and 160 are to be formed are formed before the gold plated layers 60 and 160 ′ are formed. That is, the process is performed such that the gold plating layers 60 and 160 'are formed only on the upper surfaces of the patterns 30, 50' and 150 '.

따라서, 상기 금도금층(60,160')이 형성되는 두께의 2배만큼의 여유가 패턴(30,50',150')의 사이에 생기게 된다. 다시 말하면, 그 만큼 패턴(30,50',150')을 더 많이 밀집되게 그리고 미세하게 형성할 수 있게 되는 것이다.Therefore, a margin of twice the thickness of the gold plated layer 60, 160 ′ is formed between the patterns 30, 50 ′, 150 ′. In other words, the patterns 30, 50 ', and 150' can be formed more densely and finely.

그리고, 인쇄회로기판의 제조공정중에서 먼저 감광성절연층(25)에 패턴윈도우(27)를 형성하고, 상기 패턴윈도우(27)에 도체인 중심층(20)을 이용하여 도금을 수행하여 패턴(30)을 형성한다. 따라서, 이와 같은 과정에서 상기 감광성절연층(25)의 평탄화를 위한 연마작업을 수행하지 않아도 되므로 본 발명을 이용하여 상대적으로 박판인 인쇄회로기판의 제조도 가능하게 된다.In the manufacturing process of the printed circuit board, the pattern window 27 is first formed on the photosensitive insulating layer 25, and the pattern window 30 is plated using the center layer 20, which is a conductor, to form the pattern 30. ). Therefore, in this process, the polishing operation for the planarization of the photosensitive insulating layer 25 may not be performed. Thus, the manufacturing of a relatively thin printed circuit board may be performed using the present invention.

한편, 본 발명에서는 중심층(20)에 부착되어 있던 부분이 인쇄회로기판의 일측 표면을 형성하게 된다. 따라서, 인쇄회로기판 일측 표면의 평탄도를 일정 이상으로 유지하기 위한 노력이 필요없게 된다.Meanwhile, in the present invention, the portion attached to the center layer 20 forms one surface of the printed circuit board. Therefore, no effort is required to maintain the flatness of the surface of one side of the printed circuit board above a certain level.

또한, 본 발명에서는 원통형의 연결돌기(40)를 사용하여 상하층의 패턴을 연결하는 방식에서 중심층(20)의 양면에 형성된 것을 적층하여 다층의 인쇄회로기판을 형성할 수 있게 된다.In addition, in the present invention, it is possible to form a multilayer printed circuit board by laminating the ones formed on both sides of the central layer 20 in a manner of connecting the pattern of the upper and lower layers by using the cylindrical connecting projection 40.

본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.The rights of the present invention are not limited to the embodiments described above, but are defined by the claims, and those skilled in the art can make various modifications and adaptations within the scope of the claims. It is self-evident.

위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에서는 외부와의 연결을 위한 패턴중 금도금층이 형성되는 부분이 상면만 외부로 노 출되게 공정이 진행되므로 패턴의 양측면에 금도금층이 형성되지 않게 되므로 전체적으로 패턴을 미세화하고 패턴의 밀집도를 높일 수 있는 효과가 있다.In the method of manufacturing a printed circuit board according to the present invention as described in detail above, the gold plating layer is formed on both sides of the pattern because the process proceeds so that only the upper surface of the pattern for the connection to the outside is formed. Since it is not possible to reduce the overall pattern and increase the density of the pattern.

그리고, 본 발명에서는 인쇄회로기판의 제조공정중에서 먼저 감광성절연층에 패턴윈도우를 형성하고, 이에 도체인 중심층을 이용하여 도금을 수행하여 패턴을 형성하므로, 상기 감광성절연층의 평탄화를 위한 연마작업을 수행하지 않아도 되므로 인쇄회로기판의 제조작업성이 높아지고 상대적으로 박판인 인쇄회로기판의 제조도 가능하게 되는 효과도 있다.In the present invention, the pattern window is first formed in the photosensitive insulating layer during the manufacturing process of the printed circuit board, and the pattern is formed by plating the conductive layer using the center layer, thereby polishing the flattening of the photosensitive insulating layer. Since it is not necessary to perform the manufacturing workability of the printed circuit board is improved, it is also possible to manufacture a relatively thin printed circuit board.

한편, 본 발명에서는 중심층에 부착되어 있던 부분이 인쇄회로기판의 일측 표면을 형성하게 된다. 따라서, 인쇄회로기판 일측 표면의 평탄도가 일정 이상의 값으로 유지된다. 그리고, 다른 면의 경우에도 금속층을 가압하여 접착하여 패턴을 형성하므로 상대적으로 평탄도를 높게 유지할 수 있어 이후의 작업에서 몰딩컴파운드의 흐름이 좋아지는 등 제품의 불량 발생을 최소화할 수 있게 된다.Meanwhile, in the present invention, the portion attached to the center layer forms one surface of the printed circuit board. Therefore, the flatness of one surface of the printed circuit board is maintained at a predetermined value or more. In addition, in the case of the other side, the metal layer is pressed to form a pattern, thereby maintaining a relatively high flatness, thereby minimizing the occurrence of product defects, such as improving the flow of the molding compound in subsequent operations.

또한, 본 발명에서는 원통형의 연결돌기를 사용하여 상하층의 패턴을 연결하는 방식에서 중심층의 양면에 형성된 것을 가압하여 적층하여 다층의 인쇄회로기판을 형성할 수 있게 된다. 따라서, 다층의 인쇄회로기판을 보다 신속하게 제조할 수 있게 되는 효과가 있다.
In addition, in the present invention, it is possible to form a multilayer printed circuit board by pressing and stacking the ones formed on both sides of the center layer in a manner of connecting the upper and lower patterns by using a cylindrical connecting protrusion. Therefore, there is an effect that it is possible to manufacture a multilayer printed circuit board more quickly.

Claims (8)

제1 패턴홀이 형성되어 있으며, 상기 제1 패턴홀을 매립하는 제1 회로 패턴이 형성되어 있는 제1 감광성 절연층,A first photosensitive insulating layer having a first pattern hole formed therein and having a first circuit pattern filling the first pattern hole; 상기 제1 감광성 절연층 위에 돌기홀을 포함하며 형성되어 있으며, 상기 돌기홀을 매립하며 상기 제1 회로 패턴보다 좁은 폭을 가지는 연결 돌기가 형성되어 있는 제2 감광성 절연층, 그리고A second photosensitive insulating layer formed on the first photosensitive insulating layer and including a projection hole, the second photosensitive insulating layer having a connecting protrusion having a smaller width than the first circuit pattern and filling the protrusion hole; 상기 제2 감광성 절연층 위에 제2 패턴홀이 형성되어 있으며, 제2 패턴홀을 매립하며 상기 연결 돌기보다 큰 폭을 가지는 제2 회로 패턴을 포함하는 제3 감광성 절연층A third photosensitive insulating layer includes a second pattern hole formed on the second photosensitive insulating layer, and includes a second circuit pattern having a width greater than that of the connection protrusions, filling the second pattern hole. 을 포함하는 인쇄회로기판.Printed circuit board comprising a. 제 1 항에 있어서, The method of claim 1, 상기 제3 감광성 절연층에 의해 노출되는 상기 제2 회로 패턴의 상면에 금도금층이 더 형성되어 있는 인쇄회로기판. And a gold plated layer is further formed on an upper surface of the second circuit pattern exposed by the third photosensitive insulating layer. 도체인 중심층의 상하면에 감광성절연층을 형성하는 단계와,Forming a photosensitive insulating layer on the upper and lower surfaces of the conductor layer; 상기 중심층 상의 감광성절연층을 선택적으로 제거하고 감광성절연층이 제거된 위치에 도금공정을 통해 패턴을 형성하는 단계와,Selectively removing the photosensitive insulating layer on the center layer and forming a pattern at a position where the photosensitive insulating layer is removed through a plating process; 상기 감광성절연층의 표면에 별도의 감광성절연층과 박리부재를 차례로 적층하는 단계와,Sequentially stacking a separate photosensitive insulating layer and a peeling member on a surface of the photosensitive insulating layer; 상기 감광성절연층과 박리부재를 선택적으로 제거하고 제거된 부분에 연결돌기를 형성하는 단계와,Selectively removing the photosensitive insulating layer and the peeling member and forming a connection protrusion in the removed portion; 상기 연결돌기가 돌출된 표면에 금속층을 적층하고 선택적으로 제거하여 패턴을 형성하는 단계와,Forming a pattern by laminating and selectively removing a metal layer on a surface on which the connecting protrusion protrudes; 상기 중심층으로부터 상하면의 적층 구조를 분리하고 상기 중심층을 제거하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.And separating the upper and lower laminated structures from the central layer and removing the central layer. 제 3 항에 있어서, 상기 중심층과 감광성절연층과의 사이에는 이형층이 더 구비됨을 특징으로 하는 인쇄회로기판의 제조방법.4. The method of claim 3, wherein a release layer is further provided between the center layer and the photosensitive insulating layer. 제 3 항에 있어서, 감광성 절연층을 제거하여 도금층을 형성하는 단계에서는 상기 도체인 중심층을 통해 전원을 공급함을 특징으로 하는 인쇄회로기판의 제조방법.4. The method of claim 3, wherein the forming of the plating layer by removing the photosensitive insulating layer supplies power through the center layer, which is the conductor. 제 3 항에 있어서, 상기 연결돌기는 도금공정을 통해 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.The method of claim 3, wherein the connecting protrusion is formed by a plating process. 제 3 항에 있어서, 상기 금속층을 선택적으로 제거하여 패턴을 형성하는 단계에서는 상기 패턴의 사이 공간에 절연물질을 채워 절연층을 형성함을 특징으로 하는 인쇄회로기판의 제조방법.The method of claim 3, wherein in the forming of the pattern by selectively removing the metal layer, an insulating layer is formed by filling an insulating material in the space between the patterns. 제 3 항에 있어서, 최외층에 형성된 패턴중 외부와의 연결을 위한 것의 표면에는 금도금층이 더 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.The method of claim 3, wherein a gold plated layer is further formed on a surface of the pattern formed on the outermost layer for connection with the outside.
KR1020030062816A 2003-09-08 2003-09-08 Printed circuit board and manufacturing method thereof KR101063608B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030062816A KR101063608B1 (en) 2003-09-08 2003-09-08 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030062816A KR101063608B1 (en) 2003-09-08 2003-09-08 Printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20050025859A KR20050025859A (en) 2005-03-14
KR101063608B1 true KR101063608B1 (en) 2011-09-07

Family

ID=37384008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030062816A KR101063608B1 (en) 2003-09-08 2003-09-08 Printed circuit board and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101063608B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416042B1 (en) * 2012-08-31 2014-07-08 주식회사 심텍 PCB and method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704915B1 (en) * 2005-09-15 2007-04-09 삼성전기주식회사 Printed circuit board having fine pattern and manufacturing method thereof
KR20170028710A (en) 2015-09-04 2017-03-14 삼성전기주식회사 Printed circuit board and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339165A (en) * 2000-02-25 2001-12-07 Ibiden Co Ltd Multilayer printed wiring board and package board
JP2003142617A (en) * 2001-10-31 2003-05-16 Shinko Electric Ind Co Ltd Package for semiconductor device
JP2003200535A (en) * 2001-10-25 2003-07-15 Matsushita Electric Ind Co Ltd Prepreg, circuit substrate and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339165A (en) * 2000-02-25 2001-12-07 Ibiden Co Ltd Multilayer printed wiring board and package board
JP2003200535A (en) * 2001-10-25 2003-07-15 Matsushita Electric Ind Co Ltd Prepreg, circuit substrate and method of manufacture thereof
JP2003142617A (en) * 2001-10-31 2003-05-16 Shinko Electric Ind Co Ltd Package for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416042B1 (en) * 2012-08-31 2014-07-08 주식회사 심텍 PCB and method of manufacturing the same

Also Published As

Publication number Publication date
KR20050025859A (en) 2005-03-14

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US7030500B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US8067695B2 (en) Wiring board and method of manufacturing the same
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US6872590B2 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
US7838982B2 (en) Semiconductor package having connecting bumps
US7726016B2 (en) Manufacturing method of printed circuit board
US20100139962A1 (en) Wiring board and method of manufacturing the same
JP4651597B2 (en) Semiconductor package substrate
US9420703B2 (en) Wiring board and manufacturing method of the same
JP2008300691A (en) Wiring board and its manufacturing method
JP2007324559A (en) Multilayer circuit board with fine pitch and fabricating method thereof
TWI513379B (en) Embedded passive component substrate and method for fabricating the same
JP2004207745A (en) Ball grid array substrate and its manufacturing method
KR100487812B1 (en) PCB having a fine pitch circuit pattern making method
KR101063608B1 (en) Printed circuit board and manufacturing method thereof
JP2005243850A (en) Multilayer printed wiring board and its manufacturing method
KR101044154B1 (en) A printed circuit board comprising a outer circuit layer burried under a insulating layer and a method of manufacturing the same
KR100630913B1 (en) Making method of Printed circuit board
KR101865123B1 (en) Method for manufacturing substrate with metal post and substrate manufactured by the same method
KR20210070439A (en) Multi-layered printed circuit board of deep cavity structure and method of manufacturing the same, and semiconductor package including the same
KR100425728B1 (en) Hole plugging method for printed circuit boards and hole plugging device thereof and manufacturing mathod thereof
KR100942820B1 (en) Manufacturing method of printed circuit board using electrolytic plating lead
KR101063620B1 (en) Multilayer printed circuit board and its manufacturing method
KR20130070129A (en) Printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 9