KR100468711B1

KR100468711B1 - External Synchronization Device and Synchronization Method with Automatic Synchronization Mode of Surveillance Camera System

Info

Publication number: KR100468711B1
Application number: KR10-1998-0021960A
Authority: KR
Inventors: 김효주
Original assignee: 삼성전자주식회사
Priority date: 1998-06-12
Filing date: 1998-06-12
Publication date: 2005-04-06
Also published as: KR20000001618A

Abstract

감시용 카메라 시스템의 외부 동기 모드 자동 판별 기능을 갖는 외부 동기화 장치 및 동기화 방법이 개시된다. 본 발명에 따른 외부 동기 모드 자동 판별 기능을 갖는 외부 동기화 장치는, 외부 동기용 수평 리셋 신호 입력 단자와 외부 동기용 수직 리셋 신호 입력 단자를 통하여 입력되는 신호들을 카운팅하고, 카운팅된 결과에 응답하여 외부 동기 모드를 판별하기 위한 외부 동기 모드 선택 신호를 생성하는 외부 동기 모드 판별 수단, 내부에 복수 개의 스위치들을 구비하고, 외부 동기 모드 선택 신호에 응답하여 스위치들 중 해당 스위치를 온/오프시켜 외부 동기 모드를 선택하는 모드 선택 수단, 외부 동기용 수평 리셋 신호 입력 단자를 통하여 복합 동기 신호를 입력하고, 복합 동기 신호로부터 외부 수직 동기 신호와 외부 수평 동기 신호를 분리하는 동기 신호 분리 수단, 분리된 외부 수평 동기 신호와 내부에서 발생된 내부 수평 동기 신호를 위상 비교하거나, 외부 수직 동기 신호와 내부에서 발생된 내부 수직 동기 신호를 위상 비교하여 위상 비교된 결과에 상응하는 발진 주파수 신호를 생성하는 위상 동기 루프, 발진 주파수 신호의 소정율로 분주된 신호를 카운팅하고, 카운팅된 결과를 내부 수평 동기 신호로서 출력하는 출력된 수평 카운터 및 내부 수평 동기 신호를 카운팅하여 내부 수직 동기 신호를 생성하는 수직 카운터를 구비하는 것을 특징으로한다. Disclosed are an external synchronizing device and a synchronizing method having an automatic external synchronizing mode discrimination function of a surveillance camera system. The external synchronizing apparatus having an external synchronizing mode automatic determination function according to the present invention counts signals input through an external synchronizing horizontal reset signal input terminal and an external synchronizing vertical reset signal input terminal, and responds to the external counting result in response to the counted result. External synchronization mode determining means for generating an external synchronization mode selection signal for determining a synchronization mode, having a plurality of switches therein, and turning on / off a corresponding switch among the switches in response to the external synchronization mode selection signal Mode selection means for selecting a signal, a synchronization signal separating means for inputting a composite synchronization signal through a horizontal reset signal input terminal for external synchronization, and separating an external vertical synchronization signal and an external horizontal synchronization signal from the composite synchronization signal, and separated external horizontal synchronization Phase comparison between the internal signal and the internal horizontal sync signal (B) a phase-locked loop for generating an oscillation frequency signal corresponding to the phase comparison result by phase comparing the external vertical synchronization signal and the internal vertical synchronization signal generated therein, and counting the divided signals at a predetermined rate of the oscillation frequency signal, And an output horizontal counter that outputs the counted result as an internal horizontal synchronization signal and a vertical counter that counts the internal horizontal synchronization signal to generate an internal vertical synchronization signal.

Description

External Synchronization Device and Synchronization Method with Automatic Synchronization Mode of Surveillance Camera System

본 발명은 감시용 카메라 시스템에 관한 것으로서, 특히, 감시용 카메라 시스템의 마스터 카메라에서 인가되는 수평 동기 신호, 수직 동기 신호 및 복합 동기 신호를 이용하여 외부 동기 모드를 자동으로 판별하는 감시용 카메라 시스템의 외부 동기 모드 자동 판별 기능을 갖는 외부 동기화 장치 및 동기화 방법에 관한 것이다. The present invention relates to a surveillance camera system, and more particularly, to a surveillance camera system for automatically determining an external synchronization mode using a horizontal synchronization signal, a vertical synchronization signal, and a composite synchronization signal applied from a master camera of a surveillance camera system. The present invention relates to an external synchronizing apparatus and a synchronizing method having an automatic external synchronizing mode determination function.

일반적으로 감시용 카메라 시스템은 마스터 카메라와 다수의 슬레이브 카메라들로 구성된다. 여기에서, 마스터 카메라는 카메라 상호 간의 동기를 유지하기 위해 동기 신호를 발생하고, 슬레이브 카메라들은 마스터 카메라로부터 출력된 동기 신호를 기준으로 영상 신호를 출력한다. 즉, 슬레이브 카메라 측면에서는 다수의 감시용 카메라 시스템의 동기화를 수행하는 것을 외부 동기 신호 입력에 의한 시스템 동기화라고 한다. 만약, 각각의 감시용 카메라들이 동기화 되어있지 않으면, 감시용 카메라 각각은 카메라 상호 간의 동기 관계가 없는 랜덤한 동기 신호를 발생하게 되므로 모니터에서는 흔들리는 영상을 디스플레이하게 된다. In general, a surveillance camera system is composed of a master camera and a plurality of slave cameras. Here, the master camera generates a synchronization signal to maintain synchronization between the cameras, and the slave cameras output an image signal based on the synchronization signal output from the master camera. In other words, the synchronization of a plurality of surveillance camera systems on the slave camera side is referred to as system synchronization by an external synchronization signal input. If each of the surveillance cameras is not synchronized, each surveillance camera generates a random synchronization signal having no synchronization relationship between the cameras, and thus the monitor displays a shaking image.

이러한 문제점을 해결하기 위해서 마스터 카메라를 설정하고, 그 이외의 카메라들을 슬레이브 카메라로 설정함으로써 슬레이브 카메라들을 마스터 카메라에 동기화시키도록하는데 이것을 외부 동기라고 한다. To solve this problem, the master camera is set and other cameras are set as slave cameras so that the slave cameras are synchronized with the master camera. This is called external synchronization.

이러한 외부 동기 방식에는 여러 가지가 있으며, 대표적인 방식으로는 1)라인 로크(Line Lock:LL)방식, 2)수평 방향 동기 신호 리셋, 수직 방향 동기 신호 리셋 방식(HD RESET VD RESET) 및 3)복합 동기 신호 리셋(CSYNC RESET) 즉, 수평 방향 동기 신호 위상 동기 루프, 수직 방향 동기 신호 리셋 방식(HPLLVR:HD PHASE LOCKED LOOP, VD RESET)의 세 가지 방식이 있다. There are many such external synchronization methods, and typical methods include 1) Line Lock (LL), 2) Horizontal Sync Signal Reset, Vertical Sync Signal Reset (HD RESET VD RESET), and 3) Composite. There are three types of synchronization signal resets (CSYNC RESET), that is, a horizontal synchronization signal phase synchronization loop and a vertical synchronization signal reset method (HPLLVR: HD PHASE LOCKED LOOP, VD RESET).

우선, 라인 로크 방식 즉, LL방식은 전원 주파수 신호를 수직 방향의 외부 동기 신호로 입력하고, 슬레이브 카메라에서는 이 신호를 마스터 신호로 설정하여 외부 동기화를 수행하는 방식이다. 여기에서, 전원 주파수 신호는 NTSC(National Television System Committee)방식의 경우에 60Hz이고, PAL(Phase Alternating by Line System) 방식인 경우에 50Hz의 주파수를 갖는다. First, the line lock method, that is, the LL method, inputs a power frequency signal as an external synchronization signal in a vertical direction, and sets the signal as a master signal in a slave camera to perform external synchronization. Here, the power frequency signal has a frequency of 60 Hz in the case of NTSC (National Television System Committee) system, and a frequency of 50 Hz in the case of PAL (Phase Alternating by Line System) system.

다음, 수평 방향 동기 신호 리셋, 수직 방향 동기 신호 리셋(HRVR)방식은 마스터 카메라로부터 수평 동기 신호(HSYNC)와 수직 동기 신호(VSYNC)를 입력 하여 슬레이브 카메라의 수평/수직 동기 신호 발생용 카운터를 리셋시킴으로써 외부 동기화를 수행하는 방식이다.Next, the horizontal synchronous signal reset and vertical synchronous signal reset (HRVR) method inputs the horizontal synchronous signal (HSYNC) and the vertical synchronous signal (VSYNC) from the master camera to reset the counter for generating the horizontal / vertical synchronous signal of the slave camera. This is how external synchronization is done.

또한, 복합 동기 신호(CSYNC) 리셋 방식 즉, HPLLVR방식은 우선 마스터 카메라로부터 복합 동기 신호(CSYNC:Composite SYNC)를 입력하여 슬레이브 카메라 내부의 동기 신호 분리기에서 수평 동기 신호(HSYNC)와 수직 동기 신호(VSYNC)를 분리한다. 즉, 수평 방향에 대해서는 동기 신호 분리기에서 추출한 수평 동기 신호(HSYNC)와 슬레이브 카메라 내부에서 발생한 수평 동기 신호를 위상 동기 루프(PLL)에서 위상 로킹되도록 제어한다. 한편, 수직 방향으로는 동기 신호 분리기에서 추출한 수직 동기 신호(VSYNC)를 이용하여 내부의 수직 동기 신호 발생용 카운터를 리셋시킴으로써 외부 동기화를 수행한다. In addition, the composite sync signal (CSYNC) reset method, that is, the HPLLVR method, first inputs a composite sync signal (CSYNC: Composite SYNC) from the master camera, so that the horizontal sync signal (HSYNC) and the vertical sync signal ( VSYNC). That is, in the horizontal direction, the horizontal synchronization signal HSYNC extracted from the synchronization signal separator and the horizontal synchronization signal generated inside the slave camera are controlled to be phase locked in the phase synchronization loop PLL. Meanwhile, in the vertical direction, external synchronization is performed by resetting the internal vertical synchronization signal generation counter using the vertical synchronization signal VSYNC extracted by the synchronization signal separator.

종래에는 이러한 외부 동기 방식을 설정하는데 있어서 외부의 단자를 이용 하거나, 마이크로컨트롤러와 인터페이스하여 외부 동기 방식을 설정하였다. 그러나, 외부의 단자를 이용하는 방식은 외부 동기 시스템을 구성하는데 있어서 별도의 단자 또는 핀(PIN)을 할당해야 한다는 단점이 있다. 또한, 마이크로 컨트롤러를 사용하지 않는 독립적인 외부 동기 시스템에서는 외부 동기 모드를 설정할 수 없다는 문제점이 있다. Conventionally, an external terminal is used to set such an external synchronization method, or an external synchronization method is set by interfacing with a microcontroller. However, the method of using an external terminal has a disadvantage of assigning a separate terminal or pin (PIN) in configuring an external synchronization system. In addition, there is a problem in that the external synchronization mode cannot be set in an independent external synchronization system that does not use a microcontroller.

본 발명이 이루고자하는 기술적 과제는, 외부의 단자를 이용하거나 마이크로컨트롤러에서 외부 동기 모드를 설정하는 것이 아니라 마스터 카메라에서 입력되는 동기 신호를 판단하여 외부 동기 모드를 자동으로 판별할 수 있는 감시용 카메라 시스템의 외부 동기 모드 자동 판별 기능을 갖는 외부 동기화 장치를 제공하는데 있다. The technical problem to be achieved by the present invention is to monitor the camera system that can automatically determine the external synchronization mode by determining the synchronization signal input from the master camera, rather than using an external terminal or setting the external synchronization mode in the microcontroller. It is to provide an external synchronization device having a function of automatically determining the external synchronization mode.

본 발명이 이루고자하는 다른 기술적 과제는, 상기 외부 동기 모드 자동 판별 기능을 갖는 외부 동기화 장치에서 수행되는 동기화 방법을 제공하는데 있다. Another object of the present invention is to provide a synchronization method performed in an external synchronization device having the external synchronization mode automatic determination function.

상기 과제를 이루기위해, 본 발명에 따른 감시용 카메라 시스템의 외부 동기 모드 자동 판별 기능을 갖는 외부 동기화 장치는, 마스터 카메라로부터 외부 동기용 수평 리셋 신호 입력 단자와 외부 동기용 수직 리셋 신호 입력 단자를 통하여 소정의 동기 신호를 입력하고, 상기 동기 신호를 기준으로 영상 신호를 출력하는 복수 개의 슬레이브 카메라로 이루어진 감시용 카메라 시스템의 외부 동기화 장치에 있어서, 외부 동기용 수평 리셋 신호 입력 단자와 외부 동기용 수직 리셋 신호 입력 단자를 통하여 입력되는 신호들을 카운팅하고, 카운팅된 결과에 응답하여 외부 동기 모드를 판별하기 위한 외부 동기 모드 선택 신호를 생성하는 외부 동기 모드 판별 수단, 내부에 복수 개의 스위치들을 구비하고, 외부 동기 모드 선택 신호에 응답하여 스위치들 중 해당 스위치를 온/오프시켜 외부 동기 모드를 선택하는 모드 선택 수단, 외부 동기용 수평 리셋 신호 입력 단자를 통하여 복합 동기 신호를 입력하고, 복합 동기 신호로부터 외부 수직 동기 신호와 외부 수평 동기 신호를 분리하는 동기 신호 분리 수단, 분리된 외부 수평 동기 신호와 내부에서 발생된 내부 수평 동기 신호를 위상 비교하거나, 외부 수직 동기 신호와 내부에서 발생된 내부 수직 동기 신호를 위상 비교하여 위상 비교된 결과에 상응하는 발진 주파수 신호를 생성하는 위상 동기 루프, 발진 주파수 신호의 소정율로 분주된 신호를 카운팅하고, 카운팅된 결과를 내부 수평 동기 신호로서 출력하는 출력된 수평 카운터 및 내부 수평 동기 신호를 카운팅하여 내부 수직 동기 신호를 생성하는 수직 카운터로 구성되는 것이 바람직하다. In order to achieve the above object, the external synchronization device having an automatic synchronization mode automatic discrimination function of the surveillance camera system according to the present invention, through the external synchronization horizontal reset signal input terminal and the external synchronization vertical reset signal input terminal from the master camera An external synchronization device of a surveillance camera system comprising a plurality of slave cameras inputting a predetermined synchronization signal and outputting a video signal based on the synchronization signal, the external synchronization horizontal reset signal input terminal and the external synchronization vertical reset External synchronization mode discrimination means for counting signals input through the signal input terminal and generating an external synchronization mode selection signal for determining an external synchronization mode in response to the counted result, having a plurality of switches therein, and external synchronization Of the switches in response to the mode selection signal Mode selection means for selecting the external synchronization mode by turning on / off the corresponding switch, and inputting the composite synchronization signal through the horizontal reset signal input terminal for external synchronization, and separating the external vertical synchronization signal and the external horizontal synchronization signal from the composite synchronization signal. Synchronization signal separation means, phase comparison of the separated external horizontal synchronization signal and internally generated internal horizontal synchronization signal or phase comparison of the external vertical synchronization signal and internally generated internal vertical synchronization signal by phase comparison An internal vertical synchronization signal by counting a phase locked loop that generates a frequency signal, an output horizontal counter that counts the divided signal at a predetermined rate of the oscillation frequency signal, and outputting the counted result as an internal horizontal synchronization signal and an internal horizontal synchronization signal It is preferably composed of a vertical counter to generate a.

상기 다른 과제를 이루기위해, 본 발명에 따른 외부 동기 모드 자동 판별 기능을 갖는 외부 동기화 방법은, 마스터 카메라로부터 외부 동기용 수평 리셋 신호 입력 단자와 외부 동기용 수직 리셋 신호 입력 단자를 통하여 소정의 동기 신호를 입력하고, 동기 신호를 기준으로 영상 신호를 출력하는 복수 개의 슬레이브 카메라로 이루어진 감시용 카메라 시스템의 외부 동기화 방법에 있어서, 마스터 카메라에서 인가되는 외부 동기용 수평 리셋 신호와 외부 동기용 수직 리셋 신호를 카운팅하여 수평 방향 카운팅 신호와 수직 방향 카운팅 신호를 생성하는 단계, (a)수평 방향 카운팅 신호와 수직 방향 카운팅 신호가 모두 0인가를 판단하는 단계, 수평 방향 카운팅 신호와 수직 방향 카운팅 신호가 모두 0이면, 내부 리셋 모드로 판별하는 단계, (b) (a)단계에서 수평 방향 카운팅 신호와 수직 방향 카운팅 신호가 모두 0이 아니면, 수평 방향 카운팅 신호가 0이고 수직 방향 카운팅 신호가 0보다 큰가를 판단하는 단계, (b)단계에서 수평 방향 카운팅 신호가 0이고, 수직 방향 카운팅 신호가 0보다 크면, 라인-로크 모드로 판별하는 단계, 라인-로크 모드에서 전원 주파수 신호를 외부 수직 동기 신호로하여 내부 수직 동기 신호를 위상 제어하는 단계, (c)(b)단계에서 수평 방향 카운팅 신호가 0이고, 수직 방향 카운팅 신호가 0보다 크지 않으면, 수평 방향 카운팅 신호와 수직 방향 카운팅 신호가 모두 0보다 큰가를 판단하는 단계, (c)단계에서 수평 방향 카운팅 신호와 수직 방향 카운팅 신호가 모두 0보다 크면 수평 방향 동기 신호 리셋, 수직 방향 동기 신호 리셋 모드로 판별하는 단계, 마스터 카메라에서 인가된 외부 수평/수직 동기 신호에 응답하여 내부 수평/수직 동기 신호 발생을 위한 카운터를 리셋시키는 단계, (d) (c)단계에서 수평 방향 카운팅 신호와 수직 방향 카운팅 신호가 모두 0보다 크지 않으면, 수평 방향 카운팅 신호가 0보다 크고, 수직 방향 카운팅 신호가 0인가를 판단하는 단계, (d)단계에서 수평 방향 카운팅 신호가 0보다 크고, 수직 방향 카운팅 신호가 0이면, 복합 동기 신호 리셋 모드로 판별하는 단계 및 복합 동기 신호로부터 수평/수직 동기 신호를 분리하여 내부 수평 동기 신호를 위상 제어하고, 내부 수직 동기 신호 발생을 위한 카운터를 리셋시키는 단계로 구성되는 것이 바람직하다. In order to achieve the above another object, the external synchronization method having an external synchronization mode automatic discrimination function according to the present invention is a predetermined synchronization signal from the master camera through the external synchronization horizontal reset signal input terminal and the external synchronization vertical reset signal input terminal. In the external synchronization method of the surveillance camera system consisting of a plurality of slave cameras for inputting a video signal based on the synchronization signal, the external synchronization horizontal reset signal and the external synchronization vertical reset signal applied from the master camera Generating a horizontal counting signal and a vertical counting signal by counting; (a) determining whether the horizontal counting signal and the vertical counting signal are both zero, and when both the horizontal counting signal and the vertical counting signal are 0, Determining in the internal reset mode, (b) step (a) If both the horizontal counting signal and the vertical counting signal are not zero, determining whether the horizontal counting signal is 0 and the vertical counting signal is greater than zero, in step (b), the horizontal counting signal is 0 and the vertical direction is counted. If the counting signal is greater than zero, determining in the line-lock mode; phase controlling the internal vertical sync signal with the power frequency signal as the external vertical sync signal in the line-lock mode; horizontal in step (c) (b) If the direction counting signal is 0 and the vertical counting signal is not greater than zero, determining whether both the horizontal counting signal and the vertical counting signal are greater than zero, in step (c), the horizontal counting signal and the vertical counting signal Is greater than 0, the horizontal sync signal reset, the vertical sync signal reset mode is determined, the external applied from the master camera Resetting the counter for generating the internal horizontal / vertical synchronization signal in response to the horizontal / vertical synchronization signal; (d) if both the horizontal counting signal and the vertical counting signal in step (c) are not greater than zero, horizontal counting Determining whether the signal is greater than zero and the vertical counting signal is zero, if the horizontal counting signal is greater than zero and the vertical counting signal is zero in step (d), determining in the composite synchronization signal reset mode; Preferably, the horizontal and vertical synchronization signals are separated from the composite synchronization signal to phase control the internal horizontal synchronization signal, and the counter for generating the internal vertical synchronization signal is reset.

도 1은 일반적인 감시용 카메라 시스템의 외부 동기화 장치를 설명하기 위한 개략적인 블럭으로서, 외부 동기 방식 중 복합 동기 신호 리셋 모드를 예를 들어 설명한다. FIG. 1 is a schematic block diagram illustrating an external synchronization device of a general surveillance camera system, and illustrates a composite synchronization signal reset mode in an external synchronization method as an example.

도 1을 참조하면, 감시용 카메라 시스템의 외부 동기화 장치는 동기 신호 분리기(110), 모드 선택부(180), 위상 동기 루프(140), 수평 카운터(150) 및 수직 카운터(170)로 구성된다. 여기에서, 동기 신호 분리기(110)는 수직 동기 신호 분리기(112)와 수평 동기 신호 분리기(114)를 포함하고, 모드 선택부(180)는 스위치들(SW1~SW6)을 포함하고, 위상 동기 루프(140)는 위상 비교기(144), 저역 통과 필터(Low Pass Filter:LPF)/전압 제어 발진기(Voltage Controlled Oscillator :VCO)(142), 수정 발진기(148) 및 주파수 분주기(146)를 포함한다. Referring to FIG. 1, an external synchronization device of a surveillance camera system includes a synchronization signal separator 110, a mode selector 180, a phase synchronization loop 140, a horizontal counter 150, and a vertical counter 170. . Here, the sync signal separator 110 includes a vertical sync signal separator 112 and a horizontal sync signal separator 114, and the mode selector 180 includes switches SW1 to SW6, and a phase lock loop. 140 includes a phase comparator 144, a low pass filter (LPF) / Voltage Controlled Oscillator (VCO) 142, a crystal oscillator 148, and a frequency divider 146. .

동기 신호 분리기(110)의 수직 동기 신호 분리기(112)는 복합 동기 신호 리셋 모드에서 외부 동기용 수평 리셋 신호 입력 단자 EHS를 통하여 인가되는 복합 동기 신호(CSYNC)로부터 수직 동기 신호(VSYNC)를 분리하고, 수평 동기 신호 분리기(114)는 복합 동기 신호(CSYNC)로부터 수평 동기 신호(HSYNC)를 분리한다. The vertical sync signal separator 112 of the sync signal separator 110 separates the vertical sync signal VSYNC from the complex sync signal CSYNC applied through the external sync horizontal reset signal input terminal EHS in the complex sync signal reset mode. The horizontal synchronizing signal separator 114 separates the horizontal synchronizing signal HSYNC from the composite synchronizing signal CSYNC.

모드 선택부(180)는 외부 동기 모드 선택 신호(EMODE)에 따라서 선택 스위치들(SW1~SW6)를 스위칭하고, 스위칭된 결과에 따라서 외부 동기화를 수행 한다. 도 1에 도시된 외부 동기화 장치는 복합 동기 신호 리셋 모드에서의 스위칭 상태를 나타낸 것이므로 분리된 수직 동기 신호(VSYNC)는 스위치들(SW1 및 SW6)을 통하여 수직 카운터(170)의 리셋 신호로서 입력된다. 또한, 수평 동기 신호 분리기(114)에서 분리된 수평 동기 신호(HSYNC)는 스위치들(SW2, SW5, SW3)을 통하여 위상 동기 루프(140)의 위상 비교기(144)로 입력된다. The mode selector 180 switches the selection switches SW1 to SW6 according to the external synchronization mode selection signal EMODE, and performs external synchronization according to the switched result. Since the external synchronization device shown in FIG. 1 shows the switching state in the composite synchronization signal reset mode, the separated vertical synchronization signal VSYNC is input as the reset signal of the vertical counter 170 through the switches SW1 and SW6. . In addition, the horizontal synchronization signal HSYNC separated by the horizontal synchronization signal separator 114 is input to the phase comparator 144 of the phase synchronization loop 140 through the switches SW2, SW5, and SW3.

위상 동기 루프(140)는 수평 동기 신호의 위상 제어를 위하여 이용되며, 위상 비교기(144)는 기준 입력으로 인가되는 수평 동기 신호(HSYNC)와 비교 입력으로 인가되는 내부 수평 동기 신호(HSYNCint)를 위상 비교하고, 위상 비교된 결과를 출력한다. LPF/VCO(142)는 위상 비교기(144)에서 출력된 결과를 저역 필터링하여 직류의 제어 전압을 생성하고, 수정 발진기(148)는 제어 전압에 상응 하여 일정한 주파수로 발진하는 발진 주파수 신호를 생성한다. 주파수 분주기 (146)는 발진 주파수 신호를 소정율로 분주하고, 분주된 결과를 수평 카운터(150) 의 클럭 신호로서 입력한다. The phase-locked loop 140 is used for phase control of the horizontal sync signal, and the phase comparator 144 phases the horizontal sync signal HSYNC applied as a reference input and the internal horizontal sync signal HSYNCint applied as a comparison input. Compare and output the phase compared result. The LPF / VCO 142 low-pass filters the result output from the phase comparator 144 to generate a DC control voltage, and the crystal oscillator 148 generates an oscillation frequency signal oscillating at a constant frequency corresponding to the control voltage. . The frequency divider 146 divides the oscillation frequency signal at a predetermined rate and inputs the divided result as a clock signal of the horizontal counter 150.

수평 카운터(150)는 주파수 분주기(146)에서 출력된 신호를 카운팅하여 내부 수평 동기 신호(HSYNCint)를 생성하고, 생성된 내부 수평 동기 신호(HSYNCint)를 각각 위상 비교기(144)와 수직 카운터(170)로 인가한다. The horizontal counter 150 counts the signal output from the frequency divider 146 to generate an internal horizontal sync signal HSYNCint, and outputs the generated internal horizontal sync signal HSYNCint to the phase comparator 144 and the vertical counter (144). 170).

수직 카운터(170)는 수평 카운터(150)에서 출력된 내부 수평 동기 신호 (HSYNCint)를 카운팅하여 내부 수직 동기 신호(VSYNCint)를 생성한다. The vertical counter 170 counts an internal horizontal sync signal HSYNCint output from the horizontal counter 150 to generate an internal vertical sync signal VSYNCint.

종래에는 도 1에 도시된 외부 동기화 장치에 있어서 모드 선택부(180)에 인가되는 외부 동기 모드 선택 신호(EMODE)를 외부의 단자를 통하여 설정하거나, 마이크로컨트롤러(미도시)에서 외부 동기 모드 선택 신호(EMODE)를 입력하였음을 알 수 있다. Conventionally, in the external synchronization device illustrated in FIG. 1, an external synchronization mode selection signal EMODE applied to the mode selection unit 180 is set through an external terminal, or an external synchronization mode selection signal by a microcontroller (not shown). You can see that you entered (EMODE).

도 2(a)~2(d)는 일반적인 외부 동기 모드에서의 입력 신호들을 설명하기 위한 파형도들로서, 2(a)는 내부 리셋 모드에서 입력 단자 EVS와 EHS를 통하여 입력되는 신호를 나타내고, 2(b)는 LL모드에서 입력 단자 EVS와 EHS를 통하여 입력되는 신호를 나타내고, 2(c)는 HRVR모드에서 입력 단자 EVS와 EHS를 통하여 입력되는 신호를 나타내고, 2(d)는 복합 동기 신호 리셋 모드에서 입력 단자 EVS와 EHS를 통하여 입력되는 신호를 나타낸다. 2 (a) to 2 (d) are waveform diagrams for explaining input signals in a general external synchronization mode, and 2 (a) shows signals input through the input terminals EVS and EHS in the internal reset mode. (b) shows signals input through the input terminals EVS and EHS in the LL mode, 2 (c) shows the signals input through the input terminals EVS and EHS in the HRVR mode, and 2 (d) shows the reset of the composite synchronization signal. Indicates the signal input through the input terminals EVS and EHS in mode.

도 2(a)를 참조하면, 내부 리셋 모드는 외부 동기 모드가 아닌 경우를 나타내며, 두 입력 단자 EVS, EHS는 하이 레벨로 상태를 유지한다. 도 2(b)를 참조 하면, LL모드에서는 EVS입력 단자를 통하여 전원 주파수 신호가 입력되고, EHS입력 단자는 하이 레벨 상태를 유지한다. 도 2(c)를 참조하면, HRVR방식에서는 EVS입력 단자를 통하여 외부 마스터 카메라로부터 수직 동기 신호(VSYNC)가 입력되고, EHS입력 단자를 통하여 수평 동기 신호(VSYNC)가 입력된다. 여기에서, 도 2(b)와 2(c)에 도시된 전원 주파수 신호와 수직 동기 신호(VSYNC)는 같은 주파수를 가지며, NTSC방식인 경우에 60Hz, PAL방식인 경우에 50Hz의 주파수를 갖는다. 도 2(d)를 참조하면, CSYNC리셋 모드에서 EVS입력 단자는 하이 레벨 상태를 유지하고, EHS입력 단자를 통하여 복합 동기 신호(CSYNC)가 입력된다. Referring to FIG. 2 (a), the internal reset mode is not an external synchronization mode, and the two input terminals EVS and EHS are maintained at a high level. Referring to FIG. 2 (b), in the LL mode, the power frequency signal is input through the EVS input terminal, and the EHS input terminal maintains a high level. Referring to FIG. 2C, in the HRVR method, the vertical synchronization signal VSYNC is input from the external master camera through the EVS input terminal, and the horizontal synchronization signal VSYNC is input through the EHS input terminal. Here, the power source frequency signal and the vertical synchronizing signal VSYNC shown in Figs. 2 (b) and 2 (c) have the same frequency and have a frequency of 60 Hz in the NTSC mode and 50 Hz in the PAL mode. Referring to FIG. 2 (d), in the CSYNC reset mode, the EVS input terminal maintains a high level, and the composite synchronization signal CSYNC is input through the EHS input terminal.

도 3은 본 발명에 따른 외부 동기 모드 자동 판별 기능을 갖는 외부 동기화 장치를 설명하기 위한 개략적인 블럭도로서, 외부 동기 모드 판별부(300), 모드 선택부(360), 동기 신호 분리기(350), 위상 동기 루프(370), 수평 카운터(380) 및 수직 카운터(390)로 구성된다. 여기에서, 외부 동기 모드 판별부(300)는 EHS카운터 (320), EVS카운터(330) 및 비교부(340)를 포함하고, 동기 신호 분리기(350)는 수직 동기 신호 분리기(352)와 수평 동기 신호 분리기(354)를 포함하고, 모드 선택부(360)는 스위치들(SW31~SW36)을 포함하고, 위상 동기 루프(370)는 위상 비교기(372), LPF/VCO(374), 수정 발진기(378) 및 주파수 분주기(376)를 포함한다. 3 is a schematic block diagram illustrating an external synchronization apparatus having an automatic external synchronization mode determination function according to the present invention, and includes an external synchronization mode determination unit 300, a mode selection unit 360, and a synchronization signal separator 350. , Phase locked loop 370, horizontal counter 380 and vertical counter 390. Here, the external sync mode determiner 300 includes an EHS counter 320, an EVS counter 330, and a comparator 340, and the sync signal separator 350 is horizontally synchronized with the vertical sync signal separator 352. A signal separator 354, the mode selector 360 includes switches SW31 to SW36, and the phase locked loop 370 includes a phase comparator 372, an LPF / VCO 374, a crystal oscillator ( 378) and frequency divider 376.

도 3에 도시된 외부 동기 모드 판별부(300)는 외부 동기용 수평 리셋 신호 입력 단자 EHS와 외부 동기용 수직 리셋 신호 입력 단자 EVS를 통하여 입력되는 신호를 각각 카운팅하여 수평 방향 카운팅 신호(HCNT)와 수직 방향 카운팅 신호(VCNT)를 생성하고, 생성된 카운팅 신호들(HCNT, VCNT)을 각각 0와 비교하여 2비트의 신호들로 표현되는 외부 동기 모드 선택 신호(EMODE)를 생성한다. 하기의 표 1은 도 3에 도시된 외부 동기 모드 판별부(300)에서 출력되는 외부 동기 모드 선택 신호(EMODE)에 따른 각각의 외부 동기 방식을 나타낸다. The external synchronization mode determination unit 300 shown in FIG. 3 counts signals input through the external synchronization horizontal reset signal input terminal EHS and the external synchronization vertical reset signal input terminal EVS, respectively. A vertical counting signal VCNT is generated, and the generated counting signals HCNT and VCNT are compared with each other to generate an external synchronization mode selection signal EMODE represented by two bits of signals. Table 1 below shows each external synchronization method according to the external synchronization mode selection signal EMODE output from the external synchronization mode determination unit 300 shown in FIG. 3.

EMODEEMODE 외부 동기 방식External synchronous method 00 내부 리셋 모드Internal reset mode 1One Line-Lock모드Line-Lock Mode 1010 H 리셋, V리셋 모드(HRVR)H reset, V reset mode (HRVR) 1111 CSYNC리셋 모드(CSYNC입력, HPLLVR)CSYNC reset mode (CSYNC input, HPLLVR)

즉, 외부 동기 모드 판별부(300)에서 출력되는 값 즉, 2비트로 구현되는 외부 동기 모드 선택 신호(EMODE)가 '00'이면, 외부 동기 모드가 아닌 내부 리셋 T 모드로 결정되고, '01'이면 LL 모드로 결정된다. 마찬가지로, '10'이면 수평 방향 동기 신호 리셋, 수직 방향 동기 신호 리셋 모드로 결정되고, '11'이면 복합 동기 신호 리셋 모드로 결정된다. 상술한 외부 동기 모드 선택 신호(EMODE)의 생성 과정에 관해서는 하기에 상세히 설명된다. That is, when the value output from the external synchronization mode determiner 300, that is, the external synchronization mode selection signal EMODE implemented with 2 bits is '00', is determined as the internal reset T mode instead of the external synchronization mode, and '01'. Is set to the LL mode. Similarly, if it is '10', it is determined as the horizontal synchronization signal reset mode and the vertical direction synchronization signal reset mode, and if it is '11', it is determined as the composite synchronization signal reset mode. The generation process of the external synchronization mode selection signal EMODE described above is described in detail below.

도 3에 도시된 동기 신호 분리기(350)의 수직 동기 신호 분리기(352)는 외부 동기 모드 중에서 CSYNC리셋 모드 즉, CSYNC입력, HPLLVR모드 시에 EHS입력 단자를 통하여 인가되는 복합 동기 신호(CSYNC)로부터 수직 동기 신호(VSYNC)를 분리하고, 수평 동기 신호 분리기(354)는 복합 동기 신호(CSYNC)로부터 수평 동기 신호(HSYNC)를 분리한다. The vertical synchronizing signal separator 352 of the synchronizing signal separator 350 shown in FIG. 3 is provided from the composite synchronizing signal CSYNC applied through the EHS input terminal in the CSYNC reset mode, that is, in the CSYNC input mode or the HPLLVR mode. The vertical synchronizing signal VSYNC is separated, and the horizontal synchronizing signal separator 354 separates the horizontal synchronizing signal HSYNC from the composite synchronizing signal CSYNC.

모드 선택부(360)는 외부 동기 모드 판별부(300)에서 생성된 외부 동기 모드 선택 신호(EMODE)에 따라서 선택 스위치들(SW31~SW36)를 온/오프시키고, 온/오프된 결과에 따라서 외부 동기 모드를 선택한다. 즉, 2비트로 표현되는 외부 동기 모드 선택 신호(EMODE)의 상태가 '00', '01', '10', '11'인가에 따라서 스위치들의 온/오프 상태가 변환된다. The mode selector 360 turns on / off the selection switches SW31 ˜ SW36 according to the external synchronous mode selection signal EMODE generated by the external synchronous mode determination unit 300, and externally in accordance with the on / off result. Select the synchronous mode. That is, the on / off state of the switches is switched depending on whether the state of the external synchronization mode selection signal EMODE represented by 2 bits is '00', '01', '10', or '11'.

위상 동기 루프(370)는 수평 동기 신호 또는 수직 동기 신호의 위상 제어를 위하여 이용된다. 즉, LL모드에서 위상 비교기(372)는 수직 동기 신호(VSYNC)와 수직 카운터(390)에서 생성된 내부 수직 동기 신호(VSYNCint)를 위상 비교하고, 비교된 결과에 따라서 위상 로킹되도록 제어한다. 또한, 위상 비교기(372)는 CSYNC리셋 모드에서 수평 동기 신호(HSYNC)와 수평 카운터(380)에서 발생된 내부 수평 동기 신호(HSYNCint)를 위상 비교하고, 위상 비교된 결과에 따라서 위상 로킹 되도록 제어한다. LPF/VCO(374)는 위상 비교기(372)에서 출력된 결과를 저역 필터링하여 직류의 제어 전압을 생성하고, 생성된 제어 전압에 상응하여 일정한 주파수로 발진하는 발진 주파수 신호를 생성한다. 수정 발진기(378)는 LPF/VCO(374)에서 생성된 발진 주파수로 발진하며, 주파수 분주기(376)는 발진 주파수 신호를 소정율로 분주하고, 분주된 결과를 수평 카운터(380)의 클럭 신호로서 인가한다. The phase locked loop 370 is used for phase control of a horizontal sync signal or a vertical sync signal. That is, in the LL mode, the phase comparator 372 phase compares the vertical synchronizing signal VSYNC and the internal vertical synchronizing signal VSYNCint generated by the vertical counter 390, and controls the phase locking according to the compared result. In addition, the phase comparator 372 phase compares the horizontal synchronizing signal HSYNC and the internal horizontal synchronizing signal HSYNCint generated by the horizontal counter 380 in the CSYNC reset mode, and controls the phase locking according to the phase compared result. . The LPF / VCO 374 low-pass filters the result output from the phase comparator 372 to generate a DC control voltage, and generates an oscillation frequency signal oscillating at a constant frequency corresponding to the generated control voltage. The crystal oscillator 378 oscillates at the oscillation frequency generated by the LPF / VCO 374, the frequency divider 376 divides the oscillation frequency signal at a predetermined rate, and divides the result into a clock signal of the horizontal counter 380. Is applied as.

수평 카운터(380)는 주파수 분주기(376)에서 출력된 신호를 카운팅하여 내부 수평 동기 신호(HSYNCint)를 생성하고, 생성된 내부 수평 동기 신호(HSYNCint)를 각각 위상 비교기(372)와 수직 카운터(390)로 출력한다. 수직 카운터(390)는 수평 카운터(380)에서 출력된 내부 수평 동기 신호(HSYNCint)를 카운팅하여 내부 수직 동기 신호(VSYNCint)를 생성한다. 여기에서, 외부 동기 모드 선택 신호(EMODE)의 상태에 따라 수평 방향 동기 신호 리셋, 수직 방향 동기 신호 리셋 모드에 진입하게 되면, 마스터 카메라에서 인가되는 수평 동기 신호(HSYNC) 및 수직 동기 신호(VSYNC)에 의해 각 수평 카운터(380) 및 수직 카운터(390)는 리셋된다. The horizontal counter 380 counts a signal output from the frequency divider 376 to generate an internal horizontal sync signal HSYNCint, and outputs the generated internal horizontal sync signal HSYNCint to a phase comparator 372 and a vertical counter, respectively. 390). The vertical counter 390 counts the internal horizontal sync signal HSYNCint output from the horizontal counter 380 to generate an internal vertical sync signal VSYNCint. Here, when the horizontal synchronization signal reset mode and the vertical synchronization signal reset mode are entered according to the state of the external synchronization mode selection signal EMODE, the horizontal synchronization signal HSYNC and the vertical synchronization signal VSYNC applied from the master camera are input. Each horizontal counter 380 and vertical counter 390 are reset.

즉, 도 3에 도시된 장치는 외부의 단자를 통하여 외부 동기 모드 선택 신호 (EMODE)를 입력하는 것이 아니라, 외부 동기화를 위한 집적 회로 내부에 외부 동기 모드 판별부(300)를 구비하고, 마스터 카메라에서 인가되는 수평/수직 방향의 동기 신호만을 판별함으로써 자체적으로 외부 동기 방식을 결정할 수 있다는 특징이 있다. 또한, 도 3에 도시된 장치는 마스터 카메라에 동기되는 다수의 슬레이브 카메라들 각각에 구비되어진다. That is, the apparatus illustrated in FIG. 3 does not input an external synchronization mode selection signal EMODE through an external terminal, but includes an external synchronization mode determination unit 300 inside an integrated circuit for external synchronization, and includes a master camera. The external synchronization method can be determined by determining only the synchronization signal in the horizontal / vertical direction applied by the. In addition, the apparatus shown in FIG. 3 is provided in each of a plurality of slave cameras synchronized with the master camera.

이하, 도 3에 도시된 외부 동기 모드 자동 판별 기능을 갖는 외부 동기화 장치 및 동기화 방법에 관하여 상세히 설명하면 다음과 같다. Hereinafter, an external synchronization apparatus having a function of automatically determining an external synchronization mode and a synchronization method illustrated in FIG. 3 will be described in detail.

도 4는 도 3에 도시된 외부 동기화 장치에서 수행되는 외부 동기화 방법을 설명하기 위한 플로우차트로서, EHS, EVS 입력 단자를 통하여 인가되는 신호(EHS, EVS)카운팅하여 수평 방향 카운팅 신호(HCNT)와 수직 방향 카운팅 신호(VCNT)를 생성하는 단계(제400단계), HCNT와 VCNT가 모두 0이면 내부 리셋 모드로 판별하는 단계(제410~415단계), HCNT가 0이고, VCNT가 0보다 크면 LL모드로 판별하고, 외부 동기화를 수행하는 단계(제420~424단계), HCNT와 VCNT가 모두 0보다 크면 수평 동기 신호 리셋, 수직 동기 신호 리셋 모드로 판별하고, 외부 동기화를 수행하는 단계(제430~434단계), HCNT가 0보다 크고, VCNT가 0이면 복합 동기 신호(CSYNC) 입력 복합 동기 신호 리셋 모드로 판별하고 외부 동기화를 수행하는 단계 (제440~444단계)를 포함한다. FIG. 4 is a flowchart illustrating an external synchronization method performed by the external synchronization device shown in FIG. 3. The horizontal counting signal HCNT is counted by counting signals EHS and EVS applied through the EHS and EVS input terminals. Generating a vertical counting signal (VCNT) (step 400), if both the HCNT and VCNT is 0 (step 410 ~ 415), the HCNT is 0, if the VCNT is greater than 0 LL Determining the mode, and performing external synchronization (steps 420 to 424), and when both HCNT and VCNT are greater than zero, determining the horizontal synchronization signal reset mode and the vertical synchronization signal reset mode, and performing external synchronization (430). If the HCNT is greater than 0 and the VCNT is 0, determining the composite synchronization signal (CSYNC) input composite synchronization signal reset mode and performing external synchronization (steps 440 to 444).

우선, 외부 동기 모드 판별부(300)의 EHS카운터(320)는 EHS입력 단자를 통하여 인가되는 신호를 카운팅하고, 카운팅된 결과를 수평 방향 카운팅 신호(HCNT)로서 출력한다. 또한, EVS카운터(330)는 EVS입력 단자를 통하여 인가되는 신호들을 카운팅하고, 카운팅된 결과를 수직 방향 카운팅 신호(VCNT)로서 출력한다(제400단계). 여기에서, 카운팅된 값 HCNT와 VCNT는 각각 수평 방향 카운팅 신호와 수직 방향 카운팅 신호라고 명명한다. 이러한 카운팅 신호들(HCNT, VCNT)은 각각 비교부(340)에서 비교된다. 즉, 수직 방향 카운팅 신호(VCNT)와 수평 방향 카운팅 신호(HCNT)가 모두 0이면(제410단계), 외부 동기 모드 선택 신호(EMODE)는 '00'이 되며, 내부 리셋 모드로 판단된다(제415단계). 이 때, EVS입력 단자와 EHS입력 단자는 풀업되어 하이 레벨 상태를 유지하기 때문에 카운팅되는 값은 모두 0로 나타난다. First, the EHS counter 320 of the external synchronization mode determiner 300 counts a signal applied through the EHS input terminal, and outputs the counted result as a horizontal counting signal HCNT. Also, the EVS counter 330 counts signals applied through the EVS input terminal and outputs the counted result as a vertical counting signal VCNT (step 400). Here, the counted values HCNT and VCNT are referred to as horizontal counting signals and vertical counting signals, respectively. These counting signals HCNT and VCNT are compared in the comparison unit 340, respectively. That is, when the vertical counting signal VCNT and the horizontal counting signal HCNT are both 0 (step 410), the external sync mode selection signal EMODE becomes '00' and is determined as an internal reset mode (first). Step 415). At this time, since the EVS input terminal and the EHS input terminal are pulled up to maintain the high level state, the counted value is all zero.

도 5는 내부 리셋 모드 시에 동기화 장치의 동작을 설명하기 위한 도면이다. 도 5의 모든 구성 요소들은 도 3과 같으므로 설명의 편의를 위해 같은 참조 번호로 도시하였고, 각 블럭에 대한 구체적인 설명은 생략하기로한다. 또한, 간략한 도시를 위하여 도 5~도 8에는 외부 동기 모드 판별부(300)를 생략하여 도시 하였으나, 외부 동기화 장치 내부에 구비되어 있음을 알 수 있다. 즉, 내부 리셋 모드에서 도 5에 도시된 스위치들(SW31~SW36)은 스위칭 온 되지 않으며, 수평 카운터(380)와 수직 카운터(390)의 카운팅 값은 외부 동기 모드 선택 신호(EMODE)에 응답하여 0로 설정된다. 5 is a view for explaining the operation of the synchronization device in the internal reset mode. Since all components of FIG. 5 are the same as those of FIG. 3, the same reference numerals are used for the convenience of description, and detailed description of each block will be omitted. In addition, for simplicity, the external synchronization mode determination unit 300 is omitted in FIGS. 5 to 8, but it can be seen that it is provided inside the external synchronization device. That is, in the internal reset mode, the switches SW31 to SW36 shown in FIG. 5 are not switched on, and counting values of the horizontal counter 380 and the vertical counter 390 are in response to the external synchronization mode selection signal EMODE. Is set to zero.

한편, 제400단계에서 HCNT, VCNT가 모두 0가 아니면, HCNT와 VCNT를 각각 0와 비교하여 HCNT가 0이고 VCNT가 0보다 큰가를 판단한다(제420단계). 제420 단계 에서 HCNT가 0이고, VCNT가 0보다 큰 것으로 판단되면, 외부 동기 모드 선택 신호(EMODE)는 '01'로 설정되고 LL모드로 판별한다(제422단계). 즉, LL모드에서는 EVS입력 단자를 통하여 전원 주파수 신호가 입력되므로 수직 방향 카운팅 신호(VCNT)는 0보다 크게 되고, EHS입력 단자는 하이 레벨 상태를 유지하므로 수평 방향 카운팅 신호(HCNT)는 0이 된다. 이러한 LL모드에서는 EVS입력 단자를 통하여 인가되는 전원 주파수 신호를 수직 방향 동기 신호(VD)로서 설정하고, 상기의 수직 방향 동기 신호에 응답하여 내부 수직 동기 신호(VSYNCint)를 위상 제어한다 (제424단계). On the other hand, if both HCNT and VCNT are not 0 in step 400, HCNT and VCNT are compared with 0, respectively, and it is determined whether HCNT is 0 and VCNT is greater than 0 (step 420). If it is determined in step 420 that the HCNT is 0 and the VCNT is greater than 0, the external synchronization mode selection signal EMODE is set to '01' and is determined as the LL mode (step 422). That is, in the LL mode, since the power frequency signal is input through the EVS input terminal, the vertical counting signal VCNT becomes greater than zero, and the EHS input terminal maintains the high level, so the horizontal counting signal HCNT becomes zero. . In the LL mode, the power frequency signal applied through the EVS input terminal is set as the vertical direction synchronization signal VD, and the internal vertical synchronization signal VSYNCint is phase controlled in response to the vertical direction synchronization signal (step 424). ).

도 6은 도 3에 도시된 장치의 라인-로크(LL) 모드에서의 동작을 설명하기 위한 도면이다. FIG. 6 is a diagram for describing an operation in the line-lock (LL) mode of the apparatus illustrated in FIG. 3.

도 6을 참조하면, EVS입력 단자를 통하여 전원 주파수 신호가 입력되며, 이 신호는 모드 선택부(360)의 스위치들(SW31,SW33,SW36)을 통하여 위상 비교기(372) 의 기준 입력으로 인가된다. 위상 비교기(372)는 수직 카운터(390)에서 생성된 내부 수직 동기 신호(VSYNCint)를 비교 입력으로 인가하여 전원 주파수 신호와 내부 수직 동기 신호(VSYNCint)와의 위상 차에 상응하는 신호를 생성하고, 위상 동기 루프(370)에서 일정하게 위상 제어함으로써 외부 동기화를 수행한다. 즉, 라인-로크 모드에서 외부 동기화 장치는 EVS입력 단자를 통하여 인가된 전원 주파수 신호를 마스터 신호로서 입력하여 외부 동기화를 수행한다. Referring to FIG. 6, a power frequency signal is input through the EVS input terminal, and the signal is applied to the reference input of the phase comparator 372 through the switches SW31, SW33, and SW36 of the mode selector 360. . The phase comparator 372 applies the internal vertical synchronization signal VSYNCint generated by the vertical counter 390 as a comparison input to generate a signal corresponding to the phase difference between the power frequency signal and the internal vertical synchronization signal VSYNCint, and the phase. External synchronization is performed by the constant phase control in the synchronization loop 370. That is, in the line-lock mode, the external synchronizing apparatus inputs a power frequency signal applied through the EVS input terminal as a master signal to perform external synchronization.

한편, 제420단계에서 제시된 조건을 만족하지 않으면 HCNT와 VCNT가 모두 0보다 큰가를 판단한다(제430단계). 만약, HCNT와 VCNT가 모두 0보다 크면 외부 동기 모드 선택 신호(EMODE)는 '10'으로 설정되고, 수평 방향 동기 신호 리셋, 수직 방향 동기 신호 리셋 모드(HRVR)로 판별된다(제432단계). 즉, 이러한 HRVR모드에서는 EVS입력 단자를 통하여 수직 동기 신호(VSYNC)가 입력되고, EHS입력 단자를 통하여 수평 동기 신호(HSYNC)가 입력되기 때문에 수평 및 수직 카운팅 신호(HCNT, VCNT)는 모두 0보다 크게 된다. 따라서, 외부 동기화 장치는 마스터 카메라에서 인가되는 수직 동기 신호(VSYNC)와 수평 동기 신호(HSYNC)를 입력하여 내부 수평 동기 신호(HSYNCint) 발생을 위한 수평 카운터(380)와 내부 수직 동기 신호(VSYNCint) 발생을 위한 수직 카운터(390)를 리셋시킨다 (제434단계). On the other hand, if the condition presented in step 420 is not satisfied, it is determined whether both HCNT and VCNT are greater than zero (step 430). If both HCNT and VCNT are greater than zero, the external synchronization mode selection signal EMODE is set to '10', and is determined as a horizontal synchronization signal reset mode and a vertical synchronization signal reset mode HRVR (step 432). That is, in this HRVR mode, the vertical sync signal VSYNC is input through the EVS input terminal and the horizontal sync signal HSYNC is input through the EHS input terminal, so that the horizontal and vertical counting signals HCNT and VCNT are both less than zero. It becomes big. Accordingly, the external synchronizing apparatus inputs the vertical synchronizing signal VSYNC and the horizontal synchronizing signal HSYNC applied from the master camera to generate the internal horizontal synchronizing signal HSYNCint, and the horizontal counter 380 and the internal vertical synchronizing signal VSYNCint. The vertical counter 390 for generation is reset (step 434).

도 7은 도 3에 도시된 장치의 수평 방향 동기 신호 리셋, 수직 방향 동기 신호 리셋 모드에서의 동작을 설명하기 위한 도면이다. FIG. 7 is a diagram for describing an operation in a horizontal synchronization signal reset and vertical synchronization signal reset mode of the apparatus shown in FIG. 3.

도 7을 참조하면, EVS입력 단자를 통하여 마스터 카메라에서 인가되는 수직 동기 신호(VSYNC)는 스위치(SW31, SW36)를 통하여 수직 카운터(390)의 리셋 신호 로서 인가되고, EHS입력 단자를 통하여 마스터 카메라에서 인가되는 수평 동기 신호(HSYNC)는 스위치(SW32, SW35)를 통하여 수평 카운터(380)의 리셋 신호로서 인가된다. 즉, 외부 수직 동기 신호(VSYNC)에 응답하여 수직 카운터(390)를 리셋시키고, 외부 수평 동기 신호(HSYNC)에 응답하여 수평 카운터(380)를 리셋 시킴으로써 외부 동기화를 수행한다. Referring to FIG. 7, the vertical synchronization signal VSYNC applied from the master camera through the EVS input terminal is applied as a reset signal of the vertical counter 390 through the switches SW31 and SW36, and the master camera through the EHS input terminal. The horizontal synchronization signal HSYNC applied at is applied as a reset signal of the horizontal counter 380 through the switches SW32 and SW35. That is, the external counter is performed by resetting the vertical counter 390 in response to the external vertical synchronizing signal VSYNC, and resetting the horizontal counter 380 in response to the external horizontal synchronizing signal HSYNC.

한편, 제430단계에서 HCNT와 VCNT가 모두 0보다 크지 않으면, HCNT가 0보다 크고, VCNT가 0인가를 판단한다(제440단계). 만약, HCNT가 0보다 크고, VCNT가 0이면 외부 동기 모드 선택 신호(EMODE)는 '11'로 설정되고 복합 동기 신호 리셋 모드로 판별한다(제442단계). 즉, 이러한 복합 동기 신호 리셋 모드에서 EVS입력 단자는 하이 레벨 상태를 유지하므로 수직 카운팅 신호(VCNT)는 0가 되고, EHS입력 단자에서는 복합 동기 신호(CSYNC)가 인가되므로 수평 카운팅 신호(HCNT)는 0보다 크게 된다. 따라서, 외부 동기화 장치는 마스터 카메라에서 인가되는 복합 동기 신호(CSYNC)에서 수평 동기 신호(HSYNC)와 수직 동기 신호(VSYNC)를 분리하고, 분리된 수평 동기 신호(HSYNC)는 내부 수평 동기 신호(HSYNCint)를 위상 로킹 되도록 제어하고, 수직 동기 신호(VSYNC)는 내부 수직 동기 신호 발생을 위한 수직 카운터(390)를 리셋시킨다(제444단계). On the other hand, if both HCNT and VCNT is not greater than zero in step 430, it is determined whether HCNT is greater than zero and VCNT is zero (step 440). If the HCNT is greater than zero and the VCNT is zero, the external synchronization mode selection signal EMODE is set to '11' and the hybrid synchronization signal reset mode is determined (step 442). That is, in the composite sync signal reset mode, the vertical counting signal VCNT becomes 0 because the EVS input terminal maintains a high level, and the horizontal counting signal HCNT is applied because the composite sync signal CSYNC is applied to the EHS input terminal. Is greater than zero. Accordingly, the external synchronizing apparatus separates the horizontal synchronizing signal HSYNC and the vertical synchronizing signal VSYNC from the composite synchronizing signal CSYNC applied from the master camera, and the separated horizontal synchronizing signal HSYNC is an internal horizontal synchronizing signal HSYNCint. ) Is controlled to be phase locked, and the vertical synchronizing signal VSYNC resets the vertical counter 390 for generating the internal vertical synchronizing signal (operation 444).

도 8은 도 3에 도시된 장치의 복합 동기 신호 리셋 모드 즉, 복합 동기 신호 입력, 수평 동기 신호 위상 동기 루프, 수직 동기 신호 리셋 모드 시의 동작을 설명하기 위한 도면이다. FIG. 8 is a diagram for describing an operation of a composite synchronization signal reset mode, that is, a composite synchronization signal input, a horizontal synchronization signal phase synchronization loop, and a vertical synchronization signal reset mode, of the apparatus shown in FIG. 3.

도 8을 참조하면, '11'로 표현되는 외부 동기 모드 선택 신호(EMODE)에 응답하여 모드 선택부(360)의 스위치들(SW31및 SW32)은 동기 신호 분리기(350)의 수직 동기 신호(VSYNC)와 수평 동기 신호(HSYNC)에 연결된다. 이 때, 스위치들(SW33, SW34, SW35, SW36)은 스위치들(SW31, SW32)에 상태에 따라서 자연적으로 스위칭된다. 즉, 동기 신호 분리기(350)에서 분리된 수직 동기 신호(VSYNC)는 수직 카운터(390)의 리셋 신호로서 인가되고, 수평 동기 신호(HSYNC)는 스위치(SW35및 SW33)를 통하여 위상 비교기(372)의 기준 입력으로 인가된다. 위상 비교기(372)는 수평 동기 신호(HSYNC)와 내부 수평 동기 신호(HSYNCint)를 위상 비교하고, 위상 동기 루프(370)는 비교된 위상 차에 상응하여 위상 로킹되도록 제어한다. 따라서, 내부 수평 동기 신호(HSYNCint)는 외부 수평 동기 신호(HSYNC)에 동기되어 일정하게 위상 제어되고, 수직 동기 신호(VSYNC)는 내부 수직 동기 신호(VSYNCint) 발생을 위한 수직 카운터(390)를 리셋시킴으로써 외부 동기화를 수행한다. Referring to FIG. 8, in response to the external synchronization mode selection signal EMODE represented by '11', the switches SW31 and SW32 of the mode selection unit 360 are vertical sync signals VSYNC of the synchronization signal separator 350. ) And a horizontal sync signal (HSYNC). At this time, the switches SW33, SW34, SW35, SW36 are naturally switched according to the state of the switches SW31, SW32. That is, the vertical synchronizing signal VSYNC separated by the synchronizing signal separator 350 is applied as a reset signal of the vertical counter 390, and the horizontal synchronizing signal HSYNC is applied to the phase comparator 372 through the switches SW35 and SW33. Is applied as the reference input of. The phase comparator 372 phase compares the horizontal synchronizing signal HSYNC and the internal horizontal synchronizing signal HSYNCint, and controls the phase locked loop 370 to phase lock in correspondence with the compared phase difference. Accordingly, the internal horizontal synchronizing signal HSYNCint is constantly phase-controlled in synchronization with the external horizontal synchronizing signal HSYNC, and the vertical synchronizing signal VSYNC resets the vertical counter 390 for generating the internal vertical synchronizing signal VSYNCint. To perform external synchronization.

상기의 과정을 통하여 도 3에 도시된 외부 동기화 장치는 외부의 단자 또는 마이크로컨트롤러에서 외부 동기 모드 선택 신호를 인가하는 것이 아니라, 마스터 카메라에서 인가되는 동기 신호의 형태를 판단하여 외부 동기 모드를 자동으로 판별하는 것이 가능하다. Through the above process, the external synchronization device shown in FIG. 3 does not apply an external synchronization mode selection signal from an external terminal or a microcontroller, but automatically determines the external synchronization mode by determining the type of the synchronization signal applied from the master camera. It is possible to determine.

본 발명에 따르면, 외부에서 별도의 단자를 이용하거나 마이크로컨트롤러에서 외부 동기 모드 선택 신호를 입력하는 것이 아니라, 마스터 카메라에서 입력되는 동기 신호의 형태를 판별하여 자체적으로 외부 동기 모드를 판별할 수 있고, 그에 따라서 모드 선택을 위해 외부에 구비되는 단자를 절약할 수 있다는 효과가 있다. According to the present invention, instead of using an external terminal or inputting an external synchronization mode selection signal from a microcontroller, the external synchronization mode can be determined by determining the type of the synchronization signal input from the master camera. Accordingly, there is an effect that it is possible to save the terminal provided to the outside for mode selection.

도 1은 일반적인 감시용 카메라 시스템의 외부 동기화 장치를 설명하기 위한 개략적인 블럭도이다. 1 is a schematic block diagram illustrating an external synchronization device of a general surveillance camera system.

도 2(a)~2(d)는 일반적인 외부 동기 방식에 따른 입력 신호를 설명하기 위한 파형도들이다. 2 (a) to 2 (d) are waveform diagrams for explaining an input signal according to a general external synchronization method.

도 3은 본 발명에 따른 감시용 카메라 시스템의 외부 동기 모드 자동 판별 기능을 갖는 외부 동기화 장치를 설명하기 위한 개략적인 블럭도이다. 3 is a schematic block diagram illustrating an external synchronization device having an automatic synchronization mode automatic determination function of a surveillance camera system according to the present invention.

도 4는 도 3에 도시된 외부 동기 모드 자동 판별 기능을 갖는 외부 동기화 장치에서 수행되는 동기화 방법을 설명하기 위한 플로우차트이다. FIG. 4 is a flowchart for explaining a synchronization method performed in an external synchronization device having an external synchronization mode automatic determination function illustrated in FIG. 3.

도 5는 도 3에 도시된 외부 동기화 장치의 내부 리셋 모드 시의 동작을 설명하기 위한 도면이다. FIG. 5 is a diagram for describing an operation of an internal reset mode of the external synchronization device illustrated in FIG. 3.

도 6은 도 3에 도시된 외부 동기화 장치의 라인-로크(Line-Lock) 모드 시의 동작을 설명하기 위한 도면이다. FIG. 6 is a diagram for describing an operation in a line-lock mode of the external synchronization device illustrated in FIG. 3.

도 7은 도 3에 도시된 외부 동기화 장치의 수평 동기 신호 리셋, 수직 동기 신호 리셋 모드 시의 동작을 설명하기 위한 도면이다. FIG. 7 is a diagram for describing an operation of a horizontal synchronization signal reset and a vertical synchronization signal reset mode of the external synchronization device illustrated in FIG. 3.

도 8은 도 3에 도시된 외부 동기화 장치의 복합 동기 신호 리셋 모드 시의 동작을 설명하기 위한 도면이다. FIG. 8 is a diagram for describing an operation of a complex synchronization signal reset mode of the external synchronization device illustrated in FIG. 3.

Claims

Surveillance camera consisting of a plurality of slave cameras for inputting a predetermined synchronization signal from the master camera through an external synchronization horizontal reset signal input terminal and an external synchronization vertical reset signal input terminal and outputting an image signal based on the synchronization signal. In the external synchronization device of the system,

External sync counting signals input through the external reset horizontal reset signal input terminal and the external sync vertical reset signal input terminal and generating an external sync mode selection signal for determining an external sync mode in response to the counted result. Mode determination means;

A mode selection means having a plurality of switches therein and selecting an external synchronization mode by turning on / off a corresponding one of the switches in response to the external synchronization mode selection signal;

Synchronization signal separating means for inputting a composite synchronization signal through the external synchronization horizontal reset signal input terminal and separating an external vertical synchronization signal and an external horizontal synchronization signal from the composite synchronization signal;

An oscillation frequency signal corresponding to the phase comparison result by phase comparison between the separated external horizontal synchronization signal and an internal horizontal synchronization signal generated internally or by phase comparison of the external vertical synchronization signal and internal vertical synchronization signal generated internally Generating a phase locked loop;

An output horizontal counter for counting a signal divided at a predetermined rate of the oscillation frequency signal and outputting the counted result as the internal horizontal synchronization signal; And

And a vertical counter for counting the internal horizontal synchronizing signal to generate the internal vertical synchronizing signal.

The method of claim 1, wherein the external synchronization mode determination means,

External synchronization horizontal reset signal counting means for counting a signal input through said external synchronization horizontal reset signal input terminal;

External synchronization vertical reset signal counting means for counting a signal input through the external synchronization vertical reset signal input terminal; And

Comparison means for comparing the counted value of the external synchronization horizontal reset signal and the counted value of the external synchronization vertical reset signal with 0, respectively, and generating the external synchronization mode selection signal in response to the compared result. An external synchronization device having an external synchronization mode automatic determination function.

The method of claim 2, wherein the comparison means,

And an external synchronization mode automatic discrimination function for representing the external synchronization mode selection signal as two bits of different data in response to the counted value.

Surveillance camera consisting of a plurality of slave cameras for inputting a predetermined synchronization signal from the master camera through an external synchronization horizontal reset signal input terminal and an external synchronization vertical reset signal input terminal and outputting an image signal based on the synchronization signal. In the external synchronization method of the system,

Counting the external synchronization horizontal reset signal and the external synchronization vertical reset signal applied by the master camera to generate a horizontal counting signal and a vertical counting signal;

(a) determining whether both the horizontal counting signal and the vertical counting signal are zero;

If the horizontal counting signal and the vertical counting signal are both zero, determining an internal reset mode;

(b) determining whether the horizontal counting signal is zero and the vertical counting signal is greater than zero if both the horizontal counting signal and the vertical counting signal are not zero in step (a);

If the horizontal counting signal is zero and the vertical counting signal is greater than zero in step (b), determining a line-lock mode;

Phase controlling an internal vertical synchronization signal using the power frequency signal as an external vertical synchronization signal in the line-lock mode;

(c) if the horizontal counting signal is 0 and the vertical counting signal is not greater than zero in step (b), determining whether both the horizontal counting signal and the vertical counting signal are greater than zero;

In the step (c), if both the horizontal counting signal and the vertical counting signal are greater than zero, determining a horizontal sync signal reset mode and a vertical sync signal reset mode;

Resetting a counter for generating an internal horizontal / vertical synchronization signal in response to an external horizontal / vertical synchronization signal applied from the master camera;

(d) determining whether the horizontal counting signal is greater than zero and whether the vertical counting signal is zero if both the horizontal counting signal and the vertical counting signal are not greater than zero in step (c);

If the horizontal counting signal is greater than zero and the vertical counting signal is zero in step (d), determining a mixed sync signal reset mode; And

And separating the horizontal and vertical synchronizing signals from the complex synchronizing signal applied by the master camera to phase control the internal horizontal synchronizing signal, and resetting a counter for generating the internal vertical synchronizing signal. External synchronization method with automatic mode determination.

The method of claim 4, wherein step (a) comprises:

And when both the horizontal counting signal and the vertical counting signal are both zero, set the external sync mode selection signal to '00'.

The method of claim 4, wherein step (b) comprises:

And when the horizontal counting signal is 0 and the vertical counting signal is greater than zero, setting the external sync mode selection signal to '01'.

The method of claim 4, wherein step (c) comprises:

And when both the horizontal counting signal and the vertical counting signal are greater than zero, set the external sync mode selection signal to '10'.

The method of claim 4, wherein step (d)

And when the horizontal counting signal is greater than zero and the vertical counting signal is zero, setting the external sync mode selection signal to '11'.