KR100390403B1 - Method for activating software processor in dual processor - Google Patents

Method for activating software processor in dual processor Download PDF

Info

Publication number
KR100390403B1
KR100390403B1 KR10-1999-0045866A KR19990045866A KR100390403B1 KR 100390403 B1 KR100390403 B1 KR 100390403B1 KR 19990045866 A KR19990045866 A KR 19990045866A KR 100390403 B1 KR100390403 B1 KR 100390403B1
Authority
KR
South Korea
Prior art keywords
processor
active
message
standby
redundant
Prior art date
Application number
KR10-1999-0045866A
Other languages
Korean (ko)
Other versions
KR20010038058A (en
Inventor
김응진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-1999-0045866A priority Critical patent/KR100390403B1/en
Publication of KR20010038058A publication Critical patent/KR20010038058A/en
Application granted granted Critical
Publication of KR100390403B1 publication Critical patent/KR100390403B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558Redundancy, stand-by
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/5455Multi-processor, parallelism, distributed systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575Software application
    • H04Q3/54591Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 이중화 프로세서간 메시지 교환을 통해 액티브/대기 프로세서를 결정하며, 장애 발생 감지시 액티브/대기 프로세서를 자동으로 프로세서를 절체할 수 있는 이중화 프로세서의 소프트웨어 프로세서 절체 방법을 제공하기 위한 것이다. 이와 같은 본 발명 이중화 프로세서의 프로세서 절체 방법은 초기화시 액티브(Active) 사이드와 대기(Standby) 사이드로 설정된 액티브/대기 프로세서로 구성된 이중화 프로세서에 있어서, 상기 액티브 사이드로 설정된 프로세서에서 상기 대기 사이드로 설정된 프로세서로 미리 설정된 주기로 액티브 메시지를 전송하는 단계와, 상기 대기 사이드에 상기 미리 설정된 주기로 상기 액티브 메시지가 전송되지 않으면 상기 대기 사이드 프로세서에서 상기 액티브 사이드 프로세서로 절체 메시지를 전송하여 상기 액티브 사이드 프로세서는 대기 사이드 프로세서로 절체시키고, 상기 대기 사이드 프로세서는 액티브 사이드 프로세서로 절체시킨다. 따라서, 이중화 프로세서의 액티브/대기 프로세서의 절체 방법을 응용하여 동시에 액티브 사이드로 동작하거나 대기 사이드로 동작하는 오류가 발생하는 것을 방지할 수 있다.The present invention provides a software processor switching method of a redundant processor that determines an active / standby processor through message exchange between redundant processors, and automatically switches the active / standby processor when a failure is detected. The processor switching method of the redundant processor of the present invention is a redundant processor including an active / standby processor configured as an active side and a standby side at initialization, and the processor configured as the standby side in the processor configured as the active side. Transmitting an active message at a predetermined cycle to the active side processor; and transmitting an alternating message from the standby side processor to the active side processor if the active message is not transmitted to the standby side at the preset period. The standby side processor is switched to the active side processor. Therefore, it is possible to prevent the occurrence of an error that operates on the active side or the standby side at the same time by applying the switching method of the active / standby processor of the redundant processor.

Description

이중화 프로세서의 소프트웨어 프로세서 절체 방법{Method for activating software processor in dual processor}Method for activating software processor in dual processor

본 발명은 이중화 프로세서의 소프트웨어 프로세서 절체 방법에 관한 것으로 특히 이중화된 프로세서간 메시지 교환을 통해 액티브/대기 프로세서를 결정하며, 장애 발생 감지시 액티브/대기 프로세서를 자동으로 절체할 수 있는 이중화 프로세서의 소프트웨어 프로세서 절체 방법을 제공하기 위한 것이다.The present invention relates to a software processor switching method of a redundant processor. In particular, an active / standby processor is determined through message exchange between redundant processors, and a software processor of a redundant processor capable of automatically switching an active / standby processor upon detecting a failure. It is to provide a transfer method.

일반적으로 전자 통신 시스템에서 사용되는 각 프로세서(한 개 이상의 보드로 구성됨)들은 신뢰성을 고려하여 액티브/대기(Active/Standby)의 두 가지 상태를 가지는 이중화 구조로 되어 있다.In general, each processor (consisting of one or more boards) used in an electronic communication system has a redundant structure having two states of active / standby in consideration of reliability.

이중화된 프로세서는 동일한 기능을 하는 두 개의 프로세서로 하나는 액티브 상태이고 하나는 대기 상태를 유지하다가, 액티브 상태인 프로세서에서 장애가 발생하거나 대기 상태인 프로세서를 액티브화시킬 필요성이 생겼을 때 서로의 상태를 전환한다.Redundant processors are two processors with the same function, one active and one in standby, and switching between states when the active processor fails or needs to activate a standby processor. do.

상기한 바와 같은 구조를 가지는 시스템에 있어서, 이중화된 두 개의 프로세서는 액티브/대기의 상태 전환에 필요한 정보를 얻기 위하여, 자기 프로세서 및 상대 프로세서의 상태를 전달하기 위한 인터페이스가 구성되어 있다.In the system having the structure as described above, the two redundant processors are configured to communicate the states of the self processor and the counter processor in order to obtain the information necessary for the active / standby state transition.

이하, 첨부된 도면을 참조하여 일반적인 교환 시스템의 이중화 프로세서 및교환 시스템의 이중화 프로세서의 초기화를 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described the initialization of the redundant processor of the general exchange system and the redundant processor of the exchange system.

도 1은 일반적인 교환 시스템의 이중화 프로세서를 나타낸 도면이다.1 is a diagram illustrating a redundant processor of a general exchange system.

일반적인 교환 시스템의 이중화 프로세서는 도 1에 나타낸 바와 같이, 교환 시스템 내부의 메인 프로세서(1)와, 상기 교환 시스템에서 스위칭, 보코더 관리, 호 처리, No.7 제어, V5.2 제어 등의 역할 중의 하나를 하는 보조 프로세서로 구분되고, 만일 프로세서가 여러 장의 보드로 구성되었다면 프로세서의 주역할을 담당하는 메인보드와, 전원 공급 및 메인보드와 타 프로세서와의 통신을 담당하는 보조 보드(들)로 구성될 수 있다.As shown in FIG. 1, the redundant processor of the general switching system is a main processor 1 inside the switching system, and among the roles of switching, vocoder management, call processing, No.7 control, V5.2 control, etc. in the switching system. It is divided into one coprocessor, and if the processor is composed of several boards, it is composed of the main board which plays the main role of the processor, and the sub board (s) which supplies power and communication between the main board and other processors. Can be.

각 프로세서는 제 1 보조 프로세서(2)에서 보여주는 것과 같이 제 1 보조 프로세서의 A 사이드(2a)와 제 1 보조 프로세서의 B 사이드(2b)와 같이 이중화될 수 있다. 물론 메인 프로세서(1)도 메인 프로세서의 A 사이드(1a), B 사이드(1b)와 같이 이중화될 수 있다.Each processor may be redundant, such as the A side 2a of the first coprocessor and the B side 2b of the first coprocessor, as shown in the first coprocessor 2. Of course, the main processor 1 may also be duplicated like the A side 1a and the B side 1b of the main processor.

이와 같은 이중화 프로세서는 다음과 같은 2가지 방법으로 구분된다. 첫 번째는 프로세서의 실장 위치별로 구분할 수 있다. 즉, 교환 시스템을 구성하는 프로세서들간의 통신을 위해 할당된 프로세서 어드레스에 의한 구분으로 이중화된 프로세서도 서로 다른 어드레스(address)를 갖는다.Such a redundant processor is divided into two methods as follows. The first can be distinguished by the mounting positions of the processors. That is, the duplicated processors also have different addresses due to the division by the processor address allocated for the communication between the processors constituting the switching system.

두 번째로는 프로세서의 역할 수행 여부로 구분한다. 여기서, 액티브 사이드(active side)는 이중화된 프로세서 중 할당된 프로세서의 역할을 수행중인 프로세서를 지칭하며, 대기 사이드(standby side)는 예비 프로세서로 액티브 사이드의 내부 데이터 동기화 및 상태 감지 기능을 수행하여 액티브 사이드의 장애 발생시절체(activate) 과정에 의해 액티브 사이드로 동작한다.Secondly, it distinguishes whether the processor plays a role. In this case, the active side refers to a processor that performs the role of an allocated processor among the redundant processors, and the standby side is a spare processor that performs internal data synchronization and state sensing of the active side to activate the active side. It acts as an active side by the activation process when a side failure occurs.

이와 같은 이중화 프로세서는 하나 이상의 보드를 구성할 수 있으며 이중화 제어인 액티브/대기 프로세서의 절체를 위해 이중화된 프로세서간 통신이 가능해야 하고, 이중화된 프로세서의 실장/탈장의 감지를 위한 하드웨어가 구성되어 있다.Such a redundant processor may constitute one or more boards, and the communication between the redundant processors is required for switching between the active / standby processor, which is the redundant control, and the hardware for detecting the mounting / dismounting of the redundant processor is configured. .

도 2는 종래 교환 시스템의 이중화 프로세서의 초기화를 설명하기 위한 플로우차트이다.2 is a flowchart for explaining initialization of a redundant processor of a conventional switching system.

종래 교환 시스템의 이중화 프로세서의 초기화는 도 2에 나타낸 바와 같이, 프로세서의 동작은 일반적으로 교환 시스템에 실장된 프로세서를 구성하는 보드(또는 보드들)의 전원 공급에 의한 보드(또는 보드들)의 초기화 과정을 수행하면서 시작된다(S1). 이 과정은 타 프로세서와의 연동을 위한 준비과정으로 프로세서를 구성하는 보드(또는 보드들)의 내부 CPU 또는 메모리, 각종 디바이스(Device)의 초기화를 수행한다. 또한 프로세서에 할당된 상위 프로세서와의 억세스(Access)를 확인하는 과정을 수행한다.Initialization of the redundant processor of the conventional switching system is shown in Figure 2, the operation of the processor is generally the initialization of the board (or boards) by the power supply of the board (or boards) constituting the processor mounted in the switching system The process starts with performing (S1). This process is to prepare for interworking with other processors and to initialize the internal CPU or memory of the board (or boards) constituting the processor, and various devices. In addition, the process of checking access with the upper processor allocated to the processor is performed.

이어서, 초기화 과정 수행 후 프로세서를 구성하는 프로그램이 다운로딩되면 다운로딩된 프로그램을 실행한다(S2).Subsequently, if a program constituting the processor is downloaded after the initialization process is executed (S2).

그 다음 프로세서의 이중화를 판단한다(S3). 이때 프로세서의 이중화는 프로세서의 탈/실장을 감지하는 하드웨어에서 인터럽트를 메인보드의 메인 프로세서에 인가하며, 프로세서의 프로그램에서 해당 인터럽트 서비스 루틴을 호출하여 이중화에 관련된 칩(Chip)의 상태 레지스터(status register)를 검색하고 이중화 여부를 판단한다.Then, the processor redundancy is determined (S3). In this case, the redundancy of the processor applies an interrupt to the main processor of the motherboard in hardware that detects the dismount / mounting of the processor, and calls the corresponding interrupt service routine from the program of the processor so as to register the status register of the chip related to the redundancy. ) And determine whether it is redundant.

판단결과(S3) 프로세서가 이중화가 되어 있지 않다면 이중화 플래그 및 대기 플래그는 리셋시키고, 액티브 플래그는 셋(set)시킨다(S4).If it is determined that the processor is not redundant, the redundant flag and the standby flag are reset, and the active flag is set (S4).

그 다음, 액티브 프로세서로 프로세스를 진행시킨다(S8).Then, the process proceeds to the active processor (S8).

그러나 판단결과(S3) 프로세서가 이중화되어 있다면 듀얼 플래그로 셋시킨다(S5).However, if the determination result (S3) the processor is redundant is set to the dual flag (S5).

이어서, 액티브/대기 프로세서를 설정한다(S6).Next, an active / standby processor is set (S6).

액티브 프로세서를 설정하였다면 대기 플래그는 리셋시키고, 액티브 플래그를 셋 시킨다(S7).If the active processor is set, the wait flag is reset and the active flag is set (S7).

그 다음 액티브 프로세스로 프로세스를 진행시킨다(S8).The process then proceeds to an active process (S8).

그러나 대기 프로세서로 설정하였다면 대기 플래그를 셋시키고, 액티브 플래그와 다른 사이드를 리셋시킨다(S9).However, if the standby processor is set, the standby flag is set and the active flag and the other side are reset (S9).

그 다음, 대기 프로세서로 프로세스를 진행시킨다(S10).Then, the process proceeds to the standby processor (S10).

이와 같은 종래 이중화 프로세서에 있어서는 이중화된 프로세서의 이중화 여부와 액티브 대기 사이드의 결정을 하드웨어 인터럽트를 통해 수행할 때 발생된 인터럽트를 CPU의 부하 등의 원인으로 감지하지 못하는 장애 상태가 발생할 수 있는데 이 경우 액티브/대기 프로세서 양쪽 다 액티브 사이드로 동작하거나 대기 사이드로 동작하는 문제가 발생할 수 있고, 그와 같은 문제가 발생하는 경우에는 교환 시스템에서 제공하는 서비스가 중단되는 등의 문제가 발생할 수 있었다.In such a conventional redundant processor, a failure condition may occur in which the interrupt generated when the determination of the redundant processor and the determination of the active standby side through the hardware interrupt is not detected due to the CPU load. Both standby processors could act as active side or standby side, and if such problems would occur, the services provided by the switching system would be interrupted.

본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한것으로서, 이중화된 프로세서간의 메시지 교환을 통해 액티브/대기 프로세서를 결정하며, 동작중 장애 발생시 액티브/대기 프로세서의 절체를 자동적으로 할 수 있는 이중화 프로세서의 소프트웨어 프로세서 절체 방법을 제공하기 위한 것이다.An object of the present invention has been made in view of the above-mentioned problems of the prior art, and determines an active / standby processor through message exchange between redundant processors, and automatically switches the active / standby processor when a failure occurs during operation. To provide a software processor switching method of a redundant processor that can be.

이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 초기화시 액티브(Active) 사이드와 대기(Standby) 사이드로 설정된 액티브/대기 프로세서로 구성된 이중화 프로세서에 있어서, 상기 액티브 사이드로 설정된 프로세서에서 상기 대기 사이드로 설정된 프로세서로 미리 설정된 주기로 액티브 메시지를 전송하는 단계와, 상기 대기 사이드에 상기 미리 설정된 주기로 상기 액티브 메시지가 전송되지 않으면 상기 대기 사이드 프로세서에서 상기 액티브 사이드 프로세서로 절체 메시지를 전송하여 상기 액티브 사이드 프로세서는 대기 사이드 프로세서로 절체시키고, 상기 대기 사이드 프로세서는 액티브 사이드 프로세서로 절체시키는 단계로 이루어진다.According to an aspect of the present invention for achieving the above object, in the redundant processor consisting of an active / standby processor set to the active side and the standby (Standby) side during initialization, the processor set to the active side Transmitting an active message to a processor set to a standby side at a predetermined cycle; and if the active message is not transmitted to the standby side at the preset cycle, a transfer message is transmitted from the standby side processor to the active side processor to the active side. The processor is configured to switch to a standby side processor, and the standby side processor is switched to an active side processor.

이상과 같은 본 발명에 따르면, 이중화 프로세서의 액티브/대기 프로세서 절체시 오류 발생 가능성을 줄이므로 신뢰도 높은 이중화 프로세서를 제공할 수 있는 효과가 있다.According to the present invention as described above, it is possible to provide a highly reliable redundant processor since the possibility of error occurrence when switching the active / standby processor of the redundant processor.

도 1은 일반적인 교환 시스템의 이중화 프로세서를 나타낸 도면1 is a diagram illustrating a redundant processor of a general exchange system.

도 2는 종래 교환 시스템의 이중화 프로세서의 초기화를 설명하기 위한 플로우차트2 is a flowchart for explaining initialization of a redundant processor of a conventional switching system.

도 3은 본 발명에 따른 교환 시스템의 이중화 프로세서의 초기화를 설명하기 위한 플로우차트3 is a flowchart illustrating the initialization of the redundant processor of the exchange system according to the present invention.

도 4는 본 발명에 따른 교환 시스템의 이중화 프로세서의 메시지 핸들링을 설명하기 위한 플로우차트4 is a flowchart for explaining message handling of a redundant processor of an exchange system according to the present invention.

도 5는 본 발명에 따른 교환 시스템의 이중화 프로세서의 이중화 메시지 전송을 설명하기 위한 플로우차트5 is a flowchart illustrating a redundant message transmission of a redundant processor of a switching system according to the present invention.

도 6부터 도 7은 본 발명에 따른 교환 시스템의 이중화 프로세서의 이중화 메시지 처리 방법을 설명하기 위한 플로우차트6 to 7 are flowcharts for explaining a method of processing a redundant message of the redundant processor of the switching system according to the present invention.

도 8은 본 발명에 따른 교환 시스템의 이중화 프로세서간 액티브 메시지 미수신에 의한 절체 방법을 설명하기 위한 절체 흐름도8 is a flowchart illustrating a method of switching by not receiving active messages between redundant processors in a switching system according to the present invention.

도 9는 본 발명에 따른 교환 시스템의 이중화 프로세서간 제 1 장애 상태의 복구 절체 방법을 설명하기 위한 절체 흐름도9 is a flowchart illustrating a recovery switching method of a first failure state between redundant processors in a switching system according to the present invention.

도 10은 본 발명에 따른 교환 시스템의 이중화 프로세서간 제 2 장애 상태의 복구 절체 방법을 설명하기 위한 절체 흐름도10 is a flowchart illustrating a recovery switching method of a second failure state between redundant processors in a switching system according to the present invention.

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.Hereinafter, a configuration and an operation according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명에 따른 교환 시스템의 이중화 프로세서의 초기화를 설명하기 위한 플로우차트이다.3 is a flowchart illustrating the initialization of the redundant processor of the exchange system according to the present invention.

본 발명에 따른 교환 시스템의 이중화 프로세서의 초기화는 도 3에 나타낸 바와 같이, 교환 시스템에 실장된 프로세서를 구성하는 보드들의 전원 공급에 의한 보드들의 초기화 과정을 수행한다(S11). 이와 같은 초기화 과정은 타 프로세서와의 연동을 위한 준비과정으로 프로세서를 구성하는 보드들의 내부 CPU 또는 메모리, 각종 디바이스(Device)의 초기화를 수행한다. 또한 프로세서에 할당된 상위 프로세서와의 억세스(Access)를 확인하는 과정을 수행한다.Initialization of the redundant processor of the switching system according to the present invention, as shown in Figure 3, performs the initialization process of the boards by the power supply of the boards constituting the processor mounted in the switching system (S11). Such an initialization process is a preparation process for interworking with another processor and initializes internal CPUs, memories, and various devices of the boards constituting the processor. In addition, the process of checking access with the upper processor allocated to the processor is performed.

이어서, 초기화 과정 수행후 프로세서를 구성하는 프로그램이 다운로딩되면 다운로딩된 프로그램을 실행한다(S12).Subsequently, if a program constituting the processor is downloaded after the initialization process is executed, the downloaded program is executed (S12).

그 다음 프로세서의 이중화를 판단한다(S13). 이때 프로세서의 이중화는 프로세서의 탈/실장을 감지하는 하드웨어에서 인터럽트를 메인보드의 메인 프로세서에 인가하며, 프로세서의 프로그램에서 해당 인터럽트 서비스 루틴을 호출하여 이중화에 관련된 칩(Chip)의 상태 레지스터(status register)를 검색하고 이중화 여부를 판단한다.Next, the processor is determined for duplication (S13). In this case, the redundancy of the processor applies an interrupt to the main processor of the motherboard in hardware that detects the dismount / mounting of the processor, and calls the corresponding interrupt service routine from the program of the processor so as to register the status register of the chip related to the redundancy. ) And determine whether it is redundant.

판단결과(S13) 프로세서가 이중화가 되어 있지 않다면 이중화 플래그 및 대기 플래그는 리셋시키고, 액티브 플래그는 셋(set)시킨다(S14).If it is determined in step S13 that the processor is not redundant, the redundant flag and the standby flag are reset, and the active flag is set (S14).

그 다음, 액티브 프로세서로 프로세스를 진행시킨다(S18).Then, the process proceeds to the active processor (S18).

그러나 판단결과(S13) 프로세서가 이중화되어 있다면 듀얼 플래그를 셋시킨다(S15).However, if the determination result (S13) the processor is duplexed, the dual flag is set (S15).

이어서, 액티브/대기 프로세서를 결정한다(S16).Next, the active / standby processor is determined (S16).

여기서 만일 액티브 프로세서로 결정되었다면, 대기 플래그는 리셋시키고,액티브 플래그를 셋시킨다(S17).Here, if it is determined as the active processor, the wait flag is reset and the active flag is set (S17).

그 다음, 액티브 프로세스에 의한 프로세스를 진행한다(S18).Then, the process by the active process proceeds (S18).

그리고 대기 프로세서로 결정되었다면, 대기 플래그를 셋시키고, 액티브 플래그와 다른 사이드 플래그를 리셋시킨다(S19).If it is determined as the standby processor, the standby flag is set, and the active flag and other side flags are reset (S19).

그 다음, 대기 프로세서는 대기 상태를 유지한다(S20).Next, the standby processor maintains a standby state (S20).

도 4는 본 발명에 따른 교환 시스템의 이중화 프로세서의 메시지 핸들링을 설명하기 위한 플로우차트이다.4 is a flowchart for explaining message handling of the redundant processor of the switching system according to the present invention.

본 발명에 따른 교환 시스템의 이중화 프로세서의 메시지 핸들링(message handling)(S21)은 액티브 사이드/대기 사이드인 프로세서의 이중화 관련 메시지 수신에 대한 처리를 나타낸 것이다.The message handling (S21) of the duplication processor of the switching system according to the present invention shows the processing for receiving a duplication related message of the processor which is the active side / standby side.

액티브 프로세서 및 대기 프로세서에 의한 프로세스 진행(S18,S20)후 액티브 사이드/대기 사이드인 프로세서의 이중화 관련 메시지 수신시, 수신한 메시지가 액티브 메시지인가를 판단한다(S22).Upon receiving the duplication-related message of the processor that is the active side / standby side after process progress by the active processor and the standby processor (S18, S20), it is determined whether the received message is the active message (S22).

판단결과(S22) 수신한 메시지가 액티브 메시지이면 현재 액티브 메시지 카운트를 누적시킨다(S23). 그다음 메시지 핸들링(S21)으로 복귀(Return)한다.If the received message is an active message (S22), the current active message count is accumulated (S23). Then return to the message handling (S21).

그러나, 판단결과(S22) 수신한 메시지가 액티브 메시지가 아니면 수신한 메시지가 대기 메시지인가를 판단한다(S24).However, if it is determined that the received message is not an active message (S22), it is determined whether the received message is a standby message (S24).

판단결과(S24) 수신한 메시지가 대기 메시지이면 현재 대기 메시지 카운트를 누적시킨다(S25). 그다음 메시지 핸들링(S21)으로 복귀한다.If it is determined that the received message is a waiting message, the current waiting message count is accumulated (S25). Then return to message handling (S21).

그러나, 판단결과(S24) 수신한 메시지가 대기 메시지가 아니면절체(Activate)메시지인가를 판단한다(S26).However, the determination result (S24), if the received message is not a wait message, it is determined whether the (Activate) message (S26).

판단결과(S26) 수신한 메시지가 절체 메시지이면 이중화 플래그(Dual flag)와 대기 플래그를 셋(set)하고, 액티브 플래그와 다른 사이드 플래그를 리셋한다(S27).As a result of the determination (S26), if the received message is a transfer message, a dual flag and a standby flag are set, and the active flag and another side flag are reset (S27).

그러나 판단결과(S26) 수신한 메시지가 절체 메시지가 아니면 액티브/대기 메시지와 절체 메시지 이외의 다른 메시지(예를 들면 호 처리 메시지 등)이므로 해당 메시지를 처리하고 계속적으로 메시지 핸들링을 진행시킨다.However, if the received message is not a transfer message (S26), a message other than the active / standby message and the transfer message (for example, a call processing message) is processed, and the message is processed and the message handling continues.

도 5는 본 발명에 따른 교환 시스템의 이중화 프로세서의 이중화 메시지 전송을 설명하기 위한 플로우차트이다.5 is a flowchart illustrating a redundant message transmission of the redundant processor of the switching system according to the present invention.

본 발명에 따른 교환 시스템의 이중화 프로세서의 이중화 메시지 전송 방법은 이중화 관련 상태(Status) 메시지(이중화 메시지라 함)를 상대편 프로세서에 전송하는 과정을 나타낸 것으로 A 사이드 프로세서와 B 사이드 프로세서중 현재 액티브 사이드로 동작하는 프로세서에서 설정한 주기로 반복한다.The duplication message transmission method of the duplication processor of the switching system according to the present invention shows a process of transmitting a duplication-related status message (called a duplication message) to the other processor. Repeat the cycle set by the running processor.

이중화 메시지의 전송은 A 사이드 프로세서 또는 B 사이드 프로세서가 액티브 또는 대기 상태인 경우 A 사이드와 B 사이드 프로세서중 액티브 사이드로 동작하는 프로세서는 자신이 액티브 사이드로 동작 중인 상태(즉, 액티브 플래그가 셋(set)인 경우)인가를 설정된 주기 단위로 판단하며(S28), 판단결과(S28) 액티브 플래그가 셋인 경우에는 상대편 대기 프로세서로 액티브 메시지를 전송하고(S29), 복귀(return)한다.The redundancy message is transmitted when the A side processor or the B side processor is in an active or standby state, and the processor operating as the active side of the A side and B side processors is in a state in which it is operating as the active side (that is, the active flag is set). ) Is determined in units of set cycles (S28), and if the active flag is set (S28), an active message is transmitted to the other standby processor (S29) and returned.

그러나, 액티브 사이드로 동작 중이지 않다면 대기 사이드로 동작 중인상태(즉, 대기 플래그가 셋(set)인 경우)이므로 액티브 사이드가 결정된 경우를 판단하는 다른 플래그의 셋(set) 여부를 판단한다(S30).However, if it is not operating on the active side, it is a state of operating on the standby side (that is, when the standby flag is set), so it is determined whether to set another flag that determines the case where the active side is determined (S30). ).

판단결과(S30) 다른 플래그 셋 상태 즉 액티브 사이드가 결정되어 있으면, 자신은 대기 사이드인 것이다. 그 다음 대기 프로세서는 대기 메시지 전송 카운트가 설정된 한계치와 같거나 그 이상인가를 판단한다(S31).As a result of the determination (S30), if another flag set state, that is, the active side, is determined, it is the standby side. The standby processor then determines whether the standby message transmission count is equal to or greater than the set threshold (S31).

판단결과(S31) 대기 메시지 전송 카운트가 한계치와 같거나 그 이상이면, 복귀(return)한다.As a result of the determination (S31), if the wait message transmission count is equal to or greater than the threshold value, it returns.

그러나 판단결과(S31) 대기 메시지 전송 카운트가 아직 한계치가 아니면 대기 메시지를 액티브 사이드로 전송하고(S32), 복귀한다.However, if it is determined in step S31 that the waiting message transmission count is not yet at the limit, the waiting message is transmitted to the active side (S32) and returned.

이와 같이 대기 메시지를 전송하거나(S32), 전송하지 않고 복귀하는 이유는 이중화된 프로세서간 메시지 처리시 액티브 사이드와 대기 사이드 프로세서간에 메시지를 주고받음으로써 발생할 수 있는 부하를 줄이기 위한 것으로 최소한의 메시지를 이용한 이중화 제어를 위한 것이다.The reason for transmitting the standby message as described above (S32) or returning it without transmitting is to reduce the load caused by exchanging a message between the active side and the standby side processor when processing a message between duplicate processors. It is for redundancy control.

도 6부터 도 7은 본 발명에 따른 교환 시스템의 이중화 프로세서의 이중화 메시지(이중화 상태 관련 메시지) 처리 방법을 설명하기 위한 플로우차트이다.6 to 7 are flowcharts for describing a method of processing a duplication message (duplicated state related message) of a duplication processor of a switching system according to the present invention.

본 발명에 따른 교환 시스템의 이중화 프로세서의 이중화 메시지 처리 방법은 도 5에서 설명한 이중화 메시지 전송 방법 주기보다 2배의 주기를 두고 수행한다. 이때, 두 배 이상의 주기로 이중화 메시지 처리를 수행하는 이유는 이중화된 프로세서간 이중화 상태 관련 메시지의 분실 가능성에 대비한 것으로 분실 시마다 액티브 사이드/대기 사이드 절체 수행에 따른 프로세서의 서비스 저하를 방지하고신뢰도 높은 절체(Activate)를 수행하기 위한 것이다.The duplication message processing method of the duplication processor of the switching system according to the present invention is performed at twice the period of the duplication message transmission method described in FIG. In this case, the reason for performing the duplication message processing in more than twice the period is to prepare for the possibility of the loss of the message related to the duplication state between the duplicated processors, and to prevent the service degradation of the processor due to the active side / standby side transfer whenever there is a loss. It is to execute (Activate).

여기서 도 6은 액티브 사이드 이중화 상태 관련 메시지 처리 방법을 나타낸 것이고, 도 7은 대기 사이드 이중화 상태 관련 메시지 처리 방법을 나타낸 것으로 우선 액티브 사이드 이중화 상태 관련 메시지 처리 방법은 이중화 메시지가 있는가를 체크한다(S33).6 illustrates a method of processing a message related to the active side duplication state, and FIG. 7 illustrates a method of processing a message related to the standby side duplication state. First, the method of processing a message related to the active side duplication state checks whether there is a duplication message (S33).

이어서, 액티브 플래그가 셋(set)된 상태인가를 판단한다(S34).Next, it is determined whether the active flag is set (S34).

판단결과(S34) 액티브 플래그 셋이 아니면 이전 액티브 메시지 카운트가 현재 액티브 메시지 카운트와 같지 않은가를 판단한다(S43)(도7 참조). 즉, 이중화 메시지 점검을 위해 현재 수신된 액티브 메시지/대기 메시지 수를 이전 주기의 수신된 메시지 프레임 수와 비교하여 액티브 프로세서의 장애 발생여부를 판단하는 과정을 수행한다.If it is not the active flag set (S34), it is determined whether the previous active message count is equal to the current active message count (S43) (see Fig. 7). That is, a process of determining whether an active processor has failed is performed by comparing the number of currently received active messages / queue messages with the number of received message frames in a previous cycle to check the duplicated message.

그러나 판단결과(S34) 액티브 플래그가 셋되어 있다면, 대기 사이드가 정상 동작을 하고 있는 지를 판단하기 위해 현재 대기 메시지 카운트가 수신된 최소 대기 메시지 수보다 큰가를 판단한다(S35).However, if it is determined in operation S34 that the active flag is set, it is determined whether the current waiting message count is greater than the minimum number of received waiting messages in order to determine whether the standby side is operating normally (S35).

판단결과(S35) 현재 대기 메시지 카운트가 수신된 최소 대기 메시지 수보다 크지 않다면(작다면) 현재 액티브 메시지 카운트가 0보다 큰가를 판단한다(S38).If it is determined that the current waiting message count is not greater than the minimum number of received waiting messages (if small), it is determined whether the current active message count is greater than zero (S38).

그러나, 판단결과(S35) 현재 대기 메시지 카운트가 수신된 최소 대기 메시지 수보다 크다면 현재 대기 메시지 카운트가 수신된 최소 대기 메시지 수와 같은 것으로(S36) 만들고 현재 상태가 이중화 상태라는 것을 알리는 다른 사이드 플래그 셋(set)을 실시한다(S37).However, if it is determined in operation S35 that the current waiting message count is greater than the minimum number of waiting messages received, another side flag indicating that the current waiting message count is equal to the minimum number of waiting messages received (S36) and indicating that the current status is a redundant state. Set is performed (S37).

그 다음 현재 액티브 메시지 카운트가 0보다 큰가를 판단한다(S38).Next, it is determined whether the current active message count is greater than zero (S38).

판단결과(S38) 현재 액티브 메시지 카운트가 0보다 크지 않으면 다음에 수신되는 이중화 메시지 점검을 위해 현재 수신된 액티브 메시지와 대기 메시지 수를 이전 주기에 수신된 메시지 프레임 수를 저장하는 이전 액티브 메시지 카운트/이전 대기 메시지 카운트에 저장한다(S50)(도 7 참조).As a result of determination (S38), if the current active message count is not greater than 0, the previous active message count / previous storing the number of currently received active messages and waiting messages for the next received duplicated message check and the number of received message frames in a previous cycle. It stores in a waiting message count (S50) (refer FIG. 7).

판단결과(S38) 현재 액티브 메시지 카운트가 0보다 크다면 액티브 사이드로 동작하고 있는 프로세서에 액티브 메시지가 수신되는 것이므로 프로세서의 A 사이드 플래그가 셋되어 있는지와, A 사이드와 B 사이드 프로세서 양쪽 모두 액티브 사이드인 경우에 해당된다. 그다음 현재 수신한 액티브 메시지 카운트 개수가 A 사이드 프로세서에서 설정한, 수신 액티브 메시지 수 한계보다 큰가를 판단한다(Limit of A-Side Act_Msg Count : LAAC)(S39).As a result of the determination (S38), if the active message count is greater than zero, the active message is received by the processor operating as the active side. Therefore, whether the A side flag of the processor is set and both the A side and the B side processors are the active side. This is the case. Then, it is determined whether the number of currently received active message counts is greater than the limit of the number of received active messages set by the A side processor (Limit of A-Side Act_Msg Count: LAAC) (S39).

판단결과(S39) 현재 수신한 액티브 메시지 카운트 개수가 A 사이드 프로세서에서 설정한 수신 액티브 메시지 수 한계보다 크다면 B 사이드 프로세서로 절체 메시지를 전송하여 B 사이드 프로세서가 대기 사이드를 유지하도록 한다(S40). 즉, A 사이드 프로세서가 액티브 사이드로 동작한다.As a result of determination (S39), if the number of active message counts currently received is greater than the limit of the number of received active messages set by the A side processor, the B side processor transmits a transfer message to maintain the standby side (S40). That is, the A side processor operates as the active side.

그러나, 판단결과(S39) 현재 수신한 액티브 메시지 카운트 개수가 A 사이드 프로세서에서 설정한 수신 액티브 메시지 수 한계보다 크지 않다면 프로세서의 B 사이드 플래그가 셋 되어 있는지와, 현재 수신한 액티브 메시지 카운트 개수가 B 사이드 프로세서에서 설정한, 수신 액티브 메시지 수 한계보다 큰가를 판단한다(Limit of B-Side Act_Msg Count : LABC)(S41).However, if it is determined in operation S39 that the number of active message counts currently received is not greater than the limit of the number of received active messages set by the A side processor, whether the B side flag of the processor is set and the number of currently received active message counts is the B side. It is determined whether the number of received active messages is greater than the limit set by the processor (Limit of B-Side Act_Msg Count: LABC) (S41).

판단결과(S41) 현재 수신한 액티브 메시지 카운트 개수가 B 사이드 프로세서에서 설정한 수신 액티브 메시지 수 한계보다 크다면 B 사이드 프로세서는 A 사이드 프로세서로 절체 메시지를 전송하여 A 사이드 프로세서가 대기 사이드를 유지하도록 한다(S42). 즉, B 사이드 프로세서가 액티브 사이드로 동작하도록 한다.As a result of determination (S41), if the number of active message counts currently received is greater than the limit of the number of received active messages set by the B side processor, the B side processor transmits a transfer message to the A side processor so that the A side processor maintains the standby side. (S42). That is, the B side processor is operated as the active side.

이때, 이중화한 프로세서중 하나의 프로세서에 우선순위를 부여하기 위하여 A 사이드와 B 사이드 프로세서 양쪽이 액티브 사이드로 동작하고 있는 경우에 LAAC가 LABC 보다 적은 값을 갖도록 설정한다. 따라서 A 사이드가 액티브 사이드로 동작할 확률을 높인다. 물론 그 반대로 할 수도 있다.At this time, in order to give priority to one of the redundant processors, LAAC is set to have a smaller value than LABC when both the A side and B side processors operate as the active side. Therefore, it increases the probability of the A side acting as the active side. Of course, you can also do the opposite.

그러나, 판단결과(S41) 현재 수신한 액티브 메시지 카운트 개수가 B 사이드 프로세서에서 설정한 수신 액티브 메시지 수 한계보다 크지 않다면 다음에 수신되는 이중화 메시지를 점검하기 위해 현재 수신된 액티브 메시지와 대기 메시지 수를 이전 주기에 수신된 메시지 프레임 수를 저장하는 이전 액티브 메시지 카운트/이전 대기 메시지 카운트에 저장한다(S50)(도 7 참조).However, if it is determined in step S41 that the number of active message counts currently received is not greater than the limit of the number of received active messages set by the B side processor, the number of currently received active messages and waiting messages is transferred to check the next received duplicated message. The number of message frames received in a cycle is stored in a previous active message count / previous wait message count (S50) (see FIG. 7).

위에서 언급한 액티브 플래그가 리셋인 경우 즉, 이중화 프로세서 중 대기 프로세서인 경우(S34)에 판단결과(S43) 이전 액티브 메시지 카운트가 현재 액티브 메시지 카운트와 같지 않다면 현재 액티브 메시지 카운트가 현재 액티브 메시지 카운트 값 상한치보다 큰가를 판단하여(S44), 판단결과(S44) 현재 액티브 메시지 카운트가 현재 액티브 메시지 카운트 값 상한치보다 크지 않다면 다음에 수신되는 이중화 메시지를 점검하기 위해 현재 수신된 액티브 메시지와 대기 메시지 수를 이전 주기에 수신된 메시지 프레임 수를 저장하는 이전 액티브 메시지 카운트/이전 대기메시지 카운트에 저장한다(S50).When the above-mentioned active flag is reset, that is, when the standby processor among the redundant processors (S34) determines that the previous active message count is not equal to the current active message count (S43), the current active message count is the upper limit of the current active message count value. If it is determined that the value is larger (S44), and the determination result (S44), if the current active message count is not greater than the upper limit of the current active message count value, the period of the previous received active message and the waiting message is checked to check the next received duplicated message. In operation S50, the received message frame count is stored in a previous active message count / previous wait message count.

그러나 판단결과(S44) 현재 액티브 메시지 카운트가 현재 액티브 메시지 카운트 값 상한치와 같다면 현재 액티브 메시지 카운트를 현재 액티브 메시지 카운트 값의 하한치로 만들고, 액티브 대기 카운트를 0으로 만들고 다른 사이드 플래그를 셋한후(S46) 다음에 수신되는 이중화 메시지를 점검하기 위해 현재 수신된 액티브 메시지와 대기 메시지 수를 이전 주기에 수신된 메시지 프레임 수를 저장하는 이전 액티브 메시지 카운트/이전 대기 메시지 카운트에 저장한다(S50).However, if the current active message count is equal to the current active message count value upper limit, the determination result (S44) sets the current active message count to the lower limit of the current active message count value, sets the active wait count to 0, and sets another side flag (S46). In order to check the received duplicated message, the current received active message and the number of waiting messages are stored in a previous active message count / previous waiting message count storing the number of received message frames in a previous cycle (S50).

그러나, 판단결과(S43) 이전 액티브 메시지 카운트가 현재 액티브 메시지와 같다면 액티브 대기 메시지 카운트를 누적한다(S45).However, if the active message count before the determination result S43 is equal to the current active message, the active standby message count is accumulated (S45).

이어서, 액티브 대기 메시지 카운트가 액티브 메시지의 미수신 여부를 판단하는 한계 주기 수(Limit of Act_Msg Same Count : LASMC)를 곱한 시간동안 액티브 메시지를 수신하지 못한 경우를 판단한다(S47).Subsequently, it is determined whether the active message is not received during the time multiplied by the limit of Act_Msg Same Count (LASMC), which determines whether the active wait message count has not been received (S47).

판단결과(S47) 만일 액티브 사이드에 장애가 발생한 경우라면 대기 사이드는 액티브 메시지를 수신하지 못함으로써 액티브 사이드로 절체한다(S48).As a result of determination (S47), if a failure occurs in the active side, the standby side transfers to the active side by not receiving the active message (S48).

그러나 판단결과(S47) 액티브 대기 메시지 카운트가 한계 주기 수(LASMC)보다 크지 않다면 A 사이드와 B 사이드 프로세서의 현재 대기 메시지를 카운트하여 현재 대기 메시지 카운트가 0보다 큰가 판단한다(S49).However, if it is determined in operation S47 that the active wait message count is not greater than the limit cycle number LASMC, it is determined whether the current wait message count is greater than zero by counting current wait messages of the A side and B side processors (S49).

판단 결과(S49) 현재 대기 메시지 카운트가 0보다 크지 않다면 다음에 수신되는 이중화 메시지를 점검하기 위해 현재 수신된 액티브 메시지와 대기 메시지 수를 이전 주기에 수신된 메시지 프레임 수를 저장하는 이전 액티브 메시지 카운트/이전 대기 메시지 카운트에 저장한다(S50).As a result of the determination (S49), if the current waiting message count is not greater than zero, the previous active message count / storage storing the number of currently received active messages and the number of waiting message frames in the previous cycle to check the next received duplicated message. Stored in the previous wait message count (S50).

그러나 판단 결과(S49) 현재 대기 메시지 카운트가 0보다 크다면 대기 사이드로 동작하고 있는 프로세서에 대기 메시지가 수신되는 것이므로 A 사이드와 B 사이드 프로세서 양쪽 모두 대기 사이드인 경우에 해당된다. 그러면 프로세서의 A 사이드 플래그가 셋되어 있는지와, 현재 수신한 대기 메시지 카운트 개수가 A 사이드 프로세서에서 설정한, 수신 대기 메시지 수 한계보다 큰가를 판단한다(Limit of A-Side Std_Msg Count : LASC)(S51).However, if the current standby message count is greater than 0, the determination result (S49) corresponds to a case where both the A side and the B side processors are the standby side because the standby message is received by the processor operating as the standby side. Then, it is determined whether the A side flag of the processor is set and whether the number of waiting message counts currently received is greater than the limit of the number of waiting messages set by the A side processor (Limit of A-Side Std_Msg Count: LASC) (S51). ).

판단결과(S51) 현재 수신한 대기 메시지 카운트 개수가 A 사이드 프로세서에서 설정한 수신 대기 메시지 수 한계보다 크다면 B 사이드 프로세서로 절체 메시지를 전송하여 B 사이드 프로세서가 대기 사이드를 유지하도록 한다(S52). 즉, A 사이드 프로세서가 액티브 사이드로 동작한다.As a result of the determination (S51), if the number of currently received waiting messages is greater than the limit of the number of waiting messages set by the A side processor, the transfer message is transferred to the B side processor so that the B side processor maintains the standby side (S52). That is, the A side processor operates as the active side.

그러나, 판단결과(S51) 현재 수신한 대기 메시지 카운트 개수가 A 사이드 프로세서에서 설정한 수신 대기 메시지 수 한계보다 크지 않다면 프로세서의 B 사이드 플래그가 셋 되어 있는지와, 현재 수신한 대기 메시지 카운트 개수가 B 사이드 프로세서에서 설정한, 수신 대기 메시지 수 한계보다 큰가를 판단한다(Limit of B-Side Std_Msg Count : LBSC)(S53).However, if it is determined in operation S51 that the number of received wait message counts is not greater than the limit of the number of received wait messages set by the A side processor, whether the processor B side flag is set and the number of currently received wait message counts is B side. It is determined whether the number of messages waiting to be received is greater than the limit set by the processor (Limit of B-Side Std_Msg Count: LBSC) (S53).

판단결과(S53) 현재 수신한 대기 메시지 카운트 개수가 B 사이드 프로세서에서 설정한 수신 대기 메시지 수 한계보다 크다면 B 사이드 프로세서는 A 사이드 프로세서로 절체 메시지를 전송하여 A 사이드 프로세서가 대기 사이드를 유지하도록 한다(S54). 즉, B 사이드 프로세서가 액티브 사이드로 동작하도록 한다.As a result of determination (S53), if the number of currently received waiting messages is greater than the limit of the number of waiting messages set by the B side processor, the B side processor transmits a transfer message to the A side processor so that the A side processor maintains the standby side. (S54). That is, the B side processor is operated as the active side.

이때, 이중화한 프로세서중 하나의 프로세서에 우선순위를 부여하기 위하여 A 사이드와 B 사이드 프로세서 양쪽이 대기 사이드로 동작하고 있는 경우에 LASC가 LBSC 보다 적은 값을 갖도록 설정한다. 따라서 A 사이드가 액티브 사이드로 동작할 확률을 높인다. 물론 그 반대로 할 수도 있다.At this time, in order to give priority to one of the redundant processors, the LASC is set to have a value smaller than that of the LBSC when both the A side and the B side processors operate as the standby side. Therefore, it increases the probability of the A side acting as the active side. Of course, you can also do the opposite.

도 8은 본 발명에 따른 교환 시스템의 이중화 프로세서간 액티브 메시지 미수신에 의한 절체 방법을 설명하기 위한 절체 흐름도이다.8 is a flowchart illustrating a switching method by not receiving active messages between redundant processors in a switching system according to the present invention.

여기서 도 8은 도 7에 나타낸 이중화 메시지 처리 방법중 액티브 사이드의 동작 감시를 위한 절차(S43부터 S47)를 거쳐 대기 사이드(B 사이드)에서 액티브 사이드(A 사이드)로 절체를 수행하게 된다.Here, FIG. 8 performs a switchover from the standby side (B side) to the active side (A side) through a procedure (S43 to S47) for monitoring the operation of the active side of the redundant message processing method shown in FIG. 7.

즉, 도 8에 나타낸 바와 같이, 액티브 사이드(A 사이드)에서는 대기 사이드(B 사이드)로 설정된 메시지 송신 간격(Message sending interval)으로 액티브 메시지(Act-Msg)를 전송한다. 이때, 대기 사이드(B 사이드)에서는 액티브 메시지가 송신되는 것을 수신하다가 설정된 액티브 사이드 장애 검출 간격(Active_Side Fault Detect Interval) 동안 액티브 메시지가 전송되지 않으면 대기 사이드(B 사이드)는 액티브 사이드(A 사이드)로 절체 메시지(Activate Message)를 전송하여 액티브 사이드(A 사이드)를 대기 사이드(A 사이드)로 절체시키고, 대기 사이드(B)는 액티브 사이드(B)로 절체된다. 그와 같은 절체 후에는 액티브 사이드(B 사이드)에서 대기 사이드(A 사이드)로 설정된 메시지 송신 간격(Message sending interval)으로 액티브 메시지(Act-Msg)를 전송한다.That is, as shown in Fig. 8, the active side (A side) transmits the active message (Act-Msg) at the message sending interval set to the standby side (B side). At this time, the standby side (B side) receives the active message is transmitted, but if no active message is transmitted during the set Active Side Fault Detect Interval, the standby side (B side) goes to the active side (A side). The transfer message (Activate Message) is transmitted to switch the active side (A side) to the standby side (A side), and the standby side (B) is transferred to the active side (B). After such a transfer, the active message Act-Msg is transmitted at the message sending interval set from the active side (B side) to the standby side (A side).

도 9는 본 발명에 따른 교환 시스템의 이중화 프로세서간 제 1 장애 상태의복구 절체 방법을 설명하기 위한 절체 흐름도이다.9 is a flowchart illustrating a recovery switching method of a first failure state between redundant processors of an exchange system according to the present invention.

여기서 도 9은 도 6에 나타낸 이중화 메시지 처리 방법중 A 사이드 프로세서와 B 사이드 프로세서 양쪽 모두 액티브 사이드인 경우 현재 수신한 액티브 메시지 카운트 개수가 A 사이드 프로세서에서 설정한, 수신 액티브 메시지 수 한계보다 큰가를 판단하는(Limit of A-Side Act_Msg Count : LAAC) 단계(S39)와 절체 메시지를 전송하는 단계(S40) 그리고, 현재 수신한 액티브 메시지 카운트 개수가 B 사이드 프로세서에서 설정한, 수신 액티브 메시지 수 한계보다 큰가를 판단하는(Limit of B-Side Act_Msg Count : LBAC) 단계(S41)와 절체 메시지를 전송하는 단계(S42)가 적용된다. 도 9에 나타낸 바와 같이, A 사이드(A-Side) 프로세서와 B 사이드(B-Side) 프로세서에서 상대 사이드 프로세서로 메시지 송신 간격(Message sending interval)으로 서로 액티브 메시지를 전송하고, 미리 설정한 액티브 사이드 결정 간격(Active_Side Decision Interval) 동안 계속되면 A 사이드(A-Side) 프로세서가 B 사이드(B-Side) 프로세서로 절체 메시지(Activate)를 전송하도록 하여 A 사이드(A-Side) 프로세서는 액티브 사이드를 유지하고 B 사이드(B-Side) 프로세서는 대기 사이드를 유지하도록 한다.9 illustrates whether the number of active message counts currently received is greater than the limit of the number of received active messages set by the A side processor when both the A side processor and the B side processor are the active side in the redundant message processing method illustrated in FIG. 6. (Smit Limit A-Side Act_Msg Count: LAAC) and transmitting the transfer message (S40), and whether the number of active message counts currently received is greater than the limit of the number of received active messages set by the B side processor. In step S41, a limit of B-Side Act_Msg Count (LBAC) and a transfer message (S42) are applied. As shown in FIG. 9, an active message is transmitted to each other at a message sending interval from an A-side processor and a B-side processor to a counterpart side processor. If it continues during the Active_Side Decision Interval, the A-Side processor sends an Activation message to the B-Side processor so that the A-Side processor remains active. The B-side processor keeps the standby side.

도 10은 본 발명에 따른 교환 시스템의 이중화 프로세서간 제 2 장애 상태의 복구 절체 방법을 설명하기 위한 절체 흐름도이다.10 is a flowchart illustrating a recovery switching method of a second failure state between redundant processors in an exchange system according to the present invention.

여기서 도 10은 도 7에 나타낸 이중화 메시지 처리 방법중 A 사이드 프로세서와 B 사이드 프로세서 양쪽 모두 대기 사이드인 경우 현재 수신한 대기 메시지 카운트 개수가 A 사이드 프로세서에서 설정한, 수신 대기 메시지 수 한계보다 큰가를 판단하는(Limit of A-Side Std_Msg Count : LASC) 단계(S51)와, 절체 메시지를 전송하는 단계(S52) 그리고, 현재 수신한 대기 메시지 카운트 개수가 B 사이드 프로세서에서 설정한, 수신 대기 메시지 수 한계보다 큰가를 판단하는(Limit of B-Side Std_Msg Count : LBSC) 단계(S53)와, 절체 메시지를 전송하는 단계(S54)가 적용된다. 도 10에 나타낸 바와 같이, A 사이드(A-Side) 프로세서와 B 사이드(B-Side) 프로세서에서 상대 사이드 프로세서로 메시지 송신 간격(Message sending interval)으로 서로 대기 메시지를 전송하고, 미리 설정한 액티브 사이드 결정 간격(Active_Side Decision Interval) 동안 계속되면 A 사이드(A-Side) 프로세서가 B 사이드(B-Side) 프로세서로 절체 메시지(Activate)를 전송하도록 하여 A 사이드(A-Side) 프로세서는 액티브 사이드를 유지하고 B 사이드(B-Side) 프로세서는 대기 사이드를 유지하도록 한다.FIG. 10 illustrates whether the number of waiting message counts currently received is greater than the limit of the number of waiting messages set by the A side processor when both the A side processor and the B side processor are standby sides in the redundant message processing method illustrated in FIG. 7. Limit of A-Side Std_Msg Count (LASC) step (S51), sending a transfer message (S52), and the number of currently received waiting message count is greater than the limit of the number of waiting messages set by the B side processor Step S53 of determining whether a limit of B-Side Std_Msg Count (LBSC) is transmitted and step S54 of transmitting a transfer message are applied. As shown in FIG. 10, the A-side processor and the B-side processor transmit the waiting messages to each other at a message sending interval, and set the active side in advance. If it continues during the Active_Side Decision Interval, the A-Side processor sends an Activation message to the B-Side processor so that the A-Side processor remains active. The B-side processor keeps the standby side.

이상의 설명에서와 같은 본 발명은 이중화 프로세서의 액티브/대기 절체를 A 사이드 프로세서와 B 사이드 프로세서간 메시지 교환과 프로세서 내부의 데이터 값 변경을 통해서 수행하므로 양측 모두 액티브 사이드로 동작하거나 대기 사이드로 동작하는 장애 발생의 감지가 용이하여 그에 따른 액티브/대기 사이드 절체로 교환 시스템의 프로세서 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, the present invention performs active / standby switching of the redundant processor through message exchange between the A side processor and the B side processor and data value change in the processor, so that both sides operate as an active side or a standby side. It is easy to detect the occurrence of the active / standby side switching, thereby improving the processor reliability of the switching system.

Claims (3)

초기화시 액티브(Active) 사이드와 대기(Standby) 사이드로 설정된 액티브/대기 프로세서로 구성된 이중화 프로세서에 있어서,A redundant processor consisting of an active / standby processor configured as an active side and a standby side at initialization, 상기 액티브 사이드로 설정된 프로세서에서 상기 대기 사이드로 설정된 프로세서로 미리 설정된 주기로 액티브 메시지를 전송하는 단계와;Transmitting an active message at a predetermined period from a processor set as the active side to a processor set as the standby side; 상기 대기 사이드 프로세서에 상기 미리 설정된 주기로 상기 액티브 메시지가 전송되지 않으면 상기 대기 사이드 프로세서에서 상기 액티브 사이드 프로세서로 절체 메시지를 전송하여 상기 액티브 사이드 프로세서는 대기 사이드 프로세서로 절체시키고, 상기 대기 사이드 프로세서는 액티브 사이드 프로세서로 절체시키는 단계로 이루어지는 것을 특징으로 하는 이중화 프로세서의 소프트웨어 프로세서 절체 방법.If the active message is not transmitted to the standby side processor at the predetermined period, the standby side processor transmits a transfer message to the active side processor to switch the active side processor to the standby side processor, and the standby side processor is an active side. A software processor switching method of a redundant processor comprising the step of switching to a processor. 제 1 항에 있어서, 상기 대기 사이드로 설정된 프로세서는 상기 액티브 사이드로 설정된 프로세서에서 미리 설정된 주기로 액티브 메시지를 전송하는 것을 감시하여 상기 액티브 사이드로 설정된 프로세서의 장애여부를 판단하고, 필요한 경우 상기 액티브 사이드로 설정된 프로세서를 대기 사이드 프로세서로 절체하고, 상기 대기 사이드 프로세서가 액티브 사이드 프로세서로 절체하는 것을 특징으로 하는 이중화 프로세서의 소프트웨어 프로세서 절체 방법.The processor of claim 1, wherein the processor configured as the standby side monitors transmission of an active message at a predetermined period from the processor configured as the active side, and determines whether the processor configured as the active side is faulty, And transferring the configured processor to a standby side processor and transferring the standby side processor to an active side processor. 제 1 항에 있어서, 상기 액티브 사이드로 설정된 프로세서와 상기 대기 사이드로 설정된 프로세서간 서로 액티브 메시지들을 송수신하거나, 서로 대기 메시지들을 송수신하는 장애 상태이면 상기 프로세서 실장위치에 우선순위를 부여하고 절체 메시지를 전송하여 상기 장애 상태를 복구하는 것을 특징으로 하는 이중화 프로세서의 소프트웨어 프로세서 절체 방법.The processor of claim 1, wherein the processor configured as the active side and the processor set as the standby side transmit or receive active messages to each other, or if a failure state transmits and receives standby messages to each other, gives priority to the processor mounting location and transmits a transfer message. The software processor switching method of the redundant processor, characterized in that for recovering the failure state.
KR10-1999-0045866A 1999-10-21 1999-10-21 Method for activating software processor in dual processor KR100390403B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0045866A KR100390403B1 (en) 1999-10-21 1999-10-21 Method for activating software processor in dual processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0045866A KR100390403B1 (en) 1999-10-21 1999-10-21 Method for activating software processor in dual processor

Publications (2)

Publication Number Publication Date
KR20010038058A KR20010038058A (en) 2001-05-15
KR100390403B1 true KR100390403B1 (en) 2003-07-07

Family

ID=19616364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0045866A KR100390403B1 (en) 1999-10-21 1999-10-21 Method for activating software processor in dual processor

Country Status (1)

Country Link
KR (1) KR100390403B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102406483B1 (en) 2022-02-14 2022-06-10 주식회사 넷아스 method of operation and control system of multi-processor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809195B1 (en) * 2001-12-26 2008-03-03 엘지노텔 주식회사 Method for Initiating Board in Automatic Protection Switching
KR101914624B1 (en) * 2017-01-11 2018-11-02 엘지전자 주식회사 Processor for preventing accident of automatic driving system and method of the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960020563A (en) * 1994-11-29 1996-06-17 박성규 Self-diagnosis and recovery method of redundant common bus resources and processors in electronic switching
KR19980044111A (en) * 1996-12-05 1998-09-05 양승택 Redundant Processor Function Verification Method in Asynchronous Transfer Mode Switching System
KR19980049374A (en) * 1996-12-19 1998-09-15 양승택 Standby processor communication device of ATM switch and communication method using same
KR19980045414A (en) * 1996-12-10 1998-09-15 양승택 IPC Controller Fault Monitoring Method of ATM Switching System
KR19980061833A (en) * 1996-12-31 1998-10-07 유기범 Self-Diagnosis Method of Standby Processor in Electronic Switching System
KR19990041653A (en) * 1997-11-24 1999-06-15 유기범 How to test the standby side of the electronic switchboard
KR19990042503A (en) * 1997-11-27 1999-06-15 윤종용 Redundancy Method of Transceiver Main Controller in Personal Mobile Communication System
KR100250660B1 (en) * 1997-04-03 2000-04-01 강병호 Duplexing apparatus that solve the problem on ipc path

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960020563A (en) * 1994-11-29 1996-06-17 박성규 Self-diagnosis and recovery method of redundant common bus resources and processors in electronic switching
KR19980044111A (en) * 1996-12-05 1998-09-05 양승택 Redundant Processor Function Verification Method in Asynchronous Transfer Mode Switching System
KR19980045414A (en) * 1996-12-10 1998-09-15 양승택 IPC Controller Fault Monitoring Method of ATM Switching System
KR19980049374A (en) * 1996-12-19 1998-09-15 양승택 Standby processor communication device of ATM switch and communication method using same
KR19980061833A (en) * 1996-12-31 1998-10-07 유기범 Self-Diagnosis Method of Standby Processor in Electronic Switching System
KR100250660B1 (en) * 1997-04-03 2000-04-01 강병호 Duplexing apparatus that solve the problem on ipc path
KR19990041653A (en) * 1997-11-24 1999-06-15 유기범 How to test the standby side of the electronic switchboard
KR19990042503A (en) * 1997-11-27 1999-06-15 윤종용 Redundancy Method of Transceiver Main Controller in Personal Mobile Communication System

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102406483B1 (en) 2022-02-14 2022-06-10 주식회사 넷아스 method of operation and control system of multi-processor
KR20220083984A (en) 2022-02-14 2022-06-21 주식회사 넷아스 system of multi-processor
KR20220083985A (en) 2022-02-14 2022-06-21 주식회사 넷아스 multi-processor

Also Published As

Publication number Publication date
KR20010038058A (en) 2001-05-15

Similar Documents

Publication Publication Date Title
US6012150A (en) Apparatus for synchronizing operator initiated commands with a failover process in a distributed processing system
US5548743A (en) Data processing system with duplex common memory having physical and logical path disconnection upon failure
KR100599912B1 (en) Protocol for replicated servers
US6148415A (en) Backup switching control system and method
US20030097610A1 (en) Functional fail-over apparatus and method of operation thereof
EP0760503A1 (en) Fault tolerant multiple network servers
US7434085B2 (en) Architecture for high availability using system management mode driven monitoring and communications
US20080288812A1 (en) Cluster system and an error recovery method thereof
CN111585835B (en) Control method and device for out-of-band management system and storage medium
US5600808A (en) Processing method by which continuous operation of communication control program is obtained
KR100324275B1 (en) Dual State Control Method Of Duplicated Processors
KR100390403B1 (en) Method for activating software processor in dual processor
KR20030048503A (en) Communication system and method for data synchronization of duplexing server
CN100584051C (en) Method for detecting single board fault
KR100221525B1 (en) Ipc controller error watching method of a switching system
KR100214134B1 (en) Method for self-test of standby processor in full electronic switching system
US6317843B1 (en) Erroneous package mounting determination method for a transmission device, and a transmission device using the same
KR0152229B1 (en) Low price duplication node
JP2004013723A (en) Device and method for fault recovery of information processing system adopted cluster configuration using shared memory
JP2001175545A (en) Server system, fault diagnosing method, and recording medium
JPH10133963A (en) Fault detecting and recovering system for computer
JPH04360242A (en) Device and method for switching systems in duplexed system
JPH11168502A (en) Communication fault processor and communication fault processing method
KR20020065188A (en) Method for managing fault in computer system
JP2600614B2 (en) An exchange system that can collect fault information

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee