KR100217182B1 - 데이타 슬라이스 회로 - Google Patents

데이타 슬라이스 회로 Download PDF

Info

Publication number
KR100217182B1
KR100217182B1 KR1019970018235A KR19970018235A KR100217182B1 KR 100217182 B1 KR100217182 B1 KR 100217182B1 KR 1019970018235 A KR1019970018235 A KR 1019970018235A KR 19970018235 A KR19970018235 A KR 19970018235A KR 100217182 B1 KR100217182 B1 KR 100217182B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
data
control signal
video signal
Prior art date
Application number
KR1019970018235A
Other languages
English (en)
Other versions
KR19980083089A (ko
Inventor
이흥배
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970018235A priority Critical patent/KR100217182B1/ko
Priority to CN98107436A priority patent/CN1065398C/zh
Priority to JP10122546A priority patent/JPH10336609A/ja
Priority to US09/075,220 priority patent/US6285403B1/en
Publication of KR19980083089A publication Critical patent/KR19980083089A/ko
Application granted granted Critical
Publication of KR100217182B1 publication Critical patent/KR100217182B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/083—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical and the horizontal blanking interval, e.g. MAC data signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 데이타 슬라이스 회로에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제
데이타가 실려있는 수직소거구간에서 데이타를 분리한 이후에 발생하는 노이즈의 생성을 방지한다.
다. 발명의 해결방법의 요지
비디오 신호의 탑 피크를 검출하여 탑 피크 검출신호를 출력하는 탑 피크 검출부와, 상기 비디오 신호의 보텀 피크를 검출하여 보텀 피크 검출신호를 출력하는 보텀 피크 검출부와, 상기 비디오 신호에서 복합동기신호를 분리하는 복합동기 분리회로와, 상기 복합동기신호를 기준으로 하여 클럭 런 인 구간을 나타내는 제1제어신호를 발생하는 클럭 런 인 윈도우회로와, 상기 제1제어신호가 클럭 런 인 구간을 나타내는 동안에 상기 탑 피크 검출신호와 보텀 피크 검출신호의 중간값을 입력받아 샘플링하고, 상기 클럭 런 인 구간을 나타내지 않으면 샘플링한 중간값을 홀딩하여 기준전압으로 출력하는 샘플링/홀딩부와, 상기 복합동기신호를 입력받아 데이타가 실려있는 라인을 나타내는 제2제어신호를 발생하는 제2제어신호 생성부와, 상기 제2제어신호가 데이타가 실려있는 라인을 나타내는 동안에 상기 비디오신호와 상기 기준전압을 비교하여 데이타 슬라이스를 수행하는 비교회로를 구비하는 것을 특징으로 한다.
라. 발명의 중요한 용도
본 발명은 비디오 신호에 실려있는 데이타를 분리해내는 데이타 슬라이스 회로에 사용된다.

Description

데이타 슬라이스 회로
본 발명은 비디오 신호 처리장치에 관한 것으로, 특히 비디오 신호에 실려있는 데이타를 분리하는 데이타 슬라이스 회로에 관한 것이다.
종래에는 KBPS(Korean Brodcasting Program Service), 캡션(Caption) 서비스, 텔리텍스트(TELETEXT) 서비스, 미주향 EDS(Extended Data Service) 등을 위하여 종래에는 비디오 신호의 수직소거구간(Vertical Blanking Interval)에 데이타를 실어 전송하였다.
텔레비젼과 같은 수상기는 상기와 같이 비디오 신호의 수직소거구간에 실려있는 데이타들을 분리하여 상기 데이타에 따른 정보를 디스플레이하여 상기한 바와 같은 다양한 서비스들을 수행가능하도록 하였다. 여기서, 상기 비디오 신호의 수직소거구간에 실려있는 데이타를 분리하는 장치가 데이타 슬라이스 회로이다.
종래의 데이타 슬라이스 회로도를 도시한 도 1을 참조하면, 비디오 신호는 탑 피크 검출기(10)와 보텀 피크 검출기(12)와 복합동기 분리회로(16)와 비교회로(20)의 비반전입력단자(+)에 입력된다. 상기 탑 피크 검출기(10)는 상기 비디오 신호의 탑 피크를 검출하여 탑 피크 검출신호를 출력한다. 그리고, 상기 보텀 피크 검출기(16)는 상기 비디오 신호의 보텀 피크를 검출하여 보텀 피크 검출신호를 출력한다. 상기 탑 피크 검출신호는 저항(R1)을 통하여 샘플링/홀딩회로(14)의 입력노드(P)에 이른다. 그리고, 상기 보텀 피크 검출신호는 저항(R2)을 통하여 상기 샘플링/홀딩회로(14)의 입력노드(P)에 이른다. 상기 저항(R1)과 저항(R2)의 저항치는 동일하다. 이에따라 상기 샘플링/홀딩회로(14)의 입력노드(P)의 신호는 상기 탑 피크 검출신호와 상기 보텀 피크 검출신호의 중간신호가 된다. 상기 탑 피크 검출신호와 상기 보텀 피크 검출신호의 중간이 되는 신호(이하 샘플링/홀딩 입력신호라 함)는 상기 샘플링/홀딩회로(14)에 입력된다.
상기 복합동기 분리회로(16)는 상기 비디오 신호를 입력받아 상기 비디오 신호에서 복합동기신호를 분리하여 출력한다. 상기 복합동기신호는 CRI(Clock Run In)윈도우회로(18)에 입력된다. 상기 CRI윈도우회로(18)는 상기 복합동기신호를 기준으로 하여 CRI구간에서만 상기 샘플링/홀딩회로(14)가 샘플링동작을 하도록 하는 제어신호, 예를 들어 하이의 제어신호를 발생하고, 그외의 구간에서는 상기 샘플링/홀딩회로(14)가 홀딩동작을 하도록 하는 제어신호, 예를 들어 로우의 제어신호를 발생한다.
상기 샘플링/홀딩회로(14)는 상기 제어신호가 샘플링동작을 수행하도록 하는 제어신호이면, 상기 샘플링/홀딩 입력신호를 샘플링한다. 그리고, 상기 샘플링/홀딩회로(14)는 상기 제어신호가 홀딩동작을 수행하도록 하는 제어신호이면, 상기 샘플링한 샘플링/홀딩 입력신호를 홀딩하여 출력한다. 상기 샘플링/홀딩회로(14)의 출력을 기준전압이라 한다.
상기 기준전압은 비교회로(20)의 반전입력단자(-)에 입력된다. 상기 비교회로(20)는 상기 비디오 신호가 기준전압에 비하여 클 경우에 하이이고, 상기 비디오 신호가 기준전압에 비하여 작을 경우에 로우인 출력을 발생한다. 여기서, 상기 비교회로(20)의 출력이 데이타이다.
상기와 같은 데이타 슬라이스 회로에 도 2에 도시한 바와 같은 비디오 신호가 입력할 경우에 상기 데이타 슬라이스 회로의 동작을 설명하면 다음과 같다.
우선 탑 피크 검출기(10)는 상기 비디오 신호의 탑 피크를 검출하여 도 2에 도시한 바와 같은 탑 피크 검출신호를 발생한다. 그리고, 보텀 피크 검출기(12)는 상기 비디오 신호의 보텀 피크를 검출하여 도 2에 도시한 바와 같은 보텀 피크 검출신호를 발생한다. 상기 탑 피크 검출신호와 보텀 피크 검출신호는 저항(R1,R2)을 통해 샘플링 입력신호로 발생된다. 상기 샘플링 입력신호는 도 2에 도시한 바와 같이 탑 피크 검출신호와 보텀 피크 검출신호의 중간이다. 상기와 같은 샘플링 입력신호는 샘플링/홀딩회로(14)에 입력된다.
상기 비디오 신호의 제N복합동기신호는 복합동기분리회로(16)에 의하여 비디오 신호에서 분리되어 CRI 윈도우 회로(18)에 입력된다. 상기 CRI 윈도우 회로(18)는 상기 제N복합동기신호를 기준으로 하여 CRI구간에서만 샘플링/홀딩회로(14)가 샘플링을 수행하도록 하는 제어신호, 예를 들어 하이인 신호를 출력한다. 상기와 같은 제어신호가 상기 샘플링/홀딩회로(14)에 입력됨에 따라 상기 샘플링/홀딩회로(14)는 상기 샘플링/홀딩입력신호를 샘플링한다.
상기 CRI구간이 종료됨에 따라 상기 제어신호가 상기 샘플링/홀딩회로(14)가 홀딩하도록 하는 제어신호, 예를 들어 로우인 신호로 변환된다.
상기 제어신호가 로우로 변환됨에 따라 상기 샘플링/홀딩회로(14)는 샘플링한 신호를 홀딩하여 출력한다. 이에따라 샘플링/홀딩회로(14)는 상기 제어신호가 로우로 변환되는 시점에서 기준전압을 출력한다. 상기와 같은 기준전압은 비교기(20)의 반전입력단자(-)에 입력된다.
이에따라 비교기(20)는 상기 기준전압보다 비디오신호가 높을 경우에만 하이인 신호를 출력한다. 상기 비교기(20)의 출력이 데이타이고, 상기 데이타는 비디오 신호의 데이타 구간에 실려있는 데이타와 동일하다.
상기와 같은 비디오 신호는 소정의 수평동기신호 이후부터는 실제 비디오 신호가 발생한다. 그런데, 통상 상기 샘플링/홀딩회로(14)의 홀딩구간은 소정의 수평동기신호 이후부터 발생하는 실제 비디오 신호가 발생할 때까지 지속된다. 따라서 상기 비교회로(20)는 소정의 수평동기신호 이후부터 발생하는 실제 비디오 신호에 대해서도 비교동작을 하여 데이타를 출력한다.
그런데, 상기 실제 비디오 신호에 의하여 발생되는 데이타는 상술한 바와 같은 서비스를 위하여 송신측에서 송신한 것이 아니다. 따라서 상기 실제 비디오 신호에 의하여 발생하는 데이타는 노이즈가 된다.
상술한 바와 같이 종래 데이타 슬라이스 회로는 비디오 신호의 데이타 구간이외의 구간의 비디오 신호에 대해서도 데이타 슬라이스를 수행하였다. 이에따라 실제 비디오 신호를 슬라이스함에 따라 노이즈가 발생되었다.
상술한 바와 같이 종래 데이타 슬라이스 회로는 비디오 신호의 데이타 구간이외의 구간의 비디오 신호에 대해서도 데이타 슬라이스를 수행함에 따라 노이즈가 발생되는 문제점이 있었다.
따라서 본 발명의 목적은 비디오 신호의 데이타 구간에서만 데이타 슬라이스를 수행하는 데이타 슬라이스 회로를 제공함에 있다.
도 1은 종래의 데이타 슬라이스 회로도,
도 2는 도 1의 각 부분에서의 파형도,
도 3은 본 발명의 바람직한 실시예에 따른 데이타 슬라이스 회로도,
도 4는 도 3의 비교회로의 상세회로도,
도 5는 도 3의 각 부분에서의 파형도,
도 6은 도 3의 라인카운터회로의 상세회로도.
상술한 목적을 달성하기 위한 본 발명은 비디오 신호의 탑 피크를 검출하여 탑 피크 검출신호를 출력하는 탑 피크 검출부와, 상기 비디오 신호의 보텀 피크를 검출하여 보텀 피크 검출신호를 출력하는 보텀 피크 검출부와, 상기 비디오 신호에서 복합동기신호를 분리하는 복합동기 분리회로와, 상기 복합동기신호를 기준으로 하여 CRI구간을 나타내는 제1제어신호를 발생하는 CRI윈도우회로와, 상기 제1제어신호가 CRI구간을 나타내는 동안에 상기 탑 피크 검출신호와 보텀 피크 검출신호의 중간값을 입력받아 샘플링하고, 상기 CRI구간을 나타내지 않으면 샘플링한 중간값을 홀딩하여 기준전압으로 출력하는 샘플링/홀딩부와, 상기 복합동기신호를 입력받아 데이타가 실려있는 라인을 나타내는 제2제어신호를 발생하는 제2제어신호 생성부와, 상기 제2제어신호가 데이타가 실려있는 라인을 나타내는 동안에 상기 비디오신호와 상기 기준전압을 비교하여 데이타 슬라이스를 수행하는 비교회로를 구비하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 3은 본 발명의 바람직한 실시예에 따른 데이타 슬라이스 회로도를 도시한 것으로서, 비디오 신호는 탑 피크 검출기(10)와 보텀 피크 검출기(12)와 복합동기 분리회로(16)와 비교회로(26)의 비반전 입력단자(+)에 입력된다. 상기 탑 피크 검출기(10)와 보텀 피크 검출기(12)는 종래와 동일하게 상기 비디오 신호의 탑 피크와 보텀 피크를 검출하여 탑 피크 검출신호와 보텀 피크 검출신호를 검출한다.
종래와 동일하게 저항(R1,R2)은 상기 탑 피크 검출신호와 보텀 피크 검출신호의 중간값을 생성한다. 상기 중간값이 샘플링/홀딩입력신호이며, 상기 샘플링/홀딩 입력신호는 종래와 동일하게 샘플링/홀딩회로(14)에 입력된다.
그리고, 복합동기 분리회로(16)는 종래와 동일하게 상기 비디오 신호에서 복합동기신호를 분리한다. 상기 복합동기신호는 CRI윈도우회로(18)에 입력된다. 상기 CRI윈도우회로(18)는 종래와 동일하게 CRI구간에서 하이이고, CRI구간이 아닌 부분에서 로우인 제1제어신호를 발생한다. 상기 제1제어신호는 상기 샘플링/홀딩회로(14)에 입력된다. 상기 샘플링/홀딩회로(14)는 상기 제어신호가 하이일 때 상기 샘플링/홀딩입력신호를 샘플링하고, 상기 제어신호가 로우일 경우에 샘플링한 상기 샘플링/홀딩입력신호를 홀딩하여 안정된 기준전압을 출력한다. 상기 기준전압은 비교회로(26)의 반전입력단자(-)에 입력된다.
그리고, 상기 복합동기신호는 수직동기 분리회로(22)와 라인카운터회로(24)에 입력된다. 상기 수직동기 분리회로(22)는 상기 복합동기신호로부터 수직동기신호만을 분리한다. 상기 수직동기 분리회로(22)는 통상 저역통과필터등으로 구성된다.
상기 수직동기신호는 라인카운터회로(24)에 입력된다. 상기 라인카운터회로(24)는 상기 복합동기신호와 수직동기신호를 입력받아 수직동기신호이후에 발생하는 복합동기신호를 카운트한다. 상기 라인카운터회로(24)는 상기 카운트값이 미리 설정한 값에 이르면, 상기 카운트 값이 미리 설정한 값에 이른 시점부터 다음 복합동기신호가 발생할 때까지만 로우인 출력을 발생한다. 여기서, 상기 한 동기신호와 다음 동기신호사이의 구간을 한 라인이라 한다. 즉, 상기 라인카운터회로(24)는 수직동기신호 이후에 미리 설정한 라인에서 로우이고, 이외의 구간에서는 하이인 신호를 발생한다.
상기 미리 설정한 라인이 19번째(10011)라고 가정할 때 라인카운터회로(24)의 상세도를 도시한 도 6을 참조하면, 카운터(CNT)는 제1내지 제5D플립플롭(D1내지 D5)로 구성된다. 상기 제1내지 제5D플립플롭(D1 내지 D5)의 리ㅅ단자
Figure kpo00001
에는 수직동기신호가 입력된다. 이에따라 상기 제1내지 제5D플립플롭(D1 내지 D5)은 수직동기가 입력될 때마다 리ㅅ된다.
그리고, 제1D플립플롭(D1)의 클럭단자에는 복합동기신호가 입력된다. 그리고, 제2내지 제5플립플롭(D1)의 클럭단자에는 선행 플립플롭의 출력단자 Q에서의 출력이 발생한다. 그리고, 제1내지 제5D플립플롭(D1내지 D5)의 입력단자 D는 출력단자
Figure kpo00002
와 연결된다. 그리고, 제1내지 제5D플립플롭(D1내지 D5)의 출력단자
Figure kpo00003
들은 카운터(CNT)의 카운트값 출력단이 된다.
상기 미리 설정한 라인이 19번째이므로, 카운트값은 10011이다. 따라서, 상기 카운트(CNT)가 19번째 라인을 카운트하였을 경우에 제1D플립플롭(D1)의 출력단자
Figure kpo00004
의 출력은 1, 제1D플립플롭(D1)의 출력단자
Figure kpo00005
의 출력은 1, 제2D플립플롭(D2)의 출력단자
Figure kpo00006
의 출력은 1, 제3D플립플롭(D3)의 출력단자
Figure kpo00007
의 출력은 0, 제4D플립플롭(D4)의 출력단자
Figure kpo00008
의 출력은 0, 제5D플립플롭(D5)의 출력단자
Figure kpo00009
의 출력은 1이다. 상기와 같은 제1내지 제5D플립플롭(D3)의 출력이 나타날 경우에만 로우인 제2제어신호를 발생하기 위한 디코더(DEC)는 앤드게이트(AND)와 제1,제2오아게이트(OR1,2)와 인버터(INV)로 구성된다.
상기 앤드게이트(AND)는 제1,제2,제5D플리플롭(D1,2,5)의 출력단자
Figure kpo00010
의 출력을 입력받아 세 출력이 모두 하이인 경우에만 하이인 신호를 발생한다. 상기 제1오아(OR1)는 제3,제4D플립플롭(D3,4)의 출력단자
Figure kpo00011
의 출력을 입력받아 두 출력이 모두 로우인 경우에만 로우인 신호를 발생한다.
상기 앤드게이트(AND)의 출력은 인버터(INV)에 의하여 반전된후 제2오아게이트(OR2)에 입력된다. 그리고, 제1오아게이트(OR1)의 출력은 그대로 제2오아게이트(OR2)에 입력된다.
상기 제2오아게이트(OR2)는 상기 반전된 앤드게이트(AND)의 출력과, 제1오아게이트(OR2)의 출력이 모두 로우인 경우에만 로우인 신호를 발생한다.
즉, 상기 제2오아게이트(OR2)의 출력신호는 수직동기신호가 발생한 후 복합동기신호를 카운트하여 상기 복합동기신호를 카운트한 값이 미리 설정한 라인수에 대응하면 로우인 신호를 발생하며, 상기 신호를 다음 복합동기신호가 발생할 때까지 로우를 유지한다.
상기와 같은 라인카운터회로(24)의 출력을 제2제어신호라 하며, 상기 제2제어신호는 비교회로(26)에 입력된다.
상기 비교회로(26)는 상기 제2제어신호가 하이일 경우에만 동작한다. 상기 비교회로(26)는 비디오 신호를 비반전입력단자(+)에 입력받고, 기준전압을 반전입력단자(-)에 입력받는다. 상기 비교회로(26)는 상기 제2제어신호가 로우일 경우에 상기 비디오 신호가 기준전압보다 크면 하이이고, 그렇지 않으면 로우인 데이타를 출력한다.
상기 비교회로(26)를 상세히 도시한 도 4를 참조하면, 상기 비교회로(26)는 비교부(COM)와 제어부(CON)로 구성된다.
우선 저항(R)의 저항치는 상기 비교부(COM)의 IO와 제어부(CON)의 Iref가 동일하도록 설정한다. 상기 제어부(CON)의 제12트랜지스터(Q12)는 베이스에 제2제어신호를 입력받고, 콜렉터에 저항(R)을 통하여 전원(VCC)을 인가받고, 에미터는 접지된다. 그리고, 제11트랜지스터(Q11)의 베이스는 비교부(COM)의 제8트랜지스터(Q8)의 베이스와 연결되며, 에미터는 접지된다. 제11트랜지스터(Q11)의 콜렉터는 저항(R)을 통하여 전원(VCC)을 입력받으며, 베이스와도 연결된다.
따라서 상기 제2제어신호가 하이이면 Iref는 제12트랜지스터(Q12)로 흘러서 제11트랜지스터(Q11)의 베이스는 로우의 신호가 발생한다. 이에따라 비교부(COM)의 제8트랜지스터(Q8)가 도통하지 않는다.
그리고, 상기 제2제어신호가 로우이면, Iref는 제11트랜지스터(Q11)로 흐르고, 이에따라 제11트랜지스터(Q11)의 베이스에는 하이의 신호가 발생한다. 따라서 비교부(COM)의 제8트랜지스터(Q8)가 도통한다.
상기 비교부(COM)의 비반전입력단자(+)로 입력되는 비디오 신호는 제1트랜지스터(Q1)의 베이스에 입력된다. 그리고, 반전입력단자(-)로 입력되는 기준전압은 제2트랜지스터(Q2)의 베이스에 입력된다. 상기 제1트랜지스터(Q1)와 제2트랜지스터(Q2)의 베이스들은 서로 연결되며, 다시 제8트랜지스터(Q8)의 콜렉터와 연결된다. 상기 제8트랜지스터(Q8)의 베이스는 제어부(CON)의 제11트랜지스터(110의 베이스와 연결되고, 에미터는 접지된다.
그리고, 상기 제1트랜지스터(Q1)의 콜렉터는 제3트랜지스터(Q3)의 콜렉터와 베이스에 연결된다. 그리고, 제2트랜지스터(Q2)의 콜렉터는 제6트랜지스터(Q6)의 콜렉터와 베이스, 제7트랜지스터(Q7)의 베이스에 연결된다. 상기 제3트랜지스터(Q3)와 제4트랜지스터(Q4)의 에미터는 전원(Vcc)과 연결된다. 상기 제3트랜지스터(Q3)의 베이스와 제4트랜지스터(Q4)의 베이스는 연결된다. 상기 제4트랜지스터(Q4)의 콜렉터는 전원(Vcc)과 연결되고, 에미터는 인버터(INV)의 입력단자와 제10트랜지스터의 콜렉터에 연결된다. 상기 제10트랜지스터(Q10)의 베이스는 제9트랜지스터(Q9)의 베이스와 콜렉터, 제7트랜지스터(Q7)의 에미터와 연결된다. 상기 제9트랜지스터(Q9)와 제10트랜지스터(Q10)의 베이스는 접지된다.
여기서, 비교부(COM)에서 제3트랜지스터(Q3)와 제4트랜지스터(Q4)는 미러회로이며, 제9트랜지스터(Q9)와 제10트랜지스터(Q10)도 미러회로이다.
상기와 같은 구성을 가지는 비교회로(26)의 제어부(CON)에 하이인 제2제어신호가 입력되면, 제어부(CON)의 제11트랜지스터(Q11)의 콜렉터는 로우의 출력을 발생한다.
상기 제11트랜지스터(Q11)의 콜렉터의 출력은 제8트랜지스터(Q8)의 베이스에 입력된다. 이때 상기 제8트랜지스터(Q8)가 비도통되고, 이에따라 Io의 전류패스가 차단된다. 따라서 비교부(COM)가 동작하지 않는다.
그리고, 상기 제어부(CON)에 로우의 제2제어신호가 입력되면, 제어부(CON)의 제11트랜지스터(Q11)의 콜렉터는 하이의 출력을 발생한다.
상기 제11트랜지스터(Q11)의 콜렉터의 출력은 제8트랜지스터(Q8)의 베이스에 입력된다. 이때 상기 제8트랜지스터(Q8)가 도통되어 Io의 전류패스가 연결된다. 따라서 비교부(COM)가 동작한다.
상기 제2제어신호는 데이타가 실려있는 라인에서만 로우로 발생한다. 따라서 상기 비교회로(26)는 데이타가 실려있는 라인에서만 데이타 슬라이스 동작을 수행하게 된다.
상기와 같은 본 발명의 바람직한 실시예에 따른 데이타 슬라이스 회로에 비디오 신호를 입력할 경우에 상기 데이타 슬라이스 회로의 동작을 상세히 설명한다.
상기 복합동기 분리회로(16)에 비디오 신호를 입력함에 따라 복합동기 분리회로는 도 5에 도시한 바와 같은 복합동기신호를 출력한다. 상기 복합동기신호는 등화펄스와 수직동기펄스와 수평동기신호로 구성된다. 수직동기 분리회로(22)는 상기와 같은 복합동기신호에서 수직동기신호를 분리하여 출력한다.
상기 라인카운터회로(24)는 상기 수직동기신호를 입력받아 라인카운트를 시작하고, 상기 카운트 값이 미리 설정한 값이 되면 한 라인동안 로우인 제2제어신호를 발생한다. 상기 제2제어신호가 비교회로(26)에 입력됨에 따라 비교회로(26)는 상기 제2제어신호가 로우인 라인에서만 데이타 슬라이스를 수행한다.
상술한 바와 같이 본 발명은 데이타가 실려있는 라인에서만 데이타 슬라이스 동작을 수행한다. 이에따라 비디오 신호가 실려 있는 부분까지 데이타 슬라이스를 수행함에 따라 생성되는 노이즈가 생성되지 않는다.
상술한 바와 같이 본 발명은 데이타가 실려있는 부분에서만 데이타 슬라이스동작을 수행하므로, 데이타가 실려있지 않은 구간까지 데이타를 슬라이스 함에 따라 노이즈가 발생할 우려가 없는 이점이 있다.

Claims (2)

  1. 데이타 슬라이스 회로에 있어서,
    비디오 신호의 탑 피크를 검출하여 탑 피크 검출신호를 출력하는 탑 피크 검출부와,
    상기 비디오 신호의 보텀 피크를 검출하여 보텀 피크 검출신호를 출력하는 보텀 피크 검출부와,
    상기 비디오 신호에서 복합동기신호를 분리하는 복합동기 분리회로와,
    상기 복합동기신호를 기준으로 하여 클럭 런 인구간을 나타내는 제1제어신호를 발생하는 클럭 런 인 윈도우회로와,
    상기 제1제어신호가 클럭 런 인 구간을 나타내는 동안에 상기 탑 피크 검출신호와 보텀 피크 검출신호의 중간값을 입력받아 샘플링하고, 상기 클럭 런 인 구간을 나타내지 않으면 샘플링한 중간값을 홀딩하여 기준전압으로 출력하는 샘플링/홀딩부와,
    상기 복합동기신호를 입력받아 데이타가 실려있는 라인을 나타내는 제2제어신호를 발생하는 제2제어신호 생성부와,
    상기 제2제어신호가 데이타가 실려있는 라인을 나타내는 동안에 상기 비디오신호와 상기 기준전압을 비교하여 데이타 슬라이스를 수행하는 비교회로를 구비하는 것을 특징으로 하는 데이타 슬라이스 회로.
  2. 제1항에 있어서, 상기 제2제어신호 생성부가,
    상기 복합동기신호로부터 수직동기신호를 분리하는 수직동기 분리회로와,
    상기 수직동기신호가 발생한 후 상기 복합동기신호를 카운트하여 상기 카운트 값이 미리 정해둔 수가 되면, 다음 복합동기신호가 발생할 때까지 데이타가 실려있는 라인을 나타내는 제2제어신호를 발생하는 라인카운터회로를 구비하는 것을 특징으로 하는 데이타 슬라이스 회로.
KR1019970018235A 1997-05-12 1997-05-12 데이타 슬라이스 회로 KR100217182B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970018235A KR100217182B1 (ko) 1997-05-12 1997-05-12 데이타 슬라이스 회로
CN98107436A CN1065398C (zh) 1997-05-12 1998-04-24 数据限幅电路
JP10122546A JPH10336609A (ja) 1997-05-12 1998-05-01 データスライス回路
US09/075,220 US6285403B1 (en) 1997-05-12 1998-05-11 Data slice circuit for slicing data carried on a video signal and a method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018235A KR100217182B1 (ko) 1997-05-12 1997-05-12 데이타 슬라이스 회로

Publications (2)

Publication Number Publication Date
KR19980083089A KR19980083089A (ko) 1998-12-05
KR100217182B1 true KR100217182B1 (ko) 1999-09-01

Family

ID=19505567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018235A KR100217182B1 (ko) 1997-05-12 1997-05-12 데이타 슬라이스 회로

Country Status (4)

Country Link
US (1) US6285403B1 (ko)
JP (1) JPH10336609A (ko)
KR (1) KR100217182B1 (ko)
CN (1) CN1065398C (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474993B1 (ko) * 1997-08-11 2005-06-17 삼성전자주식회사 데이타 슬라이스 장치 및 방법
JP2000197016A (ja) * 1998-12-24 2000-07-14 Toshiba Ave Co Ltd データ抽出回路
KR100689033B1 (ko) * 2001-02-02 2007-03-08 삼성전자주식회사 데이터 슬라이서 및 이를 적용한 알에프 수신기
JP3788253B2 (ja) * 2001-03-12 2006-06-21 ソニー株式会社 データスライス回路
JP2002300542A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp データスライサ回路
US7143328B1 (en) * 2001-08-29 2006-11-28 Silicon Image, Inc. Auxiliary data transmitted within a display's serialized data stream
JP4297763B2 (ja) * 2003-09-29 2009-07-15 三洋電機株式会社 データスライサ回路、集積回路およびデータ検出方法
CN100425069C (zh) * 2005-02-06 2008-10-08 立积电子股份有限公司 具有源极退化架构的资料分割器
TWI303935B (en) * 2005-04-28 2008-12-01 Nec Electronics Corp Clock generation circuit and teletext broadcasting data sampling circuit
TWI268704B (en) * 2005-06-28 2006-12-11 Realtek Semiconductor Corp Apparatus and method for detecting vertical blanking interval
US7796193B2 (en) * 2006-06-29 2010-09-14 Mediatek Inc. Method of adaptive slicing signal
JP2008011128A (ja) * 2006-06-29 2008-01-17 Sanyo Electric Co Ltd 映像検波回路
CN101163225B (zh) * 2006-10-12 2010-09-29 晨星半导体股份有限公司 侦测垂直遮没区间讯号的装置及方法
CN106888006B (zh) * 2017-03-17 2020-11-03 华自科技股份有限公司 信号峰值检测装置
CN107505498B (zh) * 2017-08-31 2019-12-10 东南大学 一种峰值和谷值检测电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1523307A (en) * 1975-12-09 1978-08-31 Aston Electronic Dev Data slicing apparatus and method
JP2917519B2 (ja) * 1991-03-25 1999-07-12 松下電器産業株式会社 データスライス回路
US5301023A (en) * 1991-10-18 1994-04-05 Zenith Electronics Corp. Data slicing system
US5404172A (en) * 1992-03-02 1995-04-04 Eeg Enterprises, Inc. Video signal data and composite synchronization extraction circuit for on-screen display
WO1993018613A1 (en) * 1992-03-11 1993-09-16 Thomson Consumer Electronics, Inc. Auxiliary video data slicer
EP0572740B1 (en) * 1992-06-01 1998-09-09 THOMSON multimedia Auxiliary video data slicer
US5365120A (en) * 1992-09-21 1994-11-15 Motorola, Inc. Data slicer with hold
JP3257081B2 (ja) * 1992-10-08 2002-02-18 ソニー株式会社 データ復調装置

Also Published As

Publication number Publication date
US6285403B1 (en) 2001-09-04
CN1065398C (zh) 2001-05-02
CN1199988A (zh) 1998-11-25
KR19980083089A (ko) 1998-12-05
JPH10336609A (ja) 1998-12-18

Similar Documents

Publication Publication Date Title
KR100217182B1 (ko) 데이타 슬라이스 회로
US5025496A (en) Odd/even field detector for video signals
EP0294162B1 (en) Digital video probe
US4968899A (en) Clock signal switching device of an IC Card
US6912009B2 (en) Data slice circuit separating data added to a signal superposed on a video signal based on slice level
JPH0824345B2 (ja) マルチ・ビデオ方式識別用トリガ信号発生器
JP2002300542A (ja) データスライサ回路
US6784943B1 (en) Auxiliary digital data extractor in a television
US7227349B2 (en) Method and apparatus for the digital and analog triggering of a signal analysis device
JPH0332182A (ja) テレテキスト・デコーダ
JPS61172494A (ja) バ−ストゲ−ト・パルス発生器
KR100279167B1 (ko) 양호한노이즈면역성을갖는tv라인및필드검출장치
KR920008249Y1 (ko) 펄스폭에 의한 동기검출회로
KR0143679B1 (ko) 영상 모드 판별장치
JP3263557B2 (ja) 文字データのスライス回路
JP3247561B2 (ja) 垂直ブランキングパルス発生装置
JPS6357992B2 (ko)
KR890003223B1 (ko) 텔리텍스트 데이타 신호 검출회로
JPH01129676A (ja) 高品位テレビジョン信号の判別回路
KR960010187B1 (ko) 클램프 신호 지연회로
KR200141097Y1 (ko) 문자 흔들림 방지 회로
KR0149720B1 (ko) 맨체스터 디코더
JPS6392170A (ja) 垂直同期回路
JPH04249496A (ja) 映像信号検出装置
JPH01190095A (ja) フィールド判別回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080529

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee