JP2002300542A - データスライサ回路 - Google Patents

データスライサ回路

Info

Publication number
JP2002300542A
JP2002300542A JP2001104562A JP2001104562A JP2002300542A JP 2002300542 A JP2002300542 A JP 2002300542A JP 2001104562 A JP2001104562 A JP 2001104562A JP 2001104562 A JP2001104562 A JP 2001104562A JP 2002300542 A JP2002300542 A JP 2002300542A
Authority
JP
Japan
Prior art keywords
signal
potential
superimposed
data slicer
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001104562A
Other languages
English (en)
Inventor
Tetsuhiko Inoue
哲彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP2001104562A priority Critical patent/JP2002300542A/ja
Priority to US09/918,798 priority patent/US6734918B2/en
Publication of JP2002300542A publication Critical patent/JP2002300542A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】 【課題】 クロックランイン信号を検知することによっ
て、デコード電位を安定にし、また共通の構成要素で異
なるサービスの享受を可能とするデータスライサ回路を
得ること。 【解決手段】 映像信号のペデスタル電位を保持するキ
ャパシタＣ３と、重畳信号のクロックランイン信号が配
置される期間内に位置した信号を、平均化して保持する
キャパシタＣ２と、キャパシタＣ２によって保持された
電位（以下、第１の保持電位）とキャパシタＣ３によっ
て保持された電位（以下、第２の保持電位）とを入力
し、第２の保持電位が第１の保持電位よりも大きい場合
に、重畳信号が存在している旨を示す検知信号を出力す
る比較器２０と、によってデータスライサ回路を構成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ビデオ信号に重
畳された各種のデータサービスをスライスするデータス
ライサ回路に関するものである。
【０００２】
【従来の技術】クローズド・キャプション(ＣＣ)サービ
スのような文字多重放送では、テレビジョン映像信号の
垂直帰線消去区間に、データパケット形式によるディジ
タルデータを重畳している。重畳された信号の波形はパ
ルスによる２値ＮＲＺ（ＮｏｎＲｅｔｕｒｎ ｔｏ Ｚ
ｅｒｏ）形式となっているため、文字多重放送の受信機
は、この２値ＮＲＺのパルスを単なるハイ・ローのパル
スに変換する必要がある。そこで、受信機は、テレビジ
ョン映像信号から、そのような重畳された２値ＮＲＺの
パルスを取り出して文字データ等のディジタルデータに
デコードするためにデータスライサ回路を備えている。
【０００３】図８は、従来のデータスライサ回路の概略
構成を示すブロック図である。図８において、従来のデ
ータスライサ回路は、テレビジョン映像信号（Ｖｉｄｅ
ｏ信号）を一端に入力するキャパシタＣ１０と、キャパ
シタＣ１０の他端に入力端子が接続されたクランプ回路
１１０と、を備えている。すなわち、クランプ回路１１
０は、Ｖｉｄｅｏ信号を容量結合により入力する。
【０００４】また、図８において、データスライサ回路
は、非反転入力端子にクランプ回路１１０の出力端子が
接続された差動アンプ１２０と、一端にクランプ回路１
１０の出力端子が接続されたスイッチＳＷ１０と、一端
がスイッチＳＷ１０の他端および差動アンプ１２０の反
転入力端子に接続され、他端が接地されたキャパシタＣ
１１とを備えている。
【０００５】以下に、このデータスライサ回路の動作に
ついて簡単に説明する。図９は、従来のデータスライサ
回路の動作を説明するためのタイミングチャートであ
る。ここでは、ＣＣサービスが享受可能なＶｉｄｅｏ信
号を例にあげる。ＣＣサービスでは、Ｖｉｄｅｏ信号の
垂直帰線消去区間の２１ラインに、５０３ｋＨｚで同期
した信号を重畳している。図９（ａ）に示すように、Ｖ
ｉｄｅｏ信号の垂直帰線消去区間の２１ラインにサービ
スデータが重畳されている場合には、その同期信号の後
に、クロックランイン信号が重畳されており、さらに、
そのクロックランイン信号の後にサービスデータの開始
を示すフレーミングコードとサービス内容を示す情報デ
ータとから構成されるコードデータが続く。
【０００６】データスライサ回路は、まず、Ｖｉｄｅｏ
信号をクランプ回路１１０によって、ペデスタル電位に
クランプし、上記した同期信号を検出した後、クロック
ランイン期間内において図９（ｂ）に示すタイミング信
号ＴＳを生成し、このタイミング信号ＴＳによってスイ
ッチＳＷ１０をオンにする。スイッチＳＷ１０がオン状
態となることによって、クロックランイン信号は、キャ
パシタＣ１１にチャージされ（図９の点線）、これによ
り、差動アンプ１２０の反転入力端子には、クロックラ
ンイン信号を平滑化した電位が入力される。一方、差動
アンプ１２０の非反転入力端子には、クランプされたＶ
ｉｄｅｏ信号が入力される。
【０００７】よって、差動アンプ１２０は、Ｖｉｄｅｏ
信号を、クロックランイン信号の平均電位でスライスし
た信号を出力する。換言すると、差動アンプ１２０は、
クロックランイン信号の平均電位をデコード電位として
コードデータ期間に位置する信号をスライスし、その結
果、サービス情報を示すデータを出力する。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
たデータスライサ回路では、クロックランイン信号が重
畳されているか否かに問わず、常に、タイミング信号Ｔ
Ｓに応じたスイッチＳＷ１０のオン動作によってキャパ
シタＣ１１による平滑化がおこなわれるため、クロック
ランイン信号が重畳されていない場合にも、その場合の
信号の電位がキャパシタＣ１１の一端に与えられ、結果
的に、キャパシタＣ１１がディスチャージされるという
問題があった。換言すると、このディスチャージによ
り、デコード電位が低下してしまい、正常なデコード処
理ができなくなるという問題があった。
【０００９】また、Ｖｉｄｅｏ信号に他の信号を重畳す
ることにより実現するサービスとして、ＣＣサービス以
外にも、ＩＤ−１サービス（EIAJ,CPX-1204）等の他の
サービスが知られている。特に、ＣＣサービスは、垂直
帰線消去区間の２１ラインに５０ＩＲＥの振幅のデータ
として重畳され、ＩＤ−１サービスは、垂直帰線消去区
間の２０ラインに７０ＩＲＥの振幅のデータとして重畳
される。よって、これら異なるサービスを同じテレビジ
ョン映像信号によって提供されることも可能である。
【００１０】ところが、従来のデータスライサ回路で
は、このような異なるサービスを同時に享受するため
に、デコード電位をホールドするキャパシタＣ１１と差
動アンプ１２０をそのサービスごとに設ける必要があっ
た。
【００１１】この発明は上記問題点を解決するためにな
されたもので、クロックランイン信号を検知することに
よって、デコード電位を安定にし、また共通の構成要素
で異なるサービスの享受を可能とするデータスライサ回
路を得ることを目的とする。
【００１２】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明にかかるデータスライサ
回路にあっては、映像信号に重畳された信号（以下、重
畳信号）を所定のデコード電位でスライスしてデコード
するデータスライサ回路において、前記映像信号のペデ
スタル電位を保持する第１の保持手段と、前記重畳信号
の基準クロック信号（後述するクロックランイン信号に
相当）が配置される期間内に位置した信号を、平均化し
て保持する第２の保持手段と、前記第２の保持手段によ
って保持された電位（以下、第１の保持電位）と前記第
１の保持手段によって保持された電位（以下、第２の保
持電位）とを入力し、前記第２の保持電位が前記第１の
保持電位よりも大きい場合に、前記重畳信号が存在して
いる旨を示す検知信号を出力する比較手段と、を備えた
ことを特徴とする。
【００１３】この発明によれば、比較手段によって、映
像信号にＣＣサービス等の重畳信号が重畳されているか
否かを検知することができるので、この検知信号に基づ
いてデコード電位の保持タイミング等を知得することが
できる。
【００１４】つぎの発明にかかるデータスライサ回路に
あっては、上記発明において、前記比較手段は、前記第
１の保持電位に換えて、当該第１の保持電位に所定の電
位を加算した電位を入力することを特徴とする。
【００１５】この発明によれば、重畳信号を検知する条
件として、検知対象となる映像信号に対し、一定の電位
以上を要求することができる。
【００１６】つぎの発明にかかるデータスライサ回路に
あっては、映像信号に重畳された信号（以下、重畳信
号）を所定のデコード電位でスライスしてデコードする
データスライサ回路において、前記重畳信号の基準クロ
ック信号（後述するクロックランイン信号に相当）が配
置される期間内に位置した信号を、平均化して保持する
保持手段と、前記映像信号と、前記保持手段によって保
持された電位に（前記重畳信号のピーク電位−前記映像
信号のペデスタル電位）／２で定まる電位を加算した電
位（以下、比較電位）を入力し、前記映像信号と前記比
較電位の差分によって生成されるクロックの数をカウン
トし、カウントした結果が所定数であれば、前記重畳信
号が存在している旨を示す検知信号を出力する比較手段
と、を備えたことを特徴とする。
【００１７】この発明によれば、比較手段によって、映
像信号にＣＣサービス等の重畳信号のうちの基準クロッ
ク信号のクロック数をカウントし、そのカウント数に基
づいて、重畳信号の有無を判定することができる。
【００１８】つぎの発明にかかるデータスライサ回路に
あっては、上記発明において、前記比較手段から出力さ
れた検知信号が前記重畳信号の存在を示す場合に、前記
重畳信号の基準クロック信号を平均化して前記デコード
電位として保持するデコード電位保持手段を備えたこと
を特徴とする。
【００１９】この発明によれば、重畳信号の有無に応じ
て、デコード電位を適切なタイミングで保持することが
できる。
【００２０】つぎの発明にかかるデータスライサ回路に
あっては、上記発明において、前記デコード電位保持手
段は、前記比較手段から出力された検知信号が前記重畳
信号の存在を示さない場合に、所定の電位を保持するこ
とを特徴とする。
【００２１】この発明によれば、重畳信号が検知されな
い場合に、デコード電位として一定の電位を保持するこ
とができる。
【００２２】つぎの発明にかかるデータスライサ回路に
あっては、上記発明において、前記映像信号は、複数の
異なる種の重畳信号が重畳され、前記デコード電位保持
手段は、前記比較手段から出力された検知信号が前記重
畳信号の存在を示さない場合に、前記重畳信号の種類に
応じて異なる電位を保持することを特徴とする。
【００２３】この発明によれば、重畳信号が検知されな
い場合に、デコード電位として、複数の異なる種の重畳
信号に応じた電位を保持することができる。
【００２４】
【発明の実施の形態】以下に、この発明にかかるデータ
スライサ回路の実施の形態を図面に基づいて詳細に説明
する。なお、この実施の形態によりこの発明が限定され
るものではない。
【００２５】実施の形態１．まず、実施の形態１にかか
るデータスライサ回路について説明する。図１は、実施
の形態１にかかるデータスライサ回路の概略構成を示す
ブロック図である。図１において、実施の形態１にかか
るデータスライサ回路は、テレビジョン映像信号（Ｖｉ
ｄｅｏ信号）を一端に入力するキャパシタＣ１と、キャ
パシタＣ１の他端に入力端子が接続されたクランプ回路
１０と、を備えている。すなわち、クランプ回路１０
は、Ｖｉｄｅｏ信号を容量結合により入力する。
【００２６】また、図１において、データスライサ回路
は、一端にクランプ回路１０の出力端子が接続されたス
イッチＳＷ１と、一端がスイッチＳＷ１の他端に接続さ
れて他端が接地されたキャパシタＣ２と、一端にクラン
プ回路１０の出力端子が接続されたスイッチＳＷ２と、
一端がスイッチＳＷ２の他端に接続されて他端が接地さ
れたキャパシタＣ３と、入力端子の一方がキャパシタＣ
２の一端に接続され、入力端子の他方がキャパシタＣ３
の一端に接続された比較器２０とを備えて構成される。
なお、比較器２０は、一般の差動アンプで構成すること
ができる。
【００２７】以下に、実施の形態１にかかるデータスラ
イサ回路の動作について簡単に説明する。図２は、実施
の形態１にかかるデータスライサ回路の動作を説明する
ためのタイミングチャートである。ここで、Ｖｉｄｅｏ
信号に重畳される信号は、ＣＣサービスによる信号かＩ
Ｄ−１サービスによる信号かは問わない。なお、これら
サービスによって重畳される信号は、いずれも図９に示
した例と同様に、同期信号の後に、順にクロックランイ
ン信号とコードデータが位置する構成を基本としてい
る。
【００２８】実施の形態１にかかるデータスライサ回路
は、まず、Ｖｉｄｅｏ信号をクランプ回路１０によって
ペデスタル電位にクランプし、クランプされた信号、す
なわちＤＣ電位に変換された信号をノードＮ１に出力す
る。そして、データスライサ回路は、図２（ａ）に示す
同期信号を検出した後、それから所定時間経過後であっ
てクロックランイン期間前において、図２（ｂ）に示す
タイミング信号ＴＳ１を生成する。このタイミング信号
ＴＳ１は、スイッチＳＷ２をオンにする駆動信号でもあ
り、これによりスイッチＳＷ２がオン状態になる。スイ
ッチＳＷ２がオン状態になると、クランプ回路１０から
出力される信号、すなわちペデスタル電位がキャパシタ
Ｃ３にチャージされる。
【００２９】また、タイミング信号ＴＳ１は、ワンショ
ットマルチバイブレータ等によって、クロックランイン
期間前において所定期間のみアクティブとなる信号であ
り、スイッチＳＷ２は、その所定期間経過後オフ状態と
なる。データスライサ回路は、スイッチＳＷ２がオフ状
態となった後、それから所定時間経過後であってクロッ
クランイン期間内に位置する所定のタイミングで、図２
（ｃ）に示すタイミング信号ＴＳ２を生成する。このタ
イミング信号ＴＳ２は、スイッチＳＷ１をオンにする駆
動信号でもあり、これによりスイッチＳＷ１がオン状態
になる。
【００３０】スイッチＳＷ１がオン状態となると、クラ
ンプ回路１０から出力される信号、すなわちクロックラ
ンイン信号が位置する期間の信号の平均電位がキャパシ
タＣ２にチャージされる。この状態で、比較器２０は、
キャパシタＣ３にチャージされたペデスタル電位と、キ
ャパシタＣ２にチャージされたクロックランイン信号が
位置する期間の信号の平均電位とを入力することにな
り、両電位を比較する。
【００３１】ここで、クロックランイン信号が位置する
期間に、実際に、クロックランイン信号が存在する場合
には、キャパシタＣ２の電位の方が、キャパシタＣ３の
電位よりも高くなる。ここで、比較器２０において、キ
ャパシタＣ２の電位＞キャパシタＣ３の電位の関係が成
り立つ場合に、クロックランイン信号を検知した旨を示
す信号を出力するように設定しておくことで、クロック
ライン信号の検知が可能となる。
【００３２】以上に説明したとおり、実施の形態１にか
かるデータスライサ回路によれば、クロックランイン期
間前の信号をキャパシタＣ３にチャージすることでペデ
スタル電位を保持し、クロックランイン期間内の信号を
キャパシタＣ２にチャージすることでその期間内の信号
の平均電位を保持し、比較器２０が、それら保持された
ペデスタル電位とクロックランイン信号が位置する期間
の信号の平均電位とを比較するので、クロックランイン
信号が位置する期間の信号の平均電位の方が、ペデスタ
ル電位より大きい場合をクロックランイン信号有りと判
定することができる。
【００３３】すなわち、実施の形態１にかかるデータス
ライサ回路によれば、クロックランイン信号の有無を検
知することができるので、その検知結果に応じて、デコ
ード電位の生成を制御することができる。
【００３４】実施の形態２．つぎに、実施の形態２にか
かるデータスライサ回路について説明する。図３は、実
施の形態２にかかるデータスライサ回路の概略構成を示
すブロック図である。実施の形態２にかかるデータスラ
イサ回路では、図１に示したデータスライサ回路に対
し、スイッチＳＷ３と、スイッチＳＷ４と、電圧源３０
とを新たに設け、図１に示したキャパシタＣ３が他端を
接地していたのに換えて、その他端を、スイッチＳＷ３
の一端とスイッチＳＷ４の一端に接続する。
【００３５】また、スイッチＳＷ３の他端は接地され、
スイッチＳＷ４の他端は電圧源３０の正極側に接続さ
れ、電圧源３０の負極側は接地される。なお、その他の
構成については、実施の形態１と同様であるので、図１
と同一の符号を付してそれらの説明を省略する。但し、
スイッチＳＷ１およびスイッチＳＷ４は連動して動作
し、スイッチＳＷ２およびスイッチＳＷ３は連動して動
作する。
【００３６】以下に、このデータスライサ回路の動作に
ついて簡単に説明する。なお、説明に使用するタイミン
グチャートは、図２に示したものと同様のものとする。
実施の形態２にかかるデータスライサ回路は、まず、Ｖ
ｉｄｅｏ信号をクランプ回路１０によってペデスタル電
位にクランプし、クランプされた信号、すなわちＤＣ電
位に変換された信号をノードＮ１に出力する。そして、
データスライサ回路は、図２（ａ）に示した同期信号を
検出した後、それから所定時間経過後であってクロック
ランイン期間前において、図２（ｂ）に示したタイミン
グ信号ＴＳ１を生成する。このタイミング信号ＴＳ１
は、スイッチＳＷ２およびスイッチＳＷ３をオンにする
駆動信号でもあり、これによりスイッチＳＷ２およびス
イッチＳＷ３がオン状態になる。
【００３７】スイッチＳＷ２およびスイッチＳＷ３がオ
ン状態になると、キャパシタＣ３の一端はクランプ回路
１０の出力端子、すなわちノードＮ１に接続され、他端
は接地されるため、クランプ回路１０から出力される信
号、すなわちペデスタル電位がキャパシタＣ３にチャー
ジされる。よって、換言すると、スイッチＳＷ２および
スイッチＳＷ３は、ペデスタル電位を検出するスイッチ
ング素子として機能する。
【００３８】また、タイミング信号ＴＳ１は、クロック
ランイン期間前において所定期間のみアクティブとなる
信号であり、スイッチＳＷ２およびスイッチＳＷ３は、
その所定期間経過後オフ状態となる。データスライサ回
路は、スイッチＳＷ２およびスイッチＳＷ３がオフ状態
となった後、それから所定時間経過後であってクロック
ランイン期間内に位置する所定のタイミングで、図２
（ｃ）に示したタイミング信号ＴＳ２を生成する。この
タイミング信号ＴＳ２は、スイッチＳＷ１およびスイッ
チＳＷ４をオンにする駆動信号でもあり、これによりス
イッチＳＷ１およびスイッチＳＷ４がオン状態になる。
【００３９】スイッチＳＷ１がオン状態になると、クラ
ンプ回路１０から出力される信号、すなわちクロックラ
ンイン信号が位置する期間の信号の平均電位がキャパシ
タＣ２にチャージされる。また、スイッチＳＷ４がオン
状態になると、キャパシタＣ３の他端が電圧源３０の正
極側に接続されることになり、結果的に、ノードＮ２の
電位は、キャパシタＣ３にチャージされていたペデスタ
ル電位に電圧源３０の供給電圧分を加算した大きさとな
る。例えば、電圧源３０の供給電圧が０．１Ｖであると
すると、ノードＮ２の電位は、ペデスタル電位＋０．１
Ｖとなる。
【００４０】この状態で、比較器２０は、ノードＮ２の
電位と、キャパシタＣ２にチャージされたクロックラン
イン信号が位置する期間の信号の平均電位とを入力する
ことになり、両電位を比較する。
【００４１】ここで、クロックランイン信号が位置する
期間に、実際に、クロックランイン信号が存在する場合
には、キャパシタＣ２の電位の方が、キャパシタＣ３の
電位よりも高くなる。ここで、比較器２０において、キ
ャパシタＣ２の電位＞ノードＮ２の電位の関係が成り立
つ場合に、クロックランイン信号を検知した旨を示す信
号を出力するように設定しておくことで、クロックラン
イン信号の検知が可能となる。
【００４２】以上に説明したとおり、実施の形態２にか
かるデータスライサ回路によれば、クロックランイン期
間前の信号をキャパシタＣ３にチャージすることでペデ
スタル電位を保持し、クロックランイン期間内の信号を
キャパシタＣ２にチャージすることでその期間内の信号
の平均電位を保持し、比較器２０が、保持されたペデス
タル電位＋電圧源３０の供給電圧とクロックランイン信
号が位置する期間の信号の平均電位とを比較するので、
クロックランイン信号が位置する期間の信号の平均電位
の方が、ペデスタル電位＋電圧源３０の供給電圧より大
きい場合をクロックランイン信号有りと判定することが
できる。
【００４３】特に、実施の形態２にかかるデータスライ
サ回路によれば、クロックランイン信号有りと検知する
のに、クロックランイン信号が少なくとも電圧源の供給
電圧以上であることが条件となるので、ノイズなどによ
る影響を抑え、判定精度を向上させることができる。
【００４４】実施の形態３．つぎに、実施の形態３にか
かるデータスライサ回路について説明する。図４は、実
施の形態３にかかるデータスライサ回路の概略構成を示
すブロック図である。実施の形態３にかかるデータスラ
イサ回路では、図２に示したデータスライサ回路に対
し、スイッチＳＷ１を排除してノードＮ１と比較器２０
の入力端子の一方を直結し、電圧源３０に換えて、抵抗
Ｒ１およびＲ２と電圧源４０からなる構成を設ける。な
お、電圧源４０の負極側は接地され、抵抗Ｒ１は、一端
が電圧源４０の正極側に接続され、抵抗Ｒ２は、一端が
抵抗Ｒ１の他端に接続されて他端が接地される。ここで
特に、電圧源４０は、コードデータのピーク電位となる
所定の電位から、クランプ回路１０がクランプするペデ
スタル電位を減算した電圧を供給する。そして、抵抗Ｒ
１およびＲ２は、この電圧源４０の供給電圧を二等分に
抵抗分割するために機能し、両抵抗の接続点が、スイッ
チＳＷ４の他端に接続される。
【００４５】以下に、実施の形態３にかかるデータスラ
イサ回路の動作について簡単に説明する。なお、説明に
使用するタイミングチャートは、図２に示したものと同
様のものとする。実施の形態３にかかるデータスライサ
回路は、まず、Ｖｉｄｅｏ信号をクランプ回路１０によ
ってペデスタル電位にクランプし、クランプされた信
号、すなわちＤＣ電位に変換された信号をノードＮ１に
出力する。そして、データスライサ回路は、図２（ａ）
に示した同期信号を検出した後、それから所定時間経過
後であってクロックランイン期間前において、図２
（ｂ）に示したタイミング信号ＴＳ１を生成する。この
タイミング信号ＴＳ１は、スイッチＳＷ２およびスイッ
チＳＷ３をオンにする駆動信号でもあり、これによりス
イッチＳＷ２およびスイッチＳＷ３がオン状態になる。
【００４６】スイッチＳＷ２およびスイッチＳＷ３がオ
ン状態になると、キャパシタＣ３の一端はクランプ回路
１０の出力端子、すなわちノードＮ１に接続され、他端
は接地されるため、クランプ回路１０から出力される信
号、すなわちペデスタル電位がキャパシタＣ３にチャー
ジされる。
【００４７】また、タイミング信号ＴＳ１は、クロック
ランイン期間前において所定期間のみアクティブとなる
信号であり、スイッチＳＷ２およびスイッチＳＷ３は、
その所定期間経過後オフ状態となる。データスライサ回
路は、スイッチＳＷ２およびスイッチＳＷ３がオフ状態
となった後、それから所定時間経過後であってクロック
ランイン期間内に位置する所定のタイミングで、図２
（ｃ）に示したタイミング信号ＴＳ２を生成する。この
タイミング信号ＴＳ２は、スイッチＳＷ４をオンにする
駆動信号でもあり、これによりスイッチＳＷ４がオン状
態になる。
【００４８】スイッチＳＷ４がオン状態になると、キャ
パシタＣ３の他端が抵抗Ｒ１およびＲ２の接続点に接続
されることになり、結果的に、ノードＮ２の電位は、キ
ャパシタＣ３にチャージされていたペデスタル電位に、
（電圧源３０の供給電圧）／２、換言すると、（データ
電位−ペデスタル電位）／２を加算した大きさとなる。
【００４９】この状態で、比較器２０は、ノードＮ２の
電位と、クランプ回路１０から出力される連続的な信号
とを入力することになり、両電位を比較する。ここで、
比較器２０を差動アンプで構成し、非反転入力端子にノ
ードＮ１に接続して、反転入力端子にノードＮ２を接続
することにより、ノードＮ２の電位、すなわちペデスタ
ル電位＋｛（データ電位−ペデスタル電位）／２｝をデ
コード電位としたデコード動作が可能となる。
【００５０】以上に説明したとおり、実施の形態３にか
かるデータスライサ回路によれば、クロックランイン期
間前の信号をキャパシタＣ３にチャージすることでペデ
スタル電位を保持し、クロックランイン期間内の所定の
タイミングで、比較器２０が、クロックランイン信号
を、保持されたペデスタル電位＋｛（データ電位−ペデ
スタル電位）／２｝をデコード電位としてデコードする
ので、クロックランイン信号自身をデコードし、このク
ロックランイン信号のクロック数をカウントすることで
重畳信号の有無を判定することができる。
【００５１】実施の形態４．つぎに、実施の形態４にか
かるデータスライサ回路について説明する。図５は、実
施の形態４にかかるデータスライサ回路の概略構成を示
すブロック図である。実施の形態４にかかるデータスラ
イサ回路では、実施の形態１〜３に示したデータスライ
サ回路を重畳信号検知回路として配置し、その重畳信号
検知回路から出力された検知信号に基づいて、Ｖｉｄｅ
ｏ信号から、重畳された信号をデコードする。
【００５２】図５に示すデータスライサ回路は、図１、
図３および図４によって置換可能な重畳信号検知回路１
００と、入力端子の一方に重畳信号検知回路１００から
出力される検知信号が入力され、入力端子の他方にタイ
ミング信号ＴＳ３が入力されるＮＡＮＤゲート５０と、
一端が重畳信号検知回路１００内のノードＮ１に接続さ
れるとともにＮＡＮＤゲート５０の出力信号によってオ
ン／オフ制御されるスイッチＳＷ８と、一端が抵抗Ｒ８
の他端に接続され他端が接地されたキャパシタＣ５と、
を備えている。
【００５３】また、このデータスライサ回路は、入力端
子をキャパシタＣ５の一端に接続したボルテージ・フォ
ロワ６０と、入力端子の一方がボルテージ・フォロワ６
０の出力端子に接続され、入力端子の他方が重畳信号検
知回路１００内のノードＮ１に接続された比較器７０を
備えて構成される。なお、図５においては、重畳信号検
知回路１００として、図３に示した実施の形態２にかか
るデータスライサ回路の構成を示している。
【００５４】以下に、実施の形態４にかかるデータスラ
イサ回路の動作について説明する。図６は、実施の形態
４にかかるデータスライサ回路の動作を説明するための
タイミングチャートである。なお、重畳信号検知回路１
００の動作は、実施の形態２に示したとおりであるた
め、ここではその説明を省略する。また、図６（ａ）〜
（ｃ）は、図２（ａ）〜（ｃ）と同様のタイミング信号
とする。
【００５５】まず、重畳信号検知回路１００から、クロ
ックランイン信号有りと判定されたことを示す論理レベ
ル“Ｈ”の検知信号が出力された場合に、図６（ｄ）に
示すように、タイミング信号ＴＳ３が論理レベル“Ｈ”
になると、ＮＡＮＤゲート５０は、論理レベル“Ｈ”の
信号を出力する。この論理レベル“Ｈ”の信号によっ
て、スイッチＳＷ８はオン状態になり、キャパシタＣ５
に、重畳信号検知回路１００内のノードＮ１の電位、す
なわちクロックランイン信号電位が平均化されてチャー
ジされる。
【００５６】一方、重畳信号検知回路１００から、クロ
ックランイン信号無しと判定されたことを示す論理レベ
ル“Ｌ”の検知信号が出力された場合には、ＮＡＮＤゲ
ート５０は論理レベル“Ｌ”の信号を出力するので、ス
イッチＳＷ８はオフ状態となる。すなわち、この場合、
クロックランイン信号有り時にチャージされたキャパシ
タＣ５の電位はホールドされる。
【００５７】比較器７０には、常に、重畳信号検知回路
１００内のノードＮ１の電位と、ボルテージ・フォロワ
６０を介してインピーダンス変換されたキャパシタＣ５
の電位とが入力されるので、キャパシタＣ５の電位をデ
コード電位として、クロックランイン信号に続くコード
データをデコードすることができる。
【００５８】以上に説明したとおり、実施の形態４にか
かるデータスライサ回路によれば、実施の形態１〜３に
示したデータスライサ回路を重畳信号検知回路１００と
し、その重畳信号検知回路１００からクロックランイン
信号有りの検知信号が出力された場合のみ、そのクロッ
クランイン信号の平均電位をデコード電位としてホール
ドするので、デコード電位の誤った平均化動作を抑制す
ることが可能となる。
【００５９】実施の形態５．つぎに、実施の形態５にか
かるデータスライサ回路について説明する。図７は、実
施の形態５にかかるデータスライサ回路の概略構成を示
すブロック図である。実施の形態５にかかるデータスラ
イサ回路は、図５に示したスイッチＳＷ８に換えて、一
端が、重畳信号検知回路１００内のノードＮ１か、電圧
源８０の正極側かのいずれかに接続され、他端がキャパ
シタＣ５の一端に接続されるとともに、ＮＡＮＤゲート
５０の出力信号によって選択制御されるスイッチＳＷ９
を設けている。
【００６０】ここでは、スイッチＳＷ９の動作について
説明する。なお、他の動作は実施の形態４において説明
したとおりであるので、ここではその説明を省略する。
重畳信号検知回路１００から、クロックランイン信号有
りと判定されたことを示す論理レベル“Ｈ”の検知信号
が出力された場合には、スイッチＳＷ９の一端は、重畳
信号検知回路１００内のノードＮ１側に選択され、実施
の形態４と同様に動作する。
【００６１】一方、重畳信号検知回路１００から、クロ
ックランイン信号無しと判定されたことを示す論理レベ
ル“Ｌ”の検知信号が出力された場合には、ＮＡＮＤゲ
ート５０は論理レベル“Ｌ”の信号を出力し、スイッチ
ＳＷ９の一端は、電圧源８０の正極側に選択される。す
なわち、この場合、キャパシタＣ５は電圧源８０の供給
電圧でチャージされる。ここで、電圧源８０の供給電圧
をデコード電位付近に設定しておくことで、キャパシタ
Ｃ５の電位を常にデコード電位付近に維持することがで
きる。
【００６２】以上に説明したとおり、実施の形態５にか
かるデータスライサ回路によれば、実施の形態４にかか
るデータスライサ回路において、クロックランイン信号
無しと判定された場合に、キャパシタＣ５にデコード電
位付近の電圧がチャージされるので、クロックランイン
信号有りと判定された場合のキャパシタＣ５へのチャー
ジが高速におこなえ、キャパシタＣ５の電位を安定した
デコード電位として即座に利用することができる。
【００６３】なお、上述した実施の形態５において、電
圧源８０に換えて、複数の異なる電圧供給点を提供する
ことができる電圧源を設け、スイッチＳＷ９によって選
択される電位を、例えばクロックランイン信号のＩＲＥ
振幅に応じて変更できるように制御してもよい。特に、
ＣＣサービスとＩＤ−１サービスのデータ振幅は、それ
ぞれ５０ＩＲＥと７０ＩＲＥとで異なっているため、ク
ロックランイン信号無しの判定時に、それらサービスの
規格に応じた電位をキャパシタＣ５にチャージさせてお
くことができる。すなわち、様々なビデオ信号ソースに
対応したデータスライスをおこなうことができる。
【００６４】さらにこの場合、クロックランイン信号有
りの判定時のキャパシタＣ５にチャージされた電位を、
ＡＤコンバータなどで予め検出しておくことで、例え
ば、検出された電位に最も近い電圧供給点を、スイッチ
ＳＷ９によって選択するようにしてもよい。
【００６５】
【発明の効果】以上、説明したとおり、この発明によれ
ば、比較手段によって、映像信号にＣＣサービス等の重
畳信号が重畳されているか否かを検知することができる
ので、この検知信号に基づいてデコード電位の保持タイ
ミング等を知得することができ、安定したデコード電位
を用いてデータスライス処理を実行することができると
いう効果を奏する。
【００６６】つぎの発明によれば、重畳信号を検知する
条件として、検知対象となる映像信号に対し、一定の電
位以上を要求することができ、ノイズ等で不安定となっ
た映像信号を重畳信号として誤って検知することがなく
なるという効果を奏する。
【００６７】つぎの発明によれば、比較手段によって、
映像信号にＣＣサービス等の重畳信号のうちの基準クロ
ック信号のクロック数をカウントし、そのカウント数に
基づいて、重畳信号の有無を判定するので、より厳格な
重畳信号の検出をおこなうことができ、検出の信頼性を
向上させることができるという効果を奏する。
【００６８】つぎの発明によれば、重畳信号の有無に応
じて、デコード電位を適切なタイミングで保持すること
ができるので、安定したデコード電位を用いてデータス
ライス処理を実行することができるという効果を奏す
る。
【００６９】つぎの発明によれば、重畳信号が検知され
ない場合に、デコード電位として一定の電位を保持する
ので、本来のデコード電位を確保するまでの時間を短縮
することができ、高速なデータスライス処理を実現でき
るという効果を奏する。
【００７０】つぎの発明によれば、重畳信号が検知され
ない場合に、デコード電位として、複数の異なる種の重
畳信号に応じた電位を保持するので、本来のデコード電
位を確保するまでの時間を短縮することができ、高速な
データスライス処理を実現できるとともに、複数の異な
るサービスを享受できるという効果を奏する。
【図面の簡単な説明】
【図１】 実施の形態１にかかるデータスライサ回路の
概略構成を示すブロック図である。
【図２】 実施の形態１にかかるデータスライサ回路の
動作を説明するためのタイミングチャートである。
【図３】 実施の形態２にかかるデータスライサ回路の
概略構成を示すブロック図である。
【図４】 実施の形態３にかかるデータスライサ回路の
概略構成を示すブロック図である。
【図５】 実施の形態４にかかるデータスライサ回路の
概略構成を示すブロック図である。
【図６】 、実施の形態４にかかるデータスライサ回路
の動作を説明するためのタイミングチャートである。
【図７】 実施の形態５にかかるデータスライサ回路の
概略構成を示すブロック図である。
【図８】 従来のデータスライサ回路の概略構成を示す
ブロック図である。
【図９】 従来のデータスライサ回路の動作を説明する
ためのタイミングチャートである。
【符号の説明】
１０，１１０ クランプ回路、２０，７０ 比較器、３
０，４０，８０ 電圧源、５０ ＮＡＮＤゲート、６０
ボルテージ・フォロワ、１００ 重畳信号検知回路、
１２０ 差動アンプ、Ｃ１〜Ｃ３，Ｃ５，Ｃ１０，Ｃ１
１ キャパシタ、Ｒ１，Ｒ２，Ｒ８ 抵抗、ＳＷ１〜Ｓ
Ｗ４，ＳＷ８〜ＳＷ１０ スイッチ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 7/088 (72)発明者 井上 哲彦 兵庫県伊丹市中央三丁目１番17号 三菱電 機システムエル・エス・アイ・デザイン株 式会社内 Ｆターム(参考） 5C063 DA03 DA13 DB02 EA01 EB03

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 映像信号に重畳された信号（以下、重畳
    信号）を所定のデコード電位でスライスしてデコードす
    るデータスライサ回路において、 前記映像信号のペデスタル電位を保持する第１の保持手
    段と、 前記重畳信号の基準クロック信号が配置される期間内に
    位置した信号を、平均化して保持する第２の保持手段
    と、 前記第２の保持手段によって保持された電位（以下、第
    １の保持電位）と前記第１の保持手段によって保持され
    た電位（以下、第２の保持電位）とを入力し、前記第２
    の保持電位が前記第１の保持電位よりも大きい場合に、
    前記重畳信号が存在している旨を示す検知信号を出力す
    る比較手段と、 を備えたことを特徴とするデータスライサ回路。
  2. 【請求項２】 前記比較手段は、前記第１の保持電位に
    換えて、当該第１の保持電位に所定の電位を加算した電
    位を入力することを特徴とする請求項１に記載のデータ
    スライサ回路。
  3. 【請求項３】 映像信号に重畳された信号（以下、重畳
    信号）を所定のデコード電位でスライスしてデコードす
    るデータスライサ回路において、 前記重畳信号の基準クロック信号が配置される期間内に
    位置した信号を、平均化して保持する保持手段と、 前記映像信号と、前記保持手段によって保持された電位
    に（前記重畳信号のピーク電位−前記映像信号のペデス
    タル電位）／２で定まる電位を加算した電位（以下、比
    較電位）を入力し、前記映像信号と前記比較電位の差分
    によって生成されるクロックの数をカウントし、カウン
    トした結果が所定数であれば、前記重畳信号が存在して
    いる旨を示す検知信号を出力する比較手段と、 を備えたことを特徴とするデータスライサ回路。
  4. 【請求項４】 前記比較手段から出力された検知信号が
    前記重畳信号の存在を示す場合に、前記重畳信号の基準
    クロック信号を平均化して前記デコード電位として保持
    するデコード電位保持手段を備えたことを特徴とする請
    求項１、２または３に記載のデータスライサ回路。
  5. 【請求項５】 前記デコード電位保持手段は、前記比較
    手段から出力された検知信号が前記重畳信号の存在を示
    さない場合に、所定の電位を保持することを特徴とする
    請求項４に記載のデータスライサ回路。
  6. 【請求項６】 前記映像信号は、複数の異なる種の重畳
    信号が重畳され、 前記デコード電位保持手段は、前記比較手段から出力さ
    れた検知信号が前記重畳信号の存在を示さない場合に、
    前記重畳信号の種類に応じて異なる電位を保持すること
    を特徴とする請求項４に記載のデータスライサ回路。
JP2001104562A 2001-04-03 2001-04-03 データスライサ回路 Pending JP2002300542A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001104562A JP2002300542A (ja) 2001-04-03 2001-04-03 データスライサ回路
US09/918,798 US6734918B2 (en) 2001-04-03 2001-08-01 Data slicer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001104562A JP2002300542A (ja) 2001-04-03 2001-04-03 データスライサ回路

Publications (1)

Publication Number Publication Date
JP2002300542A true JP2002300542A (ja) 2002-10-11

Family

ID=18957400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001104562A Pending JP2002300542A (ja) 2001-04-03 2001-04-03 データスライサ回路

Country Status (2)

Country Link
US (1) US6734918B2 (ja)
JP (1) JP2002300542A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI240491B (en) * 2005-01-11 2005-09-21 Richwave Technology Corp Data slicer with source degradation structure
CN100425069C (zh) * 2005-02-06 2008-10-08 立积电子股份有限公司 具有源极退化架构的资料分割器
TWI374661B (en) * 2006-03-13 2012-10-11 Realtek Semiconductor Corp Image processing chip and related method
JP2007288260A (ja) * 2006-04-12 2007-11-01 Matsushita Electric Ind Co Ltd Ｖｂｉデータスライス回路
US7796193B2 (en) * 2006-06-29 2010-09-14 Mediatek Inc. Method of adaptive slicing signal
US20130002304A1 (en) * 2011-06-30 2013-01-03 Pio Balmelli Threshold tracking edge detection
US9741449B1 (en) * 2016-08-09 2017-08-22 Nxp Usa, Inc. Sample and hold circuit
US10050526B2 (en) 2016-08-09 2018-08-14 Nxp Usa, Inc. Switching power converter
US9680453B1 (en) 2016-08-09 2017-06-13 Nxp Usa, Inc. Oscillator circuit

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1523307A (en) * 1975-12-09 1978-08-31 Aston Electronic Dev Data slicing apparatus and method
NL7902093A (nl) * 1979-03-16 1980-09-18 Koninkl Philips Electronics Nv Zelfinstellend filter met een vertragingsschakeling.
JPS598485A (ja) * 1982-07-05 1984-01-17 Matsushita Electric Ind Co Ltd 文字多重放送受信機
JPS59112783A (ja) * 1982-12-20 1984-06-29 Sony Corp デジタルデ−タ受信機
JPS59141886A (ja) 1983-02-02 1984-08-14 Matsushita Electric Ind Co Ltd デ−タスライス回路
JPS6093891A (ja) 1983-10-27 1985-05-25 Mitsubishi Electric Corp テレビジヨン文字多重デ−タ・スライス回路
JP2698225B2 (ja) * 1991-04-15 1998-01-19 シャープ株式会社 サンプルホールド回路
US5754250A (en) * 1992-02-18 1998-05-19 Cooper; J. Carl Synchronizing signal separating apparatus and method
US5404172A (en) * 1992-03-02 1995-04-04 Eeg Enterprises, Inc. Video signal data and composite synchronization extraction circuit for on-screen display
US5371545A (en) * 1992-03-11 1994-12-06 Thomson Consumer Electronics, Inc. Auxiliary video data slicer with adjustable window for detecting the run in clock
JP2598913Y2 (ja) * 1992-07-27 1999-08-23 ミツミ電機株式会社 データスライサ
US5666167A (en) * 1992-09-15 1997-09-09 Thomson Consumer Electronics, Inc. Bias control apparatus for a data slicer in an auxiliary video information decoder
US5481212A (en) * 1993-03-12 1996-01-02 Kabushiki Kaisha Toshiba Sample-and-hold circuit device
US5483289A (en) * 1993-12-22 1996-01-09 Matsushita Electric Industrial Co., Ltd. Data slicing circuit and method
JPH0845298A (ja) * 1994-07-29 1996-02-16 Nec Corp 差動サンプル・ホールド回路
JP3263557B2 (ja) 1995-03-08 2002-03-04 三洋電機株式会社 文字データのスライス回路
GB9508209D0 (en) * 1995-04-22 1995-06-07 Philips Electronics Uk Ltd Data slicer
KR100200691B1 (ko) * 1995-12-15 1999-06-15 윤종용 상관이중 샘플링 장치
US5831562A (en) * 1996-07-12 1998-11-03 Sipex Corporation Differential sample and hold circuit with common mode sampling for an analog-to-digital converter
KR100217182B1 (ko) * 1997-05-12 1999-09-01 윤종용 데이타 슬라이스 회로
CN1132423C (zh) * 1998-04-22 2003-12-24 因芬尼昂技术股份公司 接收视频和图文电视信号的接收设备
KR100307588B1 (ko) * 1998-07-20 2001-10-19 윤종용 데이터 슬라이서
KR100304882B1 (ko) * 1998-10-15 2001-09-24 구자홍 데이터슬라이서
KR100689033B1 (ko) * 2001-02-02 2007-03-08 삼성전자주식회사 데이터 슬라이서 및 이를 적용한 알에프 수신기

Also Published As

Publication number Publication date
US20020140856A1 (en) 2002-10-03
US6734918B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
KR100307979B1 (ko) 보조비디오데이타슬라이서
JP2002300542A (ja) データスライサ回路
US5576770A (en) Adaptive synchronizing signal separator
US6912009B2 (en) Data slice circuit separating data added to a signal superposed on a video signal based on slice level
US4581641A (en) Video noise detector
JPH0669214B2 (ja) クランプパルスの発生回路装置
EP0819352B1 (en) Vertical synchronisation signal detector
JPS6151473B2 (ja)
JP2620540B2 (ja) テレビジョン同期信号分離回路
KR950002212Y1 (ko) 수직동기 분리회로
KR890003223B1 (ko) 텔리텍스트 데이타 신호 검출회로
JPS6272278A (ja) 同期信号分離装置
JPH11261845A (ja) 映像信号処理回路
JP2869317B2 (ja) テレビジョン信号の制御信号検出回路
JP2595755B2 (ja) バーストゲートパルス切換装置
JP3149778B2 (ja) 記録方式判別装置
JPH0556303A (ja) 同期回路
JP2007134912A (ja) データスライス回路
JPH07336555A (ja) 同期信号判別装置
JPH0478231B2 (ja)
JPH0583656A (ja) 音声ミユート信号発生回路
JPH0211195B2 (ja)
JPH089288A (ja) 識別制御信号復号回路
JPH0879717A (ja) データスライス回路
JPH08289216A (ja) データスライス回路