KR0166791B1 - Program memory testing device and method for one chip microcomputer - Google Patents
Program memory testing device and method for one chip microcomputer Download PDFInfo
- Publication number
- KR0166791B1 KR0166791B1 KR1019940025719A KR19940025719A KR0166791B1 KR 0166791 B1 KR0166791 B1 KR 0166791B1 KR 1019940025719 A KR1019940025719 A KR 1019940025719A KR 19940025719 A KR19940025719 A KR 19940025719A KR 0166791 B1 KR0166791 B1 KR 0166791B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- program memory
- memory unit
- address
- unit
- Prior art date
Links
Landscapes
- Microcomputers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명은 원칩 마이크로 컴퓨터에 관한 것으로, 특히 프로그램 메모리부의 테스트와 진행중에 다른 기능블록의 테스트도 동시에 할 수 있게 하여 테스트 시간을 줄일 수 있는 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a one-chip microcomputer, and more particularly, to an apparatus and method for testing a program memory unit of a one-chip microcomputer which can reduce the test time by simultaneously testing a program memory unit and testing other functional blocks in progress.
상기와 같은 본 발명의 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트장치는 시스템 전체를 제어하는 중앙처리장치와, 인터럽트 기능을 제어하는 인터럽트 컨트롤러와, 데이터에 관한 정보를 저장하는 데이터 메모리부와, 메인시스템과 온라인 또는 오프라인으로 연결되어 입,출력을 행하는 주변장치부와, 특정패턴을 갖는 각각의 프로그램 정보를 기억하는 프로그램 메모리부와, 제1절환스위치에 의해 절환 동작되는 어드레스 버스라인을 통하여 상기 프로그램 메모리부에 어드레스를 지정하는 어드레스 카운터 수단부와, 제2절환스위치에 의해 절환 동작되는 데이터 버스라인을 통하여 상기 프로그램 메모리부의 지정된 어드레스의 전체 데이터를 계산, 저장하는 체크 섬(cheak Sum)계산수단부와, 상기 제1, 2절환스위치 및 어드레스 카운터 수단부를 제어하는 테스트 모드절환수단부와, 상기 체크섬(cheak Sum) 계산수단부의 전체 데이터의 포트출력 및 시스템 전반의 데이터를 입력 또는 출력하는 입력/출력포트를 포함하여 이루어지고 방법은 테스트 모드로 절환하여 프로그램 메모리부의 전어드레스 데이터를 체크 섬(cheak Sum)하는 제1스텝과, 상기 제1스텝 진행중에 이원적으로 프로그램 메모리부를 제외한 각 기능부의 테스트를 실행하는 제2스텝과, 상게 제2스텝의 실행종료를 확인하고 상기 체크섬된 전체 데이터를 기대값과 비교하고 그 결과에 따라 양품과 불량품으로 판정하는 제3스텝을 포함하여 이루어진다.The program memory unit test apparatus of the one-chip microcomputer of the present invention includes a central processing unit for controlling the entire system, an interrupt controller for controlling the interrupt function, a data memory unit for storing information about data, a main system, The program memory unit is connected to an on-line or off-line peripheral unit for input / output, a program memory unit for storing respective program information having a specific pattern, and an address bus line for switching by a first switching switch. An address counter means section for assigning an address to the checksum, a check sum calculation means section for calculating and storing all data of the designated address of the program memory section through a data bus line switched by the second switch; The first and second switch and address counter means And a test mode switching means for controlling and an input / output port for inputting or outputting the data of the whole data and the system-wide data of the check sum calculation means, and the method is switched to the test mode. The first step of performing a checksum sum of all the address data of the memory unit, the second step of executing the tests of each functional unit except the program memory unit while the first step is in progress, and the completion of the second step. And a third step of comparing the entire checksum data with the expected value and determining the good and bad according to the result.
Description
제1도는 종래의 원칩 마이크로 컴퓨터의 구성블럭도.1 is a block diagram of a conventional one-chip microcomputer.
제2도는 종래의 프로그램 메모리부 테스트방법을 나타낸 흐름도.2 is a flow chart showing a conventional program memory unit test method.
제3도는 본 발명의 원칩 마이크로 컴퓨터의 구성블럭도.3 is a block diagram of a one-chip microcomputer of the present invention.
제4도는 본 발명의 프로그램 메모리부 테스트방법을 나타낸 흐름도.4 is a flowchart illustrating a test method of a program memory unit of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
30 : 인터럽트 컨트롤러 31 : 중앙처리장치30: interrupt controller 31: central processing unit
32 : 데이터메모리부 33 : 주변장치부32: data memory section 33: peripheral device section
34 : 테스트 모드 절환수단부 35 : 어드레스 카운터 수단부34: test mode switching means section 35: address counter means section
36 : 프로그램 메모리부 37 : 체크섬(cheak Sum) 계산수단부36: program memory section 37: check sum calculation means section
38 : 입력/출력 포트 39 : 데이터 버스라인38: input / output port 39: data busline
40 : 어드레스 버스라인 41 : 제1절환스위치40: address bus line 41: first switch
42 : 제2절환스위치42: second switching switch
본 발명은 원칩 마이크로 컴퓨터에 관한 것으로, 특히 프로그램 메모리부의 테스트 진행중에 다른 기능 블록의 테스트도 동시에 할 수 있게하여 테스트시간을 줄일 수 있는 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a one-chip microcomputer, and more particularly, to an apparatus and method for testing a program memory unit of a one-chip microcomputer that can simultaneously test other functional blocks while testing a program memory unit, thereby reducing the test time.
이하, 첨부된 도면을 참고하여 종래의 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트에 대하여 설명하면 다음과 같다.Hereinafter, a program memory unit test of a conventional one chip microcomputer will be described with reference to the accompanying drawings.
제1도는 종래의 원칩 마이크로 컴퓨터의 구성블럭도이고, 제2도는 종래의 프로그램 메모리부 테스트 방법을 나타낸 흐름도이다.1 is a block diagram of a conventional one-chip microcomputer, and FIG. 2 is a flowchart illustrating a conventional test method of a program memory unit.
먼저, 제1도에서와 같이 종래의 원칩 마이크로 컴퓨터는 인터럽트 컨트롤러(1), 중앙처리장치(2), 데이터메모리부(3), 프로그램 메모리부(4), 주변장치부(5), 입력/출력포트(6)로 구성되며 상기의 각 기능부들은 어드레스 버스라인(7)과 데이터 버스라인(8)을 통하여 구조적, 기능적으로 상호 연결되어있다.First, as shown in FIG. 1, the conventional one-chip microcomputer includes an interrupt controller 1, a central processing unit 2, a data memory unit 3, a program memory unit 4, a peripheral unit 5, and input / Each of the above functional units is structurally and functionally interconnected through an address busline 7 and a data busline 8.
상기와 같이 구성된 원칩 마이크로 컴퓨터는 양품과 불량품을 선별하기 위하여 테스트를 실시하게 된다.The one-chip microcomputer configured as described above is subjected to a test for screening good and defective products.
테스트를 할 때는 입력/출력포트(6), 데이터 버스라인(8)을 통해 각 기능부에 데이터를 인가하고 그 결과를 입력/출력포트(6)로 읽어내어 기대값과 일치하는지의 여부를 판단하게 된다.In the test, data is applied to each functional unit through the input / output port 6 and the data bus line 8, and the result is read into the input / output port 6 to determine whether it matches the expected value. Done.
프로그램 메모리부(4)에는 쓰이는 용도에 따라 프로그램 데이터가 다르게 코딩되게 된다.In the program memory section 4, program data is coded differently depending on the intended use.
이때 프로그램 메모리부(4)에 적정한 정보가 코딩되었는지를 테스트하게 된다.At this time, it is tested whether the appropriate information is coded in the program memory section 4.
상기의 테스트방법을 종래의 프로그램 메모리 테스트방법을 나타낸 흐름도인 제2도를 참고하여 설명하면 다음과 같다.The above test method will be described with reference to FIG. 2, which is a flowchart illustrating a conventional program memory test method.
먼저, 프로그램 메모리부(4)의 어드레스가번지로 지정되고 번지의 프로그램 메모리부(4)의 데이터가 입력/출력포트(6)로 출력되어 출력데이터가 기대값과 일치하는지를 비교하여 그렇지 않으면 불량으로 판정되어 상기의 원칩 마이크로 컴퓨터는 불량으로 판정되게 된다.First, the address of the program memory section 4 It is designated as a address and the data of the program memory section 4 of the address is outputted to the input / output port 6, and the output data is compared with the expected value. Will be.
만약, 출력데이터가 기대값과 일치하면, 어드레스를 1번지 증가시켜 상기의 테스트를 계속하여 끝번지까지 이상이 없다면 원칩 마이크로 컴퓨터는 양품으로 처리하고 테스트를 끝내게 된다If the output data matches the expected value, if the address is increased by one address and the above test continues and there is no problem until the end address, the one-chip microcomputer processes the product and finishes the test.
그러나 상기와 같은 종래의 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트 장치 및 방법에 있어서는 프로그램 메모리부(4)를 테스트할 때 원칩 마이크로 컴퓨터의 다른 각 기능부를 테스트할 수 없기 때문에 프로그램 메모리부의 대용량화에 따른 테스트 시간의 증가와 테스트 비용의 증가가 발생하는 문제점이 있었다.However, in the program memory unit test apparatus and method of the conventional one-chip microcomputer as described above, since each of the other functional units of the one-chip microcomputer cannot be tested when the program memory unit 4 is tested, the test time according to the increase in the capacity of the program memory unit There was a problem that the increase of and the increase of the test cost occurred.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로써, 프로그램 메모리부의 테스트나 동시에 다른 기능의 각 블록의 테스트를 동시에 실시할 수 있게 하여 테스트 시간을 줄이고 그에 따른 비용의 증가를 줄이는 보다 효율적인 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트장치 및 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and it is possible to simultaneously perform a test of a program memory unit or a test of each block of a different function at the same time, thereby reducing test time and increasing costs accordingly. An object of the present invention is to provide an apparatus and method for testing a program memory part of an efficient one chip microcomputer.
상기의 목적을 달성하기 위한 본 발명의 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트장치는 시스템 전체를 제어하는 중앙처리장치와, 인터럽트 기능을 제어하는 인터럽트 컨트롤러와, 데이터에 관한 정보를 저장하는 데이터 메모리부와, 메인시스템과 온라인 또는 오프라인으로 연결되어 입,출력을 행하는 주변장치부와, 특정 패턴을 갖는 각각의 프로그램 정보를 기억하는 프로그램 메모리부와, 제1절환스위치에 의해 절환 동작되는 어드레스 버스라인을 통하여 상기 프로그램 메모리부에 어드레스를 지정하는 어드레스 카운터 수단부와, 제2절환스위치에 의해 절환 동작되는 데이터 버스라인을 통하여 상기 프로그램 메모리부의 지정된 어드레스의 전체데이터를 계산, 저장하는 체크 섬(cheak Sum)계산 수단부와, 상기 제1, 2절환스위치 및 어드레스 카운터 수단부를 제어하는 테스트 모드 절환수단부와, 상기 체크섬(cheak Sum) 계산수단부의 전체 데이터의 포트출력 및 시스템 전반의 데이터를 입력 또는 출력하는 입력/출력 포트를 포함하여 이루어지는 것을 특징으로 하고 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트 방법은 테스트 모드로 절환하여 프로그램 메모리부의 전 어드레스 데이터를 체크 섬(cheak Sum)하는 제1스텝과, 상기 제1스텝 진행중에 이원적으로 프로그램 메모리부를 제외한 각 기능부의 테스트를 실행하는 제2스텝과, 상기 제2스텝의 실행 종료를 확인하고 상기 체크 섬된 전체 데이터를 기대값과 비교하고 그 결과에 따라 양품과 불량품으로 판정하는 제3스텝을 포함하여 이루어지는 것을 특징으로 한다.The program memory unit test apparatus of the one-chip microcomputer of the present invention for achieving the above object includes a central processing unit for controlling the entire system, an interrupt controller for controlling the interrupt function, a data memory unit for storing information about the data; Through a peripheral device connected to the main system online or offline to perform input / output, a program memory unit for storing respective program information having a specific pattern, and an address bus line switched by the first switching switch. A check sum calculation for calculating and storing all data of the designated address of the program memory unit through an address counter means unit for assigning an address to the program memory unit and a data bus line switched by a second switch; Means section, the first and second selector switch and address And a test mode switching means unit for controlling the counter counter unit, and an input / output port for inputting or outputting the overall port data of the check sum calculation unit and the data of the entire system. The test method of the program memory unit of the microcomputer includes a first step of switching to a test mode to check sum of all address data of the program memory unit, and testing of each functional unit except for the program memory unit during the first step. And a third step of confirming the completion of the execution of the second step, comparing the checksum total data with an expected value, and determining a good or defective product according to the result. .
상기와 같은 본 발명의 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트장치 및 방법을 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.The program memory unit test apparatus and method of the one-chip microcomputer of the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명의 원칩 마이크로 컴퓨터의 구성블럭도이고 제4도는 본 발명의 프로그램 메모리부 테스트방법을 나타낸 흐름도이다.3 is a block diagram of a one-chip microcomputer of the present invention, and FIG. 4 is a flowchart showing a test method of a program memory unit of the present invention.
먼저, 본 발명의 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트장치는 제3도에서와 같이, 인터럽트 기능을 제어하는 인터럽트 컨트롤러(30), 시스템전체를 제어하는 중앙처리장치(31), 데이터에 관한 정보를 저장하는 데이터 메모리부(32), 메인 시스템과 온라인 또는 오프라인으로 연결되어 입,출력을 행하는 주변장치부(33), 특정 패턴을 갖는 각각의 프로그램 정보를 기억하는 프로그램 메모리부(36), 제1절환스위치(41)에 의해 절환 동작되는 어드레스 버스라인(40)을 통하여 상기 프로그램 메모리부(36)에 어드레스를 지정하는 어드레스 카운터 수단부(35)와, 제2절환스위치(42)에 의해 절환 동작되는 데이터 버스라인(39)을 통하여 상기 프로그램 메모리부(36)의 지정된 어드레스의 전체 데이터를 계산, 저장하는 체크 섬(cheak Sum) 계산수단부(37)와, 상기 제1, 2절환스위치(41)(42) 및 어드레스 카운터 수단부(35)를 제어하는 테스트 모드절환수단부(34)와, 상기 체크섬 계산수단부(37)의 전체 데이터의 포트 출력 및 시스템 전반의 데이터를 입력 또는 출력하는 입력/출력포트(38)를 포함하여 구성된다.First, the program memory unit test apparatus of the one-chip microcomputer of the present invention, as shown in FIG. 3, provides information on the interrupt controller 30 for controlling the interrupt function, the central processing unit 31 for controlling the entire system, and data. A data memory unit 32 for storing, a peripheral unit 33 for input / output connected to the main system online or offline, a program memory unit 36 for storing respective program information having a specific pattern, and a first Switching operation by the address counter means unit 35 which assigns an address to the program memory unit 36 via the address bus line 40 which is switched by the switching switch 41, and the second switching switch 42. A check sum calculation unit 37 for calculating and storing all data of the designated address of the program memory unit 36 through the data bus line 39; The test mode switching means 34 for controlling the two-switch switch 41, 42 and the address counter means 35, the port output of the entire data of the checksum calculation means 37, and the system-wide data. And an input / output port 38 for inputting or outputting.
이때, 상기 각 구성부는 어드레스 버스라인(40), 데이터 버스라인(39)으로 구조적, 기능적으로 상호 연결되어 있다.At this time, the components are structurally and functionally interconnected by the address busline 40 and the data busline 39.
상기와 같이 구성된 본 발명의 원칩 마이크로 컴퓨터의 프로그램 메모리부의 테스트장치의 동작을 설명하면 다음과 같다.Referring to the operation of the test device of the program memory unit of the one-chip microcomputer of the present invention configured as described above are as follows.
본 발명의 프로그램 메모리부의 테스트방법을 나타낸 흐름도인 제4도에서와 같이, 입력/출력포트(38)를 통하여 데이터를 인가하여 테스트 모드절환수단부(34)를 세팅시키면(401), 테스트 모드절환수단부(34)의 출력이 어드레스 카운터 수단부(35)를 인에이블시키고, 제1절환스위치(41)를 상기 어드레스 카운터 수단부(35)의 출력단과 프로그램 메모리부(36)의 입력단이 어드레스 버스라인(40)을 통하여 연결되도록 제어한다.As shown in FIG. 4, which is a flowchart illustrating a test method of the program memory unit of the present invention, when the test mode switching unit 34 is set by applying data through the input / output port 38 (401), the test mode switching is performed. The output of the means section 34 enables the address counter means section 35, and the first switching switch 41 connects the output terminal of the address counter means section 35 and the input terminal of the program memory section 36 to the address bus. Control to be connected via the line 40.
그리고 제2절환스위치(42)를 상기 프로그램 메모리부(36)의 출력단과 체크 섬(cheak Sum) 계산수단부(37)의 입력단이 데이터 버스라인(39)을 통하여 연결되도록 제어한다.The second switching switch 42 controls the output terminal of the program memory unit 36 and the input terminal of the check sum calculation unit 37 to be connected through the data bus line 39.
상기 테스트 모드절환수단부(34)의 세팅에 의해 인에이블되어진 어드레스 카운터수단부(35)가 어드레스를번지부터 1번지씩 증가시키면서 카운터하기 시작한다(402).The address counter means section 35 enabled by the setting of the test mode switching means section 34 sets the address. The counter starts counting by incrementing by one from the street (402).
상기 카운터값은 프로그램 메모리부(36)에 어드레스를 지정하게 되고 상기 지정 어드레스의 데이터는 체크 섬 계산수단부(37)에 의해 차례로 계산되어 저장된다(403)(404)(405).The counter value assigns an address to the program memory unit 36, and the data of the designated address is sequentially calculated and stored by the check sum calculation unit 37 (403, 404, 405).
상기의 프로그램 메모리부(36)의 테스트 진행시에 이원적으로 프로그램 메모리부(36)를 제외한 특정블럭의 테스트가 진행되게 된다(406)(407).When the test of the program memory unit 36 proceeds, the test of the specific block except for the program memory unit 36 is performed 406 and 407.
상기의 프로그램 메모리부(36)를 제외한 특정블럭의 테스트가 종료되면(408), 체크섬 계산수단부(37)의 전체 데이터가 입력/출력 포트(38)를 통하여 포트출력되어(409) 기대값과 비교되어 양품 또는 불량을 판단하게 된다(410).When the test of the specific block except for the program memory unit 36 is completed (408), the entire data of the checksum calculation unit 37 is ported out through the input / output port 38 (409). The comparison is made to determine whether good or bad (410).
상기의 결과가 불량일 경우 사용자의 선택에 의해 불량 어드레스를 찾기위한 분석테스트를 실시하게 된다(411).If the above result is bad, an analysis test for searching for a bad address by user selection is performed (411).
분석테스트는 테스트 모드절환수단부(34)를 리세팅하여(412) 지정번지에 따른(413) 프로그램 메모리부(36)의 데이터를 순차적으로 포트 출력하여(414) 기대값과 비교 판단하여(415) 불량 어드레스를 체크하게 된다(416)(417)(418).The analysis test resets the test mode switching unit 34 (412), sequentially outputs the data of the program memory unit 36 according to the designated address (414), and compares the expected value with the expected value (415). The bad address is checked (416, 417, 418).
상기와 같은 본 발명의 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트장치 및 방법은 프로그램 메모리부의 테스트 진행중에 프로그램 메모리부를 제외한 각 기능 블록의 테스트를 이원적으로 병행 실시하여 프로그램 메모리부의 대용량화에 따른 테스트 시간의 증가를 막고 테스트비용을 감소시킬 수 있다.The program memory unit test apparatus and method of the one-chip microcomputer according to the present invention increases the test time due to the large capacity of the program memory unit by performing parallel testing of each function block except the program memory unit during the test of the program memory unit. To reduce test costs.
Claims (3)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940025719A KR0166791B1 (en) | 1994-10-07 | 1994-10-07 | Program memory testing device and method for one chip microcomputer |
JP7286357A JP2926175B2 (en) | 1994-10-07 | 1995-10-09 | Apparatus and method for testing program memory section of one-chip microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940025719A KR0166791B1 (en) | 1994-10-07 | 1994-10-07 | Program memory testing device and method for one chip microcomputer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR0166791B1 true KR0166791B1 (en) | 1999-01-15 |
Family
ID=19394654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940025719A KR0166791B1 (en) | 1994-10-07 | 1994-10-07 | Program memory testing device and method for one chip microcomputer |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2926175B2 (en) |
KR (1) | KR0166791B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100577793B1 (en) * | 2001-12-31 | 2006-05-11 | 비오이 하이디스 테크놀로지 주식회사 | Nonvolatile memory device |
KR101686464B1 (en) | 2015-09-14 | 2016-12-14 | 엘아이지넥스원 주식회사 | Apparatus and method for inspecting memory for sbc |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6148044A (en) * | 1984-08-15 | 1986-03-08 | Hitachi Ltd | Diagnosis system of processor |
JPS62126449A (en) * | 1985-11-28 | 1987-06-08 | Mitsubishi Electric Corp | Diagnosing and detecting method for abnormal address in storage device |
JPH03257684A (en) * | 1990-03-08 | 1991-11-18 | Matsushita Electric Ind Co Ltd | Microcomputer |
-
1994
- 1994-10-07 KR KR1019940025719A patent/KR0166791B1/en not_active IP Right Cessation
-
1995
- 1995-10-09 JP JP7286357A patent/JP2926175B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100577793B1 (en) * | 2001-12-31 | 2006-05-11 | 비오이 하이디스 테크놀로지 주식회사 | Nonvolatile memory device |
KR101686464B1 (en) | 2015-09-14 | 2016-12-14 | 엘아이지넥스원 주식회사 | Apparatus and method for inspecting memory for sbc |
Also Published As
Publication number | Publication date |
---|---|
JPH08235014A (en) | 1996-09-13 |
JP2926175B2 (en) | 1999-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03269279A (en) | Semiconductor memory tester | |
JPH11153655A (en) | Ic chip inspection device using compressed digital test data and ic chip inspection method using the device | |
US6288955B1 (en) | Methods and systems for testing integrated circuit memory devices by overlappiing test result loading and test result analysis | |
US5704033A (en) | Apparatus and method for testing a program memory for a one-chip microcomputer | |
KR0166791B1 (en) | Program memory testing device and method for one chip microcomputer | |
US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
JP2869243B2 (en) | Memory test equipment | |
JPH097388A (en) | Relief address analysis for testing of semiconductor | |
JP2002139552A (en) | Constitution for testing integrated circuit | |
JP2920561B2 (en) | Test method for one-chip microcomputer | |
JP2908401B1 (en) | Test system | |
JPH0945100A (en) | Method and equipment for testing nonvolatile memory | |
KR200264006Y1 (en) | Microcomputer with test circuit | |
JPH0619631A (en) | Initialization system for storage device | |
KR100192799B1 (en) | Apparatus for partially controlling errors | |
JP2549655B2 (en) | Testing equipment | |
JPH04130281A (en) | Memory ic tester | |
JPS6361694B2 (en) | ||
JPS6148108B2 (en) | ||
JPS6167168A (en) | Microcomputer | |
JPH08313602A (en) | Test pattern generator for lsi | |
JPH0943315A (en) | Ic test device | |
JPH05241881A (en) | Electronic device for evaluation and evaluation device | |
JPH0829498A (en) | Device for writing expectation pattern onto pattern memory | |
JPS6122820B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050824 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |