JPS641680Y2 - - Google Patents

Info

Publication number
JPS641680Y2
JPS641680Y2 JP19539083U JP19539083U JPS641680Y2 JP S641680 Y2 JPS641680 Y2 JP S641680Y2 JP 19539083 U JP19539083 U JP 19539083U JP 19539083 U JP19539083 U JP 19539083U JP S641680 Y2 JPS641680 Y2 JP S641680Y2
Authority
JP
Japan
Prior art keywords
mode
time
signal
output
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19539083U
Other languages
Japanese (ja)
Other versions
JPS60104794U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19539083U priority Critical patent/JPS60104794U/en
Publication of JPS60104794U publication Critical patent/JPS60104794U/en
Application granted granted Critical
Publication of JPS641680Y2 publication Critical patent/JPS641680Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 この考案は、基本時計モードのほかに複数の他
機能モードを有し、また前記基本時計モード以外
の他のモードから所定時間後に前記基本時計モー
ドへモードが自動復帰する自動復帰装置を有する
電子時計に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] This invention has a plurality of other function modes in addition to the basic clock mode, and also changes to the basic clock mode after a predetermined time from a mode other than the basic clock mode. The present invention relates to an electronic watch having an automatic return device that automatically returns to normal mode.

〔従来技術〕[Prior art]

従来、モード切換えスイツチによつて基本時計
モードから他のモード、例えばアラームモードへ
モードを切換えると表示状態も切換えたモードの
表示に変化するが、このモード切換時から所定時
間が経過すると前記基本時計モードへモードが自
動的に復帰する自動復帰装置を備えたものがあつ
た。この場合、前記モード切換えスイツチにはメ
カスイツチ(機械式スイツチ)またはタツチスイ
ツチが利用されている。
Conventionally, when switching from the basic clock mode to another mode, such as an alarm mode, using a mode changeover switch, the display state changes to the display of the switched mode, but when a predetermined period of time has elapsed from the time of this mode switching, the basic clock Some models were equipped with an automatic return device that automatically returned to the current mode. In this case, a mechanical switch or a touch switch is used as the mode changeover switch.

〔従来技術の問題点〕[Problems with conventional technology]

モード切換えスイツチにタツチスイツチを利用
した場合、メカスイツチを利用した場合とちがつ
て、電子時計を腕にはめた使用者が例えば腕組み
をした際などに無意識のうちにタツチスイツチを
オンしてしまい安く、そのときの設定モードが他
のモードへ移行してしまうことが多い。そして基
本時計モードへの自動復帰時間が長く設定されて
いたときには、使用者本人が気付かないうちに他
のモードが表示されていたため、時計を見たとき
奇異に思つたり、また知りたい現在時刻を直ちに
知りえず、復帰のためのスイツチ操作を行わねば
ならぬ等の問題があつた。
When a touch switch is used as a mode changeover switch, unlike when a mechanical switch is used, a user who wears an electronic watch on his or her wrist may unconsciously turn on the touch switch when, for example, the user folds his or her arms. The current setting mode often shifts to another mode. When the automatic return time to the basic clock mode is set for a long time, other modes may be displayed without the user noticing, which may make the user feel strange when looking at the clock, or when they want to know the current time. There were problems such as not being able to immediately know what was going on, and having to operate a switch to recover.

〔考案の目的〕[Purpose of invention]

この考案は上述した従来の問題点を解消するた
めになされたもので、その目的とするところは、
モード切換え時の基本時計モードへの自動復帰
が、特にタツチスイツチを用いた場合においてス
ムーズに行えるようにした電子時計を提供するこ
とである。
This idea was made to solve the above-mentioned conventional problems, and its purpose is to:
To provide an electronic timepiece that can smoothly automatically return to a basic timepiece mode when switching modes, especially when a touch switch is used.

〔考案の要点〕[Key points of the idea]

モード切換えスイツチとしてタツチスイツチと
メカスイツチの双方を用いたとき、タツチスイツ
チの前記基本時計モードへの自動復帰時間の長さ
が、メカスイツチの自動復帰時間の長さより短か
くなるようにした手段を設けたことである。
When both a touch switch and a mechanical switch are used as a mode changeover switch, the automatic return time of the touch switch to the basic clock mode is shorter than the length of the automatic return time of the mechanical switch. be.

〔実施例〕〔Example〕

以下、図面を参照して一実施例を説明する。第
1図において、発振回路1は基本周波数信号を発
振分周後、周波数1Hzの信号を出力して時計回路
2、ストツプウオツチ回路4へ夫々与え、計時さ
せる。時計回路2は上記1Hzの信号を計数して現
在時刻情報を得て、その現在時在時刻情報を表示
切換回路5へ与える。アラーム回路3はアラーム
時刻を記憶しており、このアラーム時刻の情報は
表示切換回路5へ与えられている。また、アラー
ム回路3には時計回路2から現在時刻情報が与え
られていて、アラーム時刻と一致すると報音装置
7へ一致信号を与えて報音動作を行わせる。スト
ツプウオツチ回路4は上記1Hzの信号により計時
動作を行い、その計時時間情報は表示切換回路5
へ与えられている。
Hereinafter, one embodiment will be described with reference to the drawings. In FIG. 1, an oscillation circuit 1 oscillates and divides a fundamental frequency signal, outputs a signal with a frequency of 1 Hz, and supplies the signal to a clock circuit 2 and a stopwatch circuit 4, respectively, for time measurement. The clock circuit 2 counts the 1 Hz signal to obtain current time information, and provides the current time information to the display switching circuit 5. The alarm circuit 3 stores an alarm time, and this alarm time information is given to the display switching circuit 5. Further, the alarm circuit 3 is supplied with current time information from the clock circuit 2, and when it coincides with the alarm time, a coincidence signal is given to the sound alarm device 7 to cause it to perform a sound alarm operation. The stopwatch circuit 4 performs timekeeping operation using the above 1Hz signal, and the timekeeping information is sent to the display switching circuit 5.
is given to.

スイツチS1,S2,S3の各入力側は接地(“0”
レベル)され、また各出力側は夫々、スイツチ制
御部8へ接続されている。而してこれらスイツチ
S1,S2,S3は共に時計ケース表面上に設けられて
おり、またスイツチS1,S3はタツチスイツチから
成り、スイツチS2はメカスイツチ(押釦などの機
械式スイツチ)から成つている。このうちスイツ
チS1は各モードにおいて時刻セツトを行うときに
セツト時刻の早送り操作などに用いられる。また
スイツチS2は基本時計モードおよびアラームモー
ドにおいてその時刻セツトモードのセツト、リセ
ツトを行うときに用いられる。更にスイツチS3
モード切換えに用いられる。
Each input side of switches S 1 , S 2 , and S 3 is grounded (“0”
level), and each output side is connected to a switch control section 8, respectively. Then these switches
S 1 , S 2 , and S 3 are all provided on the surface of the watch case, and switches S 1 and S 3 are touch switches, and switch S 2 is a mechanical switch (a mechanical switch such as a push button). Among these, switch S1 is used for fast forwarding the set time when setting the time in each mode. Further, switch S2 is used to set and reset the time setting mode in the basic clock mode and alarm mode. Furthermore, switch S3 is used for mode switching.

スイツチ制御部8は前記スイツチS1,S2,S3
各出力を入力して基本時計モード、アラームモー
ド、ストツプウオツチモードを夫々指定するモー
ド指定信号a,b,cを出力し、対応する計時回
路2、アラーム回路3、ストツプウオツチ回路4
へ夫々与える。また、基本時計モード及びアラー
ムモードにおいて、修正モードに入つた場合、修
正モード指定信号fを表示切換回路5へ出力す
る。また、基本時計時刻モード及びアラーム修正
モードにおいては、桁選択信号を与える信号d、
+1信号を与える信号eを夫々出力し、各回路
2,3へ与える。
The switch control unit 8 inputs the outputs of the switches S 1 , S 2 , and S 3 and outputs mode designation signals a, b, and c that designate the basic clock mode, alarm mode, and stopwatch mode, respectively; Corresponding clock circuit 2, alarm circuit 3, stopwatch circuit 4
give to each. Further, in the basic clock mode and the alarm mode, when entering the correction mode, a correction mode designation signal f is output to the display switching circuit 5. In addition, in the basic clock time mode and alarm correction mode, a signal d giving a digit selection signal;
A signal e giving a +1 signal is outputted and applied to each circuit 2, 3.

前記表示切換回路5には前記モード信号a,
b,cが共に入力し、何れかの回路2,3,4か
らの1つの情報のみを選択して表示部6へ送出せ
しめる。表示部6は液晶表示装置から成り、後述
する第3図に示すような表示体を有して時分秒、
午前、午後の時刻情報、モード表示等を行う。ま
た報音装置7はブザー等の発音体を有し、アラー
ム音を発音する。
The display switching circuit 5 receives the mode signals a,
b and c are input together, and only one piece of information from one of the circuits 2, 3, and 4 is selected and sent to the display section 6. The display section 6 is composed of a liquid crystal display device, and has a display body as shown in FIG.
Displays morning and afternoon time information, mode, etc. Further, the sound alarm device 7 has a sounding body such as a buzzer, and emits an alarm sound.

次に第2図によりスイツチ制御部8の詳細回路
を説明する。スイツチS2の出力はワンシヨツト1
1に入力して1発信号とされ、またその1発信号
はアンドゲート12の一端に入力するほか、オア
ゲート13を介しT型フリツプフロツプ14の入
力端子Tに印加される。フリツプフロツプ14の
セツト出力はアンドゲート12の他端へゲート制
御信号として入力するほか、信号Aとして出力さ
れる。またリセツト出力はアンドゲート15の一
端へゲート制御信号として入力し、而してその他
端へは後述する信号Cが入力している。そして、
アンドゲート15の出力はオアゲート13を介し
フリツプフロツプ14の入力端子Tへ印加され
る。またアンドゲート12の出力は信号Bとされ
る。
Next, the detailed circuit of the switch control section 8 will be explained with reference to FIG. The output of switch S 2 is one shot 1
1 to form a one-shot signal, and the one-shot signal is input to one end of an AND gate 12 and also applied to an input terminal T of a T-type flip-flop 14 via an OR gate 13. The set output of flip-flop 14 is input as a gate control signal to the other end of AND gate 12, and is also output as signal A. The reset output is input as a gate control signal to one end of the AND gate 15, and a signal C, which will be described later, is input to the other end. and,
The output of AND gate 15 is applied to input terminal T of flip-flop 14 via OR gate 13. Further, the output of the AND gate 12 is a signal B.

スイツチS3の出力はワンシヨツト16へ入力し
て1発信号とされ、またこの1発信号はアンドゲ
ート17,18の各一端へ入力する。アンドゲー
ト17の他端へはフリツプフロツプ14のセツト
出力がゲート制御信号として入力し、而してその
出力は3進カウンタ19へクロツクとして印加さ
れ、計数されるほか、アンドゲート20,21の
各一端へ入力する。
The output of switch S3 is input to one shot 16 to form a one shot signal, and this one shot signal is input to one end of each of AND gates 17 and 18. The set output of the flip-flop 14 is input as a gate control signal to the other end of the AND gate 17, and the output is applied as a clock to the ternary counter 19 for counting. Enter.

スイツチS1の出力はワンシヨツト22へ入力し
て1発信号とされ、アンドゲート23へ入力す
る。このアンドゲート23および前記アンドゲー
ト18の各他端へは共に、フリツプフロツプ14
のリセツト出力が入力し、而してアンドゲート2
3,18の各出力は共にオアゲート24へ入力す
る。そしてアンドゲート18の出力は前記信号d
を形成し、またアンドゲート23の出力は前記信
号eを形成する。更にオアゲート24には前記信
号Bも入力している。
The output of switch S 1 is input to one shot 22 to be converted into a single shot signal, and is input to AND gate 23 . A flip-flop 14 is connected to each other end of this AND gate 23 and the AND gate 18.
The reset output of AND gate 2 is input.
The respective outputs of 3 and 18 are both input to the OR gate 24. The output of the AND gate 18 is the signal d
and the output of the AND gate 23 forms the signal e. Furthermore, the signal B is also input to the OR gate 24.

3進カウンタ19の計数出力「0」,「1」,
「2」は夫々、前記モード指定信号a,b,cを
形成するものであり、また前記計数出力「0」,
「1」は夫々、アンドゲート20または2へ入力
する。そしてアンドゲート20の出力はSR型フ
リツプフロツプ25のセツト入力端子Sへ印加さ
れる。またアンドゲート21の出力は前記オアゲ
ート24の出力と共にオアゲート26を介しフリ
ツプフロツプ25のリセツト入力端子Rに印加さ
れる。そしてフリツプフロツプ25のセツト出力
はアンドゲート27の一端へゲート制御信号とし
て印加されている。このアンドゲート27の他端
へは周波数1Hzの信号が印加され、その出力は10
進カウンタ28へ印加されて計数される。この10
進カウンタ28はアンドゲート20の出力によつ
てリセツトされ、またそのキヤリー出力はオアゲ
ート29を介し3進カウンタ19へ計数出力
「0」のプリセツト信号として印加される。
The count output of the ternary counter 19 is “0”, “1”,
"2" form the mode designation signals a, b, c, respectively, and the count outputs "0",
"1" is input to AND gate 20 or 2, respectively. The output of the AND gate 20 is applied to the set input terminal S of the SR flip-flop 25. The output of the AND gate 21 and the output of the OR gate 24 are applied to the reset input terminal R of the flip-flop 25 via an OR gate 26. The set output of flip-flop 25 is applied to one end of AND gate 27 as a gate control signal. A signal with a frequency of 1 Hz is applied to the other end of this AND gate 27, and its output is 10
The signal is applied to the advance counter 28 and counted. This 10
The base counter 28 is reset by the output of the AND gate 20, and its carry output is applied via the OR gate 29 to the ternary counter 19 as a preset signal of count output "0".

オアゲート24の出力はまたSR型フリツプフ
ロツプ30のセツト入力端子Sへ印加され、また
そのリセツト入力端子Rへは前記信号Aが印加さ
れている。そしてそのセツト出力はアンドゲート
31の一端へゲート制御信号として印加され、ま
たその他端へは前記周波数1Hzの信号が入力して
いる。そしてアンドゲート31の出力は60進カウ
ンタ32に印加されて計数される。この60進カウ
ンタ32は前記オアゲート24の出力によつてリ
セツトされると共にそのキヤリー出力は前記オア
ゲート29を介し3進カウンタ19へプリセツト
信号として印加され、また前記信号Cとなる。
The output of the OR gate 24 is also applied to the set input terminal S of an SR type flip-flop 30, and the signal A is applied to its reset input terminal R. The set output is applied as a gate control signal to one end of the AND gate 31, and the signal with a frequency of 1 Hz is input to the other end. The output of the AND gate 31 is then applied to a sexagesimal counter 32 and counted. This sexagesimal counter 32 is reset by the output of the OR gate 24, and its carry output is applied as a preset signal to the ternary counter 19 via the OR gate 29, and becomes the signal C.

次に第3図のモード遷移図を参照して動作を説
明する。発振回路1は常時、周波数1Hzの信号を
出力し、時計回路2、ストツプウオツチ回路4へ
夫々印加している。いま、基本時計表示モードが
選択されているとすると、第2図の3進カウンタ
19の計数出力は「0」であり、モード指定信号
aのみが“1”として出力し時計回路2および表
示切換回路5へ印加されている。このため表示切
換回路5は現在時刻情報を表示部6へ送り、現在
時刻を表示する。
Next, the operation will be explained with reference to the mode transition diagram in FIG. The oscillation circuit 1 always outputs a signal with a frequency of 1 Hz and applies it to the clock circuit 2 and stopwatch circuit 4, respectively. If the basic clock display mode is selected now, the count output of the ternary counter 19 in FIG. 2 is "0", and only the mode designation signal a is output as "1", and the clock circuit 2 and display switching It is applied to the circuit 5. For this reason, the display switching circuit 5 sends current time information to the display section 6 to display the current time.

上述した基本時計モードにおいて、第3図Bの
時刻修正モードに切換るときには、メカスイツチ
であるスイツチS2を1回オンする。これによりワ
ンシヨツト11から1発信号が出力し、アンドゲ
ート12へ、またオアゲート13を介しフリツプ
フロツプ14の入力端子Tへ印加される。而して
これ以前においてフリツプフロツプ14はセツト
状態にあり、そのセツト出力は“1”となつてい
る。このため前記1発信号の出力時にアンドゲー
ト12からも1発の信号Bが出力し、オアゲート
24に入力する。このためフリツプフロツプ2
5,60進カウンタ32が共にリセツトされ、ま
たフリツプフロツプ30がセツト状態となる。し
たがつてフリツプフロツプ30のセツト出力が
“1”となつてアンドゲート31が開成し、以後、
60進カウンタ32は周波数1Hzの信号を計数開始
する。他方、フリツプフロツプ14は前記1発信
号の印加により反転し、リセツトされてそのリセ
ツト出力が以後“1”となり、このリセツト出力
は、修正モード指定信号fとして表示切換回路5
へ出力され、表示部6でSETマークが表示され
る。また、フリツプフロツプ14のリセツト出力
によりアンドゲート15,8,23が共に開成す
る。
In the basic clock mode described above, when switching to the time correction mode shown in FIG. 3B, the mechanical switch S2 is turned on once. As a result, one shot signal is outputted from the one shot 11 and applied to the input terminal T of the flip-flop 14 via the AND gate 12 and the OR gate 13. Before this, the flip-flop 14 is in the set state, and its set output is "1". Therefore, when the single signal is output, one signal B is also output from the AND gate 12 and input to the OR gate 24. Therefore, flip-flop 2
Both the 5 and hexadecimal counters 32 are reset and the flip-flop 30 is set. Therefore, the set output of the flip-flop 30 becomes "1" and the AND gate 31 is opened.
The sexagesimal counter 32 starts counting signals with a frequency of 1 Hz. On the other hand, the flip-flop 14 is inverted and reset by the application of the one-shot signal, and its reset output becomes "1" thereafter, and this reset output is sent to the display switching circuit 5 as the correction mode designation signal f.
The SET mark is displayed on the display section 6. Furthermore, AND gates 15, 8, and 23 are all opened by the reset output of flip-flop 14.

次に現在時刻を正しくセツトするべく、午前/
午後、時、分、秒の各桁の選択を行うときには、
タツチスイツチであるスイツチS3をオンする。こ
れにより、スイツチS3の1回のオン操作ごとに、
図示しない制御部の制御下に、例えば秒→分→時
→午前/午後→秒→…の順で各桁の選択が行われ
る。即ち、スイツチS3のオン操作ごとにワンシヨ
ツト16から1発信号が出力し、開成中のアンド
ゲート18からその1発信号が出力して桁選択の
信号dとして時計回路2へ供給され、同時にオア
ゲート24へ入力するため、フリツプフロツプ2
5,60進カウンタ32がその都度リセツトさ
れ、またフリツプフロツプ30はセツト状態を保
持される。したがつて上述のように桁選択が行わ
れ、また60進カウンタ32はリセツト後、再び計
時動作を開始する。
Next, in order to set the current time correctly,
When selecting the pm, hour, minute, and second digits,
Turn on Switch S3 , which is a touch switch. As a result, each time the switch S 3 is turned on,
Under the control of a control unit (not shown), each digit is selected in the order of seconds, minutes, hours, morning/afternoon, seconds, etc., for example. That is, each time the switch S3 is turned on, one shot signal is output from the one shot 16, and the one shot signal is output from the AND gate 18 under construction and is supplied to the clock circuit 2 as the digit selection signal d, and at the same time, the OR gate is output. 24, flip-flop 2
The 5,60-decimal counter 32 is reset each time, and the flip-flop 30 is kept set. Therefore, digit selection is performed as described above, and the sexagesimal counter 32 starts counting again after being reset.

他方、このようにして桁選択を行つたのちは、
選択桁への実際の情報(時、分、秒、午前/午後
の内容)をセツトする。このためにはタツチスイ
ツチであるスイツチS1をオンすると、そのオン時
にワンシヨツト22から1発信号が出力し、した
がつてその1発信号が開成中のアンドゲート23
からも出力して+1信号を与える信号eとして時
計回路2へ供給される。したがつて早送りなどに
よつて実際の情報がセツトできる。また前記1発
信号はオアゲート24にも入力するため、上述し
たようにフリツプフロツプ25,60進カウンタ
32がその都度リセツトされ、またフリツプフロ
ツプ30はセツト状態を保持され、そして60進カ
ウンタ32は再び計時動作を開始する。
On the other hand, after performing digit selection in this way,
Set the actual information (hours, minutes, seconds, AM/PM content) to the selected digits. To do this, when switch S1 , which is a touch switch, is turned on, one shot signal is output from one shot 22, and this one signal is sent to AND gate 23 which is being developed.
It is also output from the clock circuit 2 and supplied to the clock circuit 2 as a signal e which gives a +1 signal. Therefore, the actual information can be set by fast forwarding or the like. Furthermore, since the one-shot signal is also input to the OR gate 24, the flip-flop 25 and the sexagesimal counter 32 are reset each time, as described above, the flip-flop 30 is held in the set state, and the sexagesimal counter 32 starts the timekeeping operation again. Start.

以上のようにして、基本時計モードにおける時
刻修正のための時刻セツトが終了したのちそのま
まスイツチS1,S2,S3を何れも操作せず、オフ状
態のままにしておくと、60進カウンタ32は上述
した時刻セツト操作において最後にリセツトされ
たのち再び計時動作を再開し、次いで60秒が経過
すると、そのキヤリー出力が“1”となり、オア
ゲート29へ印加し、また“1”の信号Cを出力
してアンドゲート15へ印加する。このため3進
カウンタ19は「0」をプリセツトされて“1”
のモード指定信号を出力し、またフリツプフロツ
プ14が反転されてセツト状態へ戻る。即ち、1
分後には自動的に基本時計の時刻セツトを行うモ
ードから現在時刻を表示する基本時計モードへ復
帰することになる。なお、この自動復帰はスイツ
チS2の複数回の連続操作によつて行えるが、その
詳細は省略する。
After completing the time setting for time adjustment in the basic clock mode as described above, if you do not operate switches S 1 , S 2 , and S 3 and leave them in the OFF state, the sexagesimal counter 32 is finally reset in the above-mentioned time setting operation and then restarts the timekeeping operation again, and when 60 seconds have passed, its carry output becomes "1" and is applied to the OR gate 29, and the "1" signal C is output and applied to the AND gate 15. Therefore, the ternary counter 19 is preset to "0" and becomes "1".
A mode designation signal is output, and the flip-flop 14 is inverted and returns to the set state. That is, 1
After a minute, the basic clock will automatically return from the mode for setting the time to the basic clock mode for displaying the current time. Note that this automatic return can be performed by operating the switch S2 multiple times in succession, but the details will be omitted.

次に、前記基本時計モードからアラームモード
へモードを移行させるときには、スイツチS3を1
回オンする。これによりワンシヨツト16から1
発信号が出力してアンドゲート17を介し、3進
カウンタ19へ印加されてその計数出力は「0」
から「1」へ変化する。これによりアラームモー
ドを指定する“1”のモード指定信号bが出力
し、表示切換回路5へ印加され、またアンドゲー
ト21へ印加される。したがつて表示切換回路5
からアラーム回路3へそのとき設定されているア
ラーム時刻が表示部6へ送られて表示される。
Next, when changing the mode from the basic clock mode to the alarm mode, turn switch S 3 to 1.
Turn on times. This results in one shot 16 to 1
The emitted signal is output and applied to the ternary counter 19 via the AND gate 17, and its counting output is "0".
to "1". As a result, a mode designation signal b of "1" designating the alarm mode is output, and is applied to the display switching circuit 5 and also to the AND gate 21. Therefore, the display switching circuit 5
From there, the alarm time set at that time is sent to the alarm circuit 3 and displayed on the display section 6.

次にこの状態にてアラーム時刻をあらたにセツ
トするためには、スイツチS2を1回オンする。。
これにより上述した現在時刻の修正時同様にして
“1”の信号Bが出力し、フリツプフロツプ25
がリセツトし、またフリツプフロツプ14も反転
してリセツト状態になる。これにより第3図のア
ラームセツトのモードになる。
Next, in order to newly set the alarm time in this state, switch S2 is turned on once. .
As a result, a signal B of "1" is output in the same manner as when correcting the current time described above, and the flip-flop 25 outputs a signal B of "1".
is reset, and the flip-flop 14 is also inverted to the reset state. This causes the alarm set mode shown in FIG. 3 to be entered.

次にアラーム時刻の午前/午後、時、分、秒の
桁選択を行うときにはスイツチS3をオンすればよ
く、その場合、現在時刻のセツト時同様にしてア
ンドゲート18から1発信号が出力するため、
“1”の桁選択信号dが出力してアラーム回路3
へ送られ、桁選択が行われると共にフリツプフロ
ツプ25がその都度リセツトされる。
Next, when selecting the AM/PM, hour, minute, and second digits of the alarm time, all you have to do is turn on the switch S3 . In that case, a single signal is output from the AND gate 18 in the same way as when setting the current time. For,
“1” digit selection signal d is output and alarm circuit 3
The digit is selected and the flip-flop 25 is reset each time.

また桁選択ののち、選択桁へ実際の情報をセツ
トするにはスイツチS1をオンすればよく、そのと
き+1信号を与える“1”の信号eが出力してア
ラーム回路3へ供給される。したがつて早送りな
どによつて実際の情報がセツトされる。そしてア
ラーム時刻のセツトが終つたのちはスイツチS2
複数回の連続操作によりアラームセツトのモード
からアラームモードへ復帰する。
Further, after selecting a digit, in order to set actual information to the selected digit, it is sufficient to turn on the switch S1 , and at that time, a signal e of "1" giving a +1 signal is outputted and supplied to the alarm circuit 3. Therefore, actual information is set by fast forwarding or the like. After the alarm time has been set, the mode returns from the alarm set mode to the alarm mode by operating switch S2 multiple times in succession.

他方、基本時計モードにおいて誤つてタツチス
イツチであるスイツチS3をオンし、したがつて以
後、スイツチS1,S2を共にオンしなかつたときに
は、いまアンドゲート17が開成中であるからス
イツチS3の誤操作時に出力する1発信号がアンド
ゲート17から出力し、3進カウンタ19、アン
ドゲート20,21へ夫々印加される。而して3
進カウンタ19はいまその計数出力は「0」であ
り、モード指定信号aが“1”として出力中であ
るから、前記1発信号は更にアンドゲート20か
ら出力してフリツプフロツプ25をセツト状態と
し、また10進カウンタ28をリセツトする。また
次いで3進カウンタ19は+1されてその計数出
力は「1」となり、アラームモードのモード指定
信号bが“1”に変化する。この結果、アンドゲ
ート27が前記スイツチS3の誤操作時から開成し
て10進カウンタ28は周波数1Hzの信号を計数開
始し、したがつて10秒後にはキヤリー信号が出力
して3進カウンタ19は計数出力「0」をプリセ
ツトされ、即ち、誤操作により設定されたアラー
ムモードが10秒後の短時間のうちに基本時計モー
ドに自動復帰し、現在時刻が表示部6にて再び表
示開始される。
On the other hand, if you accidentally turn on the touch switch S3 in the basic clock mode and do not turn on both switches S1 and S2 thereafter, the AND gate 17 is currently opening, so the switch S3 is turned on. A one-shot signal that is output when an erroneous operation occurs is output from the AND gate 17 and applied to the ternary counter 19 and the AND gates 20 and 21, respectively. Then 3
Since the count output of the advance counter 19 is now "0" and the mode designation signal a is being outputted as "1", the one-shot signal is further outputted from the AND gate 20 to set the flip-flop 25, Also, the decimal counter 28 is reset. Next, the ternary counter 19 is incremented by 1, its count output becomes "1", and the mode designation signal b of the alarm mode changes to "1". As a result, the AND gate 27 is opened from the time of the erroneous operation of the switch S3 , and the decimal counter 28 starts counting signals with a frequency of 1 Hz.Therefore, after 10 seconds, a carry signal is output and the ternary counter 19 is The counting output is preset to "0", that is, the alarm mode set due to an erroneous operation automatically returns to the basic clock mode within a short time after 10 seconds, and the display unit 6 starts displaying the current time again.

前記アラームモードからストツプウオツチモー
ドにモードを移行させるには、スイツチS3を1回
オンする。このとき3進カウンタ19は+1され
てその計数出力は「2」に変化し、ストツプウオ
ツチモードを指定するモード指定信号Cが“1”
として出力し、ストツプウオツチ回路4へ印加さ
れる。そしてスタート/ストツプの操作はスイツ
チS1の操作により実行され、このとき“1”の信
号eが出力してストツプウオツチ回路4へ印加さ
れることによりそのストツプウオツチ動作が行わ
れる。そしてこのストツプウオツチモードから基
本時計モードへ戻すにはスイツチS3を1回オンす
ればよく、このとき3進カウンタ19がリセツト
されて基本時計モードがセツトされる。
To change the mode from the alarm mode to the stopwatch mode, switch S3 is turned on once. At this time, the ternary counter 19 is incremented by 1 and its count output changes to "2", and the mode designation signal C that designates the stopwatch mode becomes "1".
The signal is output as a signal and applied to the stop watch circuit 4. The start/stop operation is executed by operating the switch S1 , and at this time a signal e of "1" is output and applied to the stop watch circuit 4, thereby performing the stop watch operation. To return from the stopwatch mode to the basic clock mode, it is sufficient to turn on the switch S3 once, and at this time the ternary counter 19 is reset and the basic clock mode is set.

なお、上記実施例では基本的なモードを3種類
としたが、4種類以上であつてもよい。
In addition, in the above embodiment, there are three basic modes, but there may be four or more types.

〔考案の効果〕[Effect of idea]

以上説明したように、モードスイツチとしてタ
ツチスイツチとメカスイツチの双方を用いたと
き、タツチスイツチの場合の基本時計モードへの
自動復帰時間の長さを、メカスイツチの自動復帰
時間の長さより短かく設定した電子時計を提供し
たから、使用者が無意識のうちにタツチスイツチ
に触れてモードが変化したときにも、基本時計モ
ードへの自動復帰がスムーズに行える利点があ
る。
As explained above, when both a tactile switch and a mechanical switch are used as mode switches, the electronic watch is configured such that the length of the automatic return time for the tactile switch to the basic watch mode is set to be shorter than the length of the automatic return time for the mechanical switch. This has the advantage that even if the user unconsciously touches the touch switch and changes the mode, the automatic return to the basic watch mode can be smoothly performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案の一実施例のブロツク回路
図、第2図はいスイツチ制御部8の具体的回路
図、第3図はモード遷移図である。 1……発振回路、2……時計回路、3……アラ
ーム回路、4……ストツプウオツチ回路、5……
表示切換回路、6……表示部、7……報音装置、
8……スイツチ制御部、11,16,22……ワ
ンシヨツト、14,25,30……フリツプフロ
ツプ、19……3進カウンタ、28……10進カウ
ンタ、32……60進カウンタ。
FIG. 1 is a block circuit diagram of an embodiment of this invention, FIG. 2 is a specific circuit diagram of the switch control section 8, and FIG. 3 is a mode transition diagram. 1...Oscillation circuit, 2...Clock circuit, 3...Alarm circuit, 4...Stopwatch circuit, 5...
Display switching circuit, 6... display unit, 7... sound alarm device,
8... Switch control unit, 11, 16, 22... One shot, 14, 25, 30... Flip-flop, 19... Ternary counter, 28... Decimal counter, 32... Sexagesimal counter.

Claims (1)

【実用新案登録請求の範囲】 時刻情報を計数する計時手段2と、 この計時手段2で得られた時刻情報を表示する
表示装置6と、 押釦スイツチS2の操作により前記表示装置6
に前記時刻情報を表示する時刻表示モードから前
記時刻情報とは異なつた第1の機能情報を表示す
る第1の他機能表示モードへ切換える押釦スイツ
チ手段S2,11,13,14,5と、 タツチスイツチS3の操作により前記表示装置
6に前記時刻情報を表示する時刻表示モードから
前記時刻情報及び前記第1の他機能情報とは異な
つた第2の機能情報を表示する第2の他機能表示
モードへ切換えるタツチスイツチ手段S3,1
6,17,19,5と、 前記押釦スイツチ手段S2,11,13,1
4,5で前記第1の他機能表示モードに切換えら
れ際に計数を開始し、第1の特定時間計数後に前
記時刻表示モードに復帰させる第1のタイマ手段
24,30,31,32,15,13と、 前記タツチスイツチ手段S3,16,17,1
9,5で前記第2の他機能表示モードに切換えら
れ際に計数を開始し、前記第1の特定時間より短
い第2の特定時間計数後に前記時刻表示モードに
復帰させる第2のタイマ手段20,25,26,
27,28と を具備してなる電子時計。
[Claims for Utility Model Registration] A clock means 2 for counting time information; a display device 6 for displaying the time information obtained by the clock means 2; and a display device 6 for displaying the time information obtained by the clock means 2;
push button switch means S2, 11, 13, 14, 5 for switching from a time display mode in which the time information is displayed to a first other function display mode in which first function information different from the time information is displayed; By operating S3, the time display mode in which the time information is displayed on the display device 6 changes to the second other function display mode in which the time information and second function information different from the first other function information are displayed. Switching touch switch means S3,1
6, 17, 19, 5, and the push button switch means S2, 11, 13, 1
First timer means 24, 30, 31, 32, 15 that starts counting when switched to the first other function display mode in steps 4 and 5, and returns to the time display mode after counting the first specific time. , 13, and the touch switch means S3, 16, 17, 1
a second timer means 20 that starts counting when switched to the second other function display mode at step 9, 5 and returns to the time display mode after counting a second specific time shorter than the first specific time; ,25,26,
An electronic clock comprising 27 and 28.
JP19539083U 1983-12-21 1983-12-21 electronic clock Granted JPS60104794U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19539083U JPS60104794U (en) 1983-12-21 1983-12-21 electronic clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19539083U JPS60104794U (en) 1983-12-21 1983-12-21 electronic clock

Publications (2)

Publication Number Publication Date
JPS60104794U JPS60104794U (en) 1985-07-17
JPS641680Y2 true JPS641680Y2 (en) 1989-01-13

Family

ID=30752932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19539083U Granted JPS60104794U (en) 1983-12-21 1983-12-21 electronic clock

Country Status (1)

Country Link
JP (1) JPS60104794U (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778543B2 (en) * 1985-08-28 1995-08-23 カシオ計算機株式会社 Stopwatch device
JP2749820B2 (en) * 1988-06-29 1998-05-13 キヤノン株式会社 Electronic equipment
JP2009109633A (en) * 2007-10-29 2009-05-21 Yamatake Corp Data processing device

Also Published As

Publication number Publication date
JPS60104794U (en) 1985-07-17

Similar Documents

Publication Publication Date Title
US4030283A (en) Electrically driven time piece with means for effecting a precise setting of time
US4287585A (en) Chronograph wristwatch
US4034551A (en) Safety feature for function control circuit
US4262345A (en) Electronic clock having an analog display and a plurality of digital functions
JPS641680Y2 (en)
JPS6015901B2 (en) time measuring device
US4597673A (en) Analogue type timer
US4094136A (en) Electronic timepiece inspection circuit
JPH0314150B2 (en)
CA1079531A (en) Digital alarm timepiece with display of time remaining to alarm set time
JPH0217354Y2 (en)
US4245335A (en) Watch display
US4184320A (en) Electronic stop watches
US4293939A (en) Electronic timepiece having an alarm system
JPS58113884A (en) Electronic timepiece with timer
SU1755252A1 (en) Timer
JPS6133391B2 (en)
JPH034946Y2 (en)
JPS6133149B2 (en)
JPS6266187A (en) Pointer display type timepiece
JPS5814625B2 (en) Stopwatch device
JPS625675Y2 (en)
JPS6122310Y2 (en)
JPS636717Y2 (en)
JPS5934987B2 (en) electronic clock