JPS6122310Y2 - - Google Patents

Info

Publication number
JPS6122310Y2
JPS6122310Y2 JP3889480U JP3889480U JPS6122310Y2 JP S6122310 Y2 JPS6122310 Y2 JP S6122310Y2 JP 3889480 U JP3889480 U JP 3889480U JP 3889480 U JP3889480 U JP 3889480U JP S6122310 Y2 JPS6122310 Y2 JP S6122310Y2
Authority
JP
Japan
Prior art keywords
time
signal
timer
input means
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3889480U
Other languages
Japanese (ja)
Other versions
JPS56142393U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3889480U priority Critical patent/JPS6122310Y2/ja
Publication of JPS56142393U publication Critical patent/JPS56142393U/ja
Application granted granted Critical
Publication of JPS6122310Y2 publication Critical patent/JPS6122310Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Electric Clocks (AREA)
  • Indicating Measured Values (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【考案の詳細な説明】 本考案は電子時計に関する。[Detailed explanation of the idea] The present invention relates to an electronic watch.

従来の電子時計の時刻設定の多くは、時刻修正
用スイツチを継続的に押し続けることにより時間
を継続加算して設定する方式が採られているが、
この方式によれば、設定時刻数が少ない場合或い
は設定頻度の少ない場合は余り問題はないが、ア
ラーム数等の増加に伴う時刻設定数の増加がある
と、その設定時間の増加及び操作の繁雑化が顕著
になつて操作が煩わしくなる。また、オン−オフ
タイマー等にあつては、設定した時間を常に確認
したいという要求もある。
Most conventional electronic clocks set the time by continuously adding the time by continuously pressing the time adjustment switch.
According to this method, there is not much of a problem when the number of set times is small or when the setting frequency is low, but if the number of time settings increases due to an increase in the number of alarms, etc., the setting time increases and the operation becomes complicated. This makes the operation more troublesome. Furthermore, in the case of on-off timers and the like, there is also a demand for constantly confirming the set time.

本考案は上記に鑑み為されたもので、バーグラ
フ表示を備えた表示器を用いることにより、アラ
ーム時刻等、変更頻度の高い時刻を連続的かつ短
時間に入力可能とし、入力の繁雑さを軽減すると
ともに、入力タイマー時刻を連続或いは間欠表示
し、常時確認可能とする電子時計を提供すること
を目的とする。
The present invention was developed in view of the above, and by using a display device equipped with a bar graph display, it is possible to input frequently changing times such as alarm times continuously and in a short time, thereby reducing the complexity of inputting. It is an object of the present invention to provide an electronic timepiece that can display input timer time continuously or intermittently, and can be checked at all times.

以下、本考案の実施例を図面に基いて説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

第1図は本考案実施例の外観正面図である。図
において、1は表示器、2はデジタル表示による
時刻表示部、3はアラーム若しくはタイマー等の
時刻設定及びその時間表示を行うためのバーグラ
フ表示部、4はコントロール用のキーボタンであ
つて、通常のデジタル時計のモード切換用キー
SL、時刻修正用キーSF、並びにバーグラフ表示
部の表示体の伸長と停止を指示するための
SCAN/STOPキー、バーグラフ表示部の表示の
ON,OFFを指示するためのON/OFFキー、バ
ーグラフのホームポジシヨンへの復帰を指示する
ためのH・Pキーがある。
FIG. 1 is an external front view of an embodiment of the present invention. In the figure, 1 is a display, 2 is a digital time display section, 3 is a bar graph display section for setting and displaying the time of an alarm or timer, etc., and 4 is a key button for control. Normal digital clock mode switching key
SL, time adjustment key SF, and keys for instructing the extension and stop of the bar graph display section.
SCAN/STOP key, bar graph display display
There are ON/OFF keys for instructing ON and OFF, and H and P keys for instructing the bar graph to return to its home position.

第2図は本考案実施例の電気回路のブロツク図
である。図において、11は発振回路及び分周回
路、12は秒カウンタ、13は時カウンタ及び分
カウンタ、14は表示用デコーダ及びドライバ、
15は時刻表示部であつて、これらは通常の電子
時計を構成している。また、16はSCAN/
STOPコントロール回路、17はANDゲート、1
8は15パルス計数用カウンタ、19はタイマー用
カウンタ、20は比較回路、21は出力回路、2
2はON/OFFコントロール回路、23はシフト
レジスタ、24はアドレスカウンタ、25は時間
メモリ、26はORゲートであつて、これらがバ
ーグラフ表示部の制御並びに通常のデジタル電子
時計との相互関係部分を構成している。
FIG. 2 is a block diagram of an electric circuit according to an embodiment of the present invention. In the figure, 11 is an oscillation circuit and a frequency dividing circuit, 12 is a second counter, 13 is an hour counter and a minute counter, 14 is a display decoder and driver,
Reference numeral 15 denotes a time display section, which constitutes a normal electronic timepiece. Also, 16 is SCAN/
STOP control circuit, 17 is AND gate, 1
8 is a counter for counting 15 pulses, 19 is a timer counter, 20 is a comparison circuit, 21 is an output circuit, 2
2 is an ON/OFF control circuit, 23 is a shift register, 24 is an address counter, 25 is a time memory, and 26 is an OR gate, which controls the bar graph display and interacts with a normal digital electronic clock. It consists of

SCAN/STOPコントロール回路16は、
SCAN/STOPキーを1度押すと信号a及び信号
bが“1”となり、2度押すと信号a,bが
“0”に戻るよう構成されている。ON/OFFコ
ントロール回路22は信号c,d,e,fを出力
する。信号cはON/OFFキーを1度押すと
“1”となり2度押すと“0”に戻る。信号dは
ON/OFFキーを2度押したときシフトレジスタ
23の内容を1減少させる。信号eはON/OFF
キーを押すごとに出力されるカウント用パルス信
号である。信号fはON/OFFキーを押すごとに
出力される書込み用パルス信号である。ANDゲ
ート17は信号bが“1”の間、分周回路11か
ら1秒よりも高次のパルス信号、例えば256Hzの
信号gを通過させ、15パルス計数用カウンタ18
からの信号hによりゲートを閉じる。15パルス計
数用カウンタ18はANDゲート17の出力パル
スを計数して計数値が15個に達すると出力h及び
出力iを発し、これを1秒信号jが出力されるご
とに繰返す。タイマー用カウンタ19はバーグラ
フ表示セグメントに対応している。シフトレジス
タ23もバーグラフ表示セグメントに対応してお
り、バーグラフ表示部14はタイマー用カウンタ
19又はシフトレジスタ23のいずれかの内容を
選択的に表示する。
The SCAN/STOP control circuit 16 is
When the SCAN/STOP key is pressed once, the signals a and b become "1", and when the key is pressed twice, the signals a and b return to "0". The ON/OFF control circuit 22 outputs signals c, d, e, and f. Signal c changes to "1" when the ON/OFF key is pressed once, and returns to "0" when pressed twice. The signal d is
When the ON/OFF key is pressed twice, the contents of the shift register 23 are decremented by 1. Signal e is ON/OFF
This is a counting pulse signal that is output every time a key is pressed. The signal f is a write pulse signal that is output every time the ON/OFF key is pressed. While the signal b is "1", the AND gate 17 passes a pulse signal higher than 1 second from the frequency dividing circuit 11, for example, a signal g of 256 Hz, and outputs the signal g to the counter 18 for counting 15 pulses.
The gate is closed by the signal h from. The 15-pulse counting counter 18 counts the output pulses of the AND gate 17, and when the count reaches 15, outputs h and i, and repeats this every time the 1-second signal j is output. The timer counter 19 corresponds to the bar graph display segment. The shift register 23 also corresponds to the bar graph display segment, and the bar graph display section 14 selectively displays the contents of either the timer counter 19 or the shift register 23.

次にオン−オフタイマーの時刻設定方法及びそ
の表示に関して説明する。まずH・Pキーにより
タイマー用カウンタ19をクリアすると、バーグ
ラフ表示はカーソル表示の目的でAM12:00を表
示する。これは左端の1セグメントのみ表示した
状態である。このとき、シフトレジスタ23は第
1ビツト目のみ“1”、残余のビツトは“0”に
なつている。ここで、SCAN/STOPキーを押す
と、信号bが“1”となりANDゲート17が開
かれ、1秒毎に例えば256Hzの高周波パルスが出
力される。カウンタ18はこの高周波パルス列を
計数し、計数値が15個になるとシフトパルスiを
出力すると同時に信号hによりANDゲート17
を閉じる。カウンタ回路18は次のトリガ用1秒
信号が来るまでANDゲートを閉じ、1秒信号が
来ると再びゲートを開き前記動作を繰り返す。こ
こで15パルスとしたのは、バーグラフ表示の時間
間隔を15分刻みにしているためである。このよう
にして、1発のシフトパルス信号iによりタイマ
ー用カウンタ19の内容はAM12時15分となり、
シフトレジスタ23は左端ビツトの“1”が1ビ
ツト右へ移動し、従つてバーグラ表示部も左端か
ら2個目のセグメントのみ表示されAM12時15分
を表わすこととなる。以下同様にして15分毎にシ
フトレジスタ23のビツト“1”とバーグラフ表
示が順次右へ移動し、タイマー用カウンタ19も
15分毎カウントアツプされる。
Next, a method of setting the time of the on-off timer and its display will be explained. First, when the timer counter 19 is cleared using the H/P key, the bar graph display will display 12:00 AM for the purpose of cursor display. This is a state in which only the leftmost segment is displayed. At this time, only the first bit of the shift register 23 is "1" and the remaining bits are "0". Here, when the SCAN/STOP key is pressed, the signal b becomes "1", the AND gate 17 is opened, and a high frequency pulse of, for example, 256 Hz is output every second. The counter 18 counts this high-frequency pulse train, and when the count reaches 15, it outputs a shift pulse i, and at the same time outputs a shift pulse i to the AND gate 17 using a signal h.
Close. The counter circuit 18 closes the AND gate until the next triggering 1-second signal comes, and when the 1-second signal comes, opens the gate again and repeats the above operation. The reason why 15 pulses are used here is because the time interval of bar graph display is set in 15 minute increments. In this way, the contents of the timer counter 19 become 12:15 AM due to one shift pulse signal i.
In the shift register 23, the leftmost bit "1" is moved one bit to the right, and therefore the bar graph display section also displays only the second segment from the left end, representing 12:15 AM. Thereafter, in the same manner, the bit "1" of the shift register 23 and the bar graph display will sequentially move to the right every 15 minutes, and the timer counter 19 will also move to the right.
It is counted up every 15 minutes.

次に、例えばAM1時00分から2時00分までの
間タイマーをONにする場合を考えてみる。バー
グラフ表示セグメントがAM1時00分を表示した
とき、すなわち左端から4番目のセグメントが表
示されているときに、ON/OFFキーを押すと、
ON/OFFコントロール回路22の信号cが
“1”となり、ORゲート26を介してシフトレジ
スタ23の入力が“1”となり、15分毎のシフト
パルスが来る毎に1ビツトづつシフトし、且つ信
号cは継続して“1”であるため、AM1時00分
のセグメント以降の各セグメントをすべて点灯表
示してゆく。このようにして、表示が第3図に示
すように、AM2時00分になつたとき、2度目の
ON/OFFキーを押すと、信号cは“0”となる
が、このままでは第3図のセグメントPが表示さ
れて、カーソル表示が去つたのち1セグメント多
く表示されることになるから、これを補正するた
め信号dを出力してセグメントを1個減少させ
る。
Next, let's consider a case where, for example, a timer is turned on from 1:00 AM to 2:00 AM. If you press the ON/OFF key when the bar graph display segment displays 1:00 AM, that is, when the fourth segment from the left is displayed,
The signal c of the ON/OFF control circuit 22 becomes "1", the input of the shift register 23 becomes "1" via the OR gate 26, and the signal is shifted by 1 bit each time a shift pulse arrives every 15 minutes. Since c continues to be "1", all segments after the 1:00 AM segment are lit up. In this way, as shown in Figure 3, when the display reaches 2:00 AM, the second
When you press the ON/OFF key, signal c becomes "0", but if this continues, segment P in Figure 3 will be displayed, and one segment more will be displayed after the cursor disappears, so For correction, signal d is output to reduce the number of segments by one.

一方、ON/OFFコントロール回路22の出力
信号fは時間メモリ25の書き込みパルスであつ
て、ON/OFFキーが押される毎にそのときのカ
ウンタ19の時刻をRAMに書き込む。従つて、
上記例の場合、まずAM1時00分ONが書き込ま
れ、2度目にON/OFFキーが押されたときに
AM2時00分OFFが書き込まれる。また、ON/
OFFコントロール回路22の出力信号eはメモ
リ用アドレスカウンタ24のカウントパルスであ
り、ON/OFFキーが押される毎にアドレスカウ
ンタ24が+1されてメモリ25の番地が順次切
換えられてゆく。なお、スキヤン動作はAM,
PMの2度実行するか、若しくは再度SCAN/
STOPキーを押すことにより終了する。スキヤン
動作が終了すると同時にアドレスカウンタ24の
内容はリセツトされ最初のアドレスへ戻る。
On the other hand, the output signal f of the ON/OFF control circuit 22 is a write pulse for the time memory 25, and each time the ON/OFF key is pressed, the current time of the counter 19 is written to the RAM. Therefore,
In the above example, 1:00 AM ON is written first, and when the ON/OFF key is pressed for the second time,
OFF at 2:00 AM is written. Also, ON/
The output signal e of the OFF control circuit 22 is a count pulse of the memory address counter 24, and each time the ON/OFF key is pressed, the address counter 24 is incremented by 1 and the addresses of the memory 25 are sequentially switched. Note that the scan operation is AM,
Run PM twice or SCAN again
End by pressing the STOP key. At the same time as the scan operation ends, the contents of the address counter 24 are reset and return to the initial address.

比較回路20は上記のようにして入力したタイ
マー時間と、電子時計のリアルタイムの比較を行
い、一致すると出力Kを出力する。このときメモ
リ25の最上位ビツトが“1”であれば出力回路
21がA=1を出力し、“0”であればA=0を
出力するから、これをオン−オフ制御信号又はア
ラーム信号として使用することができる。また、
比較回路20の出力をアドレスカウンタ24へ導
入してアドレスカウンタ24をカウントアツプ
し、次の設定時刻を読み出してカウンタ19へ転
送する。
The comparison circuit 20 compares the timer time input as described above with the electronic clock in real time, and outputs an output K when they match. At this time, if the most significant bit of the memory 25 is "1", the output circuit 21 outputs A=1, and if it is "0", outputs A=0, so this is used as an on-off control signal or an alarm signal. It can be used as Also,
The output of the comparison circuit 20 is introduced into the address counter 24, the address counter 24 is counted up, and the next set time is read out and transferred to the counter 19.

本考案によればアラーム時刻の設定が簡単な操
作で短時間に行うことができ、オン−オフタイマ
ーの設定時間がバーグラフで確認できるなど、デ
ジタル電子時計にアナログ的表示を併用した便利
な電子時計を得ることができる。
According to the present invention, the alarm time can be set in a short time with simple operations, and the set time of the on-off timer can be confirmed with a bar graph. You can get a watch.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案実施例の外観を示す正面図、第
2図は本考案実施例の電気回路のブロツク図、第
3図は上記実施例の作用説明図である。 1……表示器、2……時刻表示部、3……バー
グラフ表示部。
FIG. 1 is a front view showing the external appearance of the embodiment of the present invention, FIG. 2 is a block diagram of the electric circuit of the embodiment of the present invention, and FIG. 3 is an explanatory diagram of the operation of the above embodiment. 1... Display unit, 2... Time display section, 3... Bar graph display section.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 各出力毎にオン、オフ動作がプログラム可能
で、現時刻のデジタル表示とともに、プログラム
されたオン時刻から前記オン時刻に対応するオフ
時刻までのタイマーオン時間を、一定幅で各時刻
が表示された時間軸方向にバー表示する領域を有
する電子時計において、前記バー表示の時間軸上
を一定時間毎にスキヤンして表示する手段と、前
記バー表示のスキヤン動作及び該動作のストツプ
を指示する第1入力手段と、該第1入力手段によ
る前記バー表示のスキヤン動作中、タイマーのオ
ン時刻及びオフ時刻の設定を指示する第2入力手
段と、該第2入力手段に応答して、前記オン時刻
指示時から前記オフ時刻指示時までの間のバー表
示を前記タイマーオン時間として点灯保持する手
段とを備えたこと特徴とする電子時計。
On and off operations can be programmed for each output, and in addition to the current time being digitally displayed, the timer on time from the programmed on time to the off time corresponding to the on time is displayed at each time in a fixed width. In an electronic watch having an area for displaying bars in the time axis direction, there is provided a means for scanning and displaying the bar display on the time axis at fixed time intervals, and a first means for instructing the scan operation of the bar display and the stop of the operation. an input means; a second input means for instructing setting of an on time and an off time of a timer while the first input means is scanning the bar display; and a second input means for instructing the on time in response to the second input means; 2. An electronic timepiece characterized by comprising: means for keeping a bar display from the time until the time when the off time is specified as the timer on time lit.
JP3889480U 1980-03-24 1980-03-24 Expired JPS6122310Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3889480U JPS6122310Y2 (en) 1980-03-24 1980-03-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3889480U JPS6122310Y2 (en) 1980-03-24 1980-03-24

Publications (2)

Publication Number Publication Date
JPS56142393U JPS56142393U (en) 1981-10-27
JPS6122310Y2 true JPS6122310Y2 (en) 1986-07-04

Family

ID=29634382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3889480U Expired JPS6122310Y2 (en) 1980-03-24 1980-03-24

Country Status (1)

Country Link
JP (1) JPS6122310Y2 (en)

Also Published As

Publication number Publication date
JPS56142393U (en) 1981-10-27

Similar Documents

Publication Publication Date Title
US4196580A (en) Electronic watch having correction means
US5440527A (en) Electronic timepieces
JPS6122310Y2 (en)
JPS6361631B2 (en)
US4344161A (en) Electronic timepiece
JPS641680Y2 (en)
US4367958A (en) Correction signal generating system for an electronic timepiece
JPS6210716Y2 (en)
US4279029A (en) Electronic timepiece
JPS60171478A (en) Dial type multi-functional electronic timepiece
JPS6117425Y2 (en)
JPH0443834Y2 (en)
JPH0633435Y2 (en) Digital clock
US4300221A (en) Electronic timepiece
JPS6139993Y2 (en)
JPS625676Y2 (en)
JPH037834Y2 (en)
JPH059677Y2 (en)
JPS626555Y2 (en)
JPS5916868Y2 (en) Calendar display electronic clock
JPS5934389U (en) Functional watch
JPS642909B2 (en)
JPS5934987B2 (en) electronic clock
JPS625675Y2 (en)
JPS58113884A (en) Electronic timepiece with timer