JPS6376523A - Analog-to-digital converter - Google Patents

Analog-to-digital converter

Info

Publication number
JPS6376523A
JPS6376523A JP21932086A JP21932086A JPS6376523A JP S6376523 A JPS6376523 A JP S6376523A JP 21932086 A JP21932086 A JP 21932086A JP 21932086 A JP21932086 A JP 21932086A JP S6376523 A JPS6376523 A JP S6376523A
Authority
JP
Japan
Prior art keywords
voltage
output
voltage comparator
input
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21932086A
Other languages
Japanese (ja)
Inventor
Takao Kato
隆夫 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21932086A priority Critical patent/JPS6376523A/en
Publication of JPS6376523A publication Critical patent/JPS6376523A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To minimize the number of required voltage comparators and make an output encoder unnecessary, by controlling the reference voltage of a voltage comparator which outputs low-order bits by using the output signal of another voltage comparator which becomes the high-order bit of digital signals and, at the same time, directly converting the output signal of the voltage comparator into digital signals. CONSTITUTION:When the input of a buffer 20 is connected with the output of a voltage comparator 11, the input reference voltage of another voltage comparator 10 becomes 1/4VREF, since the output transistor of the buffer 20 becomes L if the output of the voltage comparator 11 is L. When the input voltage Vin is <=1/4VREF, the output of the voltage comparator 10 becomes L and, when >=1/4REF the output becomes H. Moreover, when the output of the voltage comparator 11 is H, the input reference voltage of the voltage comparator 10 becomes 3/4VREF, since the output transistor of the buffer 20 is cut off and the output is set in an opened state and, when the input voltage Vin is <=3/4VREF, the output of the voltage comparator 10 becomes L. When the input voltage Vin is >=3/4VREF, the output of the voltage comparator 10 becomes H.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログ信号・ディジタル信号変換技術に関
するものであり、特に構成が簡単で、低価格かつ高速な
変換器に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to analog signal/digital signal conversion technology, and in particular to a converter with a simple configuration, low cost, and high speed.

〔従来の技術〕[Conventional technology]

従来使用されているアナログ・デジタル信号変換器を第
3図、第4図を用いて説明する。第3図において1は基
準電圧(VRIIF )を示す。基準電圧は入力信号と
なるアナログ信号の最大電圧と同一とする。第3図にお
いては入力信号電圧は0V−VR,。
A conventionally used analog-to-digital signal converter will be explained with reference to FIGS. 3 and 4. In FIG. 3, 1 indicates the reference voltage (VRIIF). The reference voltage is the same as the maximum voltage of the analog signal serving as the input signal. In FIG. 3, the input signal voltage is 0V-VR.

■の範囲となる。2はアナログ信号の入力端子、5〜6
は比較器基準電圧生成用抵抗、10〜12は電圧比較器
、17は電圧比較器の出力信号を2ビツトのディジタル
信号へ変換するためのエンコーダで、13.14はイン
バータ、15.16はNAND回路を示す。第3図にお
いて比較器基準電圧端子7〜9に印加される電圧は基準
電圧1を抵抗3〜6で分圧したもので各々−V□2.Σ
vRMI +τvRいとなる。ここで電圧比較器10〜
12は各々第5図。
■The range is as follows. 2 is an analog signal input terminal, 5 to 6
10 to 12 are voltage comparators, 17 is an encoder for converting the output signal of the voltage comparator to a 2-bit digital signal, 13.14 is an inverter, and 15.16 is a NAND. Shows the circuit. In FIG. 3, the voltages applied to the comparator reference voltage terminals 7 to 9 are obtained by dividing the reference voltage 1 by resistors 3 to 6, and each voltage is -V□2. Σ
vRMI + τvR. Here, voltage comparator 10~
12 are respectively shown in FIG.

第6図に示すように入力端子電圧v2が基準電圧V。As shown in FIG. 6, the input terminal voltage v2 is the reference voltage V.

よシ高い場合出力がHighレベルとなシ、入力端子電
圧v2が基準電圧V、よシ低い場合出力がLowレベル
となる。
If the input terminal voltage v2 is very high, the output becomes High level, and the input terminal voltage v2 is the reference voltage V, and if it is very low, the output becomes Low level.

なお、第5図は電圧比較器の回路構成を改めて描き直し
た回路図であ)、第6図は第5図の比較器における入出
力の信号関係を示した説明図である。
Note that FIG. 5 is a circuit diagram in which the circuit configuration of the voltage comparator is redrawn), and FIG. 6 is an explanatory diagram showing the input/output signal relationship in the comparator of FIG. 5.

以上よシ、第3図に示すアナログ・ディジタル変換器は
第4図の説明図に示すように、入力電圧Winが0≦V
in (a VH肝のとき電圧比較器10〜12の出力
は全てLow %  ’bxr < Vin T Vu
yのとき電圧比較器10の出力のみがHlghとなシ残
シはLow s 2 ’/RIF < Vin < 4
 Vinyのとき電圧比較器12の出力のみがLowと
なシ残シはHlgh 、τV*xv <Vin≦”RI
Fのとき電圧比較器10〜12の出力は全てHlghと
なる。この電圧比較器の出力をインバーター3.14お
よびNAN D回路15.15によシフビットのディジ
タル信号に変換し出力端子1[3,19に印加すること
によシアナログ入力信号をディジタル信号に変換してい
る。これらの回路については、東芝発行1985年9月
版「集積回路技術資料CMO8A/Dコンバータ」に記
載されている。
Based on the above, the analog-to-digital converter shown in FIG.
in (a When VH is active, the outputs of voltage comparators 10 to 12 are all Low % 'bxr < Vin T Vu
When y, only the output of the voltage comparator 10 is Hlgh, and the rest are Low s2'/RIF < Vin < 4
When Viny, only the output of the voltage comparator 12 is Low, and the rest is Hlgh, τV*xv <Vin≦”RI
When F, the outputs of the voltage comparators 10 to 12 all become Hlgh. The output of this voltage comparator is converted into a shifted-bit digital signal by an inverter 3.14 and a NAND circuit 15.15, and the analog input signal is converted into a digital signal by applying it to the output terminal 1 [3, 19]. ing. These circuits are described in "Integrated Circuit Technical Data CMO8 A/D Converter" published by Toshiba, September 1985 edition.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術では電圧比較器を3ケ使用しておシ、かつ
電圧比較器の出力信号を2ビツトのディジタル信号へ変
換するエンコーダが必要であり、価格が高くなるばかシ
でなく回路規模が増大し、小形化しにくいという問題点
があった。
The above conventional technology uses three voltage comparators and requires an encoder to convert the output signal of the voltage comparator into a 2-bit digital signal, which not only increases the cost but also increases the circuit size. However, there was a problem in that it was difficult to downsize.

本発明の目的は低価格かつ小形のアナログ・ディジタル
変換器を提供することにある。
An object of the present invention is to provide a low-cost and compact analog-to-digital converter.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するため、高価な部品、大きな部品であ
る、電圧比較器およびエンコーダ部分の使用部品点数を
減らす回路とする。
In order to achieve the above object, the circuit is designed to reduce the number of components used in the voltage comparator and encoder sections, which are expensive and large components.

〔作用〕[Effect]

上記問題点を解決するため、本発明では、ディジタル信
号の上位ビットD1となる電圧比較器の出力信号を使用
し、下位ビットを出力する電圧比較器の基準電圧を制御
することによシ使用する電圧比較器の数を減らし、かつ
電圧比較器の出力信号が直接ディジタル信号となるよう
にすることにょシエンコーダを不要とすることができた
In order to solve the above problem, the present invention uses the output signal of the voltage comparator which is the upper bit D1 of the digital signal and controls the reference voltage of the voltage comparator which outputs the lower bit. By reducing the number of voltage comparators and making the output signals of the voltage comparators directly become digital signals, it was possible to eliminate the need for an encoder.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図、第2図を用いて説明
する。第1図において、20はバッファであって、出力
端子が内部の出力トランジスタのコレクタにのみ接続さ
れておシ、入力がLowレベルの場合のみ該出力トラン
ジスタがONL出力が接地状態となυ、入力がH1gh
レベルのとき、該出力トランジスタはcutoff L
出力回路に影響しないバブ7ア、21〜25は基準電圧
v、11を分圧し、電圧比較器10.11の基準電圧を
生成する抵抗である。第1図において、抵抗24と抵抗
25は同一抵抗値を有し、比較器基準電圧入力端子8に
は2VjllFが印加される。また抵抗21〜23の抵
抗値は以下の関係がある。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 2. In FIG. 1, reference numeral 20 denotes a buffer whose output terminal is connected only to the collector of an internal output transistor, and whose ONL output is grounded only when the input is at a low level. is H1gh
level, the output transistor is cutoff L
Bubbles 7a and 21 to 25 that do not affect the output circuit are resistors that divide the reference voltages v and 11 to generate reference voltages for the voltage comparators 10 and 11. In FIG. 1, the resistor 24 and the resistor 25 have the same resistance value, and 2VjllF is applied to the comparator reference voltage input terminal 8. Further, the resistance values of the resistors 21 to 23 have the following relationship.

R21:p、22:a2s=sH1:8このため比較器
基準電圧入力端子7にはバッファ20の出力状態によ)
次の電圧が印加される。
R21:p, 22:a2s=sH1:8 Therefore, the comparator reference voltage input terminal 7 is set depending on the output state of the buffer 20)
The following voltages are applied:

バッファ出力   比較器基準電圧 Low         7 vRIFHlgh   
      7vRU すなわち、バッファ20の入力を電圧比較器11の出力
と接続することによ)、電圧比較器11の出力がLow
レベルのときバッファ20の出力トランジスタはLow
となるため、電圧比較器10の入力基準電圧は−VUt
とな)、入力電圧Vinか2−v8ヨ以下の場合電圧比
較器10の出力はLowレベルとなシ入力電圧”/in
か4 ”Ruff以上の場合電圧比較器10の出力はH
1ghレベルとなる。また電圧比較器11の出力がH!
Lghレベルのときバッファ2oの出力トランジスタは
Cutoff L出力は開放状態となるため、電圧比較
器10の入力基準電圧はHvR□r、3 となシ、入力電圧vinか^VRIF以下の場合電圧比
較器10の出力はLowレベルとなシ、入力電圧、3 VinかτVRD以上の場合電圧比較器10の出力はH
ghレベルとなる。
Buffer output Comparator reference voltage Low 7 vRIFHLgh
7vRU (that is, by connecting the input of the buffer 20 to the output of the voltage comparator 11), the output of the voltage comparator 11 is Low.
level, the output transistor of the buffer 20 is Low.
Therefore, the input reference voltage of the voltage comparator 10 is -VUt
If the input voltage Vin is less than 2-v8, the output of the voltage comparator 10 will be low level.
4 If the voltage is higher than Ruff, the output of the voltage comparator 10 is H.
1gh level. Also, the output of the voltage comparator 11 is H!
When the output transistor of the buffer 2o is at the Lgh level, the output transistor of the buffer 2o is cutoff, and the L output is in an open state, so the input reference voltage of the voltage comparator 10 is HvR□r,3.If the input voltage is vin or less than VRIF, the voltage comparator The output of voltage comparator 10 is low level, and when the input voltage is 3 Vin or more than τVRD, the output of voltage comparator 10 is high.
gh level.

電圧比較器110人カ基単電圧は−2vuIであるから
入力電圧VinがTVR□、以下の場合その出力はLo
wレベル、入力電圧Vinが2 vRIiF以上の場合
その出力はHighレベルとなる。
Since the single voltage of 110 voltage comparators is -2vuI, if the input voltage Vin is TVR□ or less, the output will be Lo.
When the input voltage Vin is 2 vRIiF or higher, the output becomes a High level.

以上の動作を第2図にまとめて示す。The above operations are summarized in FIG. 2.

以上よシ、本発明によれば、電圧比較器の使用数を最低
限としかつ、出力エンコーダ部分を不要とした、低価格
、小形のアナログ・ディジタル変換器を実現できた。
As described above, according to the present invention, it is possible to realize a low-cost, small-sized analog-to-digital converter that uses a minimum number of voltage comparators and eliminates the need for an output encoder section.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、使用する電圧比較器の数を最低限とし
、出力エンコーダを不要とすることKよシ、低価格かつ
小形なディジタル・アナログ変換器を実現できた。
According to the present invention, it is possible to realize a low-cost and compact digital-to-analog converter by minimizing the number of voltage comparators used and eliminating the need for an output encoder.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路図、第2図はその
動作を説明するための各部信号のレベル関係を整理して
示した説明図、第3図は従来のアナログ・ディジタル変
換器を示す回路図、第4図はその動作を説明するための
各部信号のレベル関係を整理して示した説明図、第5図
は第6図における比較器を改めて描き直して示した回路
図、第6図は第3図に示した比較器における各部信号の
レベル関係を整理して示した説明図、である。 1・・・基糸電圧源、10〜12・・、・電圧比較器3
〜6,21〜25・γ・基地電圧生成用抵抗17・・・
エンコーダ、2・・・入力端子18・・・出力端子(下
位ビットDO)築 1121 築 21¥1 第 3 図 1”1 ?!14121 ヌ 5(2] 第 6 口
Fig. 1 is a circuit diagram showing an embodiment of the present invention, Fig. 2 is an explanatory diagram illustrating the level relationship of each part signal to explain its operation, and Fig. 3 is a conventional analog-to-digital conversion diagram. 4 is an explanatory diagram that organizes and shows the level relationships of the signals of each part to explain its operation, and FIG. 5 is a circuit diagram that redraws the comparator in FIG. 6. FIG. 6 is an explanatory diagram that organizes and shows the level relationship of signals of each part in the comparator shown in FIG. 3. 1...Basis voltage source, 10-12...Voltage comparator 3
~6,21~25・γ・Base voltage generation resistor 17...
Encoder, 2... Input terminal 18... Output terminal (lower bit DO) 1121 21 yen 1 3rd Figure 1"1 ?! 14121 5 (2) 6th port

Claims (1)

【特許請求の範囲】 1、入力アナログ信号をディジタル信号に変換して出力
するアナログ・ディジタル変換器において、 基準電圧源と、該基準電圧源を分圧して第1の比較電圧
を生成する第1の抵抗と、該第1の比較電圧と前記入力
アナログ信号(入力電圧)とを入力され比較してその大
小関係に依存して論理1または0を出力する第1の比較
器と、前記基準電圧源を分圧して第2の比較電圧を生成
する第2の抵抗と、該第2の比較電圧と前記入力電圧と
を入力され比較してその大小関係に依存して論理1また
は0を出力する第2の比較器と、前記第1の比較器出力
の論理値に依存して前記第2の抵抗において生成される
第2の比較電圧の値を可変せしめる比較電圧値可変手段
と、を具備し、前記第1および第2の各比較器出力をも
って出力ディジタル信号とするようにしたことを特徴と
するアナログ・ディジタル変換器。 2、特許請求の範囲第1項記載のアナログ・ディジタル
変換器において、前記第1の抵抗が生成する第1の比較
電圧が前記基準電圧源の1/2の電圧であり、前記第2
の抵抗が生成する第2の比較電圧が前記基準電圧源の3
/4の電圧であり、前記比較電圧値可変手段が前記第2
の抵抗において生成される第2の比較電圧の値を前記基
準電圧源の1/4の電圧と3/4の電圧との間で可変せ
しめるようにしたことを特徴とするアナログ・ディジタ
ル変換器。
[Claims] 1. An analog-to-digital converter that converts an input analog signal into a digital signal and outputs the digital signal, comprising: a reference voltage source; and a first voltage converter that divides the reference voltage source to generate a first comparison voltage. a first comparator that receives and compares the first comparison voltage and the input analog signal (input voltage) and outputs a logic 1 or 0 depending on the magnitude relationship; and the reference voltage. a second resistor that divides the voltage of the source to generate a second comparison voltage; and a second resistor that receives and compares the second comparison voltage and the input voltage, and outputs a logic 1 or 0 depending on the magnitude relationship. It comprises a second comparator and a comparison voltage value variable means for varying the value of the second comparison voltage generated at the second resistor depending on the logical value of the output of the first comparator. An analog-to-digital converter, characterized in that the outputs of the first and second comparators are used as an output digital signal. 2. In the analog-to-digital converter according to claim 1, the first comparison voltage generated by the first resistor is half the voltage of the reference voltage source, and the second
The second comparison voltage generated by the resistor 3 of the reference voltage source
/4 voltage, and the comparison voltage value variable means
An analog-to-digital converter characterized in that the value of the second comparison voltage generated at the resistor is made to vary between 1/4 and 3/4 of the reference voltage source.
JP21932086A 1986-09-19 1986-09-19 Analog-to-digital converter Pending JPS6376523A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21932086A JPS6376523A (en) 1986-09-19 1986-09-19 Analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21932086A JPS6376523A (en) 1986-09-19 1986-09-19 Analog-to-digital converter

Publications (1)

Publication Number Publication Date
JPS6376523A true JPS6376523A (en) 1988-04-06

Family

ID=16733627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21932086A Pending JPS6376523A (en) 1986-09-19 1986-09-19 Analog-to-digital converter

Country Status (1)

Country Link
JP (1) JPS6376523A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109433A (en) * 2009-11-18 2011-06-02 Renesas Electronics Corp Microcomputer, hysteresis comparator circuit, and voltage monitoring apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109433A (en) * 2009-11-18 2011-06-02 Renesas Electronics Corp Microcomputer, hysteresis comparator circuit, and voltage monitoring apparatus

Similar Documents

Publication Publication Date Title
JP3039791B2 (en) DA converter
JPH06152420A (en) A/d converter
JPS589426A (en) Analog-to-digital converter
US5818377A (en) Bipolar element averaging, digital-to-analog converter
JPH0443718A (en) Parallel a/d converter
JPH0813004B2 (en) A / D converter
US4812817A (en) Differential analog-digital converter with switched capacitors
JP2995599B2 (en) Analog-to-digital conversion method
US6239733B1 (en) Current interpolation circuit for use in an A/D converter
JPS6376523A (en) Analog-to-digital converter
JPH06132828A (en) D/a converter
KR100282443B1 (en) Digital / Analog Converter
JP3182165B2 (en) A / D conversion circuit
JPS6166411A (en) Analog-digital converter
JPH0446016B2 (en)
JPH03216023A (en) A/d converter
JP2904239B2 (en) A / D conversion circuit
JPH04418B2 (en)
JPH0611662Y2 (en) Digital analog converter
KR950007402Y1 (en) Resolution improving circuit of a/d converter
JPH0149055B2 (en)
JPS60126922A (en) A/d converting device
JP2609981B2 (en) Decoding circuit
JP3140654B2 (en) Analog-to-digital converter
JPH03215764A (en) Semiconductor integrated circuit