KR100282443B1 - Digital / Analog Converter - Google Patents
Digital / Analog Converter Download PDFInfo
- Publication number
- KR100282443B1 KR100282443B1 KR1019980038091A KR19980038091A KR100282443B1 KR 100282443 B1 KR100282443 B1 KR 100282443B1 KR 1019980038091 A KR1019980038091 A KR 1019980038091A KR 19980038091 A KR19980038091 A KR 19980038091A KR 100282443 B1 KR100282443 B1 KR 100282443B1
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- value
- output
- voltage
- switches
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
Abstract
본 발명은 고속, 고출력의 디지탈/아날로그 컨버터를 제공하기 위한 것으로써, 플립플롭 및 디코더를 구비하여 N비트의 디지탈 값에 상응하는 아날로그 값을 출력하는 디지탈/아날로그 컨버터에 있어서, 일측이 기준전압단에 연결되는 2N-1개의 저항들과, 각 저항들의 다른 일측에 연결되는 스위치들로 이루어지는 제 1 전압분배부와, 일측이 접지전압단에 연결되는 2N-1-1개의 저항들과, 각 저항들의 다른 일측에 연결되는 스위치들로 이루어지는 제 2 전압분배부와, 상기 제 1 전압분배부의 출력과 제 2 전압분배부의 출력이 공통노드로 연결되며, 상기 공통노드가 반전단자에 연결되고, 비반전단자에는 기준전압의 중간값이 입력되는 OP-AMP와, 상기 공통노드와 상기 반전단자 사이에서 병렬적으로 구성되는 2N-1개의 스위치들로 구성되는 스위칭부와, 상기 스위칭부와 상기 OP-AMP의 출력단 사이에 연결되어 다이나믹 레인지를 조절하는 저항을 포함하여 구성되는 것을 특징으로 한다.The present invention is to provide a high-speed, high-output digital / analog converter, the digital / analog converter having a flip-flop and a decoder to output an analog value corresponding to the N-bit digital value, one side of the reference voltage terminal A first voltage divider consisting of 2 N-1 resistors connected to each other, switches connected to the other side of the resistors, 2 N-1 -1 resistors connected at one side to a ground voltage terminal, A second voltage divider comprising switches connected to the other side of the resistors, an output of the first voltage divider and an output of the second voltage divider as a common node, and the common node is connected to an inverting terminal, and a switching unit that is made up of the non-inverting terminal of the OP-AMP that is an intermediate value of the reference voltage input, wherein the common node and the 2 N-1 switches being configured in parallel between the inverting terminal, Is connected between the switching unit and the group of OP-AMP output stage is characterized in that comprises a resistor for adjusting the dynamic range.
Description
본 발명은 디지탈/아날로그 컨버터(Digital/Analog Converter)에 관한 것으로, 특히 고속, 고출력의 디지탈/아날로그 컨버터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to digital / analog converters, and more particularly, to high speed, high output digital / analog converters.
이하, 종래기술에 따른 디지탈/아날로그 컨버터를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, a digital / analog converter according to the prior art will be described with reference to the accompanying drawings.
도 1은 종래기술에 따른 레지스터 스트링(Resistor String)의 기본구조를 나타내었다.1 illustrates a basic structure of a resistor string according to the prior art.
도 1에 도시한 바와 같이, 기준전압에 대해 N비트의 결과값을 얻기 위한 2N개의 저항(R)들이 기준전압단(Vref)과 접지전압단(GND) 사이에 직렬로 연결된다.As shown in FIG. 1, 2 N resistors R for obtaining an N bit result value with respect to the reference voltage are connected in series between the reference voltage terminal V ref and the ground voltage terminal GND.
그리고 입력되는 디지탈 값들에 상응하는 저항 노드 부분을 선택하기 위해 하나의 값을 갖도록 디코딩하는 디코더(11)가 구성되고, 상기 디코더(11)의 출력에 의해 해당 저항 노드값을 출력하기 위한 스위칭부(12)가 구성된다.And a decoder 11 for decoding to have a value to select a resistance node portion corresponding to the input digital values is configured, the switching unit for outputting the corresponding resistance node value by the output of the decoder 11 ( 12) is configured.
스위칭부(12)의 스위칭에 따라 선택된 저항 노드값은 OP-AMP구조의 버퍼부(13)의 비반전 단자로 입력되고, 상기 버퍼부(13)의 출력이 피드백되어 반전단자에 입력된다.The resistance node value selected according to the switching of the switching unit 12 is input to the non-inverting terminal of the buffer unit 13 of the OP-AMP structure, and the output of the buffer unit 13 is fed back to the inverting terminal.
이와 같이, 구성된 종래 레지스터 스트링의 구조에 있어서, 디지탈 신호의 비트들이 버스(도시되지 않음)를 통해 플립플롭(14)으로 입력되면, 상기 플립플롭(14)은 클럭신호에 맞춰 출력을 내보낸다.As described above, in the structure of the conventional register string configured, when the bits of the digital signal are input to the flip-flop 14 via a bus (not shown), the flip-flop 14 outputs the output in accordance with the clock signal.
이때, 하나의 클럭시간 동안 아날로그 출력값이 변환되는데, 이 동작 전체가 안정되도록 상기 플립플롭(14)에서 하나의 클럭주기 동안 입력되는 디지탈 값을 유지하도록 한다.At this time, the analog output value is converted for one clock time, so that the flip-flop 14 maintains the digital value input for one clock period so that the whole operation is stabilized.
상기 디지탈 값은 디코더(11)를 통해 디코딩되어 그 값에 대응하는 스위치를 온(ON)시키기 위해 조합되어 진다.The digital values are decoded by the decoder 11 and combined to turn on the switch corresponding to the value.
이것은 대응하는 하나의 저항 노드를 선택하게 되고, 상기 선택된 저항 노드의 전압값이 입력되는 디지탈 값에 대응하는 아날로그 값이 된다.This selects one corresponding resistance node, and the voltage value of the selected resistance node becomes an analog value corresponding to the input digital value.
이 값은 버퍼부(13)를 지나게 되는데, 버퍼부(13)는 일반적인 전압 팔로워(Voltage Fallower)로써 구현된다.This value passes through the buffer section 13, which is implemented as a general voltage follower.
그러나 상기와 같은 종래 레지스터 스트링 구조의 디지탈/아날로그 컨버터는 다음과 같은 문제점이 있었다.However, the above-described digital / analog converter having a register string structure has the following problems.
버퍼로 사용되는 OP-AMP 자체의 동작범위의 제한으로 인하여 출력 다이나믹 레인지(output dynamic range)에 한계가 있었다.Due to the limitation of the operating range of the OP-AMP itself used as a buffer, there was a limit in the output dynamic range.
또한, 여러개의 스위치들에 의한 기생 커패시턴스(parastic capacitance)와 OP-AMP 입력 커패시턴스의 합산값으로 인하여 디지탈신호에서 아날로그 신호로 변환되는 속도가 제한되는 문제점이 있었다.In addition, there is a problem in that the speed of converting a digital signal into an analog signal is limited due to the sum of parasitic capacitance and OP-AMP input capacitance of several switches.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로써, 커패시턴스에 의한 변환속도의 딜레이를 방지하여 고속, 고출력의 디지탈/아날로그 컨버터를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems of the prior art, and an object thereof is to provide a high-speed, high-output digital / analog converter by preventing a delay of the conversion speed due to capacitance.
도 1은 종래 기술에 따른 디지탈/아날로그 컨버터의 구성도1 is a block diagram of a digital to analog converter according to the prior art
도 2는 본 발명의 실시예에 따른 디지탈/아날로그 컨버터의 구성도2 is a block diagram of a digital / analog converter according to an embodiment of the present invention.
도 3은 본 발명에 따른 입력되는 디지탈 값이 최하위 비트값인 경우 디지탈/아날로그 컨버터의 등가회로도3 is an equivalent circuit diagram of a digital / analog converter when the input digital value is the least significant bit value according to the present invention.
도 4는 본 발명에 따른 입력되는 디지탈 값이 중간 비트값인 경우 디지탈/아날로그 컨버터의 등가회로도4 is an equivalent circuit diagram of a digital / analog converter when the input digital value is an intermediate bit value according to the present invention.
도 5는 본 발명에 따른 입력되는 디지탈 값이 최상위 비트값인 경우 디지탈/아날로그 컨버터의 등가회로도5 is an equivalent circuit diagram of a digital / analog converter when the input digital value is the most significant bit value according to the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
21 : 제 1 전압분배부 22 : 제 2 전압분배부21: first voltage divider 22: second voltage divider
23 : 증폭부 24 : 스위칭부23: amplification unit 24: switching unit
25 : 플립플롭 26 : 디코더25: flip-flop 26: decoder
상기의 목적을 달성하기 위한 본 발명의 디지탈/아날로그 컨버터는 플립플롭 및 디코더를 구비하여 N비트의 디지탈 값에 상응하는 아날로그 값을 출력하는 디지탈/아날로그 컨버터에 있어서, 일측이 기준전압단에 연결되는 2N-1개의 저항들과, 각 저항들의 다른 일측에 연결되는 스위치들로 이루어지는 제 1 전압분배부와, 일측이 접지전압단에 연결되는 2N-1-1개의 저항들과, 각 저항들의 다른 일측에 연결되는 스위치들로 이루어지는 제 2 전압분배부와, 상기 제 1 전압분배부의 출력과 제 2 전압분배부의 출력이 공통노드로 연결되며, 상기 공통노드가 반전단자에 연결되고, 비반전단자에는 기준전압의 중간값이 입력되는 OP-AMP와, 상기 공통노드와 상기 반전단자 사이에서 병렬적으로 구성되는 2N-1개의 스위치들로 구성되는 스위칭부와, 상기 스위칭부와 상기 OP-AMP의 출력단 사이에 연결되어 다이나믹 레인지를 조절하는 저항을 포함하여 구성되는 것을 특징으로 한다.The digital / analog converter of the present invention for achieving the above object is a digital / analog converter having a flip-flop and a decoder to output an analog value corresponding to an N-bit digital value, one side of which is connected to a reference voltage terminal. A first voltage divider consisting of 2 N-1 resistors, switches connected to the other side of the resistors, 2 N-1 -1 resistors at one side connected to the ground voltage terminal, and A second voltage divider comprising switches connected to the other side, an output of the first voltage divider and an output of the second voltage divider are connected as a common node, and the common node is connected to an inverting terminal, and a non-inverting terminal. There the OP-AMP that is an intermediate value of the reference voltage input, and a switching unit that is made up of the common node and the 2 N-1 switches being configured in parallel between the inverting terminal, the switching And connected between the output terminal of the OP-AMP is characterized in that comprises a resistor for adjusting the dynamic range.
이하, 본 발명의 실시예에 따른 디지탈/아날로그 컨버터를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a digital / analog converter according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명의 디지탈/아날로그 컨버터의 구성을 나타내었다.2 shows the configuration of the digital / analog converter of the present invention.
도 2에 도시한 바와 같이, 일측이 기준전압단에 연결되는 저항들과 각 저항들의 다른 일측에 연결되는 스위치들로 이루어져 상기 기준전압단에 대해 병렬적으로 구성되는 제 1 전압분배부(21)와, 일측이 접지전압단에 연결되는 저항들과 각 저항들의 다른 일측에 연결되는 스위치들로 이루어져 상기 접지전압단에 대해 병렬적으로 구성되는 제 2 전압분배부(22)와, 상기 제 1 전압분배부(21)의 출력과 제 2 전압분배부(22)의 출력이 공통노드로 연결되고, 상기 공통노드가 반전단자에 연결되고, 비반전단자에는 기준전압의 중간값이 입력되는 인버터 구조의 증폭부(23)와, 상기 공통노드(A)와 상기 반전단자 사이에서 병렬적으로 구성되는 2N-1개의 스위치들로 구성되는 스위칭부(24)와, 상기 스위칭부(24)와 상기 증폭부(23)의 출력단 사이에 연결되어 다이나막 레인지(Dynamic Range)를 맞추어주는 저항(R')과, 입력되는 디지탈 값을 한 클럭 주기 동안 안정하게 유지하는 플립플롭(25)과, 상기 플립플롭(25)에서 출력되는 디지탈 값을 디코딩하여 입력되는 디지탈 값에 상응하는 아날로그 값을 얻기 위해 상기 제 1 전압분배부(21) 또는 제 2 전압분배부(22)중에서 해당 스위치를 선택하는 디코더(26)를 포함하여 구성된다.As shown in FIG. 2, a first voltage divider 21 configured in parallel with respect to the reference voltage terminal includes one side of the resistors connected to the reference voltage terminal and switches connected to the other side of the resistors. And a second voltage divider 22 configured in parallel with the ground voltage terminal, the second voltage divider 22 having one side connected to the ground voltage terminal and switches connected to the other side of the resistors. The output of the distribution unit 21 and the output of the second voltage distribution unit 22 are connected to the common node, the common node is connected to the inverting terminal, the non-inverting terminal of the inverter structure in which the intermediate value of the reference voltage is input An amplifier 23, a switching unit 24 composed of 2 N-1 switches configured in parallel between the common node A and the inverting terminal, the switching unit 24, and the amplification unit Connected between the output terminals of the unit 23 A resistor (R ') that matches the dynamic range, a flip-flop 25 for keeping the input digital value stable for one clock period, and a decoded digital value output from the flip-flop 25. And a decoder 26 for selecting a corresponding switch from the first voltage divider 21 or the second voltage divider 22 to obtain an analog value corresponding to the digital value.
여기서, 제 1 전압분배부(21) 및 제 2 전압분배부(22)는 각각의 저항과 연결되는 스위치들의 선택에 따라 출력전압을 달리한다.Here, the first voltage divider 21 and the second voltage divider 22 vary the output voltage according to the selection of the switches connected to the respective resistors.
즉, 입력되는 디지탈 값에 따라 선택되는 스위치가 달라지고, 선택된 스위치와 연결된 저항값에 의해 출력되는 전압값이 결정된다.That is, the selected switch varies according to the input digital value, and the output voltage value is determined by the resistance value connected to the selected switch.
또한, 상기 제 1 전압분배부(21)의 저항의 수는 입력되는 디지탈 값의 비트 수에 따라 결정된다.In addition, the number of resistors of the first voltage divider 21 is determined according to the number of bits of the input digital value.
만일, N비트이면, 제 1 전압분배부(21)에 구성되는 저항 수는 2N-1개로 하고, 제 2 전압분배부(22)에 구성되는 저항 수는 상기 제 1 전압분배부(21)의 저항 수 보다 하나가 적은 2N-1-1개로 한다.If N bits, the number of resistors configured in the first voltage divider 21 is 2 N-1 , and the number of resistors configured in the second voltage divider 22 is the first voltage divider 21. Let 2 N-1 -1 be less than the number of resistors.
따라서, 각각의 전압분배부(21,22)에 구성된 저항 수 만큼 스위치가 필요한데, 스위치의 ON저항에 대한 메칭(matching)을 위해 피드백되는 루프의 저항(R')앞에 상기 제 1 전압분배부(21)에 구성되는 스위치 수와 동일한 수의 스위치로 구성되는 스위칭부(24)를 구성한다.Therefore, a switch is required by the number of resistors configured in each of the voltage dividers 21 and 22, and the first voltage divider (in front of the resistor R 'of the loop fed back to match the ON resistance of the switch) A switching unit 24 composed of the same number of switches as the number of switches configured in 21 is configured.
상기와 같이 구성된 본 발명의 디지탈/아날로그 컨버터의 동작설명은 다음과 같다.Operation of the digital / analog converter of the present invention configured as described above is as follows.
먼저, 입력되는 디지탈 값이 0000일 때, 본 발명의 디지탈/아날로그 컨버터의 등가회로를 도 3과 같다.First, when the input digital value is 0000, the equivalent circuit of the digital / analog converter of the present invention is shown in FIG.
그리고 도 4는 입력되는 디지탈 값이 중간값(1000)일 때의 등가회로도이고, 도 5는 입력되는 디지탈 값이 최상위 비트인 1111일 때의 등가회로를 나타내었다.4 is an equivalent circuit diagram when the input digital value is the intermediate value 1000, and FIG. 5 illustrates an equivalent circuit when the input digital value is 1111, which is the most significant bit.
입력되는 디지탈 값이 0000일 경우, 기준전압단(Vref)에 연결된 제 1 전압분배부(21)의 스위치들이 모두 온(ON)되고, 접지전압단(Vss)에 연결된 제 2 전압분배부(22)의 스위치들은 모두 오프(OFF)된다.When the input digital value is 0000, the switches of the first voltage divider 21 connected to the reference voltage terminal V ref are all turned on and the second voltage divider connected to the ground voltage terminal Vss ( The switches in 22 are all off.
만일, 중간값이 입력되면, 제 1, 제 2 전압분배부(21,22)의 모든 스위치들이 오프되어 OP-AMP()의 비반전단자로 입력되는 Vref/2가 그대로 출력값이 된다.If the intermediate value is input, all the switches of the first and second voltage dividers 21 and 22 are turned off, and V ref / 2 input to the non-inverting terminal of OP-AMP () becomes an output value.
입력되는 디지탈 값이 0000에서 점차적으로 1111로 증가함에 따라 기준전압단(Vref)에 연결된 제 1 전압분배부(21)의 스위치들이 하나씩 오프되고, 전술한 바와 같이, 1000이 될 경우에는 제 1, 제 2 전압분배부(21,22)의 모든 스위치들이 오프된다.As the input digital value gradually increases from 0000 to 1111, the switches of the first voltage divider 21 connected to the reference voltage terminal V ref are turned off one by one, and as described above, the first value is 1000. , All the switches of the second voltage distribution sections 21 and 22 are turned off.
그리고 1001부터는 접지전압단에 연결된 제 2 전압분배부(22)의 스위치들이 하나씩 온(ON)된다.In operation 1001, switches of the second voltage distribution unit 22 connected to the ground voltage terminal are turned on one by one.
그리고 입력되는 디지탈 값이 1111일 경우에는 접지전압단과 연결된 제 2 전압분배부(22)의 스위치들이 모두 온(ON)되어 최종출력(Vout)은 Vref가 된다.When the input digital value is 1111, the switches of the second voltage distribution unit 22 connected to the ground voltage terminal are all turned on, and the final output Vout becomes V ref .
즉, 디지탈 값이 1111일 경우, 접지전압단과 연결된 제 2 전압분배부(22)의 스위치들이 모두 온되어 접지전압이 반전됨으로써 최종출력(Vout)은 기준전압값이 되고, 디지탈 값이 0000일 경우에는 기준전압단과 연결된 제 1 전압분배부(21)의 스위치들이 모두 온되어 기준전압이 반전됨으로써 최종출력은 접지전압 즉 0V가 된다.That is, when the digital value is 1111, the switches of the second voltage distribution unit 22 connected to the ground voltage terminal are all turned on, and the ground voltage is inverted so that the final output Vout becomes the reference voltage value, and the digital value is 0000. Since the switches of the first voltage divider 21 connected to the reference voltage terminal are all turned on to invert the reference voltage, the final output becomes a ground voltage, that is, 0V.
이는 증폭부(23)가 인버터 구조를 갖기 때문에 선택된 스위치에 의한 전압값이 피드백으로 연결된 반전단자의 입력으로 되어 비반전단자로 입력되는 Vref를 중심으로 신호가 반전되기 때문이다.This is because since the amplifier 23 has an inverter structure, the voltage value of the selected switch becomes the input of the inverting terminal connected by the feedback and the signal is inverted around the V ref input to the non-inverting terminal.
여기서, 반전의 의미는 접지전압에서 기준전압을 풀 스윙(Full Swing)으로 했을 경우, Vref보다 크거나 작은 값을 의미하기 때문에, 신호적으로 부(-)신호가 출력된다는 의미는 아니다.Here, the inversion means a value that is larger or smaller than V ref when the reference voltage is set to full swing in the ground voltage, and thus does not mean that a negative signal is output as a signal.
상술한 본 발명의 실시예는 4비트 디지탈/아날로그 컨버터를 예로 한 것이기 때문에 원하는 출력값은 0, 1 Vref/16, 2 Vref/16,...., Vref가 된다.Since the embodiment of the present invention described above uses a 4-bit digital / analog converter as an example, the desired output values are 0, 1 V ref / 16, 2 V ref / 16, ..., V ref .
따라서, 몇비트 디지탈/아날로그 컨버터이냐에 따라 그 출력값의 범위는 달라지게 된다.Therefore, the range of the output value varies depending on how many bits of the digital / analog converter.
이때, 상기 스위칭부(24)는 제 1 전압분배부(21)와 제 2 전압분배부(22)내의 스위치들중에서 선택되어지는 수 만큼 같은 수가 온(ON)된다. 이는 해당 전압분배부와 피드백 루프간의 저항 메칭을 개선시키기 위한 것이다.In this case, the switching unit 24 is turned on by the same number as selected from the switches in the first voltage divider 21 and the second voltage divider 22. This is to improve resistance matching between the voltage divider and the feedback loop.
이상에서 상술한 바와 같이, 본 발명의 디지탈/아날로그 컨버터는 다음과 같은 효과가 있다.As described above, the digital / analog converter of the present invention has the following effects.
첫째, 출력 다이나믹 레인지를 풀-스윙가 같이 크게할 수 있다.First, the output dynamic range can be enlarged with the full swing.
둘째, 종래에는 버퍼로써 전압 팔로워(Voltage fallower)를 사용하기 때문에 선택되는 스위치가 변함에 따라 기생 커패시턴스를 충전하는 시간으로 속도에 제한을 받는 반면에, 본 발명은 OP-AMP의 비반전단자가 common-mode voltage로 묶여있기 때문에 스위치들에 의한 기생 커패시턴스는 무시할 정도로 작아서 전체적으로 변환속도를 빠르게 할 수 있다.Second, because the voltage follower (Voltage fallower) is conventionally used as a buffer, the speed is limited by the time for charging the parasitic capacitance as the selected switch changes, whereas the non-inverting terminal of the OP-AMP is common. Because they are tied to -mode voltage, the parasitic capacitances by the switches are negligibly small, which can speed up the overall conversion.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980038091A KR100282443B1 (en) | 1998-09-15 | 1998-09-15 | Digital / Analog Converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980038091A KR100282443B1 (en) | 1998-09-15 | 1998-09-15 | Digital / Analog Converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000019815A KR20000019815A (en) | 2000-04-15 |
| KR100282443B1 true KR100282443B1 (en) | 2001-02-15 |
Family
ID=19550706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980038091A KR100282443B1 (en) | 1998-09-15 | 1998-09-15 | Digital / Analog Converter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100282443B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735493B1 (en) * | 2005-06-21 | 2007-07-04 | 삼성전기주식회사 | Digital/analog converter |
| KR100708939B1 (en) * | 2005-08-08 | 2007-04-17 | 삼성전기주식회사 | Digital/analog converter |
| KR100814255B1 (en) | 2006-12-22 | 2008-03-17 | 매그나칩 반도체 유한회사 | Digital-analog converter |
-
1998
- 1998-09-15 KR KR1019980038091A patent/KR100282443B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000019815A (en) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5936566A (en) | Auto-reference pseudo-flash analog to digital converter | |
| US4542370A (en) | Cascade-comparator A/D converter | |
| JP2002271201A (en) | A/d converter | |
| JPH06152420A (en) | A/d converter | |
| US4897656A (en) | Complementary voltage interpolation circuit with transmission delay compensation | |
| JPH06303060A (en) | Gain control amplifier circuit | |
| EP0466145B1 (en) | D/A converter | |
| EP0414593A2 (en) | Digital-to-analog converter having a ladder type resistor network | |
| JPH066229A (en) | D/a converter | |
| JPH04213920A (en) | Analog-digital converter | |
| JPH1028056A (en) | D/a converter | |
| KR20020008516A (en) | Digital-Analog Converter | |
| US6411246B2 (en) | Folding circuit and A/D converter | |
| US6239733B1 (en) | Current interpolation circuit for use in an A/D converter | |
| KR100282443B1 (en) | Digital / Analog Converter | |
| US5734342A (en) | Analog-to-digital converter for generating a digital N-bit Gray code | |
| US6999016B2 (en) | D/A converter and semiconductor device | |
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| US5629702A (en) | Analog to digital converter | |
| US4803461A (en) | R-2R type D/A converter circuit | |
| KR20020064321A (en) | Digital-to-analog converter | |
| JPH06268523A (en) | D/a converter | |
| JPH10112654A (en) | Current segment system d/a converter | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPH03216023A (en) | A/d converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |