JPS63184123A - Information processor - Google Patents

Information processor

Info

Publication number
JPS63184123A
JPS63184123A JP61229904A JP22990486A JPS63184123A JP S63184123 A JPS63184123 A JP S63184123A JP 61229904 A JP61229904 A JP 61229904A JP 22990486 A JP22990486 A JP 22990486A JP S63184123 A JPS63184123 A JP S63184123A
Authority
JP
Japan
Prior art keywords
power
data
power source
turned
power switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61229904A
Other languages
Japanese (ja)
Other versions
JPH0535889B2 (en
Inventor
Hirokimi Shimizu
清水 裕公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61229904A priority Critical patent/JPS63184123A/en
Publication of JPS63184123A publication Critical patent/JPS63184123A/en
Publication of JPH0535889B2 publication Critical patent/JPH0535889B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Power Sources (AREA)

Abstract

PURPOSE:To improve operability, by stopping the supplying of a power source after preserving a data required at the time of re-applying the power source when a power source switch is turned OFF in executing an application program. CONSTITUTION:An information processor is constituted with the power source switch 100, a means 110 for detecting the state of the power source switch, a power source control means 120, a data preserving means 130, a data processing means 140, and a continuance preparing means 150. The preserving means 130 can preserve the data in spite of the ON/OFF state of the power source switch 100, and also, the continuance preparing means 150, when the OFF state of the power source switch 100 being detected in a processing by the data processing means 140, stores the data to continue a data processing at the time of re-applying the power source in the preserving means 130. Furthermore, after storing, a command to stop the supplying of the power source is issued to the power source control means 120.

Description

【発明の詳細な説明】 電源スィッチと、 該電源スィッチの状態を検知する検知手段と、 前記電源スィッチがオフとされたことが検知されたとき
に電源供給を停止する電源制御手段と、 前記電源スィッチの状態に関わりなくデータ保存が可能
な保存手段と、 アプリケーションプログラムに従ってデータ処理を行う
データ処理手段と、 当該データ処理の過程で前記電源スィッチのオフが検知
されたとき、電源再投入時のデータ処理継続を行うため
のデータを前記保存手段に格納し、当該格納後に前記電
源制御手段による電源供給の停止を指令するmta準備
手段とを具えたことを特徴とする情報処理装置。
Detailed Description of the Invention: a power switch; a detection means for detecting the state of the power switch; a power control means for stopping power supply when it is detected that the power switch is turned off; a storage means that can save data regardless of the state of the switch; a data processing means that processes data according to an application program; and a data processing means that processes data in accordance with an application program; An information processing apparatus comprising: mta preparation means for storing data for continuing processing in the storage means, and instructing the power supply control means to stop supplying power after storing the data.

3、発明の詳細な説明 〔産業上の利用分野〕 本発明は、情報処理装置に関し、例えばメモリバックア
ップ用ないし駆動用の電池を有する携帯型のパーソナル
コンピュータ等データ端末装置の形態の情報処理装置に
関するものである。
3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to an information processing device, for example, an information processing device in the form of a data terminal device such as a portable personal computer having a battery for memory backup or driving. It is something.

〔従来の技術〕[Conventional technology]

この種の情報処理装置において、電源スィッチによって
直接システムの電源が遮断されるのではなく、電源スィ
ッチが切られた事を制御部に通知し、そのソフトウェア
によってシステムの電源を切るように構成したものがあ
る。すなわち、このような従来の情報処理装置では、電
源スィッチが切られた事を制御部に割込み信号で通知し
、制御部の動作を規定する制御プログラムがその割込み
信号を受は付け、システムの停止に必要な処理を行った
後にシステムの電源が遮断されるようにしていた。
This type of information processing device is configured so that the power switch does not directly turn off the power to the system, but instead notifies the control unit that the power switch has been turned off, and uses its software to turn off the system power. There is. In other words, in such conventional information processing devices, an interrupt signal is sent to the control unit to notify that the power switch has been turned off, and the control program that specifies the operation of the control unit accepts the interrupt signal and stops the system. The system was powered down after performing the necessary processing.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、このような構成では、装置を勅作させる
アプリケーションプログラムにまでは電源スィッチが切
られたことが通知されないので、例えば次に電源が没入
されたときにアプリケーションプログラムを電源遮断時
点から継続して実行させることを所望する場合等におい
て、充分に対応をとることは極めて困難であった。
However, in such a configuration, the application program that operates the device is not notified that the power switch has been turned off, so for example, when the power is turned on next time, the application program continues from the point when the power was turned off. It has been extremely difficult to take sufficient measures in cases where it is desired to carry out the implementation.

(問題点を解決するための手段〕 本発明は、かかる問題点を解決して、電源遮断時に中断
したアプリケーションプログラムの実行を電源の再投入
時に直ちに継続できるようにすることにより、操作性の
高い情報処理装置を提供することを目的とする。
(Means for Solving the Problems) The present invention solves the problems and allows execution of an application program that is interrupted when the power is cut off to be immediately continued when the power is turned on again, thereby improving operability. The purpose is to provide an information processing device.

そのため、本発明では、第1図に示すように、電を原ス
イッチ !00と、電源スィッチ 100の状態を検知
する検知手段110と、電源スィッチ100がオフとさ
れたことが検知されたときに電源供給を停止する電源制
御手段120と、電源スィッチ100の状態に関わりな
くデータ保存が可能な保存手段130と、アプリケーシ
ョンプログラムに従ってデータ処理を行うデータ処理手
段140と、当該データ処理の過程で電源スィッチ10
0のオフが検知されたとき、電源再投入時のデータ処理
継続を行うためのデータを保存手段130に格納し、当
該格納後に電源制御手段120による電源供給の停止を
指令する継続準備手段150とを具えたことを特徴とす
る。
Therefore, in the present invention, as shown in FIG. 00, a detection means 110 that detects the state of the power switch 100, a power control means 120 that stops the power supply when it is detected that the power switch 100 is turned off, regardless of the state of the power switch 100. A storage means 130 that can store data, a data processing means 140 that processes data according to an application program, and a power switch 10 that performs data processing in the process of data processing.
0 is detected to be off, a continuation preparation means 150 stores data for continuation of data processing when the power is turned on again in the storage means 130, and after storing the data, instructs the power supply control means 120 to stop the power supply; It is characterized by having the following.

〔作用〕[Effect]

すなわち、本発明によれば、アプリケーションプログラ
ムの実行中に電源スィッチ 100がオフとされたとき
、電源再投入時による実行継続を可能とするために必要
なデータを保存してから電源供給が停止されるので、電
源再投人後には速かにデータ処理を継続できることにな
る。
That is, according to the present invention, when the power switch 100 is turned off while an application program is being executed, the power supply is stopped after saving data necessary to enable execution to continue when the power is turned on again. Therefore, data processing can be continued quickly after the power is turned on again.

(実施例) 以下、図面を参照して本発明の実施例を詳細かつ具体的
に説明する。
(Embodiments) Hereinafter, embodiments of the present invention will be described in detail and specifically with reference to the drawings.

第2図は本発明情報処理装置の一実施例である。ここで
、1は第4図ないし第6図示の処理手順等に従って各部
を制御するマイクロプロセッサ形態のCPII 、2は
主記憶であるメインメモリ、3は補助記憶であるメモリ
パックである。4は第4図等の制御プログラムが置かれ
るシステムメモリであり、ROMで構成される。5は各
種データ入力用のキーを配置したキーボード、6はCR
TやLCD等の表示器、7は第3図につき後述する電源
コントロール回路、8は電源としての電池、9は電源ス
ィッチ、Bは各部1〜7を継続するパスラインである。
FIG. 2 shows an embodiment of the information processing apparatus of the present invention. Here, 1 is a CPII in the form of a microprocessor that controls each part according to the processing procedures shown in FIGS. 4 to 6, 2 is a main memory which is a main memory, and 3 is a memory pack which is an auxiliary memory. 4 is a system memory in which a control program such as that shown in FIG. 4 is placed, and is composed of a ROM. 5 is a keyboard with keys for entering various data, 6 is a CR
7 is a power control circuit which will be described later with reference to FIG. 3, 8 is a battery as a power source, 9 is a power switch, and B is a pass line connecting each section 1 to 7.

電池で駆動されるコンピュータと同じ構成である。It has the same structure as a battery-powered computer.

第3図は第2図における電源コントロール回路7の一構
成例である。ここで、lOはCPUIからの電源遮断指
示信号、11はトランジスタを含むワンショットパルス
回路、12は電源制御用フリップフロップ、13は電源
遮断指示信号を受付けるフリップフロップ、14は電源
をオン/オフするトランジスタ、15はシステムの電源
となるVcc出力、16は電源スィッチ9の押下をCP
Uに通知する割込み要求信号(IRQ)出力、17は電
源遮断時にメモリパック3の内容をバックアップするた
めの電源ラインである。
FIG. 3 shows an example of the configuration of the power supply control circuit 7 in FIG. 2. Here, IO is a power cut-off instruction signal from the CPUI, 11 is a one-shot pulse circuit including a transistor, 12 is a flip-flop for power control, 13 is a flip-flop that receives the power cut-off instruction signal, and 14 turns the power on/off. Transistor, 15 is the Vcc output which becomes the power supply of the system, 16 is the CP when the power switch 9 is pressed.
An interrupt request signal (IRQ) output 17 is a power line for backing up the contents of the memory pack 3 when the power is cut off.

第3図において、ワンショットパルス回路11は常に動
作しており、電γ原スイッチ9が押される毎に1個のパ
ルスを発生させ、それを電源制御用フリップフロップ1
2とのCに入力端に供給するとともに、cputへのI
RQ(8号16として出力する。
In FIG. 3, the one-shot pulse circuit 11 is always in operation and generates one pulse each time the electric gamma source switch 9 is pressed, and sends it to the power supply control flip-flop 1.
2 and C to the input end, and I to cput
RQ (output as No. 8 16).

この回路に電池8を接続した時、フリップフロップ12
のて出力は“0パとなり、電源制御用トランジスタ14
はオフとなっている。この状態で電源スィッチ9を押下
すると、ワンショットパルス回路11によりパルスか発
生し、これがフリップフロップ12のCに入力に送られ
、フリップフロップ12のQ出力が”l”となり、従っ
てトランジスタ14がオンとなるので、システムに電源
νcc15が供給される。
When battery 8 is connected to this circuit, flip-flop 12
The output becomes “0”, and the power supply control transistor 14
is off. When the power switch 9 is pressed in this state, a pulse is generated by the one-shot pulse circuit 11, which is sent to the C input of the flip-flop 12, and the Q output of the flip-flop 12 becomes "L", thus turning on the transistor 14. Therefore, the power supply νcc15 is supplied to the system.

次にこの状態で再び電源スィッチ9を押下すると、ワン
ショットパルス回路11が発生するパルスがフリップフ
ロップ12へ供給されるが、そのD入力が“1”となっ
ているので回出力は変化せず、従ってこのときにはまだ
システムにはVcc15が供給されている。一方、パル
スは割込み要求信号IRQ16としてCPIIIに転送
され、電源スィッチ9が押下された事を通知する。
Next, when the power switch 9 is pressed again in this state, the pulse generated by the one-shot pulse circuit 11 is supplied to the flip-flop 12, but since its D input is "1", the output does not change. Therefore, at this time, Vcc15 is still being supplied to the system. On the other hand, the pulse is transferred to the CPIII as an interrupt request signal IRQ16 to notify that the power switch 9 has been pressed.

Vcc15がオンであり、システムが動作している時に
、CPUIからの電源遮断指示信号ioが供給されると
、フリップフロップ13のQ出力およびCL大入力°°
0”となり、従って石出力が“0”となってトランジス
タ14がオフし、このとき始めてVcc15の供給が停
止してシステムの電源が切れる。
When Vcc15 is on and the system is operating, when the power cutoff instruction signal io is supplied from the CPUI, the Q output and CL large input of the flip-flop 13 are turned off.
Therefore, the output voltage becomes "0" and the transistor 14 is turned off, and only at this time does the supply of Vcc 15 stop and the power of the system is turned off.

このように、第3図に示す回路を使用すれば、システム
の電源のオン/オフをソフトウェアで管理ないし制御す
る事が可能となる。
In this way, by using the circuit shown in FIG. 3, it becomes possible to manage or control the power on/off of the system using software.

第4図は本例に係る電源遮断処理手順の一例を示し、こ
の手順はシステムメモリ4に格納されたものである。ま
た、第5図は本例に適用可能なアプリケーションプログ
ラムの処理例、第6図はアプリケーションプログラムに
対する割込み時の処理例であり、これらは例えば第2図
示の装置の起動時に、不図示の外部記憶よりパスライン
Bを介してメインメモリ2に展開されるもの、あるいは
メモリパック3の適当な記憶領域に展開されたものとす
ることができる。あるいはさらに、固定のものであれば
、システムメモリ4と同様ROMによって構成されたメ
モリに展開されたものであってもよい。
FIG. 4 shows an example of a power-off processing procedure according to this example, and this procedure is stored in the system memory 4. Further, FIG. 5 shows an example of processing of an application program applicable to this example, and FIG. 6 shows an example of processing at the time of interruption to the application program. The data may be expanded into the main memory 2 via the path line B, or expanded into an appropriate storage area of the memory pack 3. Alternatively, as long as it is fixed, it may be developed in a memory configured by ROM like the system memory 4.

これら図を用いて本実施例の電源遮断時の処理を説明す
る。
Processing at power-off in this embodiment will be explained using these figures.

まず、第2図示の装置の稼動中に電源スィッチ9が押下
され、IRQ信号16がCP旧に供給されると第4図示
の処理が起動され、その時の実行中のアプリケーション
プログラム(第5図)の処理において割込み時処理が登
録されているか否かを判定する(ステップSl) 、こ
の判定には、例えば第2図のメモリパック3の記憶領域
(割込み時処理登録エリア)を参照することによって行
うことができる。ここで、肯定判定された場合には第6
図示の割込み時処理ルーチンを起動しくステップS3)
、本手順を終了する。
First, when the power switch 9 is pressed while the device shown in the second figure is operating, and the IRQ signal 16 is supplied to the CP old, the process shown in the fourth figure is started, and the application program being executed at that time (FIG. 5) Determine whether interrupt processing is registered in the process (step Sl). This determination is performed, for example, by referring to the storage area (interrupt processing registration area) of the memory pack 3 in FIG. be able to. Here, if the affirmative judgment is made, the sixth
Activate the illustrated interrupt processing routine (Step S3)
, end this procedure.

一方、未登録であれば電源遮断処理手順にジャンプし、
適宜のシステム終了処理(ステップS5)を行った後、
電源遮断指示信号を第3図示のフリップフロップ13に
出力する(ステップS7)。これによりシステムので電
源が遮断される。
On the other hand, if it is not registered, it will jump to the power shutdown processing procedure,
After performing appropriate system termination processing (step S5),
A power cutoff instruction signal is output to the flip-flop 13 shown in the third diagram (step S7). This will cut off power to the system.

割込み時処理(第6図)の登録は、第5図に示すように
、アプリケーションプログラムにおける重要なデータ処
理(ステップ513)の前に、例えば割込み時処理手順
を格納した記憶領域の先頭アドレスを割込み時処理登録
エリアに格納することによって行うことができる(ステ
ップ5ll)。そして、重要なデータ処理後にはその登
録がキャンセルされるようにすればよい(ステップ51
5)。
To register the interrupt processing (Fig. 6), as shown in Fig. 5, before important data processing (step 513) in the application program, for example, the start address of the storage area storing the interrupt processing procedure is registered as an interrupt. This can be done by storing it in the time processing registration area (step 5ll). Then, after processing important data, the registration may be canceled (step 51).
5).

ここで、ステップSllおよびS15の処理は、ユーザ
が所望するデータ処理の前後におくことができる。この
データ処理としては、例えば、アプリケーションプログ
ラム実行時に操作者がキーボード5を用いて数値情報等
を人力し、それに従って関連したマスタデータ等を書換
えるような処理であってよい。
Here, the processes in steps Sll and S15 can be placed before or after data processing desired by the user. This data processing may be, for example, a process in which an operator inputs numerical information etc. using the keyboard 5 when an application program is executed, and related master data etc. are rewritten accordingly.

而して、このような重要データ処理中(ステップ513
)にスイッチ9が押下されたときには、第6図示の割込
み時処理において、操作者による入力情報やそれに基づ
いて書換えられたデータをメモリパック3内のデータエ
リアに適切に展開したり、あるいはさらに必要であれば
、スィッチ9押下時点に実行中のアプリケーションプロ
グラムのアドレスをプログラムアドレス格納エリアに登
録する(ステップ521)。メモリパック3は電池8に
よりバックアップされているので、電源再投入時の継続
に備えることができる。このような継続のための処理後
には第4図示の電源遮断処理を起動しくステップ523
)、手順を終了する。当該起動に応じてシステムの電源
が遮断される態様は前述の通りである。
Therefore, during the processing of such important data (step 513)
), when the switch 9 is pressed, the information input by the operator and the data rewritten based on it are appropriately developed in the data area in the memory pack 3, or further information is required in the interrupt processing shown in FIG. If so, the address of the application program being executed at the time the switch 9 is pressed is registered in the program address storage area (step 521). Since the memory pack 3 is backed up by the battery 8, it can be prepared for continuation when the power is turned on again. After such a process for continuation, step 523 is performed to start the power cutoff process shown in FIG.
), end the procedure. The manner in which the power of the system is cut off in response to the activation is as described above.

なお、本発明は、図示の構成にのみ限られることなく、
いかなる形態の情報処理装置にも極めて有効かつ容易に
適用できる。例えば上側では、電源コントロール回路を
第3図示の構成としたが、電源スイッチがオフとされた
ことが割込みて制御部に通知でき、ソフトウェアによっ
てシステムの電源が遮断されるものであれば、いかなる
構成とすることができるのは勿論である。
Note that the present invention is not limited to the configuration shown in the drawings.
It can be applied extremely effectively and easily to any type of information processing device. For example, in the upper part, the power control circuit has the configuration shown in Figure 3, but any configuration can be used as long as it can notify the control unit by an interrupt that the power switch is turned off, and the system power can be shut off by software. Of course, it can be done as follows.

また、上側ではメモリバックアップおよびシステム駆動
用に電池8を共用したが、システムの駆動は商用電源を
用いて行うものであってもよい。
Moreover, although the battery 8 is shared for memory backup and system drive in the upper part, the system may be driven using a commercial power source.

さらに、バックアップされるメモリは、RAM等で構成
されたメモリバックの形態としたが、磁気的な記憶を行
う装置の形態としてもよい。
Furthermore, although the memory to be backed up is in the form of a memory back configured with RAM or the like, it may also be in the form of a device that performs magnetic storage.

(発明の効果) 以上説明したように、本発明によれば、電源オフ時に中
断したアプリケーションプログラムの実行を、電源の再
投入時に直ちに継続できるようになり、以って操作性の
高い情報処理装置を実現できる。
(Effects of the Invention) As explained above, according to the present invention, execution of an application program that is interrupted when the power is turned off can be immediately continued when the power is turned on again. can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の全体構成図、 第2図は本発明情報処理装置の一実施例を示すブロック
図、 第3図は第2図における電源コントロール回路の一構成
例を示す回路図、 第4図は第2図示の装置による電源遮断処理手順の一例
を示すフローチャート、 第5図は本例に適用可能なアプリケーションプログラム
の一例を示すフローチャート、第6図はアプリケーショ
ンプログラムに対する中断処理手順の一例を示すフロー
チャートである。 1・・・cpu 。 2・・・メインメモリ、 3・・・メモリバック、 4・・・システムメモリ、 5・・・キーボード、 6・・・表示器、 7・・・電源コントロール回路、 8・・・電池、 9・・・電源スィッチ。 第1図 第2図 第4図 第5図 手続補正書は式) %式% 事件との関係  特許出願人 (100)キャノン株式会社 東京都港区赤坂5丁目1番31号 第6セイコービル3階 5、補正命令の日付 昭和63年2月3日(発送日 昭
和63年2月23日) 6、補正の対象 明細書の「1、発明の名称」、r2、特許請求の範囲」
の項目 7、補正の内容 明細書の第1頁を別紙の通り補正する(補正の対象に記
載した事項以外は内容に変更なし)。 明      細      書 1、発明の名称 情報処理装置 2、特許請求の範囲 電源スィッチと、 該電源スィッチの状態を検知する検知手段と、 前記電源スィッチがオフとされたことが検知されたとき
に電源供給を停止する電源制御手段と、 前記電源スィッチの状態に関わりなくデータ保存が可能
な保存手段と、 アプリケーションプログラムに従ってデータ処理を行う
データ処理手段と、 当該データ処理の過程で前記電源スィッチのオフが検知
されたとき、電源再投入時のデータ処理継続を行うため
のデータを前記保存手段に格納し、当該格納後に前記電
源制御手段による電源供給の停止を指令する継続準備手
段とを具えたことを特徴とする情報処理装置。
1 is an overall configuration diagram of the present invention; FIG. 2 is a block diagram showing an embodiment of the information processing apparatus of the present invention; FIG. 3 is a circuit diagram showing an example of the configuration of the power supply control circuit in FIG. 2; FIG. 4 is a flowchart showing an example of a power-off processing procedure by the device shown in FIG. 2, FIG. 5 is a flowchart showing an example of an application program applicable to this example, and FIG. FIG. 1...cpu. 2... Main memory, 3... Memory back, 4... System memory, 5... Keyboard, 6... Display, 7... Power control circuit, 8... Battery, 9... ...Power switch. Figure 1 Figure 2 Figure 4 Figure 5 Procedural amendment is formula) % formula % Relationship to the case Patent applicant (100) Canon Co., Ltd. 6 Seiko Building 3, 5-1-31 Akasaka, Minato-ku, Tokyo Floor 5. Date of amendment order: February 3, 1988 (Delivery date: February 23, 1988) 6. "1. Title of the invention," r2. Scope of claims" of the specification to be amended.
Item 7, the first page of the detailed statement of amendments will be amended as shown in the attached sheet (no changes will be made to the contents other than those stated in the subject of amendment). Description 1, Name of the invention Information processing device 2, Claims A power switch, a detection means for detecting the state of the power switch, and supplying power when it is detected that the power switch is turned off. a storage device capable of storing data regardless of the state of the power switch; a data processing device that processes data according to an application program; and detects that the power switch is turned off during the data processing process. The apparatus further comprises a continuation preparation means for storing data in the storage means for continuation of data processing when the power is turned on again, and instructing the power supply control means to stop supplying power after storing the data. Information processing equipment.

Claims (1)

【特許請求の範囲】 電源スイッチと、 該電源スイッチの状態を検知する検知手段 と、 前記電源スイッチがオフとされたことが検知されたとき
に電源供給を停止する電源制御手段と、 前記電源スイッチの状態に関わりなくデータ保存が可能
な保存手段と、 アプリケーションプログラムに従ってデータ処理を行う
データ処理手段と、 当該データ処理の過程で前記電源スイッチのオフが検知
されたとき、電源再投入時のデータ処理継続を行うため
のデータを前記保存手段に格納し、当該格納後に前記電
源制御手段による電源供給の停止を指令する継続準備手
段とを具えたことを特徴とする情報処理装置。
[Scope of Claims] A power switch; a detection means for detecting the state of the power switch; a power control means for stopping power supply when it is detected that the power switch is turned off; and the power switch. a storage means that can save data regardless of the state of the data processing device; a data processing means that processes data according to an application program; and a data processing means that performs data processing when the power switch is turned off and turned on again when the power switch is turned off during the data processing process. An information processing apparatus comprising: continuation preparation means for storing data for continuation in the storage means, and instructing the power supply control means to stop power supply after the storage.
JP61229904A 1986-09-30 1986-09-30 Information processor Granted JPS63184123A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61229904A JPS63184123A (en) 1986-09-30 1986-09-30 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61229904A JPS63184123A (en) 1986-09-30 1986-09-30 Information processor

Publications (2)

Publication Number Publication Date
JPS63184123A true JPS63184123A (en) 1988-07-29
JPH0535889B2 JPH0535889B2 (en) 1993-05-27

Family

ID=16899551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61229904A Granted JPS63184123A (en) 1986-09-30 1986-09-30 Information processor

Country Status (1)

Country Link
JP (1) JPS63184123A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163616A (en) * 1989-11-22 1991-07-15 Toshiba Corp Portable computer
JPH04362717A (en) * 1991-06-10 1992-12-15 Matsushita Electric Ind Co Ltd System restarting device
US5379435A (en) * 1988-09-06 1995-01-03 Seiko Epson Corporation Apparatus for providing continuity of operation in a computer
JP2010100064A (en) * 2009-12-28 2010-05-06 Ai Solutions Corp Portable printer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586181A (en) * 1981-07-03 1983-01-13 Clarion Co Ltd Variable capacitor
JPS59140572A (en) * 1983-01-31 1984-08-11 Canon Inc Electronic apparatus
JPS60131034U (en) * 1984-02-10 1985-09-02 アルプス電気株式会社 Microcomputer device with restart mechanism
JPS60221818A (en) * 1984-04-18 1985-11-06 Seiko Epson Corp Information apparatus
JPS60225924A (en) * 1984-04-25 1985-11-11 Seiko Epson Corp Information processor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586181A (en) * 1981-07-03 1983-01-13 Clarion Co Ltd Variable capacitor
JPS59140572A (en) * 1983-01-31 1984-08-11 Canon Inc Electronic apparatus
JPS60131034U (en) * 1984-02-10 1985-09-02 アルプス電気株式会社 Microcomputer device with restart mechanism
JPS60221818A (en) * 1984-04-18 1985-11-06 Seiko Epson Corp Information apparatus
JPS60225924A (en) * 1984-04-25 1985-11-11 Seiko Epson Corp Information processor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379435A (en) * 1988-09-06 1995-01-03 Seiko Epson Corporation Apparatus for providing continuity of operation in a computer
US5530877A (en) * 1988-09-06 1996-06-25 Seiko Epson Corporation Apparatus for providing continuity of operation in a computer
US5848280A (en) * 1988-09-06 1998-12-08 Seiko Epson Corporation Apparatus for providing continuity of operation in a computer
US6108792A (en) * 1988-09-06 2000-08-22 Seiko Epson Corporation Article for providing continuity of operation in a computer
JPH03163616A (en) * 1989-11-22 1991-07-15 Toshiba Corp Portable computer
JPH04362717A (en) * 1991-06-10 1992-12-15 Matsushita Electric Ind Co Ltd System restarting device
JPH077317B2 (en) * 1991-06-10 1995-01-30 松下電器産業株式会社 System restart device
JP2010100064A (en) * 2009-12-28 2010-05-06 Ai Solutions Corp Portable printer

Also Published As

Publication number Publication date
JPH0535889B2 (en) 1993-05-27

Similar Documents

Publication Publication Date Title
US5379435A (en) Apparatus for providing continuity of operation in a computer
JPH11259189A (en) Power supply control device for peripheral equipment
JPH07101376B2 (en) System restart device
JPS63184123A (en) Information processor
JPH0651858A (en) Program interrupting/restarting system
JPH10268981A (en) Device and method for cutting power supply to computer system
JPH10333790A (en) Information processor equipped with power-saving function and power saving releasing method for the information processor
JP2923111B2 (en) Data processing method and apparatus
JPH04178855A (en) Personal computer
JPH086616A (en) Programmable controller
JP2517563B2 (en) Data processing device
JPH08202633A (en) Data processor
JPH11231960A (en) Information processor
JPH0511874A (en) Information processor
KR20010085133A (en) Method Of Menory Power Control
JP2748153B2 (en) Industrial robot controller
JP2516347B2 (en) Control method of word processor
JPH03212717A (en) Power supply control system
JPH10149232A (en) System processing request system for power-off time
JPH01205310A (en) System for controlling power supply of data processor
JPH04153714A (en) Control system for information processor
JPH06289948A (en) System restarting device
JPS61210413A (en) Portable type electronic computer
JPH04308910A (en) Power source turning off device for information processor
JPH0343813A (en) Information processor