JPS63147192A - Display control circuit - Google Patents

Display control circuit

Info

Publication number
JPS63147192A
JPS63147192A JP61294209A JP29420986A JPS63147192A JP S63147192 A JPS63147192 A JP S63147192A JP 61294209 A JP61294209 A JP 61294209A JP 29420986 A JP29420986 A JP 29420986A JP S63147192 A JPS63147192 A JP S63147192A
Authority
JP
Japan
Prior art keywords
character
control circuit
display
refresh memory
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61294209A
Other languages
Japanese (ja)
Inventor
俊彦 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61294209A priority Critical patent/JPS63147192A/en
Publication of JPS63147192A publication Critical patent/JPS63147192A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ブラウン管等を用いた表示装置に、文字や
記号をラスタスキャン方式で表示する表示制御回路に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a display control circuit for displaying characters and symbols in a raster scan method on a display device using a cathode ray tube or the like.

〔従来の技術〕[Conventional technology]

第4図は表示制御回路の基本構成を示すブロック図であ
る。同図にお・いて、1は基本制御回路で、現在表示し
ている位置のポインタ(図示せず)を持ち、表示装置(
図示せず)におけるラスタスキャンの水平同期信号及び
垂直同期信号に同期して、表示制御に必要なタイミング
の信号を発生する。
FIG. 4 is a block diagram showing the basic configuration of the display control circuit. In the figure, 1 is a basic control circuit, which has a pointer (not shown) for the currently displayed position, and a display device (
A timing signal necessary for display control is generated in synchronization with a raster scan horizontal synchronization signal and vertical synchronization signal (not shown).

2はアドレス制御回路で、基本制御回路1で発生される
タイミング信号に同期し、表示用リフレッシュメモリ3
をアクセスするための、アドレス信号を発生する。表示
用リフレッシュメモリ3には、文字や記号のコード及び
それの制御コードが、1文字分が1アドレス位置にそれ
ぞれ格納されている。4は文字パターン発生回路で、文
字や記号のコードをアドレスとして、その文字や記号の
トンドパターンが格納されているパターンメモリ (図
示せず)を読み出して文字のトンドパターンを発生する
。アドレス制御回路2からのアドレス信号によって表示
用リフレッシュメモリ3から読み出された文字コードが
文字パターン発生回路4のパターンメモリに対するアド
レスとなってその文字のドツトパターンが読み出される
2 is an address control circuit which synchronizes with the timing signal generated by the basic control circuit 1 and which controls the display refresh memory 3.
Generates an address signal to access. The display refresh memory 3 stores character and symbol codes and their control codes, each corresponding to one character at one address position. Reference numeral 4 denotes a character pattern generation circuit, which uses the code of a character or symbol as an address to read out a pattern memory (not shown) in which the tone pattern of that character or symbol is stored, and generates a tone pattern of the character. The character code read out from the display refresh memory 3 in response to the address signal from the address control circuit 2 becomes an address for the pattern memory of the character pattern generation circuit 4, and the dot pattern of that character is read out.

5は出力制御回路で、文字パターン発生回路4から読み
出された文字のドツトパターンを、基本制御回路1から
のタイミング信号に応じてラスタスキャン方式によって
表示される形のビットシリアルの信号にして出力する。
Reference numeral 5 denotes an output control circuit, which outputs the character dot pattern read out from the character pattern generation circuit 4 into a bit serial signal to be displayed using a raster scan method according to the timing signal from the basic control circuit 1. do.

次に第4図から第7図を用いて、基本的な表示制御回路
の動作を説明する0表示に先だって、1画面に表示する
文字(この例ではAからIまでの9文字)のコードは、
全て表示用リフレッシュメモリ3の対応するアドレス(
この例では0から8)に、何らかの他の手段(図示せず
)によって、格納されているものとする。まず、表示位
置を検出した基本制御回路1からの信号によりアドレス
制御回路2内のアドレスカウンタ(図示せず)はクリア
されてOとなりアドレス信号として出力され、表示用リ
フレッシュメモリ3のアドレス0つまり第1列の文字A
のコードが読み出される。そして1文字毎にアドレスカ
ウンタの内容は1ずつ増加し、0. 1. 2.・・・
(10進法表示、以下同じ)となる、一方アドレスカウ
ンタの内容が8になるとアドレス制御回路2から基本制
御回路1へ表示終了信号が出され、走査線1本分の表示
が終了する。これを1行を構成するラスク走査線の本数
分(これは、文字パターン発生回路4のパターンメモリ
に格納されている。1文字の大きさにより決定される)
くり返すと表示が終了する。このようにして、1画面分
の表示がおこなわれる。
Next, using Figures 4 to 7, we will explain the operation of the basic display control circuit.Before displaying 0, the code of the characters (9 characters from A to I in this example) to be displayed on one screen is ,
Corresponding address of all display refresh memory 3 (
0 to 8) in this example, and is stored by some other means (not shown). First, an address counter (not shown) in the address control circuit 2 is cleared by a signal from the basic control circuit 1 that has detected the display position and becomes O, which is output as an address signal. 1 row of letters A
The code is read. Then, the contents of the address counter increase by 1 for each character, and 0. 1. 2. ...
On the other hand, when the contents of the address counter reach 8, a display end signal is sent from the address control circuit 2 to the basic control circuit 1, and the display for one scanning line is completed. This number corresponds to the number of rask scanning lines constituting one line (this is stored in the pattern memory of the character pattern generation circuit 4. It is determined by the size of one character)
If you repeat this, the display will end. In this way, one screen's worth of display is performed.

第5図は、以上の説明を時間の経過と共に詳しく具体例
を示したもので、基準信号に対する6ドツトのn文字目
の表示について示している。n文字目は、n−1文字目
にアドレスが変わり、それによるリフレッシュメモリの
出力2文字パターンROMの出力が出て、n−1文字の
終りでシフトレジスタにラッチされ、シフトアウトされ
ることを表している。
FIG. 5 shows a detailed example of the above explanation as time passes, and shows the display of the n-th character of 6 dots with respect to the reference signal. The address of the n-th character changes to the (n-1)th character, which causes the output of the refresh memory to be output from the 2-character pattern ROM, which is latched into the shift register and shifted out at the end of the n-1 character. represents.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

以上のように従来の表示制御回路では、横方向の基準信
号に対する出力データの文字サイズは行により固定であ
り、表示文字又はパターンによって文字単位に可変する
ことができず、同じ文字パターンを横方向に拡大して表
示させるときには、新たに表示用ROM2文字分を使わ
なくてはならないという欠点があった。
As described above, in conventional display control circuits, the character size of output data in response to a reference signal in the horizontal direction is fixed for each row, and cannot be changed for each character depending on the display character or pattern. When enlarging and displaying the image, there is a drawback that two additional characters of the display ROM must be used.

本発明は上記のような問題点を解決するためになされた
もので1、文字単位で表示文字の横方向の大きさを指定
することができる表示制御回路を得ることを目的とする
The present invention has been made in order to solve the above-mentioned problems, and an object of the present invention is to provide a display control circuit that can specify the horizontal size of displayed characters on a character-by-character basis.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る表示制御回路は、表示用リフレッシュメ
モリに、各文字毎に横方向の文字サイズデータを持ち、
それを各文字毎に読み出しては、ラッチし、そのラッチ
信号により、表示制御のための基準信号を、それの分周
信号と切替えることにより、文字単位で、横方向の文字
サイズを切替えられるようにしたものである。
The display control circuit according to the present invention has horizontal character size data for each character in the display refresh memory,
By reading it out for each character, latching it, and using the latch signal to switch the reference signal for display control to its frequency divided signal, it is possible to switch the horizontal character size for each character. This is what I did.

〔作用〕[Effect]

該セレクタは横方向の文字サイズを文字毎に切替える。 The selector switches the horizontal character size for each character.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図および第2図はこの発明の一実施例を示すブロッ
ク図であり、第1図は第4図の従来の回路に対応するブ
ロック構成を示し第2図は、第1図の基本制御回路の内
部の一部を示す。
1 and 2 are block diagrams showing one embodiment of the present invention. FIG. 1 shows a block configuration corresponding to the conventional circuit shown in FIG. 4, and FIG. 2 shows the basic control circuit shown in FIG. 1. Part of the inside of the circuit is shown.

第4図と同一符号は同−又は相当部分を示し、第1図に
おいて、Cは表示用リフレッシュメモリ3から、基本制
御回路lへ送られる一文字単位の文字サイズデータの出
力線である。
The same reference numerals as in FIG. 4 indicate the same or equivalent parts, and in FIG. 1, C is an output line for character size data in units of characters sent from the display refresh memory 3 to the basic control circuit l.

Aを分周する回路7と、基準信号Aと上記回路7の分周
比カフaとを、リフレッシュメモリ3からの文字サイズ
データCに応じて選択するセレクタ8とを備え、その出
力Bを表示制御のための基準信号とする様にしている。
A selector 8 selects the reference signal A and the frequency division ratio cuff a of the circuit 7 according to the character size data C from the refresh memory 3, and displays the output B. It is used as a reference signal for control.

この基準信号Bとして元来の基準信号Aかその分周回路
7による分周比カフaのいずれを選択するかを決定する
セレクト信号としては、表示用リフレッシュメモリ3か
らの出力信号Cをラッチ6により信号りでランチして得
た信号6aを用いる。
The output signal C from the display refresh memory 3 is used as the select signal for determining whether to select the original reference signal A or the frequency division ratio cuff a from the frequency divider circuit 7 as the reference signal B. The signal 6a obtained by launching at the signal is used.

次に第1図および第2図の回路の動作について、第3図
のタイミング図により説明する。
Next, the operation of the circuits shown in FIGS. 1 and 2 will be explained with reference to the timing diagram shown in FIG. 3.

表示に先立って表示する文字Aから1の文字コードは、
表示用リフレッシュメモリ3の対応するアドレスOから
8にあらかじめ格納されているものとする。また、文字
サイズコントロールビットのデータも、アドレス2のみ
Hで他はLが書き込まれているものとする0表示開始の
シーケンスは従来例と同じであるので、表示中の文字サ
イズが変わる点について説明する。
The character codes for characters A to 1 to be displayed prior to display are:
It is assumed that the display refresh memory 3 is stored in corresponding addresses O to 8 in advance. Also, regarding the character size control bit data, it is assumed that only H is written in address 2 and L is written in the others.The sequence for starting 0 display is the same as in the conventional example, so we will explain how the character size being displayed changes. do.

第3図のタイミング図の左端は、このタイミング図の始
まりで、アドレス1の文字Bの出力を始めようとしてい
るところである。アドレス1の文字Bを出力し始めると
、アドレスカウンタは+1されて2となる。このアドレ
ス出力が、アドレス制御回路2から表示用リフレッシュ
メモリ3に送られ、基本制御回路1の信号に合わせて、
文字パターン発生回路4ヘメモリ出力1として文字Cの
、コードが送られる。一方、表示用リフレッシュメモリ
3からの文字サイズコントロールの信号Cは、Hの出力
を基本制御回路1に出力し、信号りの立下りによりラッ
チ6ヘラツチされる。そうすると出力信号Bは今まで基
準信号Aを選択していたが、1/2分周器7の出カフa
を選択するようになるので、結局アドレス2の文字Cを
出力するときには2倍の周期で出力する。このようにし
て、表示用リフレッシュメモリ3の出力により、横方向
の文字サイズを変化させることができる。
The left end of the timing diagram in FIG. 3 is the beginning of the timing diagram, where the output of the character B at address 1 is about to begin. When character B of address 1 begins to be output, the address counter is incremented by 1 and becomes 2. This address output is sent from the address control circuit 2 to the display refresh memory 3, and in accordance with the signal from the basic control circuit 1,
The code of the character C is sent to the character pattern generation circuit 4 as memory output 1. On the other hand, the character size control signal C from the display refresh memory 3 is output at H level to the basic control circuit 1, and is latched by the latch 6 at the falling edge of the signal. Then, the output signal B has been selected as the reference signal A until now, but the output signal a of the 1/2 frequency divider 7
Therefore, when the character C at address 2 is output, it is output at twice the cycle. In this way, the character size in the horizontal direction can be changed by the output of the display refresh memory 3.

なお上記実施例では説明の便宜上1ビツトの表示用リフ
レッシュメモリの出力を用いて、横方向の文字サイズの
小、大の切替について説明したが、これが多ビットにな
って、幾通りかの横方向の文字サイズの切替を行なうこ
ともでき、上記と同様の効果を奏する。
In the above embodiment, for the sake of explanation, the output of the 1-bit display refresh memory was used to explain switching between small and large horizontal character sizes. It is also possible to switch the font size, which produces the same effect as above.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明に係る表示制御回路によれば、基
本制御回路に、ランチ回路とセレクタ回路とを追加する
のみで表示の横方向の文字サイズを変化させることがで
きるようにしたので、1文字毎に横方向の文字サイズを
可変とした表示を行なうことができる。また表示の横方
向のサイズを変えるために表示用の文字パターンROM
を別々に作る必要もなく、有効に文字パターンROMを
使用することができる効果がある。
As described above, according to the display control circuit according to the present invention, the character size in the horizontal direction of the display can be changed by simply adding a launch circuit and a selector circuit to the basic control circuit. It is possible to display a variable horizontal character size for each character. Also, a character pattern ROM for display to change the horizontal size of the display.
There is no need to create separate ROMs, and the character pattern ROM can be used effectively.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例による表示制御回路の基本
構成を示すブロック図、第2図は第1図の基本制御回路
1の一部の構成図、第3図はこの発明の一実施例の動作
を示すタイミング図、第4図は従来の表示装置の基本構
成を示すブロック図、第5図は第4図の従来の表示装置
の動作を示すタイミング図、第6図は従来の表示装置に
よる表示例を示す図、第7図はフレッシュメモリのアド
レスを示す説明図である。 1は基本制御回路、2はアドレス制御回路、3は表示用
リフレッシュメモリ、4は文字パターン発生回路、5は
出力制御回路、Aは基本クロック信号、Bは表示制御の
ための基準信号、Cはリフレッシュメモリよりの文字サ
イズコントロール信号、Dは信号Cのラッチ信号。 なお図中同一符号は同−又は相当部分を示す。
FIG. 1 is a block diagram showing the basic configuration of a display control circuit according to an embodiment of the present invention, FIG. 2 is a block diagram of a part of the basic control circuit 1 shown in FIG. 1, and FIG. 3 is an embodiment of the present invention. FIG. 4 is a block diagram showing the basic configuration of a conventional display device. FIG. 5 is a timing diagram showing the operation of the conventional display device shown in FIG. 4. FIG. 6 is a conventional display device. FIG. 7, which is a diagram showing an example of display by the device, is an explanatory diagram showing addresses of the fresh memory. 1 is a basic control circuit, 2 is an address control circuit, 3 is a display refresh memory, 4 is a character pattern generation circuit, 5 is an output control circuit, A is a basic clock signal, B is a reference signal for display control, and C is a reference signal for display control. Character size control signal from refresh memory, D is latch signal of signal C. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] (1)リフレッシュメモリと、 該リフレッシュメモリの読み出し動作を制御する基本制
御回路と、 該リフレッシュメモリから読み出した文字コードに対応
する文字のドットパターンを発生する文字パターン発生
回路と、 この発生したドットパターンデータをラスタスキャン方
式により表示する出力制御回路とを備えた表示制御回路
において、 上記リフレッシュメモリは各文字の横方向の文字サイズ
を指示する文字サイズデータを保存するものであり、上
記基本制御回路は上記文字コードの読み出しと同時に上
記リフレッシュメモリから読み出される文字サイズデー
タをラッチするラッチ手段と、基本周波数信号とその分
周信号とのいずれかを上記ラッチ出力に応じて選択し上
記出力制御回路へ供給すべき表示制御のための基準信号
を得る選択手段とを有するものであることを特徴とする
表示制御回路。
(1) A refresh memory, a basic control circuit that controls the read operation of the refresh memory, a character pattern generation circuit that generates a character dot pattern corresponding to the character code read from the refresh memory, and the generated dot pattern. In a display control circuit that includes an output control circuit that displays data using a raster scan method, the refresh memory stores character size data that indicates the horizontal character size of each character; A latch means for latching the character size data read from the refresh memory at the same time as the character code is read, and selecting either the fundamental frequency signal or its frequency division signal according to the latch output and supplying it to the output control circuit. 1. A display control circuit comprising: selection means for obtaining a reference signal for display control to be performed.
JP61294209A 1986-12-10 1986-12-10 Display control circuit Pending JPS63147192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61294209A JPS63147192A (en) 1986-12-10 1986-12-10 Display control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61294209A JPS63147192A (en) 1986-12-10 1986-12-10 Display control circuit

Publications (1)

Publication Number Publication Date
JPS63147192A true JPS63147192A (en) 1988-06-20

Family

ID=17804737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61294209A Pending JPS63147192A (en) 1986-12-10 1986-12-10 Display control circuit

Country Status (1)

Country Link
JP (1) JPS63147192A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121090A (en) * 1982-01-14 1983-07-19 株式会社安川電機 Indication controller for display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121090A (en) * 1982-01-14 1983-07-19 株式会社安川電機 Indication controller for display

Similar Documents

Publication Publication Date Title
US4544922A (en) Smoothing circuit for display apparatus
US4200869A (en) Data display control system with plural refresh memories
US4203102A (en) Character display system
US4095216A (en) Method and apparatus for displaying alphanumeric data
KR900008594B1 (en) Dsplay control system
US4011556A (en) Graphic display device
US4286264A (en) Signal generator for a graphic console
JPS6249630B2 (en)
US5068651A (en) Image display apparatus
KR900019504A (en) Character Graphic Information Display
US5367634A (en) Display method, control circuit for the same and display device
JPS58159578A (en) Display
JPS63147192A (en) Display control circuit
JPS599059B2 (en) Display device character code extension method and device
JPS6140996B2 (en)
JPS60144789A (en) Character/graphic display controller
SU1525727A1 (en) Device for display of information
JPS597115B2 (en) How to create an address
JP2694942B2 (en) Display device
KR860002755A (en) Display device for color images
KR950007608B1 (en) On screen display handling apparatus use to ram
SU1383438A1 (en) Device for forming image signals of colour characters
SU1037329A1 (en) Device for displaying data on cathode-ray tube screen
SU1198559A1 (en) Device for displaying information on screem of cathode- ray tube
KR0135494B1 (en) On screen display